JP5946130B2 - アモルファス酸化物半導体を活性層とした薄膜トランジスタ構造とその製造方法 - Google Patents
アモルファス酸化物半導体を活性層とした薄膜トランジスタ構造とその製造方法 Download PDFInfo
- Publication number
- JP5946130B2 JP5946130B2 JP2012149286A JP2012149286A JP5946130B2 JP 5946130 B2 JP5946130 B2 JP 5946130B2 JP 2012149286 A JP2012149286 A JP 2012149286A JP 2012149286 A JP2012149286 A JP 2012149286A JP 5946130 B2 JP5946130 B2 JP 5946130B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- gate insulating
- channel layer
- transistor structure
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
方法に関する。
した、結晶化したときの組成がInGaO3(ZnO)m(mは0.5以上6未満)で示されるアモル
ファスのインジウム・ガリウム・亜鉛からなるアモルファス酸化物(以下「a-IGZO」とい
う)をn型チャネル層とする薄膜トランジスタ(以下、「a-IGZO・TFTという)の研究開発
が活発に行われている(非特許文献1、特許文献1、2、4)。
る電界効果移動度(μEF)が7cm2(Vs)-1以上、閾値電圧付近におけるゲート電圧の変
動に対するドレイン電流の変化の度合いを示すサブスレショルド値(S値)が約200mV/
decade以下、電流オン・オフ(On/Off)比が106以上という優れたトランジスタ特性を
示す。
素駆動用のスイッチングTFTとして応用することを目指した開発が精力的に進められて
いる(非特許文献2)。
d、C、N、P、Ti、Zr、V、Ru、Ge、Sn、Fから選ばれる少なくとも1種の
元素を0.1〜3at%程度含ませて、In、Ga、Zn、Oの何れかのサイトを置換して
アクセプターとして機能させて電子キャリア密度を減少させることに関する発明(特許文
献3)やa−IGZO活性層を酸素を含む乾燥又は湿潤雰囲気中で200〜500℃でポ
スト熱処理することによってデバイスの性能及び安定性が改善されること、特に水蒸気を
含んだ湿潤雰囲気中でのアニールすることに関する発明(特許文献4)について特許出願
した。
ァス金属酸化物半導体をチャネル層とするトランジスタが活発に研究され、実用レベルの
nチャネルTFTが作製されている。既に、70インチ、240Hz駆動する液晶ディスプ
レイや、55インチ有機ELディスプレイが試作されている(非特許文献3、4)。また
、2012年4月にシャープ株式会社より、a−IGZO ・TFTを使用した高精細液
晶パネル3種類(32型(解像3,840×2,160)、10型(2,560×1,600)、7型(800×1,280
ドット))の量産を開始したことが発表されている(非特許文献5)。
マザーガラスにおいて、1枚のマザーガラスから取れる基板の枚数を「面取り数」と呼ぶ
。現在、この面取り数を増やすことにより、低コスト化を図ることが必須となっており、
マザーガラスの大型化が急激に進行している。例えば、パネルサイズ42インチにおける
面取り数は、第5世代で2〜3枚、第8世代で8枚、第10世代で12枚である。
よって種類が限定され、それによりコストが大きく異なる。STN型のような単純マトリ
ックス駆動方式では、X軸方向とY軸方向に格子状に電極を配置するだけであることから
、低価格のソーダライムガラスが使用できる。
FPDでは、一般的に高温処理が求められるため、高耐圧性、低熱膨張率を有する無アル
カリガラスの使用が必須となっている。
ことは必須である。Siなどの従来の半導体デバイスにおいて、可動イオンであるナトリ
ウム(Na)などのアルカリ金属の混入は、TFTの信頼性において極めて深刻な問題の原
因となり、シリコン熱酸化膜もゲート絶縁膜としてアルカリイオンやボロン等の不純物に
対する拡散阻止力は十分でない。半導体中及び絶縁膜、又は界面などに混入したNa不純
物は正に帯電し、イオンとして動きまわることにより大きく閾値電圧(Vth)が変動して
しまうなど深刻な特性劣化を引き起こすので、ガラス基板からのアルカリ可動イオンの拡
散による素子の動作異常を防止する等のためにシリコンの酸窒化物、シリコンの窒化物、
SnO2 、ZrO2 、NiO及びCeO2等の拡散防止膜を設けること(特許文献5)、
ケイ素化合物を含む有機質層等の拡散防止膜を設けること(特許文献6)に関する発明が
出願されている。
、TFTや透明電極等の機能を阻害する恐れがあるので、ターゲット材料のNaの含有量
を25ppm以下とすること(特許文献7)に関する発明が出願されている。a−IGZO
の組成については、InGaO3(ZnO)m(mは0.5以上6未満)に限らず、これに添加成
分を含むものや、元素組成比をIn:Ga:Zn=a:b:cとした場合、前記元素組成
比が、a+b=2、かつb<2、c<4b−3.2、かつc>−5b+8、かつ1≦c≦
2の範囲で規定される非晶質酸化物に関する発明(特許文献8)等も出願されている。
ルのnチャンネルa−IGZO・TFTが作製され、特にアクティブ・マトリックス駆動
方式FPDのTFTとして期待されている。このようなTFTを実用的に製作するにあた
っては種々のプロセス技術の最適な組合せが必要になるが、従来のSi結晶半導体、アモ
ルファス水素化Si半導体では、基板やターゲット材料から半導体活性層に拡散侵入する
アルカリ金属などの不純物はTFTの特性を低下させるため、その防止のために、基板と
しては無アルカリガラスを用いたり、ターゲット材として99.99%以上の高純度の焼
結体を用いたり、可動イオンのチャネル層への拡散防止層を形成したりすることが必須で
あった。
したり、結晶格子間に侵入したりする結果、TFTの特性を劣化させることは推測できる
が、a−IGZO・TFTでは、処理工程中やTFTの使用中におけるIn,Ga,Zn以
外の膜成分、特に一般に不純物とみなされているNa等のアルカリ金属の挙動は解明され
ておらず、これらの元素のTFT特性への定性的、定量的な影響は全く分かっていないの
で、従来のSi結晶半導体、アモルファス水素化Si半導体と同様に不純物の拡散防止対
策が必要とされ、a−IGZO・TFTの高性能化と製造コストの低廉化を両立させるの
が困難であった。
、アルカリ金属不純物として従来忌避されていたNaのTFT特性への影響について調べ
ることによりその対策を研究した。しかし、従来のSi半導体や結晶質酸化物半導体につ
いての技術常識に反して、a−IGZOは、Si半導体や結晶質酸化物半導体におけるN
a不純物の影響とは異なり、一定濃度範囲ではTFT特性へ全く影響を及ぼさない特異性
を有することを解明した。
設けられて前記チャネル層のキャリア濃度を制御するゲート電極と、ゲート絶縁膜を有し
、ガリウム及び亜鉛及びインジウムを含み、電子濃度が5×1018cm-3以下のアモルファ
ス酸化物半導体膜をnチャネル層とする薄膜トランジスタ構造において、該チャネル層は
、ゲート絶縁膜と直接接しており、熱処理後において濃度100〜1000ppmのNaを
含有し、かつトランジスタの飽和移動度(μsat)が、10cm2(Vs)−1以上で
あることを特徴とする薄膜トランジスタ構造、である。
また、本発明は、(2)該基板は、ソーダライムガラスであり、該ゲート絶縁膜は、熱
処理時におけるNaイオン透過性を有し、該チャネル層は、ナトリウム不純物が該チャネ
ル層に侵入するのを阻止する拡散阻止膜を設けていないゲート絶縁膜と直接接しているこ
とを特徴とする上記の薄膜トランジスタ構造、である。
O3、Ta2O5、HfO2、ZrO2、アモルファスのHf-Si-O、Zr-Si-O、Hf-Al-O、Zr-Al-O
の少なくとも一種を用いることができる。この薄膜トランジスタ構造は、飽和移動度が、
7cm2(Vs)-1以上等の特性を有している。
ム及び亜鉛及びインジウム焼結体をターゲットとしてPLD法又はスパッタ法で該アモル
ファス酸化物半導体膜をゲート絶縁膜と直接接して成膜し、酸素を含む雰囲気中、200
〜500℃で熱処理することを特徴とする上記(1)の薄膜トランジスタ構造の製造方法
、である。
を成膜し、PLD法又はスパッタ法で該アモルファス酸化物半導体膜を該ゲート絶縁膜と
直接接して成膜し、酸素を含む雰囲気中、200〜500℃で熱処理することを特徴とす
る上記(2)の薄膜トランジスタ構造の製造方法、である。
ザ堆積法(PLD法)やスパッタ法を用いることが好ましい。なお、a−IGZOの酸化の度
合いの制御が可能な成膜法であれば、成膜方法はPLD法やスパッタ法に限られるもので
はない。
pm、約1000ppm、及び約10000ppmを有するa−IGZO薄膜をチャネル層に用い
たボトムゲート構造のトランジスタ(図6)を作製した。飽和移動度は、約10cm2(Vs
)-1以上、オン・オフ(On/Off)比は、約107以上であった。
cm2(Vs)-1以上であるなどの特性を有し、深刻なTFTの信頼性劣化を引き起こさない
という知見に基づくものであり、これにより、安価なソーダライムガラスの使用や無アル
カリガラスにおける不純物としてのアルカリの混入を一定程度まで許容が可能となり、ま
た、安価なターゲット材を使用可能となるので、製造プロセスの簡略化・低コスト化につ
ながる。
ゲート絶縁膜と直接接しているa−IGZOからなるチャネル層が熱処理後において濃度
約100〜約1000ppmのNaを含有している薄膜トランジスタ構造を提供するもので
あり、ナトリウム不純物がa−IGZOチャネル層に侵入するのを阻止する拡散阻止膜を
設けたり、Na含有量を規制した高純度ターゲットを用いたりする特別の手段を付加せず
に、前記薄膜トランジスタ構造を製造する方法を提供するものである。
は下に設けられて前記チャネル層のキャリア濃度を制御するゲート電極を有している。図
6は、本発明の方法で製造するa−IGZO半導体膜をチャネル層とするTFTの構造の
一例であるボトムゲート構造のトランジスタの断面模式図を示している。本発明の方法で
製造するTFT はボトムゲート構造に限らず、トップゲート構造等の種々の構造を採用
し得る。
いる材料、方法を用いればよい。例えば、n+-Si基板1上にゲート絶縁膜となる熱酸化
膜であるSiO2等の絶縁膜2を形成し、この絶縁膜2上にa−IGZO薄膜3を形成す
る。次いで、a−IGZO薄膜3の両端部に、Ti/Au等からなるソース/ドレイン電極
4を設ける。Si基板1はゲート電極としても用いられる。
板を用いてもよいし、SUS基板等の金属を用いた導電性基板を用いてもよい。さらには
、ガラス基板やサファイア基板等の絶縁基板を用い、その上にゲート電極を形成してもよ
い。
酸化物半導体膜をnチャネル層とする薄膜トランジスタ構造において、チャネル層は、ゲ
ート絶縁膜と直接接している。ゲート絶縁膜の材料としては、アモルファスアルミナ(a
−Al2O3)、Si3N4 、SiO2 、SiON、Y2O3、Ta2O5、HfO2、ZrO2、
アモルファスのHf-Si-O、Zr-Si-O、Hf-Al-O、Zr-Al-Oなどを用いることができる。ゲート
絶縁層は、印刷方式、コーティング方式、真空蒸着法、スパッタリング法、イオンプレー
ティング法、CVD、プラズマCVD法等を用いて形成できる。ゲート絶縁膜の厚みは通
常は、約5nm〜約1000nmが好ましいが、本発明では、100nm〜300nmと
することが好ましい。これらのゲート絶縁膜は熱処理時におけるNaイオン透過性を有す
る。本発明においては、ゲート絶縁膜を透過するアルカリ可動イオンに対する拡散防止膜
を設ける必要はない。ただし、主に基板表面の平坦性を改善させる目的でガラス基板上に
保護膜を設けても良い。
の組成がInGaO3(ZnO)m(mは0.5以上6未満)で示されるものであるが、この組成
に限らず、この組成にさらに添加成分を含むものや、元素組成比をIn:Ga:Zn=a
:b:cとした場合、前記元素組成比が、a+b=2、かつb<2、c<4b−3.2、
かつc>−5b+8、かつ1≦c≦2の範囲としたものなど何らかの改変がなされたもの
でもよい。a−IGZO薄膜の膜厚は、100nm以下、 5nm以上が好ましい。薄膜
トランジスタのチャネルとするa−IGZO薄膜の電子濃度は、熱処理後の室温における
Hall 効果測定法によって測定して5×1018cm-3以下である。電子濃度が5×10
18cm-3超ではTFTが動作し難くなる。
スチック基板上に、約100〜約1000ppmのNaを含有する純度99.9%以下のI
nGaZnO4焼結体をターゲットとして用いて、a−IGZO薄膜をPLD 法やスパッ
タ法などで堆積しゲート絶縁膜と直接接して成膜する。また、安定性をはじめ種々のTF
T特性の改善の目的で、a−IGZO薄膜の堆積後に大気中など酸素を含む乾燥又は湿潤
雰囲気中で約200〜500、好ましくは約300〜450℃においてアニーリングする
熱処理を施して上記の薄膜トランジスタ構造を製造する。湿潤雰囲気は、露点温度を30
〜95℃に制御した水蒸気と酸素ガスの混合雰囲気が好ましい。加熱時間は加熱温度にも
よるが0.5時間〜3時間程度でよい。3時間を超えても特性改善の効果は少なくなる。
また、基板は熱処理に耐え得るのならその材料は制限されない。
a−IGZO薄膜をPLD 法やスパッタ法などで堆積しゲート絶縁膜と直接接して成膜
し、大気中など酸素を含む乾燥又は湿潤雰囲気中で約200〜500、好ましくは、30
0〜450℃においてアニーリングする熱処理を施して上記の薄膜トランジスタ構造を製
造することもできる。
〜300℃以下とし、成膜室内雰囲気の酸素分圧を適正な範囲に設定する。なお、酸素分
圧とは、流量制御装置により成膜室内に意図的に導入された酸素ガスの分圧のことを意味
する。酸素分圧が大きすぎるときは、電子濃度が低くなり、TFT動作電圧が0Vよりも
正電圧になり、一方、酸素分圧が小さすぎるときは、その逆になる。得られる最も適切な
酸素分圧の範囲は予め実験的に求めることができるが、PLD 法の場合好ましい範囲は
酸素分圧は5Pa超、8Pa未満であり、スパッタ法ではアルゴン中の酸素濃度は2vol.%超
、20vol.%未満である。
験を行った。
トには意図的にNa不純物を含まない純度99.99%以上のInGaZnO4、又は意
図的にNa不純物を含有させた純度99.9%以下のInGaZnO4焼結体を用いて、
KrFエキシマレーザ(波長248nm)を照射してアブレーションを行った。基板とターゲ
ット間の距離は35mm とした。a−IGZO薄膜の堆積条件として、基板温度は室温、
成膜室の酸素分圧は6.8Pa、パルスの繰り返し周波数は10Hz、照射強度は約5Jcm-2
である。また、堆積後に大気中(1atm)、400℃、60分間熱処理を行った。
絶縁層を熱酸化により形成したSiO2(厚さ150nm)/Si基板上に意図的にNa不純
物を含まない純度99.99%以上のInGaZnO4焼結体を用いて、PLD法により
a−IGZO薄膜を作製した。その膜厚を30nmとし、それ以外は上記の条件で成膜を
行った。
を用いて膜中のNa濃度の定量を行った。
にNa不純物をドープしていない純度99.99%以上のInGaZnO4焼結体を用い
て作製したa−IGZO薄膜において、a−IGZO薄膜の全領域にわたってNa不純物
が存在していることが明らかになった。また、そのNa不純物濃度として約10ppmであ
ることが分かった。Na含有量が少ない高純度のInGaZnO4焼結体をターゲットに
用いても、SiO2絶縁膜を透過して基板のSi中にNaが拡散侵入していた。
実験例1と同じくSiO2/Si基板上に意図的にNa不純物(約1000〜約10000ppm)を含
んだ純度99,9%以下のInGaZnO4焼結体を用いて、PLD法によりa−IGZ
O薄膜を作製した。その膜厚を30nmとし、それ以外は上記の条件で成膜を行った。
マ質量分析法(ICP-MS)を用いて膜中のNa濃度の定量を行った。
O4焼結体ターゲット中のNa濃度とそれを用いて作製したa−IGZO膜中のNa濃度
について示す。その結果から、作製したa−IGZO薄膜において、焼結体ターゲットと
ほぼ同様の含有量のNa不純物が存在していることが確認できた。
ト型TFTを作製した。まず、TFTのチャネルとしてSiO2(厚さ150nm)/Si基板
上に実験例1と実験例2で示した方法と同様にNa不純物を含んだa−IGZO層を形成
した。次に、フォトリソグラフィーと電子線蒸着法によりTi(10nm)/Au(30nmt)から
なるソース電極及びドレイン電極を作製した。チャネル長(L)及びチャネル幅(W)はL/W
=50/300μmとした。a−IGZO薄膜の膜厚は35nmとした。
すとおり、Na不純物を約100ppm〜約1000ppm含むa−IGZO膜(番号2,3,
4)をチャネルにしたTFTにおいても、約20ppm以下のNa不純物を含むa−IGZ
O膜(番号1)の場合と同様に、飽和移動度(μsat)が約12cm2(Vs)-1と大きく劣化しな
いことが分かった。また、Na不純物濃度約10000ppmにおいて、サブスレショルド
値(S値)が約0.2V/decadeの良好な特性が得られたが、閾値電圧(Vth)は正方向にシ
フトした。
1000ppm(図5(b))含んだa−IGZO薄膜をチャネル層とするTFTにおける暗
下負バイアスストレス(VGS=-20V)による伝達特性の変化より、Na不純物による負方向Vt
hシフトの加速は見られないことが分かった。
においてNa不純物混入を防ぐため、高コストな製造プロセスや無アルカリガラスが使用
されている。しかしながら、本発明のTFTでは、そのような高コストの製造プロセスを
採用する必要がなく、安価なソーダライムの使用や製造プロセスの簡略化・低コスト化に
つながる。
Claims (5)
- 基板上に設けたチャネル層と、前記チャネル層上又は下に設けられて前記チャネル層の
キャリア濃度を制御するゲート電極と、ゲート絶縁膜を有し、ガリウム及び亜鉛及びイン
ジウムを含み、電子濃度が5×1018cm-3以下のアモルファス酸化物半導体膜をnチャネ
ル層とする薄膜トランジスタ構造において、
該チャネル層は、ゲート絶縁膜と直接接しており、熱処理後において濃度100〜100
0ppmのNaを含有し、かつトランジスタの飽和移動度(μsat)が、10cm2(V
s)−1以上であることを特徴とする薄膜トランジスタ構造。 - 該基板は、ソーダライムガラスであり、該ゲート絶縁膜は、熱処理時におけるNaイオ
ン透過性を有し、該チャネル層は、ナトリウム不純物が該チャネル層に侵入するのを阻止
する拡散阻止膜を設けていないゲート絶縁膜と直接接していることを特徴とする請求項1
記載の薄膜トランジスタ構造。 - ゲート絶縁膜の材料が、アモルファスAl2O3、Si3N4 、SiO2 、SiON、Y2
O3、Ta2O5、HfO2、ZrO2、アモルファスのHf-Si-O、Zr-Si-O、Hf-Al-O、Zr-Al-
Oの少なくとも一種であることを特徴とする請求項1又は2記載の薄膜トランジスタ構造
。 - 100〜1000ppmのNaを含有する純度99.9%以下のガリウム及び亜鉛及びイ
ンジウム焼結体をターゲットとしてPLD法又はスパッタ法で該アモルファス酸化物半導
体膜をゲート絶縁膜と直接接して成膜し、酸素を含む雰囲気中、200〜500℃で熱処
理することを特徴とする請求項1に記載の薄膜トランジスタ構造の製造方法。 - 基板としてソーダライムガラスを用いて、基板上に直接ゲート絶縁膜を成膜し、PLD
法又はスパッタ法で該アモルファス酸化物半導体膜を該ゲート絶縁膜と直接接して成膜し
、酸素を含む雰囲気中、200〜500℃で熱処理することを特徴とする請求項2に記載
の薄膜トランジスタ構造の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012149286A JP5946130B2 (ja) | 2012-07-03 | 2012-07-03 | アモルファス酸化物半導体を活性層とした薄膜トランジスタ構造とその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012149286A JP5946130B2 (ja) | 2012-07-03 | 2012-07-03 | アモルファス酸化物半導体を活性層とした薄膜トランジスタ構造とその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014011425A JP2014011425A (ja) | 2014-01-20 |
JP5946130B2 true JP5946130B2 (ja) | 2016-07-05 |
Family
ID=50107810
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012149286A Expired - Fee Related JP5946130B2 (ja) | 2012-07-03 | 2012-07-03 | アモルファス酸化物半導体を活性層とした薄膜トランジスタ構造とその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5946130B2 (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5138163B2 (ja) * | 2004-11-10 | 2013-02-06 | キヤノン株式会社 | 電界効果型トランジスタ |
TWI536577B (zh) * | 2008-11-13 | 2016-06-01 | 半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
TWI529949B (zh) * | 2008-11-28 | 2016-04-11 | 半導體能源研究所股份有限公司 | 半導體裝置和其製造方法 |
-
2012
- 2012-07-03 JP JP2012149286A patent/JP5946130B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2014011425A (ja) | 2014-01-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5725698B2 (ja) | アモルファス酸化物半導体及び該アモルファス酸化物半導体を用いた薄膜トランジスタ | |
US9224839B2 (en) | Method for manufacturing semiconductor device | |
US8268666B2 (en) | Field-effect transistor and method for fabricating field-effect transistor | |
US8703531B2 (en) | Manufacturing method of oxide semiconductor film and manufacturing method of transistor | |
JP5593086B2 (ja) | 半導体装置 | |
KR20230174206A (ko) | 반도체 장치 및 액정 표시 장치 | |
KR101612147B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
KR20230156281A (ko) | 반도체 장치 | |
WO2008023553A1 (en) | Production method of thin film transistor using amorphous oxide semiconductor film | |
JP2010062229A (ja) | 薄膜トランジスタ及び薄膜トランジスタの作製方法 | |
WO2014034872A1 (ja) | 薄膜トランジスタおよび表示装置 | |
WO2014034874A1 (ja) | 薄膜トランジスタおよび表示装置 | |
JP6505804B2 (ja) | 薄膜トランジスタ | |
KR101132989B1 (ko) | 박막 트랜지스터의 제조 방법 및 전기 광학 장치의 제조 방법 | |
Lee et al. | A three-mask-processed coplanar a-IGZO TFT with source and drain offsets | |
JP6036984B2 (ja) | 酸窒化物半導体薄膜 | |
Nakata et al. | Effects of excimer laser annealing on InGaZnO4 thin-film transistors having different active-layer thicknesses compared with those on polycrystalline silicon | |
JP5946130B2 (ja) | アモルファス酸化物半導体を活性層とした薄膜トランジスタ構造とその製造方法 | |
TWI834014B (zh) | 氧化物半導體薄膜、薄膜電晶體及濺鍍靶 | |
JP7070130B2 (ja) | 酸化物半導体層、酸化物半導体層形成用スパッタリングターゲット、および薄膜トランジスタ | |
KR101515543B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
KR20140140937A (ko) | 산화물 스퍼터링 타겟, 이를 이용한 박막 트랜지스터 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140313 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150203 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150205 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150320 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150825 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151021 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160510 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160526 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5946130 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |