JP2009164289A5 - - Google Patents

Claims (8)

1. 一主面に中央領域とこの中央領域の外側に配設された周辺領域とを有する基板と、
   前記基板の前記一主面上に配設され、前記基板に比べて硬い半導体材料により構成され、周囲に側面を持つ半導体層と、
   前記半導体層の前記側面に配設され、この側面以外の前記半導体層の他の領域に比べて抵抗値が高い高抵抗領域と、
   を備えたことを特徴とする半導体装置。
2. 前記基板がIV族半導体材料又はIII−V族化合物半導体材料であり、前記半導体層はヘテロ接合を持つ窒化物系半導体層を有し、前記ヘテロ接合界面近傍に二次元電子ガス層を有することを特徴とする請求項１に記載の半導体装置。
3. 前記高抵抗領域は、リーク電流を抑制するイオン注入層であることを特徴とする請求項１又は請求項２に記載の半導体装置。
4. 前記半導体層の前記側面上であって、前記高抵抗領域上に絶縁膜を有することを特徴とする請求項１乃至請求項３のいずれかに記載の半導体装置。
5. 基板の一主面上にこの基板に比べて硬い半導体材料の半導体層生成層を形成する工程と、
   前記半導体層生成層の一部に前記基板の前記一主面の表面に達するエッチングを行い、前記一主面の第１の方向及びそれに交差する第２の方向に一定間隔において前記半導体層生成層から細分化され、周囲に側面を持つ複数の半導体層を形成する工程と、
   前記半導体層の前記側面にこの側面以外の前記半導体層の他の領域に比べて抵抗値が高い高抵抗領域を形成する工程と、
   前記半導体層生成層の一部がエッチングされた領域において前記基板に細分化処理を行い、前記基板を細分化する工程と、
   を備えたことを特徴とする半導体装置の製造方法。
6. 前記高抵抗領域を形成する工程は、前記半導体層の前記側面の表面部分に不純物を注入し、この不純物の注入によって前記半導体層の前記表面部分にリーク電流を抑制するイオン注入層を形成する工程であることを特徴とする請求項５に記載の半導体装置の製造方法。
7. 前記基板はIV族半導体材料又はIII−V族化合物半導体材料であり、前記半導体層生成層を形成する工程は窒化物系半導体層を有する半導体層生成層を形成する工程であることを特徴とする請求項５又は請求項６に記載の半導体装置の製造方法。
8. 前記イオン注入層を形成する工程は、前記半導体層の結晶性が前記半導体層の中央側の結晶性に比べて低下されている、又は緩和されていることを特徴とする請求項６又は請求項７に記載の半導体装置の製造方法。