JP2014197565A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2014197565A
JP2014197565A JP2011167333A JP2011167333A JP2014197565A JP 2014197565 A JP2014197565 A JP 2014197565A JP 2011167333 A JP2011167333 A JP 2011167333A JP 2011167333 A JP2011167333 A JP 2011167333A JP 2014197565 A JP2014197565 A JP 2014197565A
Authority
JP
Japan
Prior art keywords
semiconductor layer
layer
semiconductor device
protective film
nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011167333A
Other languages
English (en)
Inventor
正洋 引田
Masahiro Hikita
正洋 引田
柳原　学
Manabu Yanagihara
学 柳原
上本　康裕
Yasuhiro Uemoto
康裕 上本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2011167333A priority Critical patent/JP2014197565A/ja
Priority to PCT/JP2012/004590 priority patent/WO2013018301A1/ja
Priority to US14/133,118 priority patent/US9761670B2/en
Publication of JP2014197565A publication Critical patent/JP2014197565A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66212—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】半導体装置の外周部において、窒化物半導体層と保護膜との界面から水分が侵入することを抑制できる半導体装置を提供する。
【解決手段】基板１０と、基板１０上に形成され、ＧａＮもしくはＩｎｘＧａ１−ｘＮ（０＜ｘ≦１）である第１半導体層３０と、第１半導体層３０上に形成されＡｌを含む第２半導体層４０とを含む窒化物半導体層と、窒化物半導体層上に形成された窒素を含む保護膜５０とを備え、窒化物半導体層内に活性領域を有し、活性領域の周囲であって不活性処理された領域において、第２半導体層４０が除去された、もしくは、第２半導体層４０とその上の保護膜５０との間に、ＧａＮもしくはＩｎｙＧａ１−ｙＮ（０＜ｙ≦１）である第３半導体層が積層されたことを特徴とする半導体装置１００。
【選択図】図２

Description

本発明は、例えばテレビ等の民生機器の電源回路に用いられるパワースイッチング素子に適用できる半導体装置、あるいは携帯電話基地局等の高周波回路に用いられる高周波パワー素子に適用できる半導体装置に関するものである。
近年、高周波パワーデバイスあるいはパワースイッチングデバイスとして、窒化ガリウム（ＧａＮ）系の材料を用いた電界効果トランジスタ（ＦＥＴ：Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）の研究が活発に行われている。ＧａＮなどの窒化物半導体材料は窒化アルミニウム（ＡｌＮ）や窒化インジウム（ＩｎＮ）と様々な混晶を作ることができるため、従来のガリウム砒素（ＧａＡｓ）などの砒素系半導体材料と同様にヘテロ接合を作ることができる。ヘテロ接合を含むＦＥＴは、ヘテロ結合界面に生じる高移動度の二次元電子ガスにより高速動作が可能である。
図１２に、窒化物半導体を用いた従来のＦＥＴの一例を示す。半導体装置９００は、活性領域９９０と不活性領域９９２とを有する。活性領域９９０内に、ソース電極９５２、ゲート電極９５６、及びドレイン電極９５４のフィンガーが櫛型に形成されている。不活性領域９９２内に、ソースパッド９５２ａ、ドレインパッド９５４ａ、及びゲートパッド９５６ａが形成されている。
図１３に、半導体装置９００の断面構造を示す。半導体装置９００は、Ｓｉ等からなる基板９１０上に形成されたバッファ層９２０、バッファ層９２０上に形成されたＧａＮであるチャネル層９３０、チャネル層９３０上に形成されたＡｌＧａＮからなるバリア層９４０、及びバリア層９４０上に形成された保護膜９５０，９６０を備える。保護膜９５０内にはソース電極９５２、ゲート電極９５６、及びドレイン電極９５４が形成され、ソース電極９５２及びドレイン電極９５４上における保護膜９６０内には、配線９６２，９６４が埋め込まれている。
一般に、保護膜９５０として、ＳｉＮ（窒化シリコン）膜が用いられる。これは、バリア層９４０の表面準位の形成を抑制できるためである。
活性領域９９０の周りに設けられた不活性領域９９２は、例えば、Ｂ（ホウ素）やＦｅ（鉄）などの非導電型不純物をイオン注入することで、チャネルを消滅して形成されたイオン注入層９３２，９４２を有する。イオン注入法によって不活性領域９９２を設けると、活性領域９９０と不活性領域９９２との境界部に段差が形成されない。そのため、ソース電極９５２、ゲート電極９５６、及びドレイン電極９５４の活性領域９９０と不活性領域９９２との境界部を跨いで形成された部分でも、段差により断線されることがない。その結果、ソース電極９５２、ゲート電極９５６、及びドレイン電極９５４形成時の歩留りが向上する。
特開２００２−３５９２５６号公報 特開２００６−３３９５６１号公報
ところで、上記従来の半導体装置では、ＡｌＧａＮからなる窒化物半導体層の最上層と保護膜との接触界面の密着性に問題があった。より具体的には、ＡｌＧａＮがイオン化傾向の大きいＡｌを含むため、ＧａＮ等と比べ表面酸化されやすく、表面酸化されたＡｌＧａＮ上には、保護膜が密着しにくいという問題があった。
そのため、高温、高湿度、高バイアスの条件下で、特に半導体装置の外周部において、ＡｌＧａＮからなる窒化物半導体層の最上層と保護膜との界面で剥離が発生するおそれがあった。これにより、半導体装置の外周部において、剥離した窒化物半導体層と保護膜との界面から水分が侵入し、電極が腐食したり電極間が短絡したりするという課題があった。
本発明は、上記問題の解決を図るべくなされたものであって、半導体装置の外周部において、窒化物半導体層と保護膜との界面から水分が侵入することを抑制できる半導体装置を提供することを目的とする。
上記目的を達成するために、本発明に係る半導体装置は、基板と、前記基板上に形成され、ＧａＮもしくはＩｎｘＧａ１−ｘＮ（０＜ｘ≦１）である第１半導体層と、前記第１半導体層上に形成されＡｌを含む第２半導体層とを含む窒化物半導体層と、前記窒化物半導体層上に形成された窒素を含む保護膜とを備え、前記窒化物半導体層内に活性領域を有し、前記活性領域の周囲であって不活性処理された領域において、前記第２半導体層が除去された、もしくは、前記第２半導体層とその上の保護膜との間に、ＧａＮもしくはＩｎｙＧａ１−ｙＮ（０＜ｙ≦１）である第３半導体層が積層されたことを特徴とする。
さらに、前記第２半導体層を除去することにより、段差部が複数形成されていても良い。
さらに、前記第２半導体層を除去することにより、段差部が形成され、前記段差部における前記窒化物半導体層の上面は、前記活性領域における前記窒化物半導体層の上面よりも低くても良い。
さらに、前記第２半導体層とその上の保護膜との間に、第３半導体層をさらに積層することにより、段差部が形成され、前記段差部における前記窒化物半導体層の上面は、前記活性領域における前記窒化物半導体層の上面よりも高くても良い。
さらに、前記不活性処理が、非導電型不純物のイオン注入により行われても良い。
さらに、前記第２半導体層の材料は、前記第１半導体層と比べてバンドギャップエネルギーが大きくても良い。
さらに、前記第２半導体層を除去することにより、段差部が形成され、前記段差部において、前記第２半導体層が部分的に除去されることにより、前記窒化物半導体層の最上層は前記第１半導体層となっていても良い。
さらに、前記第２半導体層とその上の保護膜との間に、第３半導体層をさらに積層することにより、段差部が形成され、前記段差部において、前記窒化物半導体層の最上層は前記第３半導体層となっていても良い。
さらに、前記第２半導体層とその上の保護膜との間に、第３半導体層をさらに積層することにより、段差部が複数形成され、前記複数の段差部により、凸部及び凹部が形成され、前記段差部の凸部において、前記第２半導体層上に前記第３半導体層が部分的に積層されることにより、前記窒化物半導体層の最上層は、前記第３半導体層となっており、前記段差部の凹部において、前記第２半導体層が部分的に除去されていることにより、前記窒化物半導体層の最上層は、前記第１半導体層となっていても良い。
さらに、前記第３半導体層は、ｐ型の不純物を含んでも良い。
さらに、前記保護膜は、ＳｉＮ、ＡｌＮ、ＢＣＮのいずれかからなっても良い。
本発明に係る半導体装置では、保護膜と、第１半導体層よりも酸化しやすい材料からなる第２半導体層とが直接接触することを回避させている。
第２半導体層を除去する場合には、第２半導体層の下にはＧａＮもしくはＩｎｘＧａ１−ｘＮである第１半導体層が設けられているため、保護膜は、ＧａＮもしくはＩｎｘＧａ１−ｘＮと接することとなる。ＧａＮもしくはＩｎｘＧａ１−ｘＮは、Ａｌを含まないので、その表面は酸化されにくい。そのため、ＧａＮもしくはＩｎｘＧａ１−ｘＮは、その表面が酸化により荒れにくいので、保護膜に対する密着性が問題とならない。
一方、第２半導体層上に、ＧａＮもしくはＩｎｙＧａ１−ｙＮ（０＜ｙ≦１）である第３半導体層を積層された場合にも、第３半導体層の表面は酸化されにくく、その表面が酸化により荒れにくいので、第３半導体層の保護膜に対する密着性が問題とならない。
従って、本発明に係る半導体装置では、半導体装置の外周部において、窒化物半導体層と保護膜との界面から水分が侵入することを抑制できる半導体装置を提供できる。
本発明の実施の形態１に係る半導体装置を示す上面図である。 図１に示した半導体装置を示す断面図である。 図１に示した半導体装置の製造方法を示す図である。 変形例１に係る半導体装置を示す上面図である。 図４に示した半導体装置を示す断面図である。 変形例２に係る半導体装置を示す上面図である。 図４に示した半導体装置を示す断面図である。 本発明の実施の形態２に係る半導体装置を示す断面図である。 図８に示した半導体装置の製造方法を示す図である。 本発明の実施の形態３に係る半導体装置を示す上面図である。 図１０に示した半導体装置を示す断面図である。 従来の半導体装置を示す上面図である。 図１２に示した半導体装置を示す断面図である。
［実施の形態１］
１．半導体装置１００の構成
図１は、本発明の第１の実施形態に係る半導体装置１００を示す上面図である。
半導体装置１００は、チャネルの存在する活性領域９０とチャネルが存在しない不活性領域９２とを有する。不活性領域は活性領域の周囲であって不活性処理された領域である。
活性領域９０内には、櫛型に形成されたソース電極５２、ゲート電極５６、及びドレイン電極５４の各フィンガーが平行に配置されている。ソース電極５２、ゲート電極５６、及びドレイン電極５４を櫛形構造とすることで、単位面積当たりの電極間の対向長を長くすることができ、電流をより効率的に流すことができる。
不活性領域９２にソースパッド５２ａ、ゲートパッド５６ａ、及びドレインパッド５４ａが形成されている。さらに、不活性領域９２において、活性領域９０、ソースパッド５２ａ、ゲートパッド５６ａ、及びドレインパッド５４ａを囲むように、段差部９４が形成されている。
図２は、半導体装置１００の断面図である。
半導体装置１００は、例えばＳｉからなる基板１０上に形成されＡｌＮからなるバッファ層２０、バッファ層２０上に形成されアンドープＧａＮであるチャネル層３０、及びチャネル層３０上に形成されＡｌ組成比２５％のアンドープＡｌＧａＮからなるバリア層４０を備える。なお、バリア層４０を構成するＡｌＧａＮは、チャネル層３０を構成するＧａＮよりも酸化しやすく、且つ、バンドギャップエネルギーが大きい。バッファ層２０とチャネル層３０とバリア層４０とにより、窒化物半導体層が構成されている。
半導体装置１００は、活性領域９０において、バリア層４０上に形成された、例えばＮｉからなるゲート電極５６と、バリア層４０上に形成されＴｉ層及びＡｌ層からなるソース電極５２及びドレイン電極５４とを備える。ソース電極５２及びドレイン電極５４は、バリア層４０とチャネル層３０との界面に形成されるチャネルにオーミック接合する。なお、ここでいう「アンドープ」とは、半導体に不純物が意図的に導入されていないことである。チャネル層３０は、ＧａＮに限らず、ＩｎｘＧａ１−ｘＮ（０＜ｘ≦１）であっても良い。
不活性領域９２は、例えばＢやＦｅなどをイオン注入することで、チャネルを消滅して形成されたイオン注入層３２，４２を含む。イオン注入法によって不活性領域９２を設けると、活性領域９０と不活性領域９２との境界部に段差が形成されないため、当該境界部を跨いで形成されるソース電極５２、ゲート電極５６、及びドレイン電極５４が段差により断線しない。その結果、ソース電極５２、ゲート電極５６、及びドレイン電極５４形成時の歩留りが向上する。
バリア層４０上であってソース電極５２、ゲート電極５６、及びドレイン電極５４の存在しない領域、及びイオン注入層３２，４２上には、ＳｉＮからなる保護膜５０，６０が形成されている。保護膜５０，６０は、ソース電極５２、ゲート電極５６、ドレイン電極５４、及び窒化物半導体層を水分の侵入から保護する機能を有する。ソース電極５２及びドレイン電極５４上における保護膜６０内には、配線６２，６４が埋め込まれている。不活性領域９２では、バリア層４０を部分的に除去することにより、バリア層４０を貫通してチャネル層３０に達する段差部９４が設けられている。これにより、段差部９４において、ＳｉＮからなる保護膜５０とバリア層４０とが直接接触することが回避されており、保護膜５０はＧａＮであるチャネル層３０と接触している。
上述のように、窒化物半導体層では、チャネル層３０上にバリア層４０が積層されており、且つ、段差部９４において、バリア層４０が部分的に除去されることにより、窒化物半導体層の最上層はＧａＮであるチャネル層３０となっている。また、段差部９４における窒化物半導体層の上面であるチャネル層３０の上面は、活性領域９０における窒化物半導体層の上面であるバリア層４０の上面よりも低い。
なお、バッファ層２０の厚さは、例えば、１００ｎｍであり、チャネル層３０の厚さは、例えば、２μｍであり、バリア層４０の厚さは、例えば、２５ｎｍである。
２．窒化物半導体の保護膜５０に対する密着性
ところで、ＧａＮ系などの窒化物半導体は、ＧａＡｓ系などの化合物半導体と比較して格子定数が小さくバンドギャップが大きい。そのため、ＧａＮ系などの窒化物半導体は、ＧａＡｓ系などの化合物半導体よりも融点が高く非常に安定な材料である。しかしながら、窒化物半導体の中でも、ＡｌＧａＮはイオン化傾向の大きいＡｌを含有するため、ＧａＮよりも表面酸化しやすい。
仮に、表面酸化され表面が荒れた状態の窒化物半導体上にＳｉＮ膜からなる保護膜５０を形成した場合、表面酸化していない平坦な窒化物半導体上に形成する場合よりも、窒化物半導体と保護膜５０との密着性は低い。ＧａＮではこのような表面酸化が起きにくいため、ＧａＮであるチャネル層３０のＳｉＮ膜からなる保護膜５０に対する密着性は、ＡｌＧａＮからなるバリア層４０よりも高くなる。
チャネル層３０の材料として、ＧａＮ以外にＩｎＧａＮ（窒化インジウムガリウム）を用いても良い。ＩｎはＧａよりも酸化され難い金属元素であるため、ＩｎＧａＮは表面酸化し難い窒化物半導体である。したがって、ＩｎＧａＮであるチャネル層３０は保護膜５０との密着性に優れている。
なお、ＧａＮであるチャネル層３０とＡｌＧａＮからなるバリア層４０とは、エピタキシャル成長により形成されるため、同一固体となっている。
３．保護膜５０について
保護膜５０は、上述のようにＳｉＮ膜が用いられる。これは、活性領域９０において、バリア層４０の表面準位密度を低減することで、表面順位に起因した電流コラプスを抑制するためである。電流コラプスとは、高いドレイン電圧を印加した直後にゲートをオフ状態からオン状態にすると、ドレイン電圧を印加しない場合と比較して、ドレイン電流が減少しオン抵抗が増大する現象である。電流コラプスが生じると、高いドレイン電圧をかけても所望のドレイン電流を得ることができないおそれがある。
なお、窒化物半導体からなるバリア層４０の表面準位密度を低減できる保護膜５０として、ＳｉＮ膜以外に、ＡｌＮ（窒化アルミニウム）膜あるいはＢＣＮ（ホウ素炭素窒素）膜を用いても良い。ＳｉＮ膜、ＡｌＮ膜、及びＢＣＮ膜はいずれも窒化物絶縁体であり、堆積時に窒化物半導体を酸化することがなく、ＧａＮ層あるいはＩｎＧａＮ層との密着性が優れている。
４．効果
ＧａＮであるチャネル層３０は、ＡｌＧａＮからなるバリア層４０と比較して表面酸化されにくい材料であり、且つ、ＳｉＮからなる保護膜５０との密着性が良好である。そのため、活性領域９０、ソースパッド５２ａ、ゲートパッド５６ａ、及びドレインパッド５４ａを囲むように形成された段差部９４において、ＳｉＮからなる保護膜５０をＧａＮであるチャネル層３０と接触させることにより、半導体装置１００の外周部において、保護膜５０と窒化物半導体層との密着性を向上できる。これにより、段差部９４において、保護膜５０と窒化物半導体層との界面が剥離することを抑制し、半導体装置１００の外周部から水分が進入することを抑制でき、半導体装置１００の信頼性を向上できる。
５．半導体装置１００の製造方法
図３（ａ）に示すように、Ｓｉ基板１０の（１１１）面上に、ＡｌＮからなるバッファ層２０と、ＧａＮであるチャネル層３０と、ＡｌＧａＮからなるバリア層４０とを順次エピタキシャル成長する。エピタキシャル成長には、有機金属気相成長法（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）を用いれば良い。なお、基板１０の材料は、その上に窒化物半導体層を形成できる材料であれば良く、サファイアまたはＳｉＣ等でも良い。
図３（ｂ）に示すように、チャネル層３０内のチャネルとする部分以外に、例えば、ＢやＦｅなどのイオン注入を行うことでチャネルを消滅させ、イオン注入層３２，４２を形成する。イオン注入層４２，４４を含む領域を不活性領域９２とする。
図３（ｃ）に示すように、不活性領域９２におけるイオン注入層３２，４２の一部を、例えば、塩素ガスを用いたＩＣＰ（Ｉｎｄｕｃｔｉｖｅ−Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）エッチング等のドライエッチングにより除去し、チャネル層３０を露出させる。このドライエッチング工程は、図３（ｂ）に示したイオン注入による不活性領域９２形成工程の前に実施してもよい。
次に、図３（ｄ）に示すように、活性領域９０におけるバリア層４０上に、Ｔｉ層とＡｌ層とを形成し、窒素雰囲気において６５０℃の熱処理を行い、ソース電極５２及びドレイン電極５４を形成する。続いて、ソース電極５２とドレイン電極５４との間におけるバリア層４０上に、Ｎｉからなるゲート電極５６を形成する。
図３（ｅ）に示すように、ソース電極５２及びドレイン電極５４上の保護膜５０を、ドライエッチングにより開口し、配線６２，６４を形成する。続いて、保護膜５０及び配線６２，６４を覆うように、例えばＳｉＮ膜からなる保護膜６０を形成し、電極パッド上の保護膜６０をドライエッチングにより開口する。
なお、チャネル層３０を露出させるドライエッチングは半導体装置１００周辺部のみに実施するのではなく、ソース電極５２及びドレイン電極５４直下を同時にエッチングしても良い。これにより、所謂オーミックリセス構造が同時に形成され、チャネル層３０とバリア層４０との界面に形成されるチャネルに対して、オーミックリセスの側壁から直接ソース電極５２及びドレイン電極５４が接触する。その結果、工程を追加することなく電極のチャネルに対する接触抵抗を低減できる。
６．変形例
（６−１）半導体装置２００の構成
本発明の第１の実施形態の第１の変形例に係る半導体装置の上面図を図４に、断面図を図５に示す。半導体装置２００は、ＡｌＮ膜からなり窒化物半導体と接触している保護膜２５０を備える。また、半導体装置２００では、段差部９４内の領域２９６において、保護膜２５０が部分的に除去されている。
ここで、ＡｌＮ膜からなる保護膜２５０は、イオン化傾向の大きいＡｌを含むため酸化し易い。そのため、半導体装置２００の外周部において、保護膜２５０が表面酸化しＡｌＮ膜と窒化物半導体との間の界面が剥離して水分が侵入することを抑制する必要がある。そのため、段差部９４において、ＡｌＮ膜からなる保護膜２５０を除去し、保護膜２５０を除去した外周部をＳｉＮ膜からなる保護膜２６０で覆っている。
（６−２）半導体装置２００の効果
領域２９６において、表面酸化され易いＡｌＮからなる保護膜２５０を部分的に除去することにより、半導体装置２００の外周部は、表面酸化され難い保護膜２６０と窒化物半導体とを接触させた領域で、取り囲まれている。これにより、表面酸化され易いＡｌＮからなる保護膜２５０を用いた場合でも、保護膜２５０の酸化による窒化物半導体との密着性低下を抑制し、保護膜２５０と窒化物半導体層との界面からの水分侵入を抑制できる。
（６−３）半導体装置３００の構成
本発明の第１の実施形態の第２の変形例に係る半導体装置の上面図を図６に、断面図を図７に示す。半導体装置３００は、バリア層４０上に、Ｎｉからなるアノード電極３５２と、Ｔｉ層及びＡｌ層からなるカソード電極３５４とが形成されたダイオードである。半導体装置３００においても、不活性領域９２は、例えば、ＢやＦｅなどをイオン注入することで、チャネルを消滅して形成されたイオン注入層３２，４２を含む領域である。不活性領域９２において、バリア層４０を除去することにより、段差部９４が設けられている。段差部９４において、保護膜５０はチャネル層３０と接触している。
（６−４）半導体装置３００の効果
保護膜５０をチャネル層３０と接触させることにより、保護膜５０とバリア層４０とを接触させるときよりも、半導体装置３００周辺部における保護膜５０と窒化物半導体との密着性を向上できる。これにより、特に半導体装置３００の外周部における、保護膜５０と窒化物半導体との界面からの水分進入を抑制できる。
［実施の形態２］
１．半導体装置４００の構成
図８は、本発明の第２の実施形態に係る半導体装置４００の断面図である。下記以外の構成は、半導体装置１００と同じなので説明を省略する。
図８に示すように、イオン注入層４２上にバリア層４０よりも酸化しにくい半導体層であるイオン注入層４５２が形成され、バリア層４０とゲート電極５６との間にｐ型ＧａＮ層４５６が積層されている。これにより、段差部４９４が形成され、段差部４９４において、保護膜５０とバリア層４０とが直接接触することが回避されている。イオン注入層４５２及びｐ型ＧａＮ層４５６は、厚さ１００ｎｍのｐ型ＧａＮである。なお、イオン注入層４５２及びｐ型ＧａＮ層４５６の材料はＧａＮもしくはＩｎｙＧａ１−ｙＮ（０＜ｙ≦１）であれば良い。
より具体的には、段差部４９４において、バリア層４０上にＧａＮ膜であるｐ型ＧａＮ層４５６が部分的に積層されることにより、窒化物半導体層の最上層はＧａＮ膜であるｐ型ＧａＮ層４５６となっている。また、段差部４９４における窒化物半導体層の上面は、活性領域９０における窒化物半導体層の上面よりも高い。
２．効果
半導体装置１００のように、段差部９４におけるＡｌＧａＮ層４０を部分的に除去しなくても、半導体装置４００では、保護膜５０と窒化物半導体層との密着性を向上できる。そして、ゲート電極５６の下のｐ型ＧａＮ層４５６と同時に段差部４９４を形成することにより、段差部４９４形成のための工程を削減することができる。
また、ゲート電極５６の下にｐ型ＧａＮ層４５６を形成することにより、ゲート電極５６直下のチャネルを選択的に減少させることができる。そのため、ノーマリオフ特性を得ることができる。さらに、ゲートにショットキー接合よりもエネルギー障壁の高いｐｎ接合が形成されるため、ゲートリーク電流を低減できる。
３．半導体装置４００の製造方法
まず、図９（ａ）に示すように、Ｓｉ基板１０の（１１１）面上に、ＡｌＮからなるバッファ層、ＧａＮであるチャネル層３０と、ＡｌＧａＮからなるバリア層４０と、ｐ型ＧａＮ層４５０ａとを、順次エピタキシャル成長する。
図９（ｂ）に示すように、チャネル層３０内のチャネルとする部分以外に、例えば、ＢやＦｅなどのイオン注入を行い、チャネルを消滅させ、イオン注入層３２，４２，４５２を形成し、イオン注入層４２，４４，４５２を含む領域を不活性領域９２とする。
図９（ｃ）に示すように、ＩＣＰエッチング等のドライエッチングにより、ｐ型ＧａＮ層４５０ａを選択的に除去する。このとき、例えば、塩素ガスに酸素ガスを添加した選択ドライエッチングを用い、バリア層４０のエッチング速度をチャネル層３０よりも小さくすることが望ましい。このドライエッチング工程は、イオン注入による不活性領域９２形成工程の前に実施してもよい。
次に、図９（ｄ）に示すように、ソース電極５２及びドレイン電極５４を形成後、ｐ型ＧａＮ層３５６上に、例えば、Ｐｄからなるゲート電極５６を形成する。その後、プラズマＣＶＤ法によりＳｉＮからなる保護膜５０を形成する。
図９（ｅ）に示すように、ソース電極５２及びドレイン電極５４上の保護膜５０をドライエッチングにより開口し、配線６２，６４を形成する。続いて、例えばＳｉＮからなる保護膜６０を形成し、電極パッド上の保護膜６０をドライエッチングにより開口する。
［実施の形態３］
１．半導体装置５００の構成
本発明の第３の実施形態に係る半導体装置５００の上面図を図１０に、断面図を図１１に示す。下記以外の構成は、半導体装置１００と同じなので説明を省略する。
半導体装置５００では、バリア層４０と保護膜５０との間にｐ型ＧａＮ層が積層されたことにより、活性領域９０、ソースパッド５２ａ、ドレインパッド５４ａ、及びゲートパッド５６ａを囲むように、段差部５９４が複数形成されている。段差部５９４は、図１０に示すように、ｐ型ＧａＮ層５５２を選択的に残す領域と、ｐ型ＧａＮ層５５２及びバリア層４０を除去してチャネル層３０を露出させる領域とを、繰り返した構造となっている。
より具体的には、複数の段差部５９４により、凸部及び凹部が形成され、窒化物半導体層は、ＧａＮ膜を２つ含み、窒化物半導体層では、チャネル層３０上にバリア層４０が積層されている。そのため、凸部において、バリア層４０上にＧａＮ膜であるｐ型ＧａＮ層５５２が部分的に積層されることにより、窒化物半導体層の最上層は、ｐ型ＧａＮ層５５２となっており、凹部において、バリア層４０が部分的に除去されたことにより、窒化物半導体層の最上層は、チャネル層３０となっている。
２．効果
保護膜５０との密着性の良好なＧａＮであるチャネル層３０表面を露出させるとともに、段差部４９４を複数設けることにより、半導体装置５００周辺部における保護膜５０と窒化物半導体層との表面積を増加することができる。そのため、保護膜５０と窒化物半導体層との界面からの水分進入を防止することができる。
また、ｐ型ＧａＮ層５５２が残された領域間で形成された段差部５９４は、保護膜５０が特に剥離し難い構造となっているため、高温、高湿度、高バイアスの状況下であっても、保護膜５０の剥離を抑制し、水分の進入を抑制できる。
［変形例］
１．バリア層の材料について
実施の形態等では、バリア層としてＡｌＧａＮ膜を用いたが、これに限らない。バリア層は、例えばＩｎＡｌＧａＮのような、ＧａＮもしくはＩｎｘＧａ１−ｘＮ（０＜ｘ≦１）である半導体層と接するとチャネルを生じる材料であって、且つ、イオン化傾向が大きい原子を含み表面酸化されやすいものであれば、本発明の効果が得られる。
２．実施の形態２について
実施の形態２では、ＧａＮもしくはＩｎｙＧａ１−ｙＮ（０＜ｙ≦１）であるｐ型ＧａＮ層と段差部とを同時に形成したが、これに限らず、別々に形成してもよい。別々に形成する場合、例えば、ゲートの下にｐ型ＩｎＧａＮ層を形成し、段差部におけるバリア層上にＧａＮ層を形成するなど、異なる材料で形成しても良い。
３．その他
本発明に係る半導体装置の構成などは、上記実施の形態及び変形例に係る半導体装置の構成に限定されるものではなく、本発明の効果を奏する範囲において、種々の変形および応用が可能である。そして、技術的思想を逸脱しない範囲において、上述の各工程で使用したプロセスを他の等価なプロセスに置換することが可能である。また、工程順を入れ替えることも、材料種を変更することも可能である。
本発明の半導体装置は、水分進入を防止して信頼性の高いトランジスタを実現することができ、テレビ他の民生機器の電源回路等で用いられるパワースイッチング素子或いは携帯電話基地局等の高周波回路に用いられる高周波パワー素子として有用である。
１０，９１０ 基板
２０，９２０ バッファ層
３０，９３０ チャネル層
４０，９４０ バリア層
５２，９５２ ソース電極
５４，９５４ ドレイン電極
５６，９５６ ゲート電極
５０，６０，２５０，２６０，９５０，９６０ 保護膜
９０，９９０ 活性領域
９２，９９２ 不活性領域
９４，４９４，５９４ 段差部
３２，４２，４５２，５４２，５５２，９３２，９４２ イオン注入層
１００，２００，３００，４００，５００，９００ 半導体装置

Claims (11)

  1. 基板と、
    前記基板上に形成され、ＧａＮもしくはＩｎｘＧａ１−ｘＮ（０＜ｘ≦１）である第１半導体層と、前記第１半導体層上に形成されＡｌを含む第２半導体層とを含む窒化物半導体層と、
    前記窒化物半導体層上に形成された窒素を含む保護膜と
    を備え、
    前記窒化物半導体層内に活性領域を有し、
    前記活性領域の周囲であって不活性処理された領域において、前記第２半導体層が除去された、
    もしくは、前記第２半導体層とその上の保護膜との間に、ＧａＮもしくはＩｎｙＧａ１−ｙＮ（０＜ｙ≦１）である第３半導体層が積層された
    ことを特徴とする半導体装置。
  2. 前記第２半導体層を除去することにより、段差部が複数形成されている
    ことを特徴とする請求項１に記載の半導体装置。
  3. 前記第２半導体層を除去することにより、段差部が形成され、
    前記段差部における前記窒化物半導体層の上面は、前記活性領域における前記窒化物半導体層の上面よりも低い
    ことを特徴とする請求項１に記載の半導体装置。
  4. 前記第２半導体層とその上の保護膜との間に、第３半導体層をさらに積層することにより、段差部が形成され、
    前記段差部における前記窒化物半導体層の上面は、前記活性領域における前記窒化物半導体層の上面よりも高い
    ことを特徴とする請求項１に記載の半導体装置。
  5. 前記不活性処理が、非導電型不純物のイオン注入により行われている
    ことを特徴とする請求項１から４のいずれかに記載の半導体装置。
  6. 前記第２半導体層の材料は、前記第１半導体層と比べてバンドギャップエネルギーが大きい
    ことを特徴とする請求項１から５のいずれかに記載の半導体装置。
  7. 前記第２半導体層を除去することにより、段差部が形成され、
    前記段差部において、前記第２半導体層が部分的に除去されることにより、前記窒化物半導体層の最上層は前記第１半導体層となっている
    ことを特徴とする請求項１に記載の半導体装置。
  8. 前記第２半導体層とその上の保護膜との間に、第３半導体層をさらに積層することにより、段差部が形成され、
    前記段差部において、前記窒化物半導体層の最上層は前記第３半導体層となっている
    ことを特徴とする請求項１に記載の半導体装置。
  9. 前記第２半導体層とその上の保護膜との間に、第３半導体層をさらに積層することにより、段差部が複数形成され、
    前記複数の段差部により、凸部及び凹部が形成され、
    前記段差部の凸部において、前記第２半導体層上に前記第３半導体層が部分的に積層されることにより、前記窒化物半導体層の最上層は、前記第３半導体層となっており、
    前記段差部の凹部において、前記第２半導体層が部分的に除去されていることにより、前記窒化物半導体層の最上層は、前記第１半導体層となっている
    ことを特徴とする請求項１に記載の半導体装置。
  10. 前記第３半導体層は、ｐ型の不純物を含む
    ことを特徴とする請求項８または９に記載の半導体装置。
  11. 前記保護膜は、ＳｉＮ、ＡｌＮ、ＢＣＮのいずれかからなる
    ことを特徴とする請求項１から９のいずれかに記載の半導体装置。
JP2011167333A 2011-07-29 2011-07-29 半導体装置 Withdrawn JP2014197565A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011167333A JP2014197565A (ja) 2011-07-29 2011-07-29 半導体装置
PCT/JP2012/004590 WO2013018301A1 (ja) 2011-07-29 2012-07-19 半導体装置
US14/133,118 US9761670B2 (en) 2011-07-29 2013-12-18 Semiconductor device composed of AlGaInN layers with inactive regions

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011167333A JP2014197565A (ja) 2011-07-29 2011-07-29 半導体装置

Publications (1)

Publication Number Publication Date
JP2014197565A true JP2014197565A (ja) 2014-10-16

Family

ID=47628852

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011167333A Withdrawn JP2014197565A (ja) 2011-07-29 2011-07-29 半導体装置

Country Status (3)

Country Link
US (1) US9761670B2 (ja)
JP (1) JP2014197565A (ja)
WO (1) WO2013018301A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017059599A (ja) * 2015-09-14 2017-03-23 株式会社東芝 半導体装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104409431B (zh) * 2014-10-24 2017-07-04 苏州能讯高能半导体有限公司 一种半导体器件
US9761439B2 (en) * 2014-12-12 2017-09-12 Cree, Inc. PECVD protective layers for semiconductor devices
US10692863B2 (en) * 2016-09-30 2020-06-23 Rohm Co., Ltd. Semiconductor device and semiconductor package
CN107221498A (zh) * 2017-06-14 2017-09-29 成都海威华芯科技有限公司 一种含InGaN插入层的增强型GaN_HEMT制备方法
US10084109B1 (en) * 2017-12-11 2018-09-25 Win Semiconductors Corp. Semiconductor structure for improving the gate adhesion and Schottky stability
US20240055488A1 (en) * 2022-08-11 2024-02-15 Texas Instruments Incorporated High band-gap devices with a doped high band-gap gate electrode extension

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4663156B2 (ja) 2001-05-31 2011-03-30 富士通株式会社 化合物半導体装置
JP4705412B2 (ja) 2005-06-06 2011-06-22 パナソニック株式会社 電界効果トランジスタ及びその製造方法
WO2007091301A1 (ja) * 2006-02-07 2007-08-16 Fujitsu Limited 半導体装置とその製造方法
JP2008235613A (ja) * 2007-03-22 2008-10-02 Eudyna Devices Inc 半導体装置
JP5470705B2 (ja) * 2007-12-28 2014-04-16 サンケン電気株式会社 半導体装置及びその製造方法
JP2009231508A (ja) * 2008-03-21 2009-10-08 Panasonic Corp 半導体装置
JPWO2009147774A1 (ja) * 2008-06-05 2011-10-20 パナソニック株式会社 半導体装置
WO2010001607A1 (ja) * 2008-07-03 2010-01-07 パナソニック株式会社 窒化物半導体装置
EP2161754A3 (en) 2008-09-03 2010-06-16 Kabushiki Kaisha Toshiba A semiconductor device and fabrication method for the same
JP4843651B2 (ja) * 2008-09-03 2011-12-21 株式会社東芝 半導体装置
JP4908475B2 (ja) * 2008-09-03 2012-04-04 株式会社東芝 半導体装置
JP5564791B2 (ja) 2008-12-26 2014-08-06 富士通株式会社 化合物半導体装置及びその製造方法
JP5487749B2 (ja) * 2009-06-17 2014-05-07 富士通株式会社 半導体装置及びその製造方法
WO2011024367A1 (ja) 2009-08-27 2011-03-03 パナソニック株式会社 窒化物半導体装置
US9601638B2 (en) * 2011-10-19 2017-03-21 Nxp Usa, Inc. GaN-on-Si switch devices
US9099433B2 (en) * 2012-04-23 2015-08-04 Freescale Semiconductor, Inc. High speed gallium nitride transistor devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017059599A (ja) * 2015-09-14 2017-03-23 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
US9761670B2 (en) 2017-09-12
US20140103360A1 (en) 2014-04-17
WO2013018301A1 (ja) 2013-02-07

Similar Documents

Publication Publication Date Title
US8883581B2 (en) Compound semiconductor device and method for manufacturing the same
JP5784440B2 (ja) 半導体装置の製造方法及び半導体装置
JP6085442B2 (ja) 化合物半導体装置及びその製造方法
TWI500148B (zh) 半導體裝置
JP5902010B2 (ja) 化合物半導体装置及びその製造方法
JP5908692B2 (ja) 化合物半導体装置及びその製造方法
JP6161887B2 (ja) 化合物半導体装置及びその製造方法
TWI512974B (zh) 化合物半導體裝置及其製造方法
JP2014072397A (ja) 化合物半導体装置及びその製造方法
WO2013018301A1 (ja) 半導体装置
JP2009182107A (ja) 半導体装置
EP2575177A2 (en) Manufacturing method of compound semiconductor device
JP2013207107A (ja) 化合物半導体装置及びその製造方法
JP2012178467A (ja) 化合物半導体装置及びその製造方法
JP2013207102A (ja) 化合物半導体装置及びその製造方法
TW201413961A (zh) 化合物半導體裝置及其製造方法
TW201413960A (zh) 化合物半導體裝置及其製造方法
JP2014027187A (ja) 化合物半導体装置及びその製造方法
JP2017085060A (ja) 化合物半導体装置及びその製造方法
TWI488302B (zh) 化合物半導體裝置及其製造方法
JP2014072388A (ja) 化合物半導体装置及びその製造方法
JP2014072225A (ja) 化合物半導体装置及びその製造方法
JP2019096739A (ja) 半導体装置及び半導体装置の製造方法
JP2019114581A (ja) 化合物半導体装置及びその製造方法
JP6166508B2 (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20141007