TWI512974B - 化合物半導體裝置及其製造方法 - Google Patents

化合物半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI512974B
TWI512974B TW102132549A TW102132549A TWI512974B TW I512974 B TWI512974 B TW I512974B TW 102132549 A TW102132549 A TW 102132549A TW 102132549 A TW102132549 A TW 102132549A TW I512974 B TWI512974 B TW I512974B
Authority
TW
Taiwan
Prior art keywords
electrode
compound semiconductor
layer
semiconductor layer
insulating film
Prior art date
Application number
TW102132549A
Other languages
English (en)
Other versions
TW201417281A (zh
Inventor
Toshihide Kikkawa
Kenji Nukui
Original Assignee
Transphorm Japan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Transphorm Japan Inc filed Critical Transphorm Japan Inc
Publication of TW201417281A publication Critical patent/TW201417281A/zh
Application granted granted Critical
Publication of TWI512974B publication Critical patent/TWI512974B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

化合物半導體裝置及其製造方法 領域
在此說明之實施例係有關於一種化合物半導體裝置及其製造方法。
 背景
利用例如一高飽和電子速度及一寬能帶間隙之氮化物半導體特性，將氮化物半導體應用於高耐受電壓及高功率半導體裝置已被考慮。例如，一氮化物半導體之GaN具有比Si之一能帶間隙(1.1eV)及GaAs之一能帶間隙(1.4eV)寬之3.4eV之一能帶間隙，且具有高擊穿電場強度。這使GaN非常有希望作為實現一高電壓操作及一高功率之一電源供應用半導體裝置的一材料。
作為使用氮化物半導體之半導體裝置，已作成場效電晶體，特別是HEMT(高電子遷移率電晶體)之許多報告。例如，在以GaN為主之HEMT(GaN-HEMT)中，使用GaN作為一電子傳輸層及使用AlGaN作為一電子供應層之AlGaN/GaN HEMT已獲得注意。在該AlGaN/GaN HEMT中，由於在GaN與AlGaN之間晶格常數差產生之一扭曲發生 在AlGaN中。由於由該扭曲造成之AlGaN之壓電極化及自發極化，獲得一高濃度二維電子氣體(2DEG)。因此，預期該AlGaN/GaN HEMT可作為一高效率開關元件及一用於電動車輛等高耐受電壓電動裝置。
專利文獻1：日本公開專利第2012-134345號公報
預期一GaN-HEM具有，例如，一等於或大於400V之高耐受電壓。以往就有人關心當一如上述高電壓施加至該GaN-HEMT時之一閘極電極的崩潰。近年來，已發現在與一氮化物半導體歐姆接觸之一汲極電極中亦發生崩潰。該汲極電極之崩潰可歸因於在該汲極電極之一端上產生之電場集中。因此，電子及電洞係因一突崩效應產生，且該等電子及電洞進一步連續地累積產生電子及電洞，使得一電流快速地增加而造成在該汲極電極中之崩潰。已確認的是當一凹部形成在該氮化物半導體中且該汲極電極形成在該凹部中時及當該汲極電極形成在該氮化物半導體上且沒有形成一凹部時都會產生這汲極電極之崩潰。
 概要
本實施例係考慮上述問題作成，且該等實施例之目的在於提供一種防止同時產生電洞及電子之一突崩效應以防止突返且實現一穩定高耐受電壓而可增加效能及增加產率的高信賴性化合物半導體裝置，及其製造方法。
依據一形態之一種化合物半導體裝置包括：一化合物半導體層；及一對電極，係形成在該化合物半導體層 之一上側，其中該對電極中之一電極具有沿多數輸送電子出自與該化合物半導體層之接觸表面的多數底面，且該等多數底面係設置成距離該等輸送電子不同距離，並且較靠近該對電極中之另一電極之該底面較遠離該等輸送電子。
依據一形態之一種製造化合物半導體裝置之方法包括：形成一化合物半導體層；及在該化合物半導體層之一上側形成一對電極，其中該對電極中之一電極具有沿多數輸送電子出自與該化合物半導體層之接觸表面的多數底面，且該等多數底面係設置成距離該等輸送電子不同距離，並且較靠近該對電極中之另一電極之該底面較遠離該等輸送電子。
1‧‧‧SiC基材
2‧‧‧化合物半導體堆疊結構
2A‧‧‧元件隔離凹部
2B1,2B2‧‧‧電極凹部
2a‧‧‧緩衝層
2b‧‧‧電子輸送層
2c‧‧‧中間層
2C1,2C2‧‧‧電極凹部
2d‧‧‧電子供應層
2D‧‧‧電極凹部
2DEG‧‧‧二維電子氣體
2e‧‧‧蓋層
2E‧‧‧電極凹部
2f‧‧‧p型半導體層
3‧‧‧元件隔離結構
4‧‧‧保護絕緣膜
4A1,4A2‧‧‧電極凹部
4B‧‧‧電極凹部
4C‧‧‧電極凹部
5‧‧‧源極電極
6‧‧‧汲極電極
6A,6B‧‧‧電極端
6a,6b‧‧‧底面
6c‧‧‧接觸側表面
7‧‧‧閘極電極
11‧‧‧抗蝕遮罩
11a,11b‧‧‧開口
21‧‧‧抗蝕遮罩
21a,21b‧‧‧開口
22‧‧‧抗蝕遮罩
22a‧‧‧開口
23‧‧‧源極電極
24‧‧‧汲極電極
24A,24B,24C‧‧‧電極端
24a,24b,24c‧‧‧底面
24d‧‧‧側表面
24e‧‧‧接觸側表面
25‧‧‧閘極電極
31‧‧‧高電壓一次側電路
32‧‧‧低電壓二次側電路
33‧‧‧變壓器
34‧‧‧AC電源
35‧‧‧橋式整流電路
36a,36b,36c,36d,36e‧‧‧開關元件
37a,37b,37c‧‧‧開關元件
41‧‧‧數位預失真電路
42a,42b‧‧‧混合器
43‧‧‧功率放大器
101‧‧‧汲極電極
101A‧‧‧電極端
102‧‧‧汲極電極
102A‧‧‧電極端
d1,d2,d3‧‧‧間隔
圖式簡單說明
圖1A至圖1C係示意橫截面圖，依步驟之順序顯示製造依據一第一實施例之一AlGaN/GaN HEMT之一方法。
圖2A至圖2C係示意橫截面圖，在圖1A至圖1C後，依步驟之順序顯示製造依據第一實施例之AlGaN/GaN HEMT之方法。
圖3A至圖3C係示意橫截面圖，在圖2A至圖2C後，依步驟之順序顯示製造依據第一實施例之AlGaN/GaN HEMT之方法。
圖4是一特性圖，顯示關於依據一比較例1之AlGaN/GaN HEMT，藉由模擬研究當施加一高操作電壓(閘 極電極電壓)時一汲極電極之電位狀態的結果。
圖5是一特性圖，顯示關於依據一比較例2之AlGaN/GaN HEMT，藉由模擬研究當施加一高操作電壓(閘極電極電壓)時一汲極電極之電位狀態的結果。
圖6是一特性圖，顯示關於依據第一實施例之AlGaN/GaN HEMT，藉由模擬研究當施加一高操作電壓(閘極電極電壓)時一汲極電極之電位狀態的結果。
圖7A至圖7C係示意橫截面圖，依步驟之順序顯示製造依據一第二實施例之AlGaN/GaN HEMT之一方法的主要步驟。
圖8A至圖8C係示意橫截面圖，在圖7A至圖7C後，依步驟之順序顯示製造依據第二實施例之AlGaN/GaN HEMT之方法的主要步驟。
圖9A與圖9B係示意橫截面圖，在圖8A至圖8C後，依步驟之順序顯示製造依據第二實施例之AlGaN/GaN HEMT之方法的主要步驟。
圖10A與圖10B係示意橫截面圖，在圖9A與圖9B後，依步驟之順序顯示製造依據第二實施例之AlGaN/GaN HEMT之方法的主要步驟。
圖11A至圖11C係示意橫截面圖，依步驟之順序顯示製造依據一第三實施例之AlGaN/GaN HEMT之一方法的主要步驟。
圖12A與圖12B係示意橫截面圖，在圖11A至圖11C後，依步驟之順序顯示製造依據第三實施例之AlGaN/GaN HEMT之方法的主要步驟。
圖13係特性圖，顯示關於第一、第二及第三實施例之AlGaN/GaN HEMT，藉由模擬研究當一汲極電壓之捏斷狀態改變時，依據與比較例之比較，一汲極電流之改變的結果。
圖14是一連接圖，顯示依據一第四實施例之一電源供應電路之一示意結構。
圖15是一連接圖，顯示依據一第五實施例之一高頻放大器之一示意結構。
 實施例之說明
(第一實施例)
在這實施例中，揭露一氮化物半導體之一AlGaN/GaN HEMT作為一化合物半導體裝置。
圖1A至圖3C係示意橫截面圖，依步驟之順序顯示製造依據第一實施例之AlGaN/GaN HEMT之一方法。
首先，如圖1A所示，在，例如，作為一成長基材之一SiC基材1上，形成一化合物半導體堆疊結構2。可使用一Si基材、一藍寶石基材、一GaAs基材、一GaN基材等取代該SiC基材，作為該成長基材。該基材之導電性可為半絕緣或導電。
該化合物半導體堆疊結構2包括一緩衝層2a、一電子輸送層2b、一中間層2c、一電子供應層2d及一蓋層2e。
在該電子輸送層2b與該電子供應層2d(精確來說 是該中間層2c)之界面附近產生一輸送電子之二維電子氣體(2DEG)。這2DEG係依據在該電子輸送層2b之一化合物半導體(在此為GaN)與該電子供應層2d之一化合物半導體(在此為AlGaN)之間之晶格常數差產生。
更詳而言之，在該SiC基材1上，藉由，例如，一 MOVPE(金屬有機汽相磊晶)法成長以下化合物半導體。可使用一MBE(分子束磊晶)法等取代該MOVPE法。
在該SiC基材1上，依序成長具有一大約100nm厚 度之AlN，具有一大約1μm厚度之i(刻意未摻雜)-GaN，具有一大約5nm厚度之i-AlGaN，具有一大約30nm厚度且其Al組成係，例如，大約20%之n-AlGaN，及具有一大約3nm之厚度之n-GaN。因此，形成該緩衝層2a、該電子輸送層2b、該中間層2c、該電子供應層2d及該蓋層2e。可使用AlGaN層取代AlN或藉由低溫成長法成長GaN，作為該緩衝層2a。
作為AlN之成長條件，使用三甲基鋁(TMA)氣體 及氨(NH3 )氣體之混合氣體作為源氣體。作為GaN之成長條件，使用三甲基鎵(TMG)氣體及NH3 氣體之混合氣體作為源氣體。作為AlGaN之成長條件，使用TMA氣體、TMG氣體及NH3 氣體之混合氣體作為源氣體。依據欲成長之該化合物半導體層，適當地設定是否供應作為一Al源之TMA氣體及作為一Ga源之TMG氣體及其流速。作為一共用源之NH3 氣體之一流速係設定為大約100ccm至大約10LM。此外，成長壓力係設定為大約50Torr至大約300Torr，且成長溫度係設定為大約1000℃至大約1200℃。
為了成長該電子供應層2d之n-AlGaN及該蓋層 2e之n-GaN，以一預定流速添加例如，含有譬如Si作為一n型雜質之SiH4 氣體至該源氣體，因此以Si摻雜AlGaN及GaN。Si之摻雜濃度係設定為大約1×1018 /cm3 至大約1×1020 /cm3 ，例如，設定為大約5×1018 /cm3 。
接著，形成元件隔離結構3，如圖1B所示。
更詳而言之，先在該化合物半導體堆疊結構2之 一表面上施加一抗蝕層。藉微影術處理該抗蝕層，藉此在該抗蝕層中形成多數開口，且該等開口暴露對應於在該化合物半導體堆疊結構2之表面之欲形成元件隔離位置。因此，形成具有該等開口之一抗蝕遮罩。
藉由使用這抗蝕遮罩，乾式蝕刻而移除該蓋層 2e、該電子供應層2d及該中間層2c之欲形成元件隔離位置直到暴露該電子輸送層2b之一表面為止。因此，形成暴露該電子輸送層2b表面之欲形成元件隔離位置。作為一蝕刻條件，使用如Ar之惰性氣體及如Cl2 之以氯為主之氣體作為一蝕刻氣體。
藉由再使用該抗蝕遮罩，將例如，氬(Ar)注入由 該等開口暴露之該電子輸送層2b之元件隔離區域。因此，在該電子輸送層2b中形成該等元件隔離結構3。該等元件隔離結構3在該化合物半導體堆疊結構2上劃分一作用區域。
此外，該元件隔離亦可使用，例如，一STI(淺槽 隔離)法取代上述注入法。此時，使用，例如，以氯為主之蝕刻氣體乾式蝕刻該化合物半導體堆疊結構2。
藉由使用氧電漿拋光或藉由使用一預定化學溶 液濕潤移除該抗蝕遮罩。
接著，如圖1C所示，形成一保護絕緣膜4。
更詳而言之，藉由使用一電漿CVD法、一濺鍍法等在該化合物半導體層2上沈積一具有大約30nm至500nm，例如，大約60nm之厚度之氮化矽(SiN)，以填充在該元件隔離結構3上之元件隔離凹部2A。因此，形成該保護絕緣膜4。
使用SiN作為一覆蓋該化合物半導體堆疊結構2之鈍化膜可減少一電流崩潰。
接著，如圖2A所示，在該保護絕緣膜4中形成用於一源極電極及一汲極電極之電極凹部4A1、4A2。
更詳而言之，先在該保護絕緣膜4之一表面上施加一抗蝕層。藉微影術處理該抗蝕層，藉此在該抗蝕層中形成多數開口，且該等開口暴露對應於在該保護絕緣膜4之表面中，欲成該源極電極之一部份及欲形成該汲極電極之一部份。因此，形成具有該等開口之一抗蝕遮罩。
藉由使用這抗蝕遮罩，乾式蝕刻而移除該保護絕緣膜4之欲形成電極區域直到暴露該蓋層2e之一表面為止。因此，在該保護絕緣膜4中形成暴露欲在該蓋層2e之表面中形成該源極電極之區域的電極凹部4A1及暴露欲在該蓋層2e之表面中形成該汲極電極之區域的電極凹部4A2。例如，該乾式蝕刻係使用譬如SF6 作為一以氟為主之蝕刻氣體。這乾式蝕刻必須對該蓋層2e產生儘可能小之蝕刻破 壞，且使用該以氟為主之蝕刻氣體只對該蓋層2e產生一小破壞。
藉由使用氧電漿拋光或藉由使用一預定化學溶液濕潤移除該抗蝕遮罩。
接著，如圖2B所示，形成一抗蝕遮罩11。
更詳而言之，在整個表面上施加一抗蝕層。藉由微影術處理該抗蝕層，藉此在該抗蝕層中形成暴露在該蓋層2e中用於該源極電極之電極凹部4A1的一開口11a及暴露在該蓋層2e中用於該汲極電極之電極凹部4A2之部份的一開口11b。因此，形成一具有該等開口11a、11b之抗蝕遮罩11。
接著，如圖2C所示，在該化合物半導體堆疊結構2中形成電極凹部2B1、2B2。
藉由使用該抗蝕遮罩11，乾式蝕刻而移除該蓋層2e及該電子供應層2d之上層部份，因此留下該電子供應層2d之下層部份。因此，在該化合物半導體堆疊結構2中，形成暴露在該電子供應層2d之下層部份中欲形成該源極電極之區域的該電極凹部2B1及暴露在該電子供應層2d之下層部份中欲形成該汲極電極之區域的該電極凹部2B2。例如，該乾式蝕刻係使用如Cl2 之以氯為主之氣體。
藉由使用氧電漿拋光或藉由使用一預定化學溶液濕潤移除該抗蝕遮罩11。
接著，如圖3A所示，形成該源極電極5及該汲極電極6。
更詳而言之，在該保護絕緣膜4之表面上施加一 抗蝕層。藉由微影術處理該抗蝕層，藉此在該抗蝕層中形成暴露用於該源極電極之電極凹部4A1、2B1及用於該汲極電極之電極凹部4A2、2B2的開口。因此，形成一具有該等開口之抗蝕遮罩。
藉由使用這抗蝕遮罩，藉由，例如，一蒸氣沈積 法在包括暴露該等電極凹部4A1、2B1及該等電極凹部4A2、2B2之開口內側的該抗蝕遮罩上沈積例如，Ti/Al作為一電極材料。Ti之厚度係大約30nm且Al厚度係大約200nm。藉由一剝離法，移除該抗蝕遮罩及沈積在其上之Ti/Al。然後，在一大約400℃至1000℃，例如大約600℃之溫度，在一例如氮環境中熱處理該SiC基材1且使剩餘之Ti/Al與該化合物半導體堆疊結構2歐姆接觸。該熱處理溫度有時是不需要的，只要獲得在Ti/Al與該電子供應層2d之間之歐姆接觸即可。因此，形成其電極材料填充該等電極凹部4A1、2B1之該源極電極5部份及其電極材料填充該等電極凹部4A2、2B2之該汲極電極6部份。
該源極電極5及該汲極電極6係與該電子供應層 2d及該蓋層2e接觸且不接觸該電子輸送層2b(中間層2c)。
該汲極電極6在其下表面上具有一階狀結構且沿 一2DEG之輸送方向出自與該化合物半導體堆疊結構2之接觸表面的多數底面，在此為兩底面6a、6b。該等多數底面係設置成距離2DEG不同距離，且較靠近該源極電極5之該底面係較遠離2DEG。在這實施例中，該底面6a比該底面6b 遠離2DEG。
為了獲得該階狀結構，在這實施例中，該汲極電 極6下表面之兩階段階狀結構亦填充該保護絕緣膜4之電極凹部4A2內，且一靠近該源極電極5且出自與該保護絕緣膜4之接觸表面構成的接觸側表面6c與該底面6a耦合。
此外，該源極電極亦可類似於該汲極電極6在其 下表面具有一階狀結構。
接著，在該保護絕緣膜4中形成用於一閘極電極 之一電極凹部4B，如圖3B所示。
更詳而言之，先在該化合物半導體堆疊結構2之 一表面上施加一抗蝕層。藉微影術處理該抗蝕層，藉此在該抗蝕層中形成一開口，且該開口暴露對應於在該保護絕緣膜4之表面中欲形成該閘極電極之一位置(欲形成電極位置)的一部份。因此，形成一具有該開口之抗蝕遮罩。
藉由使用該抗蝕遮罩，乾式蝕刻而移除該保護絕 緣膜4之一大約40nm上部，因此在該欲形成電極位置留下該保護絕緣膜4之一大約20nm下部。因此，在該保護絕緣膜4中形成用於該閘極電極之電極凹部4B。
藉由使用氧電漿拋光或藉由使用一預定化學溶 液濕潤移除該抗蝕遮罩。
在這實施例中，在該保護絕緣膜4中，具有在該 電極凹部4B之一底部留下一大約20nm厚度的部份係作為一閘極絕緣膜。
此外，用於該閘極電極之電極凹部可形成為暴露 該化合物半導體堆疊結構2之表面的一貫穿槽，且可在該保護絕緣膜4上分別形成該閘極絕緣膜以覆蓋該表面。在這情形下，藉由例如一ALD法(原子層沈積法)，沈積具有一大約2nm至大約200nm薄膜厚度，例如，一大約10nm薄膜厚度之Al2 O3 ，藉此形成該閘極絕緣膜。就沈積Al2 O3 而言，可使用例如一電漿CVD法、一濺鍍法等來取代該ALD法。又，可使用一氮化物或一氧氮化物來取代沈積Al2 O3 。此外，就形成該閘極絕緣膜而言，可沈積Si、Hf、Zr、Ti及W之一氧化物、一氮化物或選自於該等之某些可沈積成多層。
接著，形成該閘極電極7，如圖3C所示。
更詳而言之，先形成一用以形成該閘極電極之抗 蝕遮罩。在此，例如，使用適用於一蒸氣沈積法及一剝離法之一懸伸結構雙層抗蝕層。在該保護絕緣膜4上施加這抗蝕層，且形成暴露在該保護絕緣膜4中，對應於該電極凹部4B之部份的一開口。因此，形成具有該開口之抗蝕遮罩。
藉由使用這抗蝕遮罩，藉由，例如，該蒸氣沈積 法在包括暴露在保護絕緣膜4中，對應於該電極凹部4B之部份之開口內側的該抗蝕遮罩上沈積，例如，Ni/Au作為一電極材料。Ni之厚度係大約30nm且Au厚度係大約400nm。藉由一剝離法，移除該抗蝕遮罩及沈積在其上之Ni/Au。因此，形成在其下部中之電極材料填充該電極凹部4B內側且其上部跨置在該保護絕緣膜4上的該閘極電極7，使得其沿一閘極長度之橫截面係呈一所謂懸伸形狀。在該閘極電極7中，該閘極長度係，例如，大約0.5μm且一閘極寬度係，例 如，大約400μm。
然後，透過例如形成一層間絕緣膜，形成與該源 極電極5、該汲極電極6及該閘極電極7連接之配線，形成一上保護膜，及形成一暴露於最上方表面之連接電極的各種程序，形成依據這實施例之AlGaN/GaN HEMT。
關於依據這實施例之AlGaN/GaN HEMT，藉由模 擬研究當施加一高操作電壓(閘極電極電壓)時，依據與比較例之比較，該汲極電極之電位狀態。結果顯示在圖4至圖6中。圖4對應於一比較例1，圖5對應於一比較例2，且圖6對應於這實施例之圖3C，並且各圖係一示意橫截面圖，且該汲極電極及其附近被放大。具體而言，顯示400V及300V之等電位線，且該操作電壓設定為400V。
如圖4所示，該比較例1之一AlGaN/GaN HEMT 類似於這實施例具有一SiC基材1、一化合物半導體堆疊結構2、一保護絕緣膜4等且形成一汲極電極101(及一源極電極)以填充一形成在該保護絕緣膜4中之電極凹部。該汲極電極101在其下表面上沒有一階狀結構且與一蓋層2e之一表面歐姆接觸。
在該比較例1中，在2DEG之一部份中該400V之 等電位線與該300V之等電位線之間的一間隔d1非常窄。這表示電場集中正發生在該汲極電極101之一電極端101A上。由於一突崩效應，這電場集中造成同時產生電子及電洞，且該等電子及該等電洞進一步連續地造成累積產生電子及電洞而快速地增加一電流，因此在該汲極電極101中 產生一崩潰。
如圖5所示，該比較例2之一AlGaN/GaN HEMT 類似於這實施例具有一SiC基材1、一化合物半導體堆疊結構2、一保護絕緣膜4等且形成一汲極電極102(及一源極電極)以填充一形成在該保護絕緣膜4、一蓋層2e及一電子供應層2d中之電極凹部。該汲極電極102在其下表面上沒有一階狀結構且與該電子供應層2d歐姆接觸。
在該比較例1中，在2DEG之一部份中該400V之 等電位線與該300V之等電位線之間的一間隔d2亦非常窄。這表示電場集中正發生在該汲極電極102之一電極端102A上。由於一突崩效應，這電場集中造成同時產生電子及電洞，且該等電子及該等電洞進一步連續地造成累積產生電子及電洞而快速地增加一電流，因此在該汲極電極102中產生一崩潰。
在這實施例中，在2DEG之一部份中該400V之等 電位線與該300V之等電位線之間的一間隔d3係遠比該等間隔d1、d2寬，如圖6所示。在這實施例中，該汲極電極6在其下表面上具有該兩階段階狀結構，且該底面6a係比該底面6b更遠離2DEG。利用這結構，該電場集中發生在該汲極電極6之兩電極端6A、6B上。由於該電場集中係由2DEG之一空乏程度決定，所以該電場集中係分配至該等兩電極端6A、6B而減少。因此，抑制該突崩效應且防止該汲極電極6之崩潰。
如上所述，依據這實施例，可實現一種防止同 時產生電洞及電子之一突崩效應以防止突返且實現一穩定高耐受電壓而可增加效能及增加產率的高信賴性AlGaN/GaN HEMT。
(第二實施例)
在這實施例中，如在第一實施例中地揭露一 AlGaN/GaN HEMT之一結構及一製造方法，但是一汲極電極之一階狀結構與第一實施例者不同。請注意與第一實施例者相同之組成構件等將以相同符號表示且將省略其詳細說明。
圖7A至圖7C及圖10A至圖10C係示意橫截面 圖，顯示製造依據第二實施例之AlGaN/GaN HEMT之方法的主要步驟。
在這實施例中，先如在第一實施例中地實施圖 1A至圖2A之步驟。此時，在一保護絕緣膜4中形成用於一源極電極及一汲極電極之電極凹部4A1、4A2。此時之一狀態係顯示在圖7A中。
接著，如圖7B所示，形成一抗蝕遮罩21。
更詳而言之，在整個表面上施加一抗蝕層。藉由 微影術處理該抗蝕層，藉此在該抗蝕層中形成暴露在該蓋層2e中用於該源極電極之電極凹部4A1的一開口21a及暴露在該蓋層2e中用於該汲極電極之電極凹部4A2之部份的一開口21b。因此，形成具有該等開口21a、21b之該抗蝕遮罩21。
接著，如圖7C所示，在該化合物半導體堆疊結 構2中形成電極凹部2C1、2C2。
藉由使用該抗蝕遮罩21，乾式蝕刻而移除該蓋層2e及該電子供應層2d之上層部份，因此留下該電子供應層2d之下層部份。因此，在該化合物半導體堆疊結構2中，形成暴露在該電子供應層2d之下層部份中欲形成該源極電極之一區域的該電極凹部2C1及暴露在該電子供應層2d之下層部份中欲形成該汲極電極之一區域的該電極凹部2C2。例如，該乾式蝕刻係使用如Cl2 之以氯為主之氣體。
藉由使用氧電漿拋光或藉由使用一預定化學溶液濕潤移除該抗蝕遮罩21。
接著，如圖8A所示，形成一抗蝕遮罩22。
更詳而言之，在整個表面上施加一抗蝕層。藉由微影術處理該抗蝕層，藉此在該抗蝕層中形成暴露暴露在該蓋層2e中用於該汲極電極之電極凹部4B2之部份的一開口22a。因此，形成具有該等開口22a之該抗蝕遮罩22。
接著，如圖8B所示，在該化合物半導體堆疊結構2中形成一電極凹部2D。
藉由使用該抗蝕遮罩22，乾式蝕刻而移除該電子供應層2d之一上層部份，因此留下該電子供應層2d之下層部份。因此，在該化合物半導體堆疊結構2中，形成暴露在該電子供應層2d之下層部份中欲形成該源極電極之一區域的該電極凹部2D。例如，該乾式蝕刻係使用如Cl2 之以氯為主之氣體。
接著，如圖8C所示，在該化合物半導體堆疊結 構2中形成一電極凹部2E。
藉由再使用該抗蝕遮罩22，濕式蝕刻該電子供應 層2d之電極凹部2D。該電極凹部2D之一側表面變成具有一預定角度(例如，大約45°)之一向前錐形，且形成該電極凹部2E。使用硫酸/鹽酸作為用於該濕式蝕刻之化學溶液。或者，藉由使用一鹼性顯影液之NMDW(由Tokyo Ohka Kogyo股份有限公司製造)等，在該電子供應層2d中類似地形成呈該向前錐形之側表面。
接著，移除該抗蝕遮罩22，如圖9A所示。
藉由使用氧電漿拋光或藉由使用一預定化學溶液濕潤移除該抗蝕遮罩22。
因此，在該化合物半導體堆疊結構2中形成暴露在該電子供應層2d之下層部份中欲形成該源極電極之區域的該電極凹部2C1及暴露在該電子供應層2d之下層部份中欲形成該汲極電極之區域的該等電極凹部2C2、2E。
接著，如圖9B所示，形成該源極電極23及該汲極電極24。
更詳而言之，在該保護絕緣膜4之表面上施加一抗蝕層。藉由微影術處理該抗蝕層，藉此在該抗蝕層中形成暴露用於該源極電極之電極凹部4A1、2C1及用於該汲極電極之電極凹部4A2、2C2、2E的開口。因此，形成一具有該等開口之抗蝕遮罩。
藉由使用這抗蝕遮罩，藉由，例如，一蒸氣沈積法在包括暴露該等電極凹部4A1、2C1及該等電極凹部 4A2、2C2、2E之開口內側的該抗蝕遮罩上沈積例如，Ti/Al作為一電極材料。Ti之厚度係大約30nm且Al厚度係大約200nm。藉由一剝離法，移除該抗蝕遮罩及沈積在其上之Ti/Al。然後，在一大約400℃至1000℃，例如大約600℃之溫度，在一例如氮環境中熱處理該SiC基材1且使剩餘之Ti/Al與該化合物半導體堆疊結構2歐姆接觸。該熱處理溫度有時是不需要的，只要獲得在Ti/Al與該電子供應層2d之間之歐姆接觸即可。因此，形成其電極材料填充該等電極凹部4A1、2C1之該源極電極23部份及其電極材料填充該等電極凹部4A2、2C2、2E之該汲極電極24部份。
該源極電極23及該汲極電極24係與該電子供應 層4d及該蓋層4e接觸且不接觸該電子輸送層4b(中間層4c)。
該汲極電極24在其下表面上具有一階狀結構且 沿一2DEG之輸送方向出自與該化合物半導體堆疊結構2之接觸表面的多數底面，在此為三底面24a、24b、24c。該等多數底面係設置成距離2DEG不同距離，且較靠近該源極電極23之該底面係較遠離2DEG。在這實施例中，該底面24a比該底面24b遠離2DEG，且該底面24b比該底面24c遠離2DEG。
在該汲極電極24中，耦合該等底面24b、24c且出 自與該化合物半導體堆疊結構2之接觸表面的一側表面24d係呈一錐形，使得其較遠離該源極電極23之部份較靠近2DEG。
為了獲得該階狀結構，在這實施例中，該汲極電 極24下表面之三階段階狀結構亦填充該保護絕緣膜4之電極凹部4A2內，且一靠近該源極電極23且出自與該保護絕緣膜4之接觸表面構成的接觸側表面24e與該底面24a耦合。
此外，該源極電極亦可類似於該汲極電極24在其下表面具有該階狀結構。
接著，在該保護絕緣膜4中形成用於一閘極電極之一電極凹部4B，如圖10A所示。
更詳而言之，先在該化合物半導體堆疊結構2之一表面上施加一抗蝕層。藉微影術處理該抗蝕層，藉此在該抗蝕層中形成一開口，且該開口暴露對應於在該保護絕緣膜4之表面中欲形成該閘極電極之一位置(欲形成電極位置)的一部份。因此，形成一具有該開口之抗蝕遮罩。
藉由使用該抗蝕遮罩，乾式蝕刻而移除該保護絕緣膜4之一大約40nm上部，因此在該欲形成電極位置留下該保護絕緣膜4之一大約20nm下部。因此，在該保護絕緣膜4中形成用於該閘極電極之電極凹部4B。
藉由使用氧電漿拋光或藉由使用一預定化學溶液濕潤移除該抗蝕遮罩。
在這實施例中，在該保護絕緣膜4中，具有在該電極凹部4B之一底部留下一大約20nm厚度的部份係作為一閘極絕緣膜。
此外，用於該閘極電極之電極凹部可形成為暴露該化合物半導體堆疊結構2之表面的一貫穿槽，且可在該保護絕緣膜4上分別形成該閘極絕緣膜以覆蓋該表面。在這情 形下，藉由例如一ALD法(原子層沈積法)，沈積具有一大約2nm至大約200nm薄膜厚度，例如，一大約10nm薄膜厚度之Al2 O3 ，藉此形成該閘極絕緣膜。就沈積Al2 O3 而言，可使用例如一電漿CVD法、一濺鍍法等來取代該ALD法。又，可使用一氮化物或一氧氮化物來取代沈積Al2 O3 。此外，就形成該閘極絕緣膜而言，可沈積Si、Hf、Zr、Ti及W之一氧化物、一氮化物或選自於該等之某些可沈積成多層。
接著，形成該閘極電極7，如圖10B所示。
更詳而言之，先形成一用以形成該閘極電極之抗 蝕遮罩。在此，例如，使用適用於一蒸氣沈積法及一剝離法之一懸伸結構雙層抗蝕層。在該保護絕緣膜4上施加這抗蝕層，且形成暴露在該保護絕緣膜4中，對應於該電極凹部4B之部份的一開口。因此，形成具有該開口之抗蝕遮罩。
藉由使用這抗蝕遮罩，藉由，例如，該蒸氣沈積 法在包括暴露在保護絕緣膜4中，對應於該電極凹部4B之部份之開口內側的該抗蝕遮罩上沈積，例如，Ni/Au作為一電極材料。Ni之厚度係大約30nm且Au厚度係大約400nm。藉由一剝離法，移除該抗蝕遮罩及沈積在其上之Ni/Au。因此，形成在其下部中之電極材料填充該電極凹部4B內側且其上部跨置在該保護絕緣膜4上的該閘極電極7，使得其沿一閘極長度之橫截面係呈一所謂懸伸形狀。在該閘極電極7中，該閘極長度係，例如，大約0.5μm且一閘極寬度係，例如，大約400μm。
然後，透過例如形成一層間絕緣膜，形成與該源 極電極23、該汲極電極24及該閘極電極7連接之配線，形成一上保護膜，及形成一暴露於最上方表面之連接電極的各種程序，形成依據這實施例之AlGaN/GaN HEMT。
在這實施例中，該汲極電極24在其下表面上具有 該三階段階狀結構，且該底面24a係比該底面24b遠離2DEG，並且該底面24b係比該底面24c遠離2DEG。利用這結構，該電場集中發生在該汲極電極24之三電極端24A、24B、24C上。由於該電場集中係由2DEG之一空乏程度決定，所以該電場集中係分配至該等三電極端24A、24B、24C而減少。此外，該側表面24d係呈錐形，使得其較遠離該閘極電極7之部份變成較靠近2DEG，這進一步減少電場集中。因此，確實地抑制該突崩效應且防止該汲極電極24之崩潰。
如上所述，依據這實施例，可實現一種防止同 時產生電洞及電子之一突崩效應以防止突返且實現一穩定高耐受電壓而可增加效能及增加產率的高信賴性AlGaN/GaN HEMT。
(第三實施例)
在這實施例中，如在第二實施例中地揭露一 AlGaN/GaN HEMT之一結構及一製造方法，但是一閘極電極及其下層結構與第二實施例者不同。請注意與第一及第二實施例者相同之組成構件等將以相同符號表示且將省略其詳細說明。
圖11A至圖11C及圖12A至圖12C係示意橫截面 圖，顯示製造依據第三實施例之AlGaN/GaN HEMT之方法的主要步驟。
首先，如圖11A所示，在，例如，作為一成長基 材之一SiC基材1上，形成一化合物半導體堆疊結構2。可使用一Si基材、一藍寶石基材、一GaAs基材、一GaN基材等取代該SiC基材，作為該成長基材。該基材之導電性可為半絕緣或導電。
該化合物半導體堆疊結構2包括一緩衝層2a、一 電子輸送層2b、一中間層2c、一電子供應層2d、一蓋層2e及一p型半導體層2f。
更詳而言之，在該SiC基材1上，藉由，例如，一 MOVPE法等成長以下化合物半導體。可使用一MBE法等取代該MOVPE法。
在該SiC基材1上，依序成長具有一大約100nm厚 度之AlN，具有一大約1μm厚度之i(刻意未摻雜)-GaN，具有一大約5nm厚度之i-AlGaN，具有一大約30nm厚度且其Al組成係，例如，大約20%之n-AlGaN，具有一大約3nm之厚度之n-GaN，及具有一預定厚度之p-GaN。因此，形成該緩衝層2a、該電子輸送層2b、該中間層2c、該電子供應層2d、該蓋層2e及該p型半導體層2f。可使用AlGaN層取代AlN或藉由低溫成長法成長GaN，作為該緩衝層2a。
作為AlN之成長條件，使用三甲基鋁(TMA)氣體 及氨(NH3 )氣體之混合氣體作為源氣體。作為GaN之成長條件，使用三甲基鎵(TMG)氣體及NH3 氣體之混合氣體作為源 氣體。作為AlGaN之成長條件，使用TMA氣體、TMG氣體及NH3 氣體之混合氣體作為源氣體。依據欲成長之該化合物半導體層，適當地設定是否供應作為一Al源之TMA氣體及作為一Ga源之TMG氣體及其流速。作為一共用源之NH3 氣體之一流速係設定為大約100ccm至大約10LM。此外，成長壓力係設定為大約50Torr至大約300Torr，且成長溫度係設定為大約1000℃至大約1200℃。
為了成長該電子供應層2d之n-AlGaN及該蓋層2e之n-GaN，以一預定流速添加例如，含有譬如Si作為一n型雜質之SiH4 氣體至該源氣體，因此以Si摻雜AlGaN及GaN。Si之摻雜濃度係設定為大約1×1018 /cm3 至大約1×1020 /cm3 ，例如，設定為大約5×1018 /cm3 。
為了成長該p型半導體層2f之p-GaN，以一預定流速添加例如，含有譬如Mg作為一p型雜質之Cp2 Mg氣體至該源氣體，因此以Mg摻雜GaN至小預定摻雜濃度。
接著，處理該p型半導體層2f，如圖11B所示。
更詳而言之，在該p型半導體層2f上施加一抗蝕層。藉微影術處理該抗蝕層，藉此形成使欲形成一閘極電極之一區域具有開口的一抗蝕遮罩。
藉由使用這抗蝕遮罩，乾式蝕刻該p型半導體層2f直到暴露該蓋層2e之一表面為止。例如，該乾式蝕刻係使用如Cl2 之以氯為主之氣體。因此，該p型半導體層2f留在欲在該蓋層2e上形成該閘極電極之區域上。
藉由使用氧電漿拋光或藉由使用一預定化學溶 液濕潤移除該抗蝕遮罩。
除了在該p型半導體層2f下方且與該p型半導體 層2f對齊之一區域以外，在該電子輸送層2b與該電子供應層2d(精確來說是該中間層2c)之界面附近產生一輸送電子之二維電子氣體(2DEG)。這2DEG係依據在該電子輸送層2b之一化合物半導體(在此為GaN)與該電子供應層2d之一化合物半導體(在此為AlGaN)之間之晶格常數差產生。在這實施例中，由於存在該p型半導體層2f，所以2DEG在斷電時在該p型半導體層2f下方及與該p型半導體層2f對齊之區域中消失。因此，實現一所謂正常關操作。
接著，在第二實施例中，藉由與第一實施例之圖 1B中相同的步驟形成元件隔離結構3，如圖1B所示。
接著，如圖11C所示，形成一保護絕緣膜4。
更詳而言之，藉由使用一電漿CVD法、一濺鍍法 等在該化合物半導體層2上沈積一具有大約30nm至500nm，例如，大約60nm之厚度之SiN，以填充在該元件隔離結構3上之元件隔離凹部2A以覆蓋該p型半導體層2f。因此，形成該保護絕緣膜4。
接著，在第二實施例中實行與圖7A至圖9B中者 相同之步驟。此時，形成其電極材料填充電極凹部4A1、2C1之一源極電極23部及其電極材料填充電極凹部4A2、2C2、2E之一汲極電極24部。
接著，在該保護絕緣膜4中形成用於該閘極電極 之一電極凹部4C，如圖12A所示。
更詳而言之，先在該保護絕緣膜4之一表面上施 加一抗蝕層。藉微影術處理該抗蝕層，藉此在該抗蝕層中形成一開口，且該開口暴露在該保護絕緣膜4之表面中對應於該p型半導體層2f之一部份。因此，形成一具有該開口之抗蝕遮罩。
藉由使用該抗蝕遮罩，乾式蝕刻該保護絕緣膜4 直到暴露該p型半導體層2f之一表面為止。因此，在該保護絕緣膜4中形成用於該閘極電極之電極凹部4C。
藉由使用氧電漿拋光或藉由使用一預定化學溶 液濕潤移除該抗蝕遮罩。
接著，形成該閘極電極25，如圖12B所示。
更詳而言之，先形成一用以形成該閘極電極之抗 蝕遮罩。在此，例如，使用適用於一蒸氣沈積法及一剝離法之一懸伸結構雙層抗蝕層。在該保護絕緣膜4上施加這抗蝕層，且形成暴露在該保護絕緣膜4中，對應於該電極凹部4C之部份的一開口。因此，形成具有該開口之抗蝕遮罩。
藉由使用這抗蝕遮罩，藉由，例如，該蒸氣沈積 法在包括暴露在保護絕緣膜4中，對應於該電極凹部4C之部份之開口內側的該抗蝕遮罩上沈積，例如，Ni/Au作為一電極材料。Ni之厚度係大約30nm且Au厚度係大約400nm。藉由一剝離法，移除該抗蝕遮罩及沈積在其上之Ni/Au。因此，形成在其下部中之電極材料填充該電極凹部4C內側而與該p型半導體層2f之表面接觸且其上部跨置在該保護絕緣膜4上的該閘極電極25，使得其沿一閘極長度之橫截面係 呈一所謂懸伸形狀。在該閘極電極25中，該閘極長度係，例如，大約0.5μm且一閘極寬度係，例如，大約400μm。
然後，透過例如形成一層間絕緣膜，形成與該源 極電極23、該汲極電極24及該閘極電極25連接之配線，形成一上保護膜，及形成一暴露於最上方表面之連接電極的各種程序，形成依據這實施例之AlGaN/GaN HEMT。
在這實施例中，該汲極電極24在其下表面上具有 該三階段階狀結構，且該底面24a係比該底面24b遠離2DEG，並且該底面24b係比該底面24c遠離2DEG。利用這結構，該電場集中發生在該汲極電極24之三電極端24A、24B、24C上。由於該電場集中係由2DEG之一空乏程度決定，所以該電場集中係分配至該等三電極端24A、24B、24C而減少。此外，該側表面24d係呈錐形，使得其較遠離該閘極電極25之部份變成較靠近2DEG，這進一步減少電場集中。因此，確實地抑制該突崩效應且防止該汲極電極24之崩潰。
如上所述，依據這實施例，可實現一種防止同時產生電洞及電子之一突崩效應以防止突返且實現一穩定高耐受電壓而可增加效能及增加產率的高信賴性AlGaN/GaN HEMT。
關於依據上述第一、第二及第三實施例之AlGaN/GaN HEMT，藉由模擬研究當一汲極電壓之捏斷狀態改變時，依據與比較例之比較，一汲極電流之改變。結果係顯示在圖13中。一比較例1係在圖4中之AlGaN/GaN HEMT且一比較例2係在圖5中之AlGaN/GaN HEMT。
在比較例1、2中，可看到電洞及電子同時產生，且在一汲極電極崩潰之前，發生該汲極電壓快速增加之突返而加速該汲極電極之崩潰。另一方面，在第一、第二及第三實施例中，已確認防止該等電洞之產生且沒發生突返，可有一超過600V之穩定高耐受電壓。
(第四實施例)
本發明揭露應用選自於第一至第三實施例之AlGaN/GaN HEMT之一種AlGaN/GaN HEMT的一電源供應電路。
圖14係一連接圖，顯示依據一第四實施例之一電源供應電路之示意結構。
依據本實施例之電源供應電路包括一高電壓一次側電路31，一低電壓二次側電路32，及一設置在該高電壓一次側電路31與該低電壓二次側電路32之間的變壓器23。
該一次側電路31包括一AC電源34，一所謂橋式整流電路35，及多數(在此為四個)開關元件36a、36b、36c與36d。此外，該橋式整流電路35具有一開關元件36e。
該二次側電路32包括多數(在此為三個)開關元件37a、37b與37c。
在本實施例中，該一次側電路31之各開關元件36a、36b、36c、36d、36e係選自於第一至第三實施例之AlGaN/GaN HEMT的一種AlGaN/GaN HEMT。另一方面， 該二次側電路32中之各開關元件37a、37b與37c係一使用矽之一般MIS．FET。
在這實施例中，一種防止同時產生電洞及電子之 一突崩效應以防止突返且實現一穩定高耐受電壓而可增加效能及增加產率的高信賴性AlGaN/GaN HEMT係應用於該電源供應電路。因此，可實現一高信賴性及高功率電源供應電路。
(第五實施例)
這實施例揭露應用選自於第一至第三實施例之一種AlGaN/GaN HEMT之一高頻放大器。
圖15係一連接圖，顯示依據第五實施例之高頻放大器之示意結構。
依據這實施例之高頻放大單元包括一數位預失真電路41，混合器42a、42b，及一功率放大器43。
該數位預失真電路41補償一輸入信號之非直線失真。該等混合器42a混合其非直線失真被補償之該輸入信號與一AC信號。該功率放大器43放大與該AC信號混合之該輸入信號，且具有選自於依據第一至第三實施例之一種AlGaN/GaN HEMT。在圖15中，藉由，例如，改變該等開關，一輸出側信號可藉由該混合器42b與該AC信號混合，且得到之混合信號可送出至該數位預失真電路41。
在這實施例中，一種防止同時產生電洞及電子之一突崩效應以防止突返且實現一穩定高耐受電壓而可增加效能及增加產率的高信賴性AlGaN/GaN HEMT係應用於該 高頻放大器。因此，可實現一高信賴性及高耐受電壓高頻放大器。
(其他實施例)
在第一至第五實施例中，該AlGaN/GaN HEMT 係作為該等化合物半導體裝置之例子。除了該AlGaN/GaN HEMT以外，本發明亦可應用以下HEMT作為該化合物半導體裝置。
-其他HEMT之例1
在這例子中，揭露一InAlN/GaN HEMT作為該化 合物半導體裝置。
InAlN及GaN係其晶格常數可藉由其組分作成互 相接近之化合物半導體。在這情形下，在上述第一至第五實施例中，該電子輸送層係由i-GaN構成，該中間層係由i-InAlN構成，該電子供應層係由n-InAlN構成，且該蓋層係由n-GaN構成。此外，在這情形下，幾乎沒有發生壓電極化，且因此，二維電子氣體主要藉由InAlN之自發極化產生。
依據這例子，類似於上述AlGaN/GaN HEMT，可 實現一種防止同時產生電洞及電子之一突崩效應以防止突返且實現一穩定高耐受電壓而可增加效能及增加產率的高信賴性及高耐受電壓InAlN/GaN HEMT。
-其他HEMT之例2
在這例子中，揭露一InAlGaN/GaN HEMT作為該 化合物半導體裝置。
GaN及InAlGaN係化合物半導體，且後者可具有 一可藉由組成比前者之晶格常數小之晶格常數。在這情形下，在上述第一至第五實施例中，該電子輸送層係由i-GaN構成，該中間層係由i-InAlGaN構成，該電子供應層係由n-InAlGaN構成，且該蓋層係由n-GaN構成。
依據這例子，類似於上述AlGaN/GaN HEMT，可實現一種防止同時產生電洞及電子之一突崩效應以防止突返且實現一穩定高耐受電壓而可增加效能及增加產率的高信賴性及高耐受電壓InAlGaN/GaN HEMT。
依據上述各種實施例，可實現一種防止同時產生電洞及電子之一突崩效應以防止突返且實現一穩定高耐受電壓而可增加效能及增加產率的高信賴性化合物半導體裝置。
1‧‧‧SiC基材
2‧‧‧化合物半導體堆疊結構
2A‧‧‧元件隔離凹部
2B1,2B2‧‧‧電極凹部
2a‧‧‧緩衝層
2b‧‧‧電子輸送層
2c‧‧‧中間層
2d‧‧‧電子供應層
2e‧‧‧蓋層
2DEG‧‧‧二維電子氣體
3‧‧‧元件隔離結構
4‧‧‧保護絕緣膜
4A1,4A2‧‧‧電極凹部
4B‧‧‧電極凹部
5‧‧‧源極電極
6‧‧‧汲極電極
6a,6b‧‧‧底面
6c‧‧‧接觸側表面
7‧‧‧閘極電極

Claims (10)

  1. 一種化合物半導體裝置，包含：一化合物半導體層；及一對電極，係形成在該化合物半導體層之上側；該對電極係為源極電極及汲極電極；其中該汲極電極具有沿多數輸送電子出自與該化合物半導體層之接觸表面的多數底面，且該等多數底面係設置成與該等輸送電子不同距離，並且較靠近該源極電極的該底面係較遠離該等輸送電子。
  2. 如請求項1之化合物半導體裝置，其中，在該汲極電極中，耦合該等底面中預定相鄰兩底面且出自該等接觸表面之一側表面係呈一錐形且其較遠離該源極電極的部份變成較靠近該輸送電子。
  3. 如請求項1或2之化合物半導體裝置，更包含：一保護絕緣膜，係覆蓋該化合物半導體層；其中在該汲極電極中，靠近該源極電極且出自與該保護絕緣膜之接觸側表面的一接觸側表面係與該底面耦合。
  4. 如請求項1或2之化合物半導體裝置，其中該化合物半導體層具有一產生該等輸送電子之電子輸送層及一形成在該電子輸送層上方之電子供應層，且其中該對電極係與該電子供應層接觸且不與該電 子輸送層接觸。
  5. 如請求項1或2之化合物半導體裝置，更包含：另一電極，係形成在該對電極之間，且在該化合物半導體層上方；及一p型半導體層，係形成在該化合物半導體層與該另一電極之間。
  6. 一種製造化合物半導體裝置之方法，包含：形成一化合物半導體層；及在該化合物半導體層之上側形成一對電極；該對電極係為源極電極及汲極電極；其中該汲極電極具有沿多數輸送電子出自與該化合物半導體層之接觸表面的多數底面，且該等多數底面係設置成與該等輸送電子不同距離，並且較靠近該對源極電極的該底面係較遠離該等輸送電子。
  7. 如請求項6之製造化合物半導體裝置之方法，其中在該汲極電極中，耦合該等底面中之預定相鄰兩底面且出自該等接觸表面之一側表面係呈一錐形且其較遠離該源極電極的部份變成較靠近該輸送電子。
  8. 如請求項6或7之製造化合物半導體裝置之方法，更包含含：形成一覆蓋該化合物半導體層之保護絕緣膜；其中在該汲極電極中，靠近該源極電極且出自與該保護絕緣膜之接觸側表面的一接觸側表面係與該底面耦合。
  9. 如請求項6或7之製造化合物半導體裝置之方法，其中該化合物半導體層具有一產生該等輸送電子之電子輸送層及一形成在該電子輸送層上方之電子供應層，且其中該對電極係與該電子供應層接觸且不與該電子輸送層接觸。
  10. 如請求項6或7之製造化合物半導體裝置之方法，更包含：在該對電極之間，且在該化合物半導體層上方形成另一電極；及在該化合物半導體層與該另一電極之間形成一p型半導體層。
TW102132549A 2012-09-28 2013-09-10 化合物半導體裝置及其製造方法 TWI512974B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012217346A JP2014072377A (ja) 2012-09-28 2012-09-28 化合物半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
TW201417281A TW201417281A (zh) 2014-05-01
TWI512974B true TWI512974B (zh) 2015-12-11

Family

ID=50384351

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102132549A TWI512974B (zh) 2012-09-28 2013-09-10 化合物半導體裝置及其製造方法

Country Status (4)

Country Link
US (1) US9142658B2 (zh)
JP (1) JP2014072377A (zh)
CN (1) CN103715253B (zh)
TW (1) TWI512974B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6054620B2 (ja) * 2012-03-29 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
US9443737B2 (en) 2013-04-03 2016-09-13 Texas Instruments Incorporated Method of forming metal contacts in the barrier layer of a group III-N HEMT
JP6198039B2 (ja) * 2013-04-12 2017-09-20 住友電工デバイス・イノベーション株式会社 半導体装置
JP6530210B2 (ja) 2015-03-24 2019-06-12 株式会社東芝 半導体装置及びその製造方法
TWI653683B (zh) 2017-10-30 2019-03-11 世界先進積體電路股份有限公司 半導體結構和高電子遷移率電晶體的製造方法
US10630285B1 (en) 2017-11-21 2020-04-21 Transphorm Technology, Inc. Switching circuits having drain connected ferrite beads
US11121229B2 (en) 2017-12-28 2021-09-14 Vanguard International Semiconductor Corporation Methods of fabricating semiconductor structures and high electron mobility transistors
US10756207B2 (en) 2018-10-12 2020-08-25 Transphorm Technology, Inc. Lateral III-nitride devices including a vertical gate module
CN113826206A (zh) 2019-03-21 2021-12-21 创世舫科技有限公司 Iii-氮化物器件的集成设计
US11749656B2 (en) 2020-06-16 2023-09-05 Transphorm Technology, Inc. Module configurations for integrated III-Nitride devices
JP2023537713A (ja) 2020-08-05 2023-09-05 トランスフォーム テクノロジー，インコーポレーテッド 空乏層を有するｉｉｉ族窒化物デバイス
CN114520263A (zh) * 2020-11-19 2022-05-20 联华电子股份有限公司 半导体装置及半导体装置的制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080079023A1 (en) * 2006-09-29 2008-04-03 Masahiro Hikita Nitride semiconductor device and method for fabricating the same
CN101185158A (zh) * 2005-07-08 2008-05-21 松下电器产业株式会社 晶体管及其驱动方法
US20090057720A1 (en) * 2007-08-29 2009-03-05 Sanken Electric Co., Ltd. Field-Effect Semiconductor Device, and Method of Fabrication
EP2216806A2 (en) * 2009-02-04 2010-08-11 Fujitsu Limited Compound semiconductor device and method of manufacturing the same

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4077731B2 (ja) * 2003-01-27 2008-04-23 富士通株式会社 化合物半導体装置およびその製造方法
JP2005129696A (ja) * 2003-10-23 2005-05-19 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP4333652B2 (ja) * 2005-08-17 2009-09-16 沖電気工業株式会社 オーミック電極、オーミック電極の製造方法、電界効果型トランジスタ、電界効果型トランジスタの製造方法、および、半導体装置
CN101162695A (zh) * 2006-10-09 2008-04-16 西安能讯微电子有限公司 氮化镓hemt器件表面钝化及提高器件击穿电压的工艺
JP2008258299A (ja) * 2007-04-03 2008-10-23 Sumitomo Chemical Co Ltd 電界効果トランジスタ
CN101312207B (zh) * 2007-05-21 2011-01-05 西安捷威半导体有限公司 增强型hemt器件及其制造方法
US8519438B2 (en) * 2008-04-23 2013-08-27 Transphorm Inc. Enhancement mode III-N HEMTs
JP5737948B2 (ja) * 2008-12-26 2015-06-17 ルネサスエレクトロニクス株式会社 ヘテロ接合電界効果トランジスタ、ヘテロ接合電界トランジスタの製造方法、および電子装置
JP5589850B2 (ja) * 2009-01-16 2014-09-17 日本電気株式会社 半導体装置及びその製造方法
JP2010225765A (ja) * 2009-03-23 2010-10-07 Panasonic Corp 半導体装置及びその製造方法
JP5625314B2 (ja) * 2009-10-22 2014-11-19 サンケン電気株式会社 半導体装置
US8809987B2 (en) * 2010-07-06 2014-08-19 The Hong Kong University Of Science And Technology Normally-off III-nitride metal-2DEG tunnel junction field-effect transistors
JP5596495B2 (ja) * 2010-10-29 2014-09-24 パナソニック株式会社 半導体装置
JP2012134345A (ja) 2010-12-22 2012-07-12 Toshiba Corp 半導体装置及びその製造方法
US8507920B2 (en) * 2011-07-11 2013-08-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method of forming the same
WO2013021628A1 (ja) * 2011-08-08 2013-02-14 パナソニック株式会社 半導体装置
US8697505B2 (en) * 2011-09-15 2014-04-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a semiconductor structure
US8928037B2 (en) * 2013-02-28 2015-01-06 Power Integrations, Inc. Heterostructure power transistor with AlSiN passivation layer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101185158A (zh) * 2005-07-08 2008-05-21 松下电器产业株式会社 晶体管及其驱动方法
US20080079023A1 (en) * 2006-09-29 2008-04-03 Masahiro Hikita Nitride semiconductor device and method for fabricating the same
US20090057720A1 (en) * 2007-08-29 2009-03-05 Sanken Electric Co., Ltd. Field-Effect Semiconductor Device, and Method of Fabrication
EP2216806A2 (en) * 2009-02-04 2010-08-11 Fujitsu Limited Compound semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
US9142658B2 (en) 2015-09-22
TW201417281A (zh) 2014-05-01
CN103715253B (zh) 2017-01-11
CN103715253A (zh) 2014-04-09
US20140091365A1 (en) 2014-04-03
JP2014072377A (ja) 2014-04-21

Similar Documents

Publication Publication Date Title
TWI512974B (zh) 化合物半導體裝置及其製造方法
US8883581B2 (en) Compound semiconductor device and method for manufacturing the same
US9035353B2 (en) Compound semiconductor device comprising electrode above compound semiconductor layer and method of manufacturing the same
JP6085442B2 (ja) 化合物半導体装置及びその製造方法
JP5786323B2 (ja) 化合物半導体装置の製造方法
TWI546957B (zh) 化合物半導體裝置及其製造方法
JP5765171B2 (ja) 化合物半導体装置の製造方法
US9653569B1 (en) Compound semiconductor device and manufacturing method thereof
JP2012119638A (ja) 化合物半導体装置及びその製造方法
KR101529395B1 (ko) 화합물 반도체 장치 및 그 제조 방법
US20140092636A1 (en) Compound semiconductor device and method of manufacturing the same
TW201413961A (zh) 化合物半導體裝置及其製造方法
TW201413960A (zh) 化合物半導體裝置及其製造方法
US20140084345A1 (en) Compound semiconductor device and method of manufacturing the same
JP2014027187A (ja) 化合物半導体装置及びその製造方法
US9691890B2 (en) Compound semiconductor device and manufacturing method thereof
JP2014197644A (ja) 化合物半導体装置及びその製造方法
JP6561610B2 (ja) 化合物半導体装置及びその製造方法
JP6020043B2 (ja) 化合物半導体装置及びその製造方法
JP2015103622A (ja) 半導体装置及びその製造方法