CN108987472B - 欧姆接触结构及具有此欧姆接触结构的半导体元件 - Google Patents

欧姆接触结构及具有此欧姆接触结构的半导体元件 Download PDF

Info

Publication number
CN108987472B
CN108987472B CN201710513112.0A CN201710513112A CN108987472B CN 108987472 B CN108987472 B CN 108987472B CN 201710513112 A CN201710513112 A CN 201710513112A CN 108987472 B CN108987472 B CN 108987472B
Authority
CN
China
Prior art keywords
layer
mask layer
epitaxial layer
ohmic contact
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710513112.0A
Other languages
English (en)
Other versions
CN108987472A (zh
Inventor
刘学兴
何汉杰
傅毅耕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Industrial Technology Research Institute ITRI
Original Assignee
Industrial Technology Research Institute ITRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Industrial Technology Research Institute ITRI filed Critical Industrial Technology Research Institute ITRI
Publication of CN108987472A publication Critical patent/CN108987472A/zh
Application granted granted Critical
Publication of CN108987472B publication Critical patent/CN108987472B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H01L29/454—Ohmic electrodes on AIII-BV compounds on thin film AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明实施例公开一种欧姆接触结构及具有此欧姆接触结构的半导体元件。该欧姆接触结构包括半导体层、掩模层、外延层及电极层。半导体层具有设置面。掩模层具有第一侧、第二侧及多个通孔，其中第一侧结合于设置面，第二侧背向设置面，通孔由第二侧延伸至第一侧。外延层位于设置面上，具有多个微结构，外延层覆盖这些通孔且通过各通孔连接半导体层的设置面。电极层位于外延层上，且与外延层的这些微结构的表面相连接。

Description

欧姆接触结构及具有此欧姆接触结构的半导体元件
技术领域
本发明涉及一种半导体元件，特别是涉及一种具有欧姆接触结构的半导体元件。
背景技术
随着消费电子产品的快速发展，近年来以IIIA族氮基材料，例如氮化镓等材料为基础的电子元件在许多产业都带来重大影响。例如在光电产业中，发光二极管(LightEmitting Diode,LED)的发展及量产便受惠于氮化镓的宽带隙的特性而让电能转换光能的效率提升。另外在无线通信产业，氮化镓被应用于例如高电子移动率晶体管(HighElectron Mobility Transistor,HEMT)和单片微波芯片(Monolithic MicrowaveIntegrated Circuit,MMIC)等高功率射频装置，也成为重要的研发项目。
以HEMT为例，通过两种不同带隙(Energy Gap)材料(例如：氮化镓铝及氮化镓)组成的异质接面(Hetero Junction)，在接面处产生一个位能阱(Potential Well)，让电子由宽带隙的氮化镓铝流向氮化镓中，形成二维电子气(2Dimensional Electron Gas,2DEG)在平行于接面的平面上自由移动。为了完善利用HEMT的优势开发出支援更大频率及更大功率的电子元件，良好的源极和漏极的欧姆接触特性是不可轻忽的一环。然而，现今使用氮化镓铝/氮化镓(AlGaN/GaN)作为异质接面的结构在制作高频元件时，往往因为源极和漏极的接触电阻过高，而导致高频增益下降，因此无法应用于需要更高频率操作的电子元件。另外在LED方面，为了进一步提升发光效率，也具有降低接触电阻的需求。
发明内容
本发明一实施例提出一个欧姆接触结构，具有粗糙化表面的外延层以增加欧姆接触的面积，由此降低欧姆接触的电阻，并提升元件在高频的增益效能。
依据本发明的一实施例所叙述的半导体元件的欧姆接触结构，包括：半导体层，具有设置面；掩模层，具有第一侧、第二侧及多个通孔，第一侧结合于设置面，第二侧背向设置面，这些通孔由第二侧延伸至第一侧；外延层，位于设置面上，具有多个微结构，外延层覆盖这些通孔且通过各通孔连接半导体层的设置面；以及电极层，位于外延层上，且与外延层的这些微结构的表面相连接。
依据本发明的一实施例所叙述的半导体元件，包括：半导体层，半导体层的一侧具有设置面及凸出面，凸出面具有侧壁且设置面以邻近的侧壁连接至凸出面；阻障层，结合于凸出面；掩模层，具有第一侧、第二侧及多个通孔，第一侧结合于设置面，第二侧背向设置面，这些通孔由第二侧延伸至第一侧；外延层，位于设置面上，具有多个微结构，外延层覆盖这些通孔且通过各通孔连接半导体层的设置面；以及电极层，位于外延层上，且与外延层的这些微结构的表面相连接。
本发明一实施例所揭露的欧姆接触结构具有较大的接触面积，进而降低欧姆接触的接触电阻，可适用于高频元件例如HEMT的结构。
以上的关于本发明内容的说明及以下的实施方式的说明是用以示范与解释本发明的精神与原理，并且提供本发明的权利要求更进一步的解释。
附图说明
图1为一半导体元件的垂直结构图；
图2为本发明一实施例中具有欧姆接触结构的半导体元件的垂直结构图；
图3为本发明一实施例中掩模层的立体结构图；
图4为本发明一实施例中掩模层的俯视图；
图5为本发明一实施例中掩模层的位置立体示意图；
图6为本发明一实施例中外延层的立体结构图；
图7为本发明一实施例中外延层的俯视图；
图8为本发明一实施例中外延层的俯视图；
图9为本发明一实施例中外延层其中一微结构的立体透视图；
图10为本发明一实施例中电极层与外延层结合的示意图；
图11为本发明又一实施例中发光二极管的垂直结构图；
图12为本发明一实施例中接触电阻与最高频率的关系图。
符号说明
1 半导体元件
10 阻障层
104 阻障层侧壁
12 第一半导体层
12a、12b、137a 设置面
12c 凸出面
12d、12e 侧壁
131 P型半导体层
133 电子阻挡层
135 多量子阱层
137 N型半导体层
14 第二半导体层
142 氮化镓铝缓冲层
144 氮化铝层
139、146 基板
2 具有欧姆接触结构的半导体元件
22、22a、22b、23 电极层
24 外延层
241 微结构
241a 六棱锥的1/6底面
241b 六棱锥的侧表面
25 覆盖层
26、26a、26b 掩模层
262 第一侧
264 第二侧
266 通孔
D 设置距离
r 半径
a 图形排列距离
A 夹角
A1、A2 夹角的一边
h 六棱锥的高
具体实施方式
以下在实施方式中详细叙述本发明，其内容可使任何熟悉相关技术者了解本发明的技术内容并据以实施，且根据本说明书所揭露的内容、权利要求及附图，任何熟悉相关技术者可理解本发明相关的目的及优点。以下的实施例进一步详细说明本发明的观点，但非以任何观点限制本发明的范畴。
本发明一实施例的欧姆接触结构可适用于例如高电子移动率晶体管(HighElectron Mobility Transistor,HEMT)以及发光二极管(Light Emitting Diode,LED)等半导体元件，以下先以HEMT为例详细说明本发明的欧姆接触结构。
请参考图1，其绘示适用于本发明的半导体元件1的垂直结构图，本实施例以HEMT为例。所述的HEMT结构由上而下可分别为：阻障层10、第一半导体层12及第二半导体层14。阻障层10例如是氮化镓铝层(AlGaN)、第一半导体层12例如是氮化镓层(GaN)，第二半导体层14例如包括氮化镓铝缓冲层142、氮化铝层144及基板146。在一实施例中，半导体元件1可不包括氮化镓铝缓冲层142及/或氮化铝层144。第一半导体层12的一侧结合于第二半导体层14的氮化镓铝缓冲层142，第一半导体层12的另一侧具有两个设置面12a、12b及一个凸出面12c。凸出面12c高于设置面12a、12b。形成凸出面12c的第一半导体层12具有两侧壁12d及12e，设置面12a以侧壁12d连接至凸出面12c，设置面12b以侧壁12e连接至凸出面12c。阻障层10连接于第一半导体层12的凸出面12c。本实施例的欧姆接触结构即设置于设置面12a及设置面12b上。HEMT结构中的源极和漏极可分别位于设置面12a及12b上，栅极则位于凸出面12c上。请继续参考图1，所述的HEMT结构宽度可介于50～60微米(μm)之间，其中源极和漏极的宽度可介于25～30μm之间，栅极的宽度可介于1～2μm之间。必须事先说明的是：半导体元件1各层的厚薄宽窄关系并不以图1所绘示的比例为限制，以下附图亦同。
请一并参考图1及图2，图2绘示应用本发明一实施例具有欧姆接触结构的半导体元件2。本实施例的欧姆接触结构可例如位于HEMT结构中源极和漏极的位置，由上而下分别为电极层22、外延层24、掩模层26及第一半导体层12的设置面12a及12b。其中掩模层26a与邻近的侧壁12d可具有设置距离D，掩模层26b与邻近的侧壁12e也可具有相同或不同的设置距离D。另在栅极位置，具有电极层23和覆盖层25。
请一并参考图1及图3，其绘示本发明一实施例中掩模层26的立体结构图。本实施例位于设置面12a的掩模层26a与位于设置面12b的掩模层26b两者可具有相似结构，下文以掩模层26a的结构为代表详细叙述，掩模层26b的结构则请参考掩模层26a。在图3中，掩模层26a具有第一侧262、第二侧264及多个通孔266(在本实施例中各通孔的形状及大小相似，但本发明不以此为限)。第一侧262结合于第一半导体层12设置面12a上的设置区域，第二侧264背向设置面12a，且所述的多个通孔266自掩模层26a的第二侧264延伸至第一侧262。换言之，第一半导体层12的部分设置面12a通过通孔266自该第二侧264外露。
请参考图4，其是掩模层26a的俯视图。由图4可知掩模层26a的多个通孔266在第二侧264的表面具有多个相同图案且相同大小的截面形状，例如图4所示的圆形，但本发明的通孔266的形状、大小、数量并不设限。根据产生通孔266的制作工艺方式，通孔266的截面形状也可为正方形或多边形。此外，每个通孔266在掩模层26a第二侧264的截面形状具有一中心点，例如当截面形状是圆形时，中心点是圆心，且具有一半径r；当截面为正方形时，中心点是对角线连线交点。所述的中心点是用以定义在第二侧264上多个截面形状之间的图形排列距离a。详言之，图形排列距离a的定义是一通孔266的中心点与邻近通孔266的中心点的距离；若一通孔266的中心点与多个邻近的通孔266中心点的距离非单一值(即上述通孔266的中心点与多个邻近的通孔266的中心点之间包含多个相异长度的距离)，则取多个距离中最小者为图形排列距离a。在本发明的一实施例中，所述的通孔266截面形状是圆形，且此圆形半径r与图形排列距离a可具有一关系式：a/10≤r≤a/2。当掩模层26具有最密图形排列时，r＝a/2，代表掩模层26第二侧264上的多个圆形彼此相切，且第二侧264具有尽量多的通孔266使掩模层26具有最小的掩模面积。
掩模层26的材料可为非晶相化合物(例如：SiOx、SiNx、MgNx或MgOx)、多晶相化合物(例如：SiOx、SiNx、MgNx或MgOx)或金属(例如：Au、Pt、Cu、Ni、Pb)等。使用上述各种材料的区别在于掩模层26对HEMT元件的漏电流程度的影响，意即，当掩模层26是绝缘材质时，具有此掩模层26的HEMT元件漏电流可较小。在本发明的一实施例中，使用二氧化硅(SiO2)为掩模层26材料，而掩模层26上的多个通孔266可由蚀刻法将欲设置通孔266处的二氧化硅材料去除所形成。通孔266的作用是用于在第一半导体层12的设置面12a上进行选择性外延生长(Selective Epitaxy Growth)。请一并参考图2及图3，当进行上述的选择性外延生长时，自通孔266外露的部分设置面12a、12b沿背向设置面12a、12b的方向形成外延层24，且外延层24穿出通孔266。
请参考图5。其绘示本发明一实施例中，掩模层26a设置于设置面12a的设置区域内的立体示意图。掩模层26a的一边缘与邻近第一半导体层12的侧壁12d可具有一设置距离D。此设置距离D的作用于外延层24生长时，在设置距离D之内的设置面12a不被掩模层26a所阻挡而能够完整生长外延层24，并且所生长的外延层24与第一半导体层12的侧壁12d接触。在其他实施例中，所生长的外延层24更可以贴合至阻障层10的侧壁104。通过增加外延层24与第一半导体层12的接触面积，可减少电子流经该部分时遭遇的阻碍。另外，在本发明的一实施例中，掩模层26a、26b分别与侧壁12d、12e的设置距离D可为相同数值，但本发明不以此为限。通过调整设置距离D，可保持外延层24尽量与第一半导体层12的侧壁12d及12e接触，进一步地，当外延层24的高度高于第一半导体层12的凸出面12c时，可确保当半导体元件通电时构成导通路径，并使外延层24与侧壁12d及12e的接触面积增加，进而在HEMT元件运作时有效降低电阻。
请一并参考图2及图6，其分别绘示外延层24的垂直结构和立体结构。在本发明一实施例中，所述的外延层24包括以再生长(Regrowth)高掺杂N型氮化镓、氮化铟镓或其他适用材料的方法所形成的多个微结构。所述的高掺杂材料例如Si或O。以再生长高掺杂N型氮化镓为例，氮化镓属于六方晶型的晶体结构，故这些微结构241为凸出于掩模层26第二侧264的六棱锥或六棱台，且彼此形貌类似。外延层24的底部覆盖通孔266且经由通孔266连接至第一半导体层12的设置面12a及/或12b。
请参考图7，在视角面向掩模层26第二侧264时，可看到每一六棱锥或六棱台的微结构241朝向第二侧264投影的平面形状是一六边形，且外延层24整体覆盖通孔266。在本实施例中，微结构241可具有六个侧表面，其中微结构241的侧表面将因为微结构241生长的高度而连接至邻近微结构241的侧表面，如图8的六边形周边粗线所示。另外，靠近侧壁12d及12e的多个微结构241将至少以一侧表面连接至第一半导体层12的侧壁12d及12e。
请一并参考图7及图8，综观外延层24的最上方多个六棱锥锥尖或多个六棱台台顶(图7及图8仅表示六棱锥俯视图)，是以当电极层22与外延层24上方微结构241表面形成欧姆接触时，接触面积将大于现有外延层24上方平面结构的接触面积(相当于设置面12a、12b的面积)。增加欧姆接触的面积可有效降低接触电阻，本实施例通过外延层24上方的粗糙化结构(即前述的多个微结构241)，而有效降低接触电阻。
请参考图9，其是外延层24的一微结构241的立体透视示意图。本实施例以六棱锥为代表，此六棱锥具有一高度h自六棱锥顶点垂直连接至第二侧264的表面，高度h的最小值至少须使外延层24的整体高度超过通孔266的深度。高度h的最大值则取决于外延时间长短、外延生长时的温度高低及压力大小等条件。高度h与掩模层26上的图形排列距离a也具有比例关系，例如可为h:a＝1:2～5:1。另外，六棱锥的侧表面241b与1/6底面241a具有一夹角A介于60～61.7度(°)。考虑六棱锥的一个侧表面241b及六棱锥的一个1/6底面241a，两者皆为三角形，具有一共同底边，而侧表面241b在此底边上的高为A1，1/6底面241a在此底边上的高为A2，A1、A2及六棱锥的高h可构成近似30°-60°-90°的直角三角形。此直角三角形可具有下述性质：A1长度为A2长度的两倍。容易推知：六棱锥的一个侧表面241b面积为六棱锥的一个1/6底面241a面积的两倍，六棱锥的六个侧表面面积总和也为六棱锥底面面积的两倍。本发明一实施例的外延层24因具有多个六棱锥型态的微结构241，故可使欧姆接触结构的接触面积增加。
外延层24的形成方式可例如以选择性外延生长法自第一半导体层12(在本实施例中即氮化镓层)的设置面12a及12b进行再生长，设置面12a及12b的设置区域上具有二氧化硅材质的掩模层26，其中掩模层26存在贯穿掩模层26的第一侧262及第二侧264的通孔266，并依据氮化镓的材料特性，生长出六棱锥或六棱台的外延结构。其中每个微结构241无论是六棱锥或六棱台皆具有六个侧表面，但可以控制外延层24顶端为锥状或是平台的结构。在一实施例中，微结构241的生长条件范围可例如为：温度900～1050℃，压力40～300托(Torr)，在温度950℃且压力300Torr的条件下，可生长出六棱锥结构。
请一并参考图2及图10，图10是电极层22与外延层24结合的侧视放大图。电极层22与外延层24的粗糙化上半部形成欧姆接触。电极层22例如是以溅射、蒸发沉积或者化学气相沉积方式将金属材质沉积至外延层24上方，以形成HEMT结构中的源极、漏极的电极层22以及栅极的电极层23。
在本发明的另一实施例中，掩模层26除了可通过沉积法形成二氧化硅掩模层26，并利用蚀刻法在第一侧262及第二侧264之间形成多个通孔266的结构之外，也可在设置面12a及12b上以有机金属化学气相沉积(Metal-organic Chemical Vapor Deposition,MOCVD)法形成一具有多个不规则形状通孔的结构。使用MOCVD法形成在原位(in-situ)的掩模层材料例如氮化硅时，是以随机方式让氮化硅分布在设置面12a及12b上。MOCVD法形成掩模层26结构上的通孔266在第二侧264上具有不规则的截面形状，而这种掩模层26也可使再生长高掺杂N型氮化镓的外延层24具有多个六棱锥或六棱台的微结构241。
请参考图11，在本发明的又一实施例中，可将欧姆接触结构应用于发光二极管。所述的发光二极管结构如图11所示，由上而下分别为P型电极层22b、P型半导体层131、电子阻挡层133、多量子阱(Multiple Quantum Well,MQW)层135、N型半导体层137及基板139。本实施例的欧姆接触结构是在N型半导体层137的设置面137a上，设置具有多通孔266的掩模层26、通过这些通孔266再生长的外延层24及连接于外延层24的多个微结构241表面的N型电极层22a。发光二极管也可通过微结构241增加N型电极22a欧姆接触面积的特性以降低接触电阻，由此提升发光效率。
请参考图12，其绘示接触电阻与最高频率的关系图。在本发明一实施例的欧姆接触结构中，接触面积可增加两倍，同时也在接触面形成N-face的欧姆接触。以氮化镓为例，让作为第一半导体层12的氮化镓层接触的表面形成N-face，可使接触电阻从6.7×10-5Ω.cm2降低至2.4×10-5Ω.cm2，约改善三倍。结合本发明一实施例的具多个微结构的欧姆接触，并假设一般HEMT的接触电阻是2.1×10-5Ω.cm2，使用本发明一实施例的欧姆接触结构的HEMT便能降低接触电阻至3.5×10-6Ω.cm2，即接触电阻降为原本的六分之一。而根据图12所示，可让Fmax从74GHz提升至80GHz，约提升高频频率的8％。
本发明一实施例通过掩模层的图案化设计，使外延层具有多个粗糙化表面的微结构。通过电极层连接外延层微结构的粗糙化部分，可增加欧姆接触的接触面积，进而降低接触电阻，有效增加高频元件的增益。

Claims (16)

1.一种半导体元件的欧姆接触结构，包括：
半导体层，具有设置面；
掩模层，具有第一侧、第二侧及多个通孔，该第一侧结合于该设置面，该第二侧背向该设置面，各该通孔由该第二侧延伸至该第一侧；
外延层，位于该设置面上，具有多个微结构，该外延层覆盖各该通孔且通过各该通孔连接该半导体层的该设置面；以及
电极层，位于该外延层上，且与该外延层的所述微结构的表面直接接触，该电极层为金属材质。
2.如权利要求1所述的欧姆接触结构，其中各该微结构是棱锥或棱台，该棱锥或该棱台具有多个侧表面，且所述微结构之中的二个相邻微结构的底部于该掩模层上相连接。
3.如权利要求1所述的欧姆接触结构，其中各该通孔具有截面形状，该截面形状是圆形、正方形、多边形及不规则形状其中的一者。
4.如权利要求3所述的欧姆接触结构，其中该截面形状具有中心点，且该中心点与邻近截面形状的中心点具有图形排列距离。
5.如权利要求4所述的欧姆接触结构，其中当该截面形状是圆形时具有半径，该半径介于该图形排列距离的0.1倍至0.5倍之间。
6.如权利要求4所述的欧姆接触结构，其中该外延层的各该微结构具有高度，该高度与该图形排列距离的比例关系为1:2~5:1。
7.如权利要求1所述的欧姆接触结构，其中该掩模层的材质是非晶相化合物、多晶相化合物或金属其中的一者。
8.一种半导体元件，包括：
半导体层，该半导体层的一侧具有设置面及凸出面，该凸出面具有侧壁且该设置面以邻近的该侧壁连接至该凸出面；
阻障层，结合于该凸出面；
掩模层，具有第一侧、第二侧及多个通孔，该第一侧结合于该设置面，该第二侧背向该设置面，各该通孔由该第二侧延伸至该第一侧；
外延层，位于该设置面上，具有多个微结构，该外延层覆盖各该通孔且通过各该通孔连接该半导体层的该设置面；以及
电极层，位于该外延层上，且与该外延层的所述微结构的表面直接接触，该电极层为金属材质。
9.如权利要求8所述的半导体元件，其中各该微结构是棱锥或棱台，该棱锥或该棱台具有多个侧表面，且所述微结构之中的二个相邻微结构的底部于该掩模层上相连接。
10.如权利要求8所述的半导体元件，其中各该通孔具有截面形状，该截面形状是圆形、正方形、多边形及不规则形状其中的一者。
11.如权利要求10所述的半导体元件，其中该截面形状具有中心点，且该中心点与邻近截面形状的中心点具有图形排列距离。
12.如权利要求11所述的半导体元件，其中当该截面形状是圆形时具有半径，该半径介于该图形排列距离的0.1倍至0.5倍之间。
13.如权利要求11所述的半导体元件，其中该外延层的各该微结构具有高度，该高度与该图形排列距离的比例关系为1:2~5:1。
14.如权利要求8所述的半导体元件，其中该掩模层的材质是非晶相化合物、多晶相化合物或金属其中的一者。
15.如权利要求8所述的半导体元件，其中该掩模层与邻近的该侧壁间隔设置距离。
16.如权利要求8所述的半导体元件，其中还包括另一掩模层、另一外延层及另一电极层，其中该半导体层的该侧具有另一设置面，该凸出面具有另一侧壁，且该另一设置面以该另一侧壁连接至该凸出面，该另一掩模层具有第一侧、第二侧及多个通孔，该另一掩模层的该第一侧结合于该另一设置面，该另一掩模层的该第二侧背向该另一设置面，该另一掩模层的各该通孔由该另一掩模层的该第二侧延伸至该另一掩模层的该第一侧；该另一外延层，位于该另一设置面上，具有多个微结构，该另一外延层覆盖该另一掩模层的各该通孔且通过该另一掩模层的各该通孔连接该半导体层的该另一设置面；该另一电极层位于该另一外延层上，且与该另一外延层的所述微结构的表面相连接。
CN201710513112.0A 2017-05-31 2017-06-29 欧姆接触结构及具有此欧姆接触结构的半导体元件 Active CN108987472B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW106117919 2017-05-31
TW106117919A TWI664726B (zh) 2017-05-31 2017-05-31 歐姆接觸結構及具有此歐姆接觸結構之半導體元件

Publications (2)

Publication Number Publication Date
CN108987472A CN108987472A (zh) 2018-12-11
CN108987472B true CN108987472B (zh) 2021-12-07

Family

ID=64542125

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710513112.0A Active CN108987472B (zh) 2017-05-31 2017-06-29 欧姆接触结构及具有此欧姆接触结构的半导体元件

Country Status (2)

Country Link
CN (1) CN108987472B (zh)
TW (1) TWI664726B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI715437B (zh) * 2020-02-12 2021-01-01 光鋐科技股份有限公司 紫外光發光二極體及其製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0714851A (ja) * 1993-06-16 1995-01-17 Yokogawa Electric Corp 電界効果トランジスタ
CN1983628A (zh) * 2005-12-12 2007-06-20 冲电气工业株式会社 半导体元件的欧姆接触构造
CN101355131A (zh) * 2007-07-27 2009-01-28 丰田合成株式会社 第ⅲ族氮化物基化合物半导体器件
KR20110115384A (ko) * 2010-04-15 2011-10-21 엘지이노텍 주식회사 발광 소자 및 그 제조방법, 발광 소자 패키지 및 조명 시스템
CN101036237B (zh) * 2004-09-28 2012-03-14 雷诺根公司 织构化发光二极管
JP2013149799A (ja) * 2012-01-19 2013-08-01 Asahi Kasei Electronics Co Ltd 半導体装置
CN104465729A (zh) * 2013-09-17 2015-03-25 立锜科技股份有限公司 欧姆接触结构与具有该欧姆接触结构的半导体元件
CN104733561A (zh) * 2015-03-23 2015-06-24 北京大学 一种新型氮化物量子阱红外探测器及其制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5670798A (en) * 1995-03-29 1997-09-23 North Carolina State University Integrated heterostructures of Group III-V nitride semiconductor materials including epitaxial ohmic contact non-nitride buffer layer and methods of fabricating same
WO2008112185A1 (en) * 2007-03-09 2008-09-18 The Regents Of The University Of California Method to fabricate iii-n field effect transistors using ion implantation with reduced dopant activation and damage recovery temperature
JP5609055B2 (ja) * 2009-10-02 2014-10-22 富士通株式会社 化合物半導体装置及びその製造方法
TWI380377B (en) * 2009-12-23 2012-12-21 Intersil Inc Methods for manufacturing enhancement-mode hemts with self-aligned field plate
US8344421B2 (en) * 2010-05-11 2013-01-01 Iqe Rf, Llc Group III-nitride enhancement mode field effect devices and fabrication methods
US8912570B2 (en) * 2012-08-09 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor and method of forming the same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0714851A (ja) * 1993-06-16 1995-01-17 Yokogawa Electric Corp 電界効果トランジスタ
CN101036237B (zh) * 2004-09-28 2012-03-14 雷诺根公司 织构化发光二极管
CN1983628A (zh) * 2005-12-12 2007-06-20 冲电气工业株式会社 半导体元件的欧姆接触构造
CN101355131A (zh) * 2007-07-27 2009-01-28 丰田合成株式会社 第ⅲ族氮化物基化合物半导体器件
KR20110115384A (ko) * 2010-04-15 2011-10-21 엘지이노텍 주식회사 발광 소자 및 그 제조방법, 발광 소자 패키지 및 조명 시스템
JP2013149799A (ja) * 2012-01-19 2013-08-01 Asahi Kasei Electronics Co Ltd 半導体装置
CN104465729A (zh) * 2013-09-17 2015-03-25 立锜科技股份有限公司 欧姆接触结构与具有该欧姆接触结构的半导体元件
CN104733561A (zh) * 2015-03-23 2015-06-24 北京大学 一种新型氮化物量子阱红外探测器及其制备方法

Also Published As

Publication number Publication date
TWI664726B (zh) 2019-07-01
TW201904065A (zh) 2019-01-16
CN108987472A (zh) 2018-12-11

Similar Documents

Publication Publication Date Title
US10020361B2 (en) Circuit structure having islands between source and drain and circuit formed
US8946780B2 (en) Ohmic contact schemes for group III-V devices having a two-dimensional electron gas layer
JP5048076B2 (ja) 電流拡散層を含む発光ダイオードの製造方法
KR100769727B1 (ko) 표면 요철 형성방법 및 그를 이용한 질화갈륨계발광다이오드 소자의 제조방법
JP5780613B2 (ja) 改良された接着力を有する半導体デバイス及びその製造方法
CN104051520A (zh) 高电子迁移率的半导体器件及其方法
JP2006253559A (ja) 電界効果トランジスタ及びその製造方法
JP2007048842A (ja) 窒化物半導体素子
US9385267B2 (en) Light-emitting diode
TWI686951B (zh) 半導體裝置及其製造方法
KR101729653B1 (ko) 질화물 반도체 소자
US9263567B2 (en) Nitride high electron mobility transistor having a channel forming stack
KR20210131793A (ko) 고 전자 이동도 트랜지스터 및 그 제조방법
JP2006210725A (ja) 半導体装置
KR101120921B1 (ko) 반도체 소자 및 그 제조 방법
KR101072200B1 (ko) 발광소자 및 그 제조방법
JP6213520B2 (ja) ヘテロ接合半導体装置及びその製造方法
CN108987472B (zh) 欧姆接触结构及具有此欧姆接触结构的半导体元件
KR20130082307A (ko) 기판 구조체, 이로부터 제조된 반도체소자 및 그 제조방법
TWI483397B (zh) 功率裝置及製造該功率裝置之方法
KR20090010569A (ko) 반도체 발광소자 및 그 제조방법
KR20130128745A (ko) 기판 내에 보이드를 갖는 발광다이오드 및 그의 제조방법
US20210305418A1 (en) High electron mobility transistor and method of manufacturing the same
KR102591148B1 (ko) 비발광 3족 질화물 반도체 적층체를 제조하는 방법
JP7350980B2 (ja) 半導体デバイス及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant