CN104465729A - 欧姆接触结构与具有该欧姆接触结构的半导体元件 - Google Patents

欧姆接触结构与具有该欧姆接触结构的半导体元件 Download PDF

Info

Publication number
CN104465729A
CN104465729A CN201310424937.7A CN201310424937A CN104465729A CN 104465729 A CN104465729 A CN 104465729A CN 201310424937 A CN201310424937 A CN 201310424937A CN 104465729 A CN104465729 A CN 104465729A
Authority
CN
China
Prior art keywords
micro
ohmic contact
conductive layer
contact structure
structural
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310424937.7A
Other languages
English (en)
Inventor
邱建维
廖庭维
管杰雄
黄宗义
杨宗谕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Richtek Technology Corp
Original Assignee
Richtek Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Richtek Technology Corp filed Critical Richtek Technology Corp
Priority to CN201310424937.7A priority Critical patent/CN104465729A/zh
Publication of CN104465729A publication Critical patent/CN104465729A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/452Ohmic electrodes on AIII-BV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/456Ohmic electrodes on silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种欧姆接触结构,包含:一半导体基板,具一顶面;多个微结构,设置于该顶面上;以及一导电层,设置于多个微结构上;其中,导电层与半导体基板形成一欧姆接触。此外,本发明亦提供一种具有该欧姆接触结构的半导体元件。

Description

欧姆接触结构与具有该欧姆接触结构的半导体元件
技术领域
本发明涉及一种欧姆接触结构与具有该欧姆接触结构的半导体元件,特别为利用多个微结构以降低形成欧姆接触(ohmic contact)所需热处理温度的一种欧姆接触结构与具有该欧姆接触结构的半导体元件。
背景技术
图1显示一传统欧姆接触结构10,其中半导体基板11可包含导电型杂质,例如P型或N型杂质。半导体基板11上设置一导电层13,且导电层13与半导体基板11形成欧姆接触。其中,导电层13可为金属、金属化合物、导电高分子或多晶硅等导电材料制成以耦接于外部电路。
为导电层13与半导体基板11之间能形成欧姆接触,现有技术使用高温的热退火(thermal anneal)制程,此高温制程温度可能高达850℃或还高(例如当导电层13为钛或铝)。高温的热退火的过程可能会改变原本半导体的杂质浓度分布或结晶结构等,导致不可预期的结果,故高温敏感的制程须安排在较后制程。此外,制程设备也可能因此高温需求而受限,须具备高温制程能力。故高温的热退火造成许多不便,如何避免高温的热退火制程所造成的风险,并能兼顾导电层13与半导体基板11间的欧姆接触质量要求,为一重要技术需求。
发明内容
本发明的目的在于克服现有技术的不足与缺陷,提出一种欧姆接触结构与具有该欧姆接触结构的半导体元件,以避免高温的热退火制程所造成的风险,并能兼顾导电层与半导体基板间的欧姆接触质量要求。
为达上述目的,就其中一个观点,本发明提供一种欧姆接触结构,包含一半导体基板、多个微结构、以及一导电层。半导体基板具一顶面。多个微结构设置于顶面上。导电层设置于多个微结构上。其中,导电层与半导体基板形成一欧姆接触。
一实施例中,微结构为微孔洞或微突状物,微孔洞或微突状物的尺径小于10微米(μm)。一实施例中,其中微结构的几何形状为圆柱形、方柱形、或锥形等。又一实施例中,其中多个微结构为阵列或比例方式分布于顶面上。
一实施例中,欧姆接触结构的导电层可还包含一缓冲层,设置于半导体基板上,且部分缓冲层填入或包覆该些微结构以密贴于该顶面。
一实施例中,导电层为一第一金属、第一金属化合物、导电高分子或多晶硅等导电材料制成。另一实施例中,其中缓冲层的材料可为周期表IV族元素、IV族元素的混合物、IV族元素的化合物、第二金属、第二金属的混合物、或第二金属的化合物所构成。
一实施例中,导电层又包含一阻障层,阻障层由一第三金属、第三金属的混合物、或第三金属化合物所制成,设置于该缓冲层上。
一实施例中,半导体结构经过热退火后,通过缓冲层与半导体基板间的熔融合金或掺杂作用,以形成欧姆接触。
为达上述目的,就其中一个观点,本发明提供一种半导体元件,包含:一欧姆接触结构,包括:一半导体基板,具一顶面;多个微结构,设置于该顶面上;以及一第一导电层,设置于该多个微结构上;其中,该第一导电层与该半导体基板形成一欧姆接触;一电流流入端,与该导电层电连接;以及一电流流出端,与一第二导电层电连接,其中该第二导电层与该半导体基板形成欧姆接触。
下面通过具体实施例详加说明,当还容易了解本发明的目的、技术内容、特点及其所达成的功效。
附图说明
图1显示现有技术的欧姆接触结构;
图2A、2B、2C显示根据本发明的三较佳实施例的欧姆接触结构;
图3显示锗熔点与表面体积比的关系;
图4、5显示根据本发明的较佳实施例的欧姆接触结构;
图6显示根据本发明另一个观点的半导体元件。
图中符号说明
10              传统欧姆接触结构
11、21          半导体基板
13、23、24      导电层
25              电流流入端
27              电流流出端
20、30、40、50  欧姆接触结构
22              阻障层
211、221        顶面
2111、2211      微结构
22              缓冲层
44              阻障层
S1、S2          曲线
具体实施方式
有关本发明的前述及其它技术内容、特点与功效,在以下配合参考图式的一较佳实施例的详细说明中,将可清楚的呈现。以下实施例中所提到的方向用语,例如:上、下、左、右、前或后等,仅是参考附加图式的方向。本发明中的图式均属示意,主要意在表示各装置以及各元件之间的功能作用关系,至于形状、厚度与宽度则并未依照比例绘制。
参照图2A,其显示根据本发明的一观点所提供的一种欧姆接触结构20,包含一半导体基板21、多个微结构2111、以及一导电层23。半导体基板21具一顶面211。多个微结构2111设置于顶面211上。导电层23与半导体基板21形成欧姆接触。导电层23的一部分填入或包覆多个微结构2111,以密贴于顶面211。其中,导电层23与半导体基板21之间形成一欧姆接触。而导电层23与半导体基板21可对外耦接其它电路以输出或输入电流、电压或其它讯号。
微结构2111可为微孔洞,例如但不限于由微影制程与蚀刻制程所形成。如图2A、2B所示,欧姆接触结构20、30中,微结构2111的几何形状可为圆柱形、方柱形、或锥形(如图2B)等,导电层23的一部分填入微结构2111的微孔洞中。或者,微结构2111可为微突状物,例如但不限于为纳米晶体(nanocrystal)或量子点(quantum dot),其为该领域中具有通常知识者所熟知,在此不予赘述。导电层23的一部分包覆多个微结构2111的微突状物以形成孔洞端。其设计须依实际条件或需求而定,例如根据半导体基板21与导电层23的热膨胀系数而定,详细说明详见于后。
图2C显示根据本发明的另一实施例。如图2C所示,本实施例与前述实施例不同之处在于,欧姆接触结构40中,导电层23还包含缓冲层22设置于半导体基板21上,且缓冲层22的一部分填入或包覆多个微结构2111,以密贴于顶面211。当缓冲层的材料为锗且微结构2111的尺径(Scale)很小时,例如为数微米(μm)至数纳米(nm)之间,不同表面体积比(Surface to bulk ratio,表面积除以体积的商数)的条件下明显地具有不同的熔点。参考图3,其中横坐标为表面体积比,单位为nm-1,其中显示当表面体积比越大(即尺径越小),熔点明显地下降,例如将近200K的熔点降幅。除此之外,其中两条曲线S1、S2分别代表不同的应力状态下,表面体积比与熔点的关系,应力较大的曲线S2的熔点明显地受表面体积比影响较大,而应力较小的曲线S1的熔点受表面体积比影响较小。锗的热膨胀系数为5.8*10-6-1、硅的热膨胀系数为2.6*10-6-1、二氧化硅的热膨胀系数为5*10-7-1。当温度变化时且缓冲层22为锗材料时,微结构2111与包覆或填入的不同材料间因热膨胀差距而产生应力变化,当应力越大时熔点下降幅度越大,此特性类似于冰复现象。当缓冲层22与微结构2111之间开始熔化,可形成合金状态或产生缓冲层22与半导体基板21间互相掺杂的现象,此为缓冲层22与半导体基板21间形成欧姆接触的重要原因。欧姆接触的温度条件也因微结构2111而下降许多,此为设置微结构2111的重要原因之一。此外,因微结构2111为紧密分布于顶面211上,故各局部的微结构2211的熔点下降导致缓冲层22与半导体基板21间达到整体欧姆接触所需熔点下降许多,而不需要整体缓冲层22都达到熔点。微孔洞或微突状物的设计可根据热膨胀系数,例如与邻接的材质相比,膨胀系数较高的材料可设计为微孔洞,可提高熔点下降的效果且降低异质接面的热变形。例如锗与硅的接面,锗端设计为微突状物,硅端设计为微孔洞,但应用时仍需实际需求而定,非受限于前述实施方式。经由设计,半导体结构为达到欧姆接触的退火所需的温度,可降至400℃(673K),较现有技术降低非常多。此低温退火的特性降低半导体制程安排的复杂性,设备限制也降低许多。
前述的实施例中,微孔洞或微突状物的尺径宜小于10微米(μm),还佳的实施例中,微孔洞或微突状物的尺径宜小于1微米(μm)。因当尺径较小时,其熔点较明显地受表面体积比增加而降低,其原因请参考前述说明,于此不详述。
根据图2A、2B显示的欧姆接触结构20、30,图2A中微结构211的几何形状可为圆柱形或方柱形,而图2B中微结构211的几何形状可为锥形。其形状设计端视需求而决定,例如应力、合金或掺杂效果等考虑而决定。此外,多个微结构可为阵列或比例方式(例如中心区域分布密度较周围高,或中心区域分布密度较周围低等)分布于顶面上,其端视材料特性与需求而定。
一实施例中,导电层23为一第一金属(例如铝、铜等)、第一金属化合物、导电高分子或多晶硅等导电材料制成。另一实施例中,其中缓冲层的材料可为周期表IV族元素(例如多晶硅、锗等材料)、IV族元素的混合物、IV族元素的化合物、第二金属、第二金属的混合物、或第二金属的化合物所构成;其中IV族元素可为硅、锗等材料,而第二金属可为钛等金属材料。
图4显示一较佳实施例的半导体结构50,与图2A相较,其中又包含一阻障层44,阻障层44可由一第三金属或第三金属化合物所制成,其第三金属可为钛、钨等具有阻隔导电层于制程中产生扩散作用的金属材料所制成。
参考图2A、2B、2C、与4,其中半导体基板21可为一具导电型杂质掺杂的半导体基板21。当欧姆接触结构20、30、40、50应用于例如氮化镓萧特基二极管(GaN Schottky diode),则半导体基板可例如为N型氮化镓(N type Gallium nitride,GaN)的材质所制成。然本发明的实施不限于此,当应用于例如MOS晶体管中漏极与源极等有欧姆接触需求的接线导电区,半导体基板21也可为具掺杂导电杂质的硅材料区。本发明的降低温退火技术不限于前述实施例,还可应用于其它需要低温退火以形成欧姆接触的半导体元件。
参照图5,其显示根据本发明另一个观点的欧姆接触结构60,其中导电层23还包含一种缓冲层22,设置于半导体基板21的一顶面211上,用以形成导电层23与半导体基板21间的一欧姆接触,其中,多个微结构2211,设置于顶面211上,且缓冲层22的一部分填入或包覆多个微结构2211上以密贴于顶面221;其中,微结构2211可为微孔洞或微突状物,且微结构2211平均分布于顶面211。
参照图6,其显示根据本发明另一个观点的半导体元件70,包含:半导体基板21、多个微结构2211、导电层23、电流流入端25、导电层24、电流流出端27。其中,半导体基板21、多个微结构2211、导电层23形成如图2C所示实施例的欧姆接触结构40。且半导体基板21、多个微结构2111、导电层24亦可以形成例如但不限于如图2C所示实施例的欧姆接触结构40。电流流入端25与导电层23电连接。电流流出端27与导电层24电连接。半导体元件70例如但不限于为肖特基二极管(Schottky diode),其中半导体基板21例如但不限于N型GaN层,缓冲层22例如但不限于为锗。其余细节可参考前述实施例,于此不详述。半导体元件70亦可以为其它半导体元件,例如但不限于还包含一控制端(未示出)而形成其它形式的晶体管。
以上已针对较佳实施例来说明本发明,只是以上所述,仅为使本领域技术人员易于了解本发明的内容,并非用来限定本发明的权利范围。对于本领域技术人员,当可在本发明精神内,立即思及各种等效变化。故凡依本发明的概念与精神所为之均等变化或修饰,均应包括于本发明的保护范围内。本发明的任一实施例或权利要求不须达成本发明所公开的全部目的或优点或特点。摘要部分和标题仅是用来辅助专利文件搜寻之用,并非用来限制本发明的权利范围。

Claims (15)

1.一种欧姆接触结构,其特征在于,包含:
一半导体基板,具一顶面;
多个微结构,设置于该顶面上;以及
一导电层,设置于该多个微结构上;
其中,该导电层与该半导体基板形成一欧姆接触。
2.如权利要求1所述的欧姆接触结构,其中,该导电层还包括一缓冲层,设置于该半导体基板上,且部分该缓冲层填入或包覆该些微结构以密贴于该顶面。
3.如权利要求1所述的欧姆接触结构,其中,该微结构的尺径小于10微米。
4.如权利要求1所述的欧姆接触结构,其中,该导电层包括金属、金属化合物、导电高分子或多晶硅等导电材料的组合。
5.如权利要求2所述的欧姆接触结构,其中,该导电层还包括一阻障层,该阻障层由金属或金属化合物所制成,设置于该缓冲层上。
6.如权利要求1所述的欧姆接触结构,其中,该微结构为微孔洞或微突状物,或该些微结构的几何形状为圆柱形、方柱形、或锥形。
7.如权利要求1所述的欧姆接触结构,其中,该多个微结构为阵列或比例方式分布于该顶面上。
8.如权利要求2所述的欧姆接触结构,其中,该缓冲层的材料为IV族元素、IV族元素的混合物、IV族元素的化合物、金属、金属的混合物、或金属的化合物所构成。
9.如权利要求2所述的欧姆接触结构,其中,经过热退火后,通过该缓冲层与该半导体基板间的熔融合金或掺杂作用,以形成该欧姆接触。
10.一种半导体元件,其特征在于,包含:
一欧姆接触结构,包括:
一半导体基板,具一顶面;
多个微结构,设置于该顶面上;以及
一第一导电层,设置于该多个微结构上;
其中,该第一导电层与该半导体基板形成一欧姆接触;
一电流流入端,与该第一导电层电连接;以及
一电流流出端,与一第二导电层电连接,其中该第二导电层与该半导体基板形成欧姆接触。
11.如权利要求10所述的半导体元件,其中,该第一导电层,还包括:一缓冲层,设置于该半导体基板上,且部分该缓冲层填入或包覆该些微结构以密贴于该顶面。
12.如权利要求11所述的半导体元件,其中,该缓冲层为IV族元素、IV族元素的混合物、IV族元素的化合物、金属、金属的混合物、或金属的化合物所构成。
13.如权利要求10所述的半导体元件,其中,该导电层包括金属、金属化合物、导电高分子或多晶硅等导电材料的组合。
14.如权利要求10所述的半导体元件,其中,该微结构为微孔洞或微突状物,或该些微结构的几何形状为圆柱形、方柱形、或锥形。
15.如权利要求10所述的半导体元件,其中,该多个微结构为阵列或比例方式分布于该顶面上。
CN201310424937.7A 2013-09-17 2013-09-17 欧姆接触结构与具有该欧姆接触结构的半导体元件 Pending CN104465729A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310424937.7A CN104465729A (zh) 2013-09-17 2013-09-17 欧姆接触结构与具有该欧姆接触结构的半导体元件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310424937.7A CN104465729A (zh) 2013-09-17 2013-09-17 欧姆接触结构与具有该欧姆接触结构的半导体元件

Publications (1)

Publication Number Publication Date
CN104465729A true CN104465729A (zh) 2015-03-25

Family

ID=52911502

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310424937.7A Pending CN104465729A (zh) 2013-09-17 2013-09-17 欧姆接触结构与具有该欧姆接触结构的半导体元件

Country Status (1)

Country Link
CN (1) CN104465729A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108987472A (zh) * 2017-05-31 2018-12-11 财团法人工业技术研究院 欧姆接触结构及具有此欧姆接触结构的半导体元件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4990988A (en) * 1989-06-09 1991-02-05 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Laterally stacked Schottky diodes for infrared sensor applications
JP2006093206A (ja) * 2004-09-21 2006-04-06 Shindengen Electric Mfg Co Ltd SiC半導体装置およびSiC半導体装置の製造方法
US20120223317A1 (en) * 2011-03-01 2012-09-06 National Semiconductor Corporation Ohmic contact schemes for group iii-v devices having a two-dimensional electron gas layer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4990988A (en) * 1989-06-09 1991-02-05 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Laterally stacked Schottky diodes for infrared sensor applications
JP2006093206A (ja) * 2004-09-21 2006-04-06 Shindengen Electric Mfg Co Ltd SiC半導体装置およびSiC半導体装置の製造方法
US20120223317A1 (en) * 2011-03-01 2012-09-06 National Semiconductor Corporation Ohmic contact schemes for group iii-v devices having a two-dimensional electron gas layer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108987472A (zh) * 2017-05-31 2018-12-11 财团法人工业技术研究院 欧姆接触结构及具有此欧姆接触结构的半导体元件
CN108987472B (zh) * 2017-05-31 2021-12-07 财团法人工业技术研究院 欧姆接触结构及具有此欧姆接触结构的半导体元件

Similar Documents

Publication Publication Date Title
CN105514111B (zh) 非挥发性存储器
CN101083269B (zh) 薄膜晶体管基板及显示器件
CN205810818U (zh) 包括hemt结构、双向hemt或双向hemt结构的电子器件
CN103413820B (zh) 可挠式显示面板及其制造方法
US8598636B2 (en) Heat dissipation structure of SOI field effect transistor
JP2007294961A5 (zh)
DE102013103378B4 (de) Integrierte Schaltung mit Leistungstransistorzellen und einer Verbindungsleitung
CN109786464A (zh) 具有缓冲区的半导体器件
EP1173896A1 (en) Electrostatically controlled tunneling transistor
US20170148921A1 (en) TFT, Array Substrate And Method of Forming the Same
CN106024826A (zh) 存储装置
CN103022035A (zh) 一种集成电路及制作集成电路的方法
Gunnarsson et al. Interfacial engineering of semiconductor–superconductor junctions for high performance micro-coolers
CN104465729A (zh) 欧姆接触结构与具有该欧姆接触结构的半导体元件
US20130217216A1 (en) Unguarded Schottky Barrier Diodes with Dielectric Underetch at Silicide Interface
US9837502B2 (en) Conductive structure and manufacturing method thereof, array substrate, display device
CN108231868A (zh) 场效应半导体构件及其制造方法
CN103456627A (zh) 一种复合型沟槽栅肖特基器件结构及其制造方法
Li et al. Effect of electrical contact resistance in a silicon nanowire thermoelectric cooler and a design guideline for on-chip cooling applications
US20180277532A1 (en) Semiconductor device having electro-static discharge protection structure
KR102031961B1 (ko) 금속-절연체 전이 금속을 이용하는 열전소자
CN101562188B (zh) 一种改善soi电路esd防护网络用的电阻结构
CN106158625A (zh) 一种超结二极管及其制造方法
CN107195692B (zh) 沟槽肖特基二极管及其制作方法
TWI512801B (zh) 歐姆接觸結構與具有該歐姆接觸結構之半導體元件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150325