TWI512801B - 歐姆接觸結構與具有該歐姆接觸結構之半導體元件 - Google Patents

Description

歐姆接觸結構與具有該歐姆接觸結構之半導體元件

本發明有關於一種歐姆接觸結構與具有該歐姆接觸結構之半導體元件，特別為利用複數個微結構以降低形成歐姆接觸(ohmic contact)所需熱處理溫度之一種歐姆接觸結構與具有該歐姆接觸結構之半導體元件。

第1圖顯示一傳統歐姆接觸結構10，其中於半導體基板11可包含導電型雜質，例如P型或N型雜質。半導體基板11上設置一導電層13，且導電層13與半導體基板11形成歐姆接觸。其中，導電層13可為金屬、金屬化合物、導電高分子或多晶矽等導電材料製成以耦接於外部電路。

為導電層13與半導體基板11之間能形成歐姆接觸，習知技術使用高溫的熱退火(thermal anneal)製程，此高溫製程溫度可能高達850℃或更高(例如當導電層13為鈦或鋁)。高溫的熱退火的過程可能會改變原本半導體的雜質濃度分布或結晶結構等，導致不可預期的結果，故高溫敏感之製程須安排在較後製程。此外，製程設備也可能因此高溫需求而受限，須具備高溫製程能力。故高溫的熱退火造成許多不便，如何避免高溫的熱退火製程所造成之風險，並能兼顧導電層13與半導體基板11間之歐姆接觸品質要求，為一重要技術需求。

就其中一個觀點，本發明提供一種歐姆接觸結構，包含一半導體基板、複數微結構、以及一導電層。半導體基板具一頂面。複數微結構設置於頂面下。導電層設置於複數微結構上。其中，導電層與半導體基板形成一歐姆接觸。

一實施例中，微結構係微孔洞或微突狀物，微孔洞或微突狀物之尺徑小於10微米(μm)。一實施例中，其中微結構之幾何形狀係圓柱形、方柱形、或椎形等。又一實施例中，其中複數個微結構係陣列或比例方式分佈於頂面下。

一實施例中，歐姆接觸結構之導電層可更包含一緩衝層，設置於半導體基板上，且部分緩衝層填入或包覆該些微結構以密貼於該頂面。

一實施例中，導電層係一第一金屬、第一金屬化合物、導電高分子或多晶矽等導電材料製成。另一實施例中，其中緩衝層之材料可為周期表IV族元素、IV族元素之混合物、IV族元素之化合物、第二金屬、第二金屬之混合物、或第二金屬之化合物所構成。

一實施例中，導電層又包含一阻障層，阻障層由一第三金屬、第三金屬之混合物、或第三金屬化合物所製成，設置於該緩衝層上。

一實施例中，半導體結構經過熱退火後，藉由緩衝層與半導體基板間之熔融合金或摻雜作用，以形成歐姆接觸。

就其中一個觀點，本發明提供一種半導體元件，包含：一歐姆接觸結構，包括：一半導體基板，具一頂面；複數微結構，設置於該頂面下；以及一第一導電層，設置於該複數微結構上；其中，該第一導電層與該半導體基板形成一歐姆接觸；一電流流入端，與該導電層電連接；以及一電流流出端，與一第二導電層電連接，其中該第二導電層與該半導體基板形成歐姆接觸。

底下藉由具體實施例詳加說明，當更容易瞭解本發明之目的、技術內容、特點及其所達成之功效。

10‧‧‧傳統歐姆接觸結構

11、21‧‧‧半導體基板

13、23、24‧‧‧導電層

25‧‧‧電流流入端

27‧‧‧電流流出端

20、30、40、50‧‧‧歐姆接觸結構

22‧‧‧阻障層

211、221‧‧‧頂面

2111、2211‧‧‧微結構

22‧‧‧緩衝層

44‧‧‧阻障層

S1、S2‧‧‧曲線

第1圖顯示先前技術之歐姆接觸結構。

第2A、2B、2C圖顯示根據本發明之三較佳實施例之歐姆接觸結構。

第3圖顯示鍺熔點與表面體積比之關係。

第4、5圖顯示根據本發明之較佳實施例之歐姆接觸結構。

第6圖顯示根據本發明另一個觀點之半導體元件。

有關本發明之前述及其他技術內容、特點與功效，在以下配合參考圖式之一較佳實施例的詳細說明中，將可清楚的呈現。以下實施例中所提到的方向用語，例如：上、下、左、右、前或後等，僅是參考附加圖式的方向。本發明中的圖式均屬示意，主要意在表示各裝置以及各元件之間之功能作用關係，至於形狀、厚度與寬度則並未依照比例繪製。

參照第2A圖，其顯示根據本發明之一觀點所提供之一種歐姆接觸結構20，包含一半導體基板21、複數微結構2111、以及一導電層23。半導體基板21具一頂面211。複數微結構2111設置於頂面211上。導電層23與半導體基板21形成歐姆接觸。導電層23之一部分填入或包覆複數個微結構2111，以密貼於頂面211。其中，導電層23與半導體基板21之間形成一歐姆接觸。而導電層23與半導體基板21可對外耦接其他電路以輸出或輸入電流、電壓或其他訊號。

微結構2111可為微孔洞，例如但不限於由微影製程與蝕刻製程所形成。如第2A、2B圖所示，歐姆接觸結構20、30中，微結構2111之幾何形狀可係圓柱形、方柱形、或椎形(如第2B圖)等，導電層23之一部分填入微結構2111之微孔洞中。或者，微結構2111可為微突狀物，例如但不限於為奈米晶體(nanocrystal)或量子點(quantum dot)，其為該領域中具有通常知識者所熟知，在此不予贅述。導電層23之一部分包覆複數個微結 構2111之微突狀物以形成孔洞端。其設計須依實際條件或需求而定，例如根據半導體基板21與導電層23之熱膨脹係數而定，詳細說明詳見於後。

第2C圖顯示根據本發明的另一實施例。如第2C圖所示，本實施例與前述實施例不同之處在於，歐姆接觸結構40中，導電層23更包含緩衝層22設置於半導體基板21上，且緩衝層22之一部分填入或包覆複數個微結構2111，以密貼於頂面211。當緩衝層之材料為鍺且微結構2111之尺徑(Scale)很小時，例如為數微米(μm)至數奈米(nm)之間，不同表面體積比(Surface to bulk ratio，表面積除以體積之商數)之條件下明顯地具有不同之熔點。參考第3圖，其中橫坐標為表面體積比，單位為nm^-1 ，其中顯示當表面體積比越大(即尺徑越小)，熔點明顯地下降，例如將近200K的熔點降幅。除此之外，其中兩條曲線S1、S2分別代表不同之應力狀態下，表面體積比與熔點之關係，應力較大之曲線S2之熔點明顯地受表面體積比影響較大，而應力較小之曲線S1之熔點受表面體積比影響較小。鍺之熱膨脹係數為5.8*10^-6 ℃^-1 、矽之熱膨脹係數為2.6*10^-6 ℃^-1 、二氧化矽之熱膨脹係數為5*10^-7 ℃^-1 。當溫度變化時且緩衝層22為鍺材料時，微結構2111與包覆或填入之不同材料間因熱膨脹差距而產生應力變化，當應力越大時熔點下降幅度越大，此特性類似於冰復現象。當緩衝層22與微結構2111之間開始熔化，可形成合金狀態或產生緩衝層22與半導體基板21間互相摻雜之現象，此為緩衝層22與半導體基板21間形成歐姆接觸的重要原因。歐姆接觸之溫度條件也因微結構2111而下降許多，此為設置微結構2111之重要原因之一。此外，因微結構2111為緊密分佈於頂面211上，故各局部之微結構2211之熔點下降導致緩衝層22與半導體基板21間達到整體歐姆接觸所需熔點下降許多，而不需要整體緩衝層22都達到熔點。微孔洞或微突狀物之設計可根據熱膨脹係數，例如與鄰接之材質相比，膨脹係數較高之材料可設計為微孔洞，可提高熔點下降之效果且降低異質接面之熱變形。例如鍺與矽之接面，鍺端設計為微突狀物，矽端設計為微孔洞，但應用時仍需實際需求而定，非受限於前述實施方式。經由設計，半導體結構為達到歐姆接觸之退火所需之溫度，可降至400℃(673K)，較先前技術降低非常多。此低溫退火之特性降低半導體製程安排的複雜性，設備限制也降低許 多。

前述之實施例中，微孔洞或微突狀物之尺徑宜小於10微米(μm)，更佳的實施例中，微孔洞或微突狀物之尺徑宜小於1微米(μm)。因當尺徑較小時，其熔點較明顯地受表面體積比增加而降低，其原因請參考前述說明，於此不詳述。

根據第2A、2B圖顯示之歐姆接觸結構20、30，第2A圖中微結構211之幾何形狀可為圓柱形或方柱形，而第2B圖中微結構211之幾何形狀可為椎形。其形狀設計端視需求而決定，例如應力、合金或摻雜效果等考量而決定。此外，複數個微結構可為陣列或比例方式(例如中心區域分佈密度較周圍高，或中心區域分佈密度較周圍低等)分佈於頂面下，其端視材料特性與需求而定。

一實施例中，導電層23係一第一金屬(例如鋁、銅等)、第一金屬化合物、導電高分子或多晶矽等導電材料製成。另一實施例中，其中緩衝層之材料可為周期表IV族元素(例如多晶矽、鍺等材料)、IV族元素之混合物、IV族元素之化合物、第二金屬、第二金屬之混合物、或第二金屬之化合物所構成；其中IV族元素可為矽、鍺等材料，而第二金屬可為鈦等金屬材料。

第4圖顯示一較佳實施例之半導體結構50，與第2A圖相較，其中又包含一阻障層44，阻障層44可由一第三金屬或第三金屬化合物所製成，其第三金屬可為鈦、鎢等具有阻隔導電層於製程中產生擴散作用之金屬材料所製成。

參考第2A、2B、2C、與4圖，其中半導體基板21可係一具導電型雜質摻雜之半導體基板21。當歐姆接觸結構20、30、40、50應用於例如氮化鎵蕭特基二極體(GaN Schottky diode)，則半導體基板可例如為N型氮化鎵(N type Gallium nitride,GaN)之材質所製成。然本發明之實施不限於此，當應用於例如MOS電晶體中汲極與源極等有歐姆接觸需求之接線導電區，半導體基板21也可為具摻雜導電雜質之矽材料區。本發明之降低溫退火技術不限於前述實施例，更可應用於其他需要低溫退火以形成歐姆接觸之半導體元件。

參照第5圖，其顯示根據本發明另一個觀點之歐姆接觸結構60，其中導電層23更包含一種緩衝層22，設置於半導體基板21之一頂面211上，用以形成導電層23與半導體基板21間之一歐姆接觸，其中，複數個微結構2211，設置於頂面211上，且緩衝層22之一部分填入或包覆複數個微結構2211上以密貼於頂面221；其中，微結構2211可為微孔洞或微突狀物，且微結構2211平均分佈於頂面211。

參照第6圖，其顯示根據本發明另一個觀點之半導體元件70，包含：半導體基板21、複數微結構2211、導電層23、電流流入端25、導電層24、電流流出端27。其中，半導體基板21、複數微結構2211、導電層23形成如第2C圖所示實施例之歐姆接觸結構40。且半導體基板21、複數微結構2111、導電層24亦可以形成例如但不限於如第2C圖所示實施例之歐姆接觸結構40。電流流入端25與導電層23電連接。電流流出端27與導電層24電連接。半導體元件70例如但不限於為蕭特基二極體(Schottky diode)，其中半導體基板21例如但不限於N型GaN層，緩衝層22例如但不限於為鍺。其餘細節可參考前述實施例，於此不詳述。半導體元件70亦可以為其他半導體元件，例如但不限於更包含一控制端(未示出)而形成其他形式的電晶體。以上已針對較佳實施例來說明本發明，唯以上所述者，僅係為使熟悉本技術者易於了解本發明的內容而已，並非用來限定本發明之權利範圍。對於熟悉本技術者，當可在本發明精神內，立即思及各種等效變化。故凡依本發明之概念與精神所為之均等變化或修飾，均應包括於本發明之申請專利範圍內。本發明的任一實施例或申請專利範圍不須達成本發明所揭露之全部目的或優點或特點。摘要部分和標題僅是用來輔助專利文件搜尋之用，並非用來限制本發明之權利範圍。

20‧‧‧歐姆接觸結構

21‧‧‧半導體基板

211‧‧‧頂面

2111‧‧‧微結構

23‧‧‧導電層

Claims (13)

1. 一種歐姆接觸結構，包含：一半導體基板，具一頂面；複數微結構，設置於該頂面下；以及一導電層，設置於該複數微結構上，包括一緩衝層與一阻障層，該緩衝層設置於該半導體基板上，且部分該緩衝層填入或包覆該些微結構以密貼於該頂面，該阻障層由金屬或金屬化合物所製成，設置於該緩衝層上；其中，該導電層與該半導體基板形成一歐姆接觸。
2. 如申請專利範圍第1項所述之歐姆接觸結構，其中該微結構之尺徑小於10微米。
3. 如申請專利範圍第1項所述之歐姆接觸結構，其中該導電層包括金屬、金屬化合物、導電高分子或多晶矽等導電材料之組合。
4. 如申請專利範圍第1項所述之歐姆接觸結構，其中該微結構係微孔洞或微突狀物，或該些微結構之幾何形狀為圓柱形、方柱形、或椎形。
5. 如申請專利範圍第1項所述之歐姆接觸結構，其中該複數微結構係陣列或比例方式分佈於該頂面下。
6. 如申請專利範圍第1項所述之歐姆接觸結構，其中該緩衝層之材料為IV族元素、IV族元素之混合物、IV族元素之化合物、金屬、金屬之混合物、或金屬之化合物所構成。
7. 如申請專利範圍第1項所述之歐姆接觸結構，其中經過熱退火後，藉由該緩衝層與該半導體基板間之熔融合金或摻雜作用，以形成該歐姆接觸。
8. 一種半導體元件包含：一歐姆接觸結構，包括：一半導體基板，具一頂面； 複數微結構，設置於該頂面下；以及一第一導電層，設置於該複數微結構上；其中，該第一導電層與該半導體基板形成一歐姆接觸；一電流流入端，與該第一導電層電連接；以及一電流流出端，與一第二導電層電連接，其中該第二導電層與該半導體基板形成歐姆接觸。
9. 如申請專利範圍第8項所述之半導體元件，其中該第一導電層，更包括：一緩衝層，設置於該半導體基板上，且部分該緩衝層填入或包覆該些微結構以密貼於該頂面。
10. 如申請專利範圍第9項所述之半導體元件，其中該緩衝層為IV族元素、IV族元素之混合物、IV族元素之化合物、金屬、金屬之混合物、或金屬之化合物所構成。
11. 如申請專利範圍第8項所述之半導體元件，其中該導電層包括金屬、金屬化合物、導電高分子或多晶矽等導電材料之組合。
12. 如申請專利範圍第8項所述之半導體元件，其中該微結構係微孔洞或微突狀物，或該些微結構之幾何形狀為圓柱形、方柱形、或椎形。
13. 如申請專利範圍第8項所述之半導體元件，其中該複數微結構係陣列或比例方式分佈於該頂面下。