JP2009188288A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2009188288A JP2009188288A JP2008028458A JP2008028458A JP2009188288A JP 2009188288 A JP2009188288 A JP 2009188288A JP 2008028458 A JP2008028458 A JP 2008028458A JP 2008028458 A JP2008028458 A JP 2008028458A JP 2009188288 A JP2009188288 A JP 2009188288A
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- layer
- semiconductor device
- protective
- protective layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】温度変化に伴う金属の膨張および収縮により発生する内部応力に起因した破損を生じにくい配線構造を有する半導体装置を提供する。
【解決手段】本発明にかかる半導体装置100は、半導体基板10の上方に形成された第1導電層20と、第1導電層20を覆うとともに開口部32を有し、第1導電層20の少なくとも一部が開口部32から露出するように形成された保護層30と、保護層30および第1導電層20の上に形成された第2導電層40と、第2導電層40の上に形成された第3導電層50と、第3導電層50の上に形成された第4導電層60と、を有し、第2導電層40は、第3導電層50よりも小さいヤング率を有する物質で構成される。
【選択図】図1
【解決手段】本発明にかかる半導体装置100は、半導体基板10の上方に形成された第1導電層20と、第1導電層20を覆うとともに開口部32を有し、第1導電層20の少なくとも一部が開口部32から露出するように形成された保護層30と、保護層30および第1導電層20の上に形成された第2導電層40と、第2導電層40の上に形成された第3導電層50と、第3導電層50の上に形成された第4導電層60と、を有し、第2導電層40は、第3導電層50よりも小さいヤング率を有する物質で構成される。
【選択図】図1
Description
本発明は、半導体装置およびその製造方法に関する。
近年、WLCSP(Wefer Level Chip Size Package)のような、バンプ構造を利用した半導体装置のコンパクトな実装方法が発展してきた。このような実装方法においては、加熱冷却工程を有するのが一般的である。たとえば、バンプ接合の材料としてハンダを用い、加熱して溶融した状態のハンダを、接合した後、冷却固化することなどが行われる。このような加熱冷却工程は、複数回行われることもある。
上記のようなプロセスにおいて、半導体装置の配線よりも相対的に大きな構造を有する金属を加熱冷却すると、当該金属の膨張や収縮が無視できない程度生じ、他の部材に悪影響を及ぼす場合がある。たとえば、バンプにおいてハンダボールを用いた場合は、ハンダボールの膨張収縮によって、半導体基板に内部応力が発生し、ハンダボールに近接して形成された絶縁層などの脆性の高い部材にクラックを生じてしまうことがあった。
特開平08−124925号公報
本発明の目的の1つは、温度変化に伴う金属の膨張および収縮により発生する内部応力に起因した破損を生じにくい配線構造を有する半導体装置およびその製造方法を提供することである。
本発明にかかる半導体装置は、
半導体基板の上方に形成された第1導電層と、
前記第1導電層を覆うとともに開口部を有し、前記第1導電層の一部が前記開口部から露出するように形成された保護層と、
前記保護層および前記第1導電層の上に形成された第2導電層と、
前記第2導電層の上に形成された第3導電層と、
前記第3導電層の上に形成された第4導電層と、
を有し、
前記第2導電層は、前記第3導電層よりも小さいヤング率を有する物質で構成されることを特徴とする。
半導体基板の上方に形成された第1導電層と、
前記第1導電層を覆うとともに開口部を有し、前記第1導電層の一部が前記開口部から露出するように形成された保護層と、
前記保護層および前記第1導電層の上に形成された第2導電層と、
前記第2導電層の上に形成された第3導電層と、
前記第3導電層の上に形成された第4導電層と、
を有し、
前記第2導電層は、前記第3導電層よりも小さいヤング率を有する物質で構成されることを特徴とする。
このような半導体装置は、温度変化に伴う金属の膨張および収縮により発生する内部応力に起因した破損を生じにくい配線構造を有する。
なお、本発明において、特定のA部材(以下、「A部材」という。)の上方に設けられた特定のB部材(以下、「B部材」という。)というとき、A部材の上に直接B部材が設けられた場合と、A部材の上に他の部材を介してB部材が設けられた場合とを含むことを意味する。
本発明にかかる半導体装置において、
前記第2導電層の材質は、チタンであり、
前記第3導電層の材質は、チタンと、タングステンおよび窒素の少なくとも一方と、を含むことができる。
前記第2導電層の材質は、チタンであり、
前記第3導電層の材質は、チタンと、タングステンおよび窒素の少なくとも一方と、を含むことができる。
本発明にかかる半導体装置において、
平面視において、前記第2導電層の輪郭は、前記第3導電層の輪郭よりも外側にあることができる。
平面視において、前記第2導電層の輪郭は、前記第3導電層の輪郭よりも外側にあることができる。
本発明にかかる半導体装置において、
前記第1導電層の材質は、アルミニウムであり、
前記第4導電層の材質は、銅であることができる。
前記第1導電層の材質は、アルミニウムであり、
前記第4導電層の材質は、銅であることができる。
本発明の半導体装置において、
前記第4導電層の上方に第5導電層が形成されることができる。
前記第4導電層の上方に第5導電層が形成されることができる。
本発明にかかる半導体装置の製造方法は、
半導体基板の上方に第1導電層を成膜する工程と、
前記第1導電層をパターニングする工程と、
前記第1導電層の上方に保護層を成膜する工程と、
前記保護層をエッチングしてパターニングし、前記第1導電層の一部を露出させる開口部を形成する工程と、
前記保護層および前記第1導電層の上に接して第2導電層を成膜する工程と、
前記第2導電層の上に第3導電層を成膜する工程と、
前記第3導電層の上に第4導電層を成膜する工程と、
前記第4導電層、前記第3導電層、および前記第2導電層をエッチングする工程と、
を有し、
前記第4導電層、前記第3導電層、および前記第2導電層をエッチングする工程は、前記第2導電層の輪郭を前記第3導電層の輪郭の外側に形成することを特徴とする。
半導体基板の上方に第1導電層を成膜する工程と、
前記第1導電層をパターニングする工程と、
前記第1導電層の上方に保護層を成膜する工程と、
前記保護層をエッチングしてパターニングし、前記第1導電層の一部を露出させる開口部を形成する工程と、
前記保護層および前記第1導電層の上に接して第2導電層を成膜する工程と、
前記第2導電層の上に第3導電層を成膜する工程と、
前記第3導電層の上に第4導電層を成膜する工程と、
前記第4導電層、前記第3導電層、および前記第2導電層をエッチングする工程と、
を有し、
前記第4導電層、前記第3導電層、および前記第2導電層をエッチングする工程は、前記第2導電層の輪郭を前記第3導電層の輪郭の外側に形成することを特徴とする。
このようにすれば、温度変化に伴う金属の膨張および収縮により発生する内部応力に起因した破損を生じにくい配線構造を有する半導体装置を製造することができる。
本発明にかかる半導体装置の製造方法において、
前記第2導電層の材質は、チタンであり、
前記第3導電層の材質は、チタンと、タングステンおよび窒素の少なくとも一方と、を含み、
前記第4導電層、前記第3導電層、および前記第2導電層をパターニングする工程で用いるエッチャントは、過酸化水素を含むことができる。
前記第2導電層の材質は、チタンであり、
前記第3導電層の材質は、チタンと、タングステンおよび窒素の少なくとも一方と、を含み、
前記第4導電層、前記第3導電層、および前記第2導電層をパターニングする工程で用いるエッチャントは、過酸化水素を含むことができる。
以下に本発明の好適な実施形態について、図面を参照しながら説明する。なお、以下の実施形態は、本発明の一例を説明するものである。
1.半導体装置
図1は、本実施形態の半導体装置100を模式的に示す斜視図である。図2および図3は、半導体装置100の応力シミュレーションの説明図および結果を示すグラフである。図4および図5は、本実施形態の半導体装置100の用途の例を模式的に示す断面図である。
図1は、本実施形態の半導体装置100を模式的に示す斜視図である。図2および図3は、半導体装置100の応力シミュレーションの説明図および結果を示すグラフである。図4および図5は、本実施形態の半導体装置100の用途の例を模式的に示す断面図である。
本実施形態の半導体装置100は、半導体基板10の上方に設けられた第1導電層20と、保護層30と、第2導電層40と、第3導電層50と、第4導電層60と、を有する。そして、第2導電層40は、第3導電層50よりも小さいヤング率を有する物質で構成される。
半導体基板10は、たとえば、内部にトランジスタ、キャパシタ、およびその他の電子素子が形成されたものであることができる。半導体基板10の形状は、任意であり、図示の例では平板状となっている。半導体基板10の平面的な形状についても、任意である。半導体基板10は、導電体の配線を有し、該配線の少なくとも一部は、上面側から導通できるように設けられている。半導体基板10の上方には、半導体基板10内の配線に接続することのできる第1導電層20が設けられている。第1導電層20は、半導体基板10の配線の一部を構成していてもよい。半導体基板10の材質としては、たとえば、主としてシリコン、砒化ガリウムなどが挙げられ、配線等には金属が用いられていてもよい。
第1導電層20は、半導体基板10の上方に設けられる。第1導電層20の平面的な形状は任意である。第1導電層20の上面は、半導体基板10の上面と同じ高さに形成されていてもよい。第1導電層20は、半導体基板10との間に絶縁層等、他の部材を有して設けられてもよい。第1導電層20は、半導体基板10の配線等に接続することができる。第1導電層20の厚みは、たとえば、薄膜の0.5μm程度から厚膜の5μm程度とすることができる。第1導電層20は、導電性を有する。第1導電層20は、半導体装置100の上側から電気的に接続することのできる電極としての機能を有する。第1導電層20の材質は、導電性を有する限り任意である。第1導電層20の材質としては、たとえば、アルミニウム、金、銅、チタンなどの金属を挙げることができる。
保護層30は、第1導電層20を覆うとともに開口部32を有し、第1導電層20の少なくとも一部が開口部32から露出するように形成される。保護層30は、第1導電層20に接していてもよいし、第1導電層20との間に他の層を有して直接接していなくてもよい。保護層30の平面的な形状は、第1導電層20を覆う形状であれば、限定されない。保護層30の厚みは、たとえば、1μm以下ないし数μmとすることができる。保護層30は、開口部32を有する。開口部32の少なくとも一部は、第1導電層20の鉛直上方に位置する。開口部32の平面的な形状は、任意であるが、その上に形成される部材からの応力が集中しにくくするために円形であることが好ましい。保護層32は、開口部32以外の領域で第1導電層20が上方から電気的に接続できないようにする絶縁層としての機能を有してもよい。開口部32は、上方から第1導電層20に電気的な接続がとれるように設けられる。保護層30と第1導電層20との間に他の絶縁層を有する場合、該他の絶縁層は、保護層30の開口部32と同じ位置に同様の開口部を有するように設けられる。保護層30と第1導電層20との間に他の導電層を有する場合は、該他の導電層は、開口部を有さなくてもよい。保護層30の材質としては、たとえば、酸化シリコン、窒化シリコン、酸化窒化シリコンなどが挙げられる。
第2導電層40は、保護層30の開口部32から露出している第1導電層20の上に形成される。また、第2導電層40は、保護層30の上に形成される。第2導電層40の平面的な形状は、保護層30の開口部32の縁よりも外側に輪郭を有するように形成される。第2導電層40の厚みは、たとえば、10nmから300nmとすることができる。第2導電層40は、上方の部材の変形にともなう応力集中が生じる部位を下に接している部材(この場合は、保護層30が該当する。)から遠ざける機能を有する。また、第2導電層40は、下に接している部材(この場合は、保護層30が該当する。)が上方の部材から受ける応力によって破壊されることを防ぐ緩衝材としての機能も有している。このような緩衝効果を得るために、第2導電層40は、第3導電層50よりもヤング率の小さい材料で構成される。第2導電層40は、導電性を有する。第2導電層40は、半導体装置100の上側から電気的に接続することのできる電極としての機能を有する。第2導電層40の材質としてはチタンを用いることができる。
第3導電層50は、第2導電層40の上に形成される。第3導電層50は、平面視において、輪郭が第2導電層40および第4導電層60(後述)の輪郭よりも内側となるように形成されてもよい。第3導電層50の厚みは、たとえば、10nmから300nmとすることができる。第3導電層50は、上方および下方の部材の成分が互いに拡散等によって混合しないようにするバリアとしての機能を有する。第3導電層50は、第2導電層40に比較して相対的に大きいヤング率を有する材質で構成される。第3導電層50は、導電性を有する。第3導電層50は、半導体装置100の上側から電気的に接続することのできる電極としての機能を有する。また、第3導電層50は、チタンと、タングステンおよび窒素の少なくとも一方を含む材質(TiW,TiN,およびTiWNの少なくとも1種)とすることができる。第3導電層50の材質をTiW、TiN、およびTiWNの少なくとも1種とし、第1導電層20の材質がアルミニウムであり、かつ、第4導電層60の材質が銅である場合には、第3導電層50は、アルミニウムと銅とが相互に混合しないようにするバリア層としての効果をより顕著に奏することができる。
第2導電層40の輪郭が第3導電層50の輪郭よりも外側になるようにすると、半導体装置100内の第3導電層50の端部52(図2参照)に集中する応力の増加を防ぐことができる。図2および図3は、第3導電層50がアンダーカット状(上層の輪郭より下層の輪郭が内側になる形状)に形成された場合の応力の分布をシミュレーションした結果である。本シミュレーションは、アンダーカットの深さXが保護層30の表面付近の応力の分布に及ぼす影響を評価するため、第2導電層40を省略して行った。本シミュレーションのモデルとしては、図2に示すように、保護層30の上に、第3導電層50が、その輪郭が第4導電層60(後述)の輪郭よりも内側となるように形成され、第3導電層50の上に第4導電層60が形成され、第4導電層60の上に第5導電層70が形成されたものを用いた。本モデルにおいて、第5導電層70として、ハンダボールを、第4導電層60として、銅の電極を、保護層30の材質を窒化シリコンとした。本シミュレーションは、有限要素法を用いて行った。有限要素法に用いたパラメータとしては、第3導電層50のヤング率を400GPa、降伏応力を750MPa、ポアソン比を0.28、および熱膨張係数を6.4ppm/℃とした。ハンダの物性値としては、ヤング率;38.5GPa、ポアソン比;0.38、熱膨張係数;22ppm/℃を用いた。銅の物性値としては、ヤング率;131GPa、ポアソン比;0.35、熱膨張係数;17ppm/℃を用いた。窒化シリコンの物性値としては、ヤング率;290GPa、ポアソン比;0.27、熱膨張係数;3.4ppm/℃を用いた。図3は、上記モデルにおいて、ハンダボール(第5導電層70)が熱収縮したときに、各アンダーカットの深さXにおける保護層30の表面に生じる相当応力の分布を示している。図3は、横軸に保護層30の表面の位置をとり、第3導電層50の端部52(図2参照)を原点とした。図3の縦軸は、相当応力を示す。図3をみると、いずれのアンダーカットの深さXにおいても、原点付近の相当応力が最大となっていることがわかる。また、アンダーカットの深さXが大きくなると、相当応力の値が大きくなることが分かる。このことから、保護層30と接する導電層のアンダーカットの深さXを浅くすることで、応力集中を緩和できることが分かる。たとえば、本実施形態の場合、第2導電層40の材料をチタン、第3導電層50の材料をTiWとし、過酸化水素水を用いて導電層をエッチングすると、材料のエッチングレート差により、第2導電層40(チタン)の輪郭の方が、第3導電層50(TiW)の輪郭より外側になるため、第2導電層40の端部に集中する応力の増加を防ぐことができる。
第4導電層60は、第3導電層50の上に形成される。第4導電層60の平面的な形状は、第3導電層50の輪郭よりも外側に輪郭を有するように形成される。第4導電層60の厚みは、たとえば、1μmないし10μmとすることができる。第4導電層60は、導電性を有する。第4導電層60は、半導体装置100の上側から他の配線等を電気的に接続することのできる電極としての機能を有する。また、第4導電層60の上方には、図4に示すように、第5導電層70を設けることができる。第5導電層70は、図4の例のようにハンダボールとすることができる。ハンダボールは、たとえば、バンプ形成に用いられる公知の材質とすることができる。また、第4導電層60の上方に、第5導電層70として、図5に示すような柱状の配線を形成することもできる。当該配線の材質は、たとえば、銅であることができる。このような柱状の銅配線を形成する場合には、第4導電層60の材質を銅とし、これをシードとして当該配線を成長によって形成することができる。第4導電層60の材質としては、たとえば、銅などを用いることができる。
2.作用効果
本実施形態の半導体装置100は、第3導電層50の下に、第3導電層50よりも小さいヤング率を有する第2導電層40を有している。これにより、保護層30と第3導電層50との間の距離が大きくなり、また、第3導電層50と保護層30との間にヤング率の小さい第2導電層40が配置されるため、保護層30に加わる応力が軽減される。よって、本実施形態の半導体装置100は、第4導電層60よりも上方に比較的大きな構造の金属等が配置され、加熱冷却によって当該金属の膨張や収縮が生じた場合であっても、保護層30が破損しにくい配線構造を有する。本実施形態の半導体装置100は、たとえば、バンプにおいてハンダボールを用いた場合は、ハンダボールの膨張収縮によって、内部応力が発生した場合、ハンダボールに近接して形成された保護層30などの脆性の高い部材にクラックを生じにくくすることができる。
本実施形態の半導体装置100は、第3導電層50の下に、第3導電層50よりも小さいヤング率を有する第2導電層40を有している。これにより、保護層30と第3導電層50との間の距離が大きくなり、また、第3導電層50と保護層30との間にヤング率の小さい第2導電層40が配置されるため、保護層30に加わる応力が軽減される。よって、本実施形態の半導体装置100は、第4導電層60よりも上方に比較的大きな構造の金属等が配置され、加熱冷却によって当該金属の膨張や収縮が生じた場合であっても、保護層30が破損しにくい配線構造を有する。本実施形態の半導体装置100は、たとえば、バンプにおいてハンダボールを用いた場合は、ハンダボールの膨張収縮によって、内部応力が発生した場合、ハンダボールに近接して形成された保護層30などの脆性の高い部材にクラックを生じにくくすることができる。
3.半導体装置の製造方法
図6ないし図11は、本実施形態の半導体装置の製造工程を模式的に示す断面図である。
図6ないし図11は、本実施形態の半導体装置の製造工程を模式的に示す断面図である。
本実施形態の半導体装置の製造方法は、半導体基板10の上方に第1導電層20を成膜する工程と、第1導電層20をパターニングする工程と、第1導電層20の上方に保護層30aを成膜する工程と、保護層30aをエッチングしてパターニングし、第1導電層20の少なくとも一部を露出させる開口部32を形成する工程と、保護層30および第1導電層20の上に接して第2導電層40aを成膜する工程と、第2導電層40aの上に接して第3導電層50aを成膜する工程と、第3導電層50aの上に接して第4導電層60aを成膜する工程と、第4導電層60a、第3導電層50a、および第2導電層40aをエッチングする工程と、を有する。そして、第4導電層60a、第3導電層50a、および第2導電層40aをエッチングする工程において、第2導電層40の輪郭が第3導電層50の輪郭よりも外側に形成される。
まず、半導体基板10の上方に第1導電層20を成膜する。第1導電層20の成膜方法は、蒸着、スパッタ、メッキ、スピンコート、およびCVD(Chemical Vapor Deposition)法等、公知の方法を用いることができる。次に、第1導電層20をパターニングする。第1導電層20のパターニングは、たとえば、フォトリソグラフィ法により形成したマスクを用いて、ウェットエッチング、ドライエッチングなどの方法で第1導電層20の不要部分を除去し、マスクを除去して行うことができる。次に、第1導電層20の上方に保護層30aを成膜する(図6)。保護層30aは、蒸着、スパッタ、メッキ、スピンコート、CVD法等、公知の方法を用いることができる。
次に、図7に示すように、保護層30aをエッチングしてパターニングし、第1導電層20の少なくとも一部を露出させる開口部32を形成する。保護層30aのパターニングは、たとえば、フォトリソグラフィ法により形成したマスクを用いて、ウェットエッチング、ドライエッチングなどの方法で保護層30aの不要部分を除去し、マスクを除去して行うことができる。
次に、図8に示すように、保護層30および第1導電層20の上に接して第2導電層40aを成膜する。第2導電層40aの成膜方法は、蒸着、スパッタ、メッキ、スピンコート、CVD法等、公知の方法を用いることができる。次に、図9に示すように、第2導電層40aの上に接して第3導電層50aを成膜する。第3導電層50aの成膜方法は、蒸着、スパッタ、メッキ、スピンコート、CVD法等、公知の方法を用いることができる。次に、図10に示すように、第3導電層50aの上に接して第4導電層60aを成膜する。第4導電層60aの成膜方法は、蒸着、スパッタ、メッキ、スピンコート、CVD法等、公知の方法を用いることができる。
次に、図11に示すように、第4導電層60a、第3導電層50a、および第2導電層40aをエッチングする。図11には、マスク層80を描いてある。本工程のパターニングは、たとえば、フォトリソグラフィ法により形成したマスク層80を用いて、ウェットエッチング法で第4導電層60a、第3導電層50a、および第2導電層40aの不要部分を除去し、マスク層80を除去して行うことができる。本工程のウェットエッチング法は、第3導電層50のエッチング速度が第2導電層40および第4導電層50のエッチング速度よりも大きくなるようなエッチャントを使用する。このようなエッチャントは、第3導電層50、第2導電層40および第4導電層50の材質に応じて選択されることができる。これにより、第3導電層50が図1に示すようにアンダーカット状にエッチングされることができる。第3導電層50のアンダーカット形状を形成するための好ましい材質の組としては、たとえば、第2導電層40をチタンで形成し、第3導電層50をチタンと、タングステンおよび窒素の少なくとも一方とを含む材質で形成し、第4導電層60を銅で形成する。そして、このような材質で形成された各層をウェットエッチングする際に、過酸化水素を含有するエッチャントを用いることで容易に第3導電層50をアンダーカット状に形成することができる。以上、説明した工程を経て、図1に示す半導体装置100が製造される。
本発明は、上述した実施形態に限定されるものではなく、さらに種々の変形が可能である。たとえば、本発明は、実施形態で説明した構成と実質的に同一の構成(たとえば、機能、方法および結果が同一の構成、あるいは目的および効果が同一の構成)を含む。また、本発明は、実施形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施形態で説明した構成と同一の作用効果を奏する構成または同一の目的を達成することができる構成を含む。また、本発明は、実施形態で説明した構成に公知技術を付加した構成を含む。
10 半導体基板、20 第1導電層、30,30a 保護層、32 開口部、
40,40a 第2導電層、50,50a 第3導電層、52 端部、
60,60a 第4導電層、70 第5導電層、80 マスク層、100 半導体装置
40,40a 第2導電層、50,50a 第3導電層、52 端部、
60,60a 第4導電層、70 第5導電層、80 マスク層、100 半導体装置
Claims (7)
- 半導体基板の上方に形成された第1導電層と、
前記第1導電層を覆うとともに開口部を有し、前記第1導電層の一部が前記開口部から露出するように形成された保護層と、
前記保護層および前記第1導電層の上に形成された第2導電層と、
前記第2導電層の上に形成された第3導電層と、
前記第3導電層の上に形成された第4導電層と、
を有し、
前記第2導電層は、前記第3導電層よりも小さいヤング率を有する物質で構成されることを特徴とする、半導体装置。 - 請求項1において、
前記第2導電層の材質は、チタンであり、
前記第3導電層の材質は、チタンと、タングステンおよび窒素の少なくとも一方と、を含むことを特徴とする、半導体装置。 - 請求項1または請求項2において、
平面視において、前記第2導電層の輪郭は、前記第3導電層の輪郭よりも外側にあることを特徴とする、半導体装置。 - 請求項1ないし請求項3のいずれかにおいて、
前記第1導電層の材質は、アルミニウムであり、
前記第4導電層の材質は、銅であることを特徴とする、半導体装置。 - 請求項1ないし請求項4のいずれかにおいて、
前記第4導電層の上方に第5導電層が形成されたことを特徴とする、半導体装置。 - 半導体基板の上方に第1導電層を成膜する工程と、
前記第1導電層をパターニングする工程と、
前記第1導電層の上方に保護層を成膜する工程と、
前記保護層をエッチングしてパターニングし、前記第1導電層の一部を露出させる開口部を形成する工程と、
前記保護層および前記第1導電層の上に接して第2導電層を成膜する工程と、
前記第2導電層の上に第3導電層を成膜する工程と、
前記第3導電層の上に第4導電層を成膜する工程と、
前記第4導電層、前記第3導電層、および前記第2導電層をエッチングする工程と、
を有し、
前記第4導電層、前記第3導電層、および前記第2導電層をエッチングする工程は、前記第2導電層の輪郭を前記第3導電層の輪郭の外側に形成することを特徴とする、半導体装置の製造方法。 - 請求項6において、
前記第2導電層の材質は、チタンであり、
前記第3導電層の材質は、チタンと、タングステンおよび窒素の少なくとも一方と、を含み、
前記第4導電層、前記第3導電層、および前記第2導電層をパターニングする工程で用いるエッチャントは、過酸化水素を含むことを特徴とする、半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008028458A JP2009188288A (ja) | 2008-02-08 | 2008-02-08 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008028458A JP2009188288A (ja) | 2008-02-08 | 2008-02-08 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009188288A true JP2009188288A (ja) | 2009-08-20 |
Family
ID=41071217
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008028458A Withdrawn JP2009188288A (ja) | 2008-02-08 | 2008-02-08 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009188288A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013110443A (ja) * | 2009-10-29 | 2013-06-06 | Taiwan Semiconductor Manufacturing Co Ltd | 半導体ダイのコンタクト構造および方法 |
US9190348B2 (en) | 2012-05-30 | 2015-11-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Scheme for connector site spacing and resulting structures |
US9472521B2 (en) | 2012-05-30 | 2016-10-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Scheme for connector site spacing and resulting structures |
-
2008
- 2008-02-08 JP JP2008028458A patent/JP2009188288A/ja not_active Withdrawn
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013110443A (ja) * | 2009-10-29 | 2013-06-06 | Taiwan Semiconductor Manufacturing Co Ltd | 半導体ダイのコンタクト構造および方法 |
US9024431B2 (en) | 2009-10-29 | 2015-05-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor die contact structure and method |
US9536811B2 (en) | 2009-10-29 | 2017-01-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor die contact structure and method |
US10163785B2 (en) | 2009-10-29 | 2018-12-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor die contact structure and method |
US10847459B2 (en) | 2009-10-29 | 2020-11-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor die contact structure and method |
US11515272B2 (en) | 2009-10-29 | 2022-11-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor die contact structure and method |
US9190348B2 (en) | 2012-05-30 | 2015-11-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Scheme for connector site spacing and resulting structures |
US9472521B2 (en) | 2012-05-30 | 2016-10-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Scheme for connector site spacing and resulting structures |
US9484317B2 (en) | 2012-05-30 | 2016-11-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Scheme for connector site spacing and resulting structures |
US10504856B2 (en) | 2012-05-30 | 2019-12-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Scheme for connector site spacing and resulting structures |
US10985114B2 (en) | 2012-05-30 | 2021-04-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Scheme for connector site spacing and resulting structures |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI705508B (zh) | 半導體元件及其製造方法 | |
JP5259197B2 (ja) | 半導体装置及びその製造方法 | |
TWI411079B (zh) | 半導體晶粒及形成導電元件之方法 | |
TWI261343B (en) | Semiconductor device and method of manufacturing the same | |
JP4327657B2 (ja) | 半導体装置 | |
US10068861B2 (en) | Semiconductor device | |
TW201539678A (zh) | 封裝半導體裝置以及形成封裝半導體裝置之方法 | |
TW201143002A (en) | Semiconductor structure and method of forming semiconductor device | |
TW201203482A (en) | Conductive pillar for semiconductor substrate and method of manufacture | |
US8765531B2 (en) | Method for manufacturing a metal pad structure of a die, a method for manufacturing a bond pad of a chip, a die arrangement and a chip arrangement | |
JP2007036060A (ja) | 半導体装置及びその製造方法 | |
TW201725636A (zh) | 連接件結構及其形成方法 | |
JP2006237594A (ja) | 半導体装置及びその製造方法 | |
JP5627835B2 (ja) | 半導体装置および半導体装置の製造方法 | |
TW201001650A (en) | Semiconductor with bottom-side wrap-around flange contact | |
JP5808345B2 (ja) | 熱管理のための微細加工されたピラーフィン | |
TW201112366A (en) | Semiconductor device | |
US20160355393A1 (en) | Chip package and manufacturing method thereof | |
JP2009188288A (ja) | 半導体装置およびその製造方法 | |
JP2010016224A (ja) | 半導体装置および半導体装置の製造方法 | |
KR102549383B1 (ko) | 반도체 패키지 및 그 제조방법 | |
US9899297B1 (en) | Semiconductor device having a through-silicon via and manufacturing method thereof | |
JP6627581B2 (ja) | 半導体素子及び半導体素子の製造方法 | |
US11545451B2 (en) | Semiconductor package | |
JP2005129862A (ja) | 半導体パッケージの製造方法、半導体パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20110510 |