CN1983628A - 半导体元件的欧姆接触构造 - Google Patents

半导体元件的欧姆接触构造 Download PDF

Info

Publication number
CN1983628A
CN1983628A CNA2006101503681A CN200610150368A CN1983628A CN 1983628 A CN1983628 A CN 1983628A CN A2006101503681 A CNA2006101503681 A CN A2006101503681A CN 200610150368 A CN200610150368 A CN 200610150368A CN 1983628 A CN1983628 A CN 1983628A
Authority
CN
China
Prior art keywords
ohm
electrode
ohmic
mentioned
semiconductor body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006101503681A
Other languages
English (en)
Inventor
星真一
伊藤正纪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Publication of CN1983628A publication Critical patent/CN1983628A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种GaN－HEMT的欧姆接触构造，其具有第1欧姆电极(104)和第2欧姆电极(108)，该第1欧姆电极(104)和第2欧姆电极(108)被分别设置成：从第1主面向半导体主体内，在第1主电极区域(102)内和第2主电极区域(106)内穿过，到达比2维电子气层更深的位置，第1欧姆电极的第1侧面和与该第1侧面相对的第2欧姆电极的第2侧面是凹凸面，该凹凸面是由在这些第1和第2欧姆电极的厚度方向在该厚度范围延伸的凹部所形成的。由此可提高可靠性，降低欧姆接触电阻。

Description

半导体元件的欧姆接触构造
技术领域
本发明涉及降低GaN类场效应晶体管(FET)的欧姆接触电阻的技术，特别是涉及具有欧姆凹槽构造的GaN类高迁移率FET(GaN-HEMT)的欧姆接触构造。
背景技术
以往，对于这种元件(FET或HEMT)而言，降低其欧姆接触电阻是提高元件特性的重要因素。在以GaN-HEMT为代表的、把具有牢固的结晶构造的GaN作为母体的能带隙(energy band gap)大的半导体中，为了与欧姆金属材料形成合金，需要很大的能量。因此，难以实现形成了合金的欧姆接触，或者由于带隙大而使得欧姆接触电阻增大。
另外，例如非专利文献1公开了以下内容：为了减少欧姆接触电阻，通过利用对欧姆接触区域进行蚀刻的方法(欧姆凹槽)，将成为HEMT的电子行进层的2维电子气层与欧姆电极的距离缩短的构造，以及通过进一步将欧姆凹槽蚀刻得比2维电子气层更深而在欧姆凹槽部的边缘部的弯曲部分上形成欧姆电极，来进一步降低欧姆接触电阻。
图8是具有欧姆凹槽构造的GaN-HEMT(非专利文献1)的典型的剖视图。作为衬底80，使用SiC、蓝宝石或Si，利用有机金属化学气相生长(MOCVD)法，连续地形成缓冲层82、i-GaN沟道层84、i-AlGaN肖特基层88和GaN帽层90。这样的构造使得2维电子气层86形成在i-GaN沟道层84中。然后，通过利用Ar离子的选择性离子注入，形成隔离区域92。
然后，对于上述构造体，利用对2维电子气层的损害小的感应耦合反应离子蚀刻(Inductively Coupled Plasuma-Reactive Ion Etching：ICP-RIE)，使用BCl3气体，把抗蚀剂作为掩模，蚀刻欧姆凹槽，深度最多比2维电子气层86深50nm。接下来，作为欧姆电极94、96，分别连续蒸镀15nm、100nm的Ti和Al，并通过剥离(lift off)形成图形。然后，在氮气中进行600℃、2分钟的用于形成欧姆接触的热处理。
最后，利用Ni和Au的连续蒸镀，并通过基于抗蚀剂图形的剥离，形成栅电极98，并且在氮气中进行400℃、2分钟的热处理。由此形成GaN-HEMT的基本构造。
图9是图8所示的GaN-HEMT的俯视图。在周边的隔离区域92中，形成有与欧姆凹槽区域一致的欧姆电极94、96、和栅电极98。这里把欧姆电极宽度假设为W。
但是，仅有对该欧姆接触区域进行蚀刻的欧姆凹槽构造，作为欧姆接触来说是不充分的，其理由如下。
即，在蚀刻得比2维电子气层深的欧姆凹槽构造中，由于在欧姆电极边缘部2维电子气层与欧姆电极接触，所以接触部电阻将因边缘部的粗糙度和掩模定位偏差等而产生波动，因此接触部电阻的可靠性将发生问题。
另外，可以列举出以下例子：由于电极长度L受到电极的边缘部的限制，所以下述的传送线路模型(非专利文献2)的电极长度L足够长时的接触电阻未到达饱和区域。
根据非专利文献2的201页，下列算式示出了在传送线路模型中电极长度L足够长时，欧姆接触减少。此时，接触电阻Rc(ohm·cm)为
Rc＝((ρc·ρ□)0.5/W)·(1-e-L/Le)-1  ...(1)
Rc＝((ρc·ρ□)0.5/W)  ...  (2)
电极长度L足够长时，L＞＞3Le。
这里，ρc是接触比电阻(ohm·cm2)，ρ□是薄膜电阻(ohm/sq)，W是与欧姆接触的栅极侧接触的欧姆电极的长度。Le是流入欧姆电极的电流成为总电流的1/e的距离，由于在L＝3Le时，(1-e-L/Le)≈0.95，所以欧姆电极长度需要为Le的3倍左右。
Le虽然也如非专利文献2的201页，图6.19中所示的那样，因薄膜电阻的不同而不同，但在400ohm/sq、电子迁移率为4000cm2/Vs时，需要为1.5μm左右。由于GaN-HEMT那样的AlGaN/GaN异质结的情况下的电子迁移率更低，为1500cm2/Vs，所以Le的值必须为1.5μm以上。
[非专利文献1]K.Kaifu et al.2005 The Electrochemical Society，State-of-the-Art Program on Compound Semiconductors and Nitride andWide Bandgap Semiconductors for Sensors，Photonics，and Electronics V1.1No.2 pp.259-265
[非专利文献2]菅野卓雄监修，大森正道编“3超高速化合物半导体器件”培风馆6.2电极形成技术(p.196-202)
这样，具有欧姆凹槽深度比2维电子气层深的区域中的欧姆凹槽接触构造的以往的GaN-HEMT的半导体元件，不能提高欧姆接触的可靠性。
因此，本发明的发明人通过各种研究，得出了如下结论，即、通过改进欧姆凹槽接触的形状，加长基于栅极侧的欧姆接触的电极宽度W，以及加长基于欧姆接触的电极长度L，可降低接触电阻。
发明内容
因此，本发明的第1目的是提供一种GaN-HEMT的欧姆接触构造，在欧姆凹槽接触构造中，通过加长电极宽度W来提高欧姆接触的可靠性。
本发明的第2目的是提供一种GaN-HEMT的欧姆接触构造，在欧姆凹槽接触构造中，通过使电极长度的有效长度L比以往的电极长度L更长，可降低欧姆接触电阻Rc。
本申请的第一发明是一种GaN-HEMT的欧姆接触构造，其具有如下的结构。
即，该第一发明具有：半导体主体、第1和第2主电极区域、2维电子气层、以及第1和第2欧姆电极。
第1和第2主电极区域，从该半导体主体的第1主面向该半导体主体内，彼此分开地设置。
2维电子气层，在半导体主体内，连通第1和第2主电极区域，并且形成在这两个主电极区域之间。
第1和第2欧姆电极，分别设置成：从第1主面向半导体主体内，在第1和第2主电极区域内穿过，到达比2维电子气层更深的位置。
第1欧姆电极的第1侧面和与该第1侧面相对的第2欧姆电极的第2侧面是凹凸面，该凹凸面是由这些第1和第2欧姆电极的在厚度方向延伸的凹部所形成的。
本申请的第二发明是一种GaN-HEMT的欧姆接触构造，其具有如下的结构。
即，该第二发明具有：半导体主体、第1和第2主电极区域、2维电子气层、以及第1和第2欧姆电极。
第1和第2主电极区域，从半导体主体的第1主面向半导体主体内，彼此分开地设置。
2维电子气层，在半导体主体内，连通第1和第2主电极区域，并且形成在这两个主电极区域之间。
第1和第2欧姆电极，分别设置成：从第1主面向半导体主体内，在第1和第2主电极区域内穿过，到达比2维电子气层更深的位置。
第1和第2欧姆电极被分别设置为彼此分开、且在上述半导体主体的厚度方向延伸的多个柱状体。
根据本申请的第一发明，通过将欧姆凹槽蚀刻的深度蚀刻得比2维电子气层的深度更深，降低了接触比电阻ρc，并且在欧姆电极的侧面设有具有凹凸面的欧姆电极、即欧姆凹槽接触，所以，在降低了接触比电阻ρc的情况下能够扩大模拟的欧姆凹槽接触端部的距离W’(栅极侧的欧姆凹槽接触端部)。
根据该构造，可将非专利文献2所示的(1)式中的W扩大为W’，结果可降低接触电阻Rc。
因此，模拟的欧姆凹槽接触端部的距离W增大欧姆凹槽接触端部的长度扩大的W’-W之差的扩大量，欧姆凹槽部被形成于其上部的欧姆电极金属所包含，因此可降低GaN-HEMT整体的欧姆接触电阻，并可提高欧姆接触的可靠性。
提高了可靠性是指，由于欧姆接触端部被扩大，并被欧姆电极所包含，所以，能够形成欧姆接触部，而不受GaN-HEMT的欧姆电极金属的边缘粗糙度等的影响和掩模定位偏差的影响。
根据本申请的第二发明，通过将欧姆凹槽蚀刻的深度蚀刻得比2维电子气层的深度更深，降低了接触比电阻ρc，并且构成为：将欧姆凹槽接触设置成小的斑点状(例如大小和间隔为1μm的斑点)，使得不切断流过欧姆电极内包部的下部的2维电子气层的电流。
根据该构造，由于可模拟地应用基于非专利文献2所示的(2)式的传送线路模型，即，通过把多个斑点状的区域视为电极长度L，而使得L≈3Le的关系成立，所以，降低了接触电阻Rc。
因此，能够用非专利文献2的传送线路模型来模拟地近似接触电阻，在电极长度L≈3Le时，能够将GaN-HEMT整体的欧姆接触电阻降低到以往技术的1/3左右，并且，由于能够以欧姆电极金属包含欧姆凹槽部，所以与第一发明一样，可提高GaN-HEMT的欧姆接触的可靠性。
附图说明
图1是用于说明第1实施方式的GaN-HEMT的俯视图。
图2是用于说明第1实施方式的GaN-HEMT的制造工序(其1)。
图3是用于说明第1实施方式的GaN-HEMT的制造工序(其2)。
图4是用于说明第1实施方式的GaN-HEMT的制造工序(其3)。
图5是用于说明第2实施方式的GaN-HEMT的俯视图。
图6是用于说明第2实施方式的GaN-HEMT的制造工序(其1)。
图7是用于说明第2实施方式的GaN-HEMT的制造工序(其2)。
图8是用于说明背景技术的GaN-HEMT的剖视图。
图9是用于说明背景技术的GaN-HEMT的俯视图。
图中：80-衬底(SiC、蓝宝石、Si)；82-缓冲层；84-i-GaN沟道层；86-2维电子气层；88-i-AlGaN肖特基层；90-GaN帽层；92-隔离层；94、96-欧姆电极；98-栅电极；100-半导体主体；102-第1主电极区域；104、120-第1欧姆电极；106-第2主电极区域；108、122-第2欧姆电极；110、124-第1欧姆凹槽；112、126-第2欧姆凹槽；114、128-第1欧姆电极的欧姆凹槽外的头部分；116、130-第2欧姆电极的欧姆凹槽外的头部分；200-第1主面；300-第2主面。
具体实施方式
下面，参照附图对本发明的实施方式进行说明。另外，这些图只是概略性地表示构成要素的形状、大小以及配置关系，以便理解本发明，另外，以下说明的数值以及其它条件只是优选例，本发明并不限于本发明的实施方式。
另外，在剖视图中，为了防止图面的复杂化，在剖视图中省略了一部分表示剖面的阴影线。
以下，把GaN-HEMT作为一例进行说明，在该例中，把第1主电极区域作为HEMT的源电极，把第2主电极区域作为HEMT的漏电极。
(第1实施方式)
图1是用于说明本发明的半导体元件，即GaN-HEMT的欧姆接触构造的第1实施方式的俯视图。另外，作为GaN-HEMT的构造，由于到形成隔离区域为止的构造与已经在背景技术中结合图8说明的构造相同，所以省略其详细的说明，而只进行简单的说明。另外，在本发明中，把衬底80、缓冲层82、i-GaN沟道层84、i-AlGaN肖特基层88、以及帽层90的叠层构造体称为半导体主体100。
下面，参照图2(A)～(C)，对本发明的欧姆接触构造进行说明。图2(A)是形成了隔离区域的半导体主体的俯视图，图2(B)是沿着图2(A)的1-1’线切断的剖视图，图2(C)是被划分了第1和第2主电极区域的半导体主体的俯视图。
首先，如图2(A)和图2(B)所示，准备形成了隔离区域92的半导体主体100。
然后，对图2(A)和图2(B)所示的构造体，通过划分第1和第2主电极区域102、106来进行设定(图2(C)中虚线所示)。
对于半导体主体100而言，把形成欧姆电极和栅电极的一侧的表面作为第1主面200，并且把与第1主面相对的一侧的背面作为第2主面300。该第1主面200的周围由方框状隔离区域92包围。因此，该第1主面200是矩形形状的表面区域。
从该第1主面200向半导体主体100的内部，通过划分来设定第1和第2主电极区域。这些被设定的第1和第2主电极区域102和106从第1主面一直到达位于半导体主体100内的形成了2维电子气层86的层内、且比该2维电子气层86更深的区域。在图2(B)所示的例子中，形成有2维电子气层86的层，位于i-GaN沟道层84内。因此，这些第1和第2主电极区域102、106是长方体区域。
并且，这些第1和第2主电极区域102、106，作为一例，被设置成作为一部分区域，分别包含与方框状的隔离区域92相对的区域部分，并且彼此分开。在图示例(图2(C))中，除了第1和第2主电极区域102、106的相互对置的一边之外，把其余的三个边设定在隔离区域92中。
下面，参照图3(A)～(C)，对第1和第2欧姆凹槽的形成进行说明。图3(A)是形成了第1和第2欧姆凹槽的半导体主体的俯视图。图3(B)是沿着图3(A)的C-C’线切断的剖视图，图3(C)是沿着图3(A)的D-D’线切断的剖视图。
如图3(A)～图3(C)所示，在所设定的第1和第2主电极区域102和106中，通过蚀刻来形成用于分别形成第1和第2欧姆电极的第1和第2欧姆凹槽110和112。优选把这些欧姆凹槽110和112形成为：从与第1主面200平行的面内观察到的其轮廓整体形状，呈例如锯齿状或梳状。
在这种情况下，这2个欧姆凹槽的锯齿状的锯齿或梳状的梳齿形成有相互直接相对侧的凹槽侧面。另外，关于这些锯齿或梳齿的节距(间隔)可根据设计而设定为任意的值。理想的是，例如在设栅极长度为1μm的情况下，可将该节距设定为1μm。在图3(A)所示的结构例中，把第1欧姆凹槽110设为锯齿状的轮廓形状，把第2欧姆凹槽112设为梳状的轮廓形状。
使用抗蚀剂图形掩模，通过蚀刻来形成上述的第1和第2欧姆凹槽110和112。关于蚀刻深度，蚀刻得比2维电子气层86更深。该深度最好是比2维电子气层86更深的深度，理想的是，最多超过2维电子气层86的深度50nm左右的深度。
作为蚀刻条件，采用对2维电子气层的破坏小的感应耦合反应离子蚀刻(ICP-RIE)，优选在下述的条件下进行。
(1)使用气体：BCl3 20sccm
(2)压力：40mTorr
(3)功率：ICP侧50W、RIE侧30W
(4)RF：13.56MHz
(5)蚀刻时间：10～15分钟
下面，参照图4(A)和(B)，对第1和第2欧姆电极的形成进行说明。图4(A)是沿着图1的A-A’线切断的剖视图，图4(B)是沿着图1的B-B’线切断的剖视图。
首先进行光刻，在第1和第2欧姆凹槽110和112中形成欧姆电极104和108(图4(A)、(B))。对这些第1和第2欧姆电极104和108，分别连续地真空蒸镀最好为15nm、100nm的Ti和Al，并通过剥离来形成图形。然后，理想的是，例如在氮气气氛中进行600℃、2分钟的用于形成欧姆接触的热处理。
这样，形成了分别埋入第1和第2欧姆凹槽110和112的蒸镀部分、和这些凹槽的开口端周边的凸缘状头的蒸镀部分。即，各个电极由埋入部分104、108、和凸缘状头部分114、116形成。
另外，关于凹槽深度与蒸镀金属的层厚之间的关系，存在凹槽内的蒸镀金属层凹陷的情况，和凹槽内被填埋，埋入部分和头部分的表面为平坦面的情况。理想的是，为了防止蒸镀金属层发生断裂，凹槽上侧的蒸镀金属层最好为平坦面。
这样，可获得具有与第1和第2欧姆凹槽110和112的内壁面欧姆接触的侧面的第1和第2欧姆电极104和108。由于第1和第2欧姆凹槽110和112起到了模具的作用，所以这些第1和第2欧姆电极104和108的周侧面成为复制了这些凹槽110和112的轮廓形状的形状。
然后，在半导体主体100的第1主面200上形成栅电极98。此时，把该栅电极98如图1的俯视图所示那样，设置在相对的第1和第2欧姆电极104和108的中间位置。通过例如Ni和Au的连续真空蒸镀，并且通过基于抗蚀剂图形的剥离，形成该栅电极98，然后在氮气气氛中进行400℃、2分钟的热处理。
根据这样的结构，所形成的第1和第2欧姆凹槽接触，即第1和第2欧姆电极104和108的栅电极侧的第1和第2侧面，其在与第1主面200平行的方向所测得的长度，比分别没有凹凸的以往的平坦面的情况下的长度W长。例如，如果把第1欧姆电极的第1侧面的长度设为W1’，把第2欧姆电极的第2侧面的长度设为W2’，则可分别将模拟欧姆凹槽接触端部的距离增大作为第1和第2欧姆凹槽接触的相互对置的侧面的长度之差W1’-W、和W2’-W的扩大量。
因此，根据该构造，非专利文献2所示的(1)式中的W扩大为W1’和W2’，结果降低了接触电阻Rc。
另外，由于第1和第2欧姆电极104和108的第1和第2欧姆凹槽110和112的埋入部分包含于形成在其第1主面200上的欧姆电极的欧姆凹槽外的头部分114和116，所以，能够降低GaN-HEMT整体的欧姆接触电阻，并且可提高欧姆接触的可靠性。
在参照图1说明的实施方式中，是把2个相对的欧姆电极的形状设定为锯齿状和梳齿状，但不限于这种组合。例如，也可以采用都为锯齿状电极的组合，或者都为梳齿状电极的组合，这种同一形状电极的组合，其制造方法简单、容易。
(第2实施方式)
图5是用于说明本发明的半导体元件，即GaN-HEMT的欧姆接触构造的第2实施方式的俯视图。
关于形成隔离区域92，并通过划分来设定第1和第2主电极区域102和106的说明，由于与第1实施方式相同，所以省略说明。
下面，参照图6(A)和(B)对第2实施方式的第1和第2欧姆凹槽的形成进行说明。图6(A)是俯视图，图6(B)是沿着图6(A)的F-F’线切断的剖视图。
如图6(A)和(B)所示，通过蚀刻，在所设定的第1和第2主电极区域102和106中，分别形成多个用于分别形成第1和第2欧姆电极的第1和第2欧姆凹槽124和126。理想的是，这些欧姆凹槽124和126，其在与第1主面200平行的面内观察到的轮廓的整体形状形成为例如矩形或圆形。
在该第2实施方式中，作为一例，表示了欧姆凹槽124和126在第1主面200上的轮廓的平面形状为矩形的情况。并且，分别矩阵状排列设置多个第1和第2欧姆凹槽124和126。
在这种情况下，关于这些多个矩形的大小和节距，可根据设计设定为任意值。例如在栅极长度为1μm的情况下，使该矩形的大小和节距为1μm即可。
使用抗蚀剂图形掩模，通过蚀刻来形成上述的第1和第2欧姆凹槽124和126。关于蚀刻深度，蚀刻得比2维电子气层86更深。该深度最好是比2维电子气层86深的深度，理想的是最多超过2维电子气层86的深度50nm左右的深度。
关于蚀刻条件，由于与第1实施方式所示的条件相同，所以在这里省略说明。
下面，参照图7说明第1和第2欧姆电极的形成。
图7是沿着图5中的E-E’线切断的剖视图。
首先进行光刻，形成第1和第2欧姆电极120和122(图7)。对于这些第1和第2欧姆电极120和122，分别连续地真空蒸镀最好为15nm、100nm的Ti和Al，并通过剥离来形成图形。然后，理想的是，例如在氮气气氛中进行600℃、2分钟的用于形成欧姆接触的热处理。
即，第1和第2欧姆电极120和122是彼此分开、且设置在半导体主体100的厚度方向的多个柱状体。
这样，形成了分别埋入第1和第2欧姆凹槽124和126的蒸镀部分、以及这些凹槽的开口端周边的凸缘状头的蒸镀部分。即，各个电极由埋入部分120、122、和凸缘状头部分128、130形成。
另外，关于凹槽深度与蒸镀金属的层厚之间的关系，存在凹槽内的蒸镀金属层凹陷的情况、以及凹槽内被填埋，埋入部分和头部分的表面为平坦面的情况。理想的是，为了防止蒸镀金属层发生断裂，最好使凹槽上侧的蒸镀金属层为平坦面。
这样，可获得具有与第1和第2欧姆凹槽124和126的内壁面欧姆接触的侧面的第1和第2欧姆电极120和122。由于第1和第2欧姆凹槽124和126起到了模具的作用，所以这些第1和第2欧姆电极120和122的周侧面成为复制了这些凹槽124和126的轮廓形状的形状。
然后，在半导体主体100的第1主面200上形成栅电极98。此时，把该栅电极98如图5的俯视图所示那样，设置在相对的第1和第2欧姆电极120和122的中间位置。例如通过Ni和Au的连续真空蒸镀，并且通过基于抗蚀剂图形的剥离，形成该栅电极98，然后在氮气气氛中进行400℃、2分钟的热处理。
根据这样的构造，在第2实施方式中，由于可模拟地应用基于非专利文献2所示的(2)式的传送线路模型，即，通过把多个矩形的区域视为电极长度L，而使得L≈3Le的关系成立，所以，降低了接触电阻Rc。
因此，在电极长度L≈3Le时，能够将GaN-HEMT整体的欧姆接触电阻降低到以往技术的1/3左右，并且，由于能够以欧姆电极金属包含欧姆凹槽部，所以与第1实施方式一样，可提高GaN-HEMT的欧姆接触的可靠性。

Claims (2)

1.一种半导体元件的欧姆接触构造，其特征在于，在GaN-HEMT的欧姆接触构造中，具有：
半导体主体；
第1主电极区域和第2主电极区域，从该半导体主体的第1主面向该半导体主体内，彼此分开地设置；
2维电子气层，在上述半导体主体内，连通该第1主电极区域和该第2主电极区域，并且形成在这两个主电极区域之间；以及
第1欧姆电极和第2欧姆电极，分别设置成：从上述第1主面向上述半导体主体内，在上述第1主电极区域内和上述第2主电极区域内穿过，到达比上述2维电子气层更深的位置，
上述第1欧姆电极的第1侧面和与该第1侧面相对的上述第2欧姆电极的第2侧面是凹凸面，该凹凸面是由在这些第1和第2欧姆电极的厚度方向在该厚度范围延伸的凹部所形成的。
2.一种半导体元件的欧姆接触构造，其特征在于，在GaN-HEMT的欧姆接触构造中，具有：
半导体主体；
第1主电极区域和第2主电极区域，从该半导体主体的第1主面向该半导体主体内，彼此分开地设置；
2维电子气层，在上述半导体主体内，连通该第1主电极区域和该第2主电极区域，并且形成在这两个主电极区域之间；以及
第1欧姆电极和第2欧姆电极，分别设置成：从上述第1主面向上述半导体主体内，在上述第1主电极区域内和上述第2主电极区域内穿过，到达比上述2维电子气层更深的位置，
上述第1欧姆电极和上述第2欧姆电极被分别设置为彼此分开、且在上述半导体主体的厚度方向延伸的多个柱状体。
CNA2006101503681A 2005-12-12 2006-10-30 半导体元件的欧姆接触构造 Pending CN1983628A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005357589A JP2007165446A (ja) 2005-12-12 2005-12-12 半導体素子のオーミックコンタクト構造
JP2005357589 2005-12-12

Publications (1)

Publication Number Publication Date
CN1983628A true CN1983628A (zh) 2007-06-20

Family

ID=38138443

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006101503681A Pending CN1983628A (zh) 2005-12-12 2006-10-30 半导体元件的欧姆接触构造

Country Status (3)

Country Link
US (2) US7601993B2 (zh)
JP (1) JP2007165446A (zh)
CN (1) CN1983628A (zh)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102544116A (zh) * 2010-12-09 2012-07-04 三星电机株式会社 基于氮化物的半导体器件及其制造方法
CN103311284A (zh) * 2013-06-06 2013-09-18 苏州晶湛半导体有限公司 半导体器件及其制作方法
CN103972069A (zh) * 2014-05-08 2014-08-06 西安电子科技大学 AlGaN-GaN异质结欧姆接触制作方法
CN104112658A (zh) * 2014-07-24 2014-10-22 中国电子科技集团公司第五十五研究所 铝镓氮/氮化镓高电子迁移率晶体管的欧姆接触制作方法
CN104917483A (zh) * 2014-03-14 2015-09-16 株式会社东芝 半导体装置
CN104112658B (zh) * 2014-07-24 2017-01-04 中国电子科技集团公司第五十五研究所 铝镓氮/氮化镓高电子迁移率晶体管的欧姆接触制作方法
CN104201210B (zh) * 2008-12-10 2017-08-22 特兰斯夫公司 二极管以及包括该二极管的组件
CN107230618A (zh) * 2016-03-25 2017-10-03 北京大学 氮化镓晶体管器件的制备方法
CN107230717A (zh) * 2016-03-25 2017-10-03 北京大学 氮化镓晶体管的制造方法
CN108987472A (zh) * 2017-05-31 2018-12-11 财团法人工业技术研究院 欧姆接触结构及具有此欧姆接触结构的半导体元件
CN113809169A (zh) * 2021-08-25 2021-12-17 西安电子科技大学 基于栅源漏一体化沉积的氮化镓器件及其制作方法
CN114078965A (zh) * 2020-08-11 2022-02-22 联华电子股份有限公司 高电子迁移率晶体管及其制作方法
WO2024055776A1 (zh) * 2022-09-14 2024-03-21 华润微电子（重庆）有限公司 一种hemt接触孔结构及其制备方法

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5158470B2 (ja) * 2006-08-14 2013-03-06 独立行政法人産業技術総合研究所 窒化物半導体デバイスの作製方法
TW200903858A (en) * 2007-03-09 2009-01-16 Univ California Method to fabricate III-N field effect transistors using ion implantation with reduced dopant activation and damage recovery temperature
FR2914500B1 (fr) * 2007-03-30 2009-11-20 Picogiga Internat Dispositif electronique a contact ohmique ameliore
US7915643B2 (en) * 2007-09-17 2011-03-29 Transphorm Inc. Enhancement mode gallium nitride power devices
US20090072269A1 (en) * 2007-09-17 2009-03-19 Chang Soo Suh Gallium nitride diodes and integrated components
JP5379391B2 (ja) * 2008-03-28 2013-12-25 古河電気工業株式会社 窒化ガリウム系化合物半導体からなる半導体素子及びその製造方法
US8519438B2 (en) 2008-04-23 2013-08-27 Transphorm Inc. Enhancement mode III-N HEMTs
US8289065B2 (en) 2008-09-23 2012-10-16 Transphorm Inc. Inductive load power switching circuits
JP5564790B2 (ja) 2008-12-26 2014-08-06 サンケン電気株式会社 半導体装置及びその製造方法
US8742459B2 (en) 2009-05-14 2014-06-03 Transphorm Inc. High voltage III-nitride semiconductor devices
US8390000B2 (en) 2009-08-28 2013-03-05 Transphorm Inc. Semiconductor devices with field plates
US7999287B2 (en) * 2009-10-26 2011-08-16 Infineon Technologies Austria Ag Lateral HEMT and method for the production of a lateral HEMT
US8389977B2 (en) 2009-12-10 2013-03-05 Transphorm Inc. Reverse side engineered III-nitride devices
JP5590874B2 (ja) 2009-12-18 2014-09-17 パナソニック株式会社 窒化物半導体素子
JP2011210751A (ja) * 2010-03-26 2011-10-20 Nec Corp Ｉｉｉ族窒化物半導体素子、ｉｉｉ族窒化物半導体素子の製造方法、および電子装置
US9263538B2 (en) * 2010-11-15 2016-02-16 Sensor Electronic Technology, Inc. Ohmic contact to semiconductor
US8742460B2 (en) 2010-12-15 2014-06-03 Transphorm Inc. Transistors with isolation regions
US8643062B2 (en) 2011-02-02 2014-02-04 Transphorm Inc. III-N device structures and methods
US8946780B2 (en) * 2011-03-01 2015-02-03 National Semiconductor Corporation Ohmic contact schemes for group III-V devices having a two-dimensional electron gas layer
US8716141B2 (en) 2011-03-04 2014-05-06 Transphorm Inc. Electrode configurations for semiconductor devices
US8772842B2 (en) 2011-03-04 2014-07-08 Transphorm, Inc. Semiconductor diodes with low reverse bias currents
KR20120120827A (ko) * 2011-04-25 2012-11-02 삼성전기주식회사 질화물 반도체 소자 및 그 제조방법
US8901604B2 (en) 2011-09-06 2014-12-02 Transphorm Inc. Semiconductor devices with guard rings
US9257547B2 (en) 2011-09-13 2016-02-09 Transphorm Inc. III-N device structures having a non-insulating substrate
US8598937B2 (en) 2011-10-07 2013-12-03 Transphorm Inc. High power semiconductor electronic components with increased reliability
US9165766B2 (en) 2012-02-03 2015-10-20 Transphorm Inc. Buffer layer structures suited for III-nitride devices with foreign substrates
JP2013197315A (ja) 2012-03-19 2013-09-30 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP5654512B2 (ja) * 2012-03-26 2015-01-14 株式会社東芝 窒化物半導体装置
WO2013155108A1 (en) 2012-04-09 2013-10-17 Transphorm Inc. N-polar iii-nitride transistors
US9660043B2 (en) 2012-06-04 2017-05-23 Sensor Electronic Technology, Inc. Ohmic contact to semiconductor layer
WO2013184654A1 (en) 2012-06-04 2013-12-12 Sensor Electronic Technology, Inc. Ohmic contact to semiconductor layer
US9184275B2 (en) 2012-06-27 2015-11-10 Transphorm Inc. Semiconductor devices with integrated hole collectors
JP2014029990A (ja) * 2012-06-29 2014-02-13 Sharp Corp 窒化物半導体装置の電極構造およびその製造方法並びに窒化物半導体電界効果トランジスタ
US9793439B2 (en) 2012-07-12 2017-10-17 Sensor Electronic Technology, Inc. Metallic contact for optoelectronic semiconductor device
WO2014011964A1 (en) 2012-07-12 2014-01-16 Sensor Electronic Technology, Inc. Metallic contact for optoelectronic semiconductor device
US8981381B2 (en) * 2012-11-16 2015-03-17 Vishay General Semiconductor Llc GaN-based Schottky diode having dual metal, partially recessed electrode
US8981528B2 (en) * 2012-11-16 2015-03-17 Vishay General Semiconductor Llc GaN-based Schottky diode having partially recessed anode
US9018698B2 (en) 2012-11-16 2015-04-28 Vishay General Semiconductor Llc Trench-based device with improved trench protection
US9425276B2 (en) * 2013-01-21 2016-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. High electron mobility transistors
WO2014127150A1 (en) 2013-02-15 2014-08-21 Transphorm Inc. Electrodes for semiconductor devices and methods of forming the same
KR102055839B1 (ko) * 2013-03-08 2019-12-13 삼성전자주식회사 질화계 반도체 소자
US9087718B2 (en) 2013-03-13 2015-07-21 Transphorm Inc. Enhancement-mode III-nitride devices
US9269789B2 (en) 2013-03-15 2016-02-23 Semiconductor Components Industries, Llc Method of forming a high electron mobility semiconductor device and structure therefor
US9245993B2 (en) 2013-03-15 2016-01-26 Transphorm Inc. Carbon doping semiconductor devices
US9842923B2 (en) * 2013-03-15 2017-12-12 Semiconductor Components Industries, Llc Ohmic contact structure for semiconductor device and method
DE102013211360A1 (de) * 2013-06-18 2014-12-18 Robert Bosch Gmbh Halbleiter-Leistungsschalter und Verfahren zur Herstellung eines Halbleiter-Leistungsschalters
US9443938B2 (en) 2013-07-19 2016-09-13 Transphorm Inc. III-nitride transistor including a p-type depleting layer
TWI555209B (zh) * 2013-07-29 2016-10-21 高效電源轉換公司 具有降低的輸出電容之氮化鎵裝置及其製法
CN103928311A (zh) * 2014-05-08 2014-07-16 西安电子科技大学 Hemt器件的欧姆接触电极制作方法
US9318593B2 (en) 2014-07-21 2016-04-19 Transphorm Inc. Forming enhancement mode III-nitride devices
JP2016058546A (ja) 2014-09-09 2016-04-21 株式会社東芝 半導体装置
US9536966B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Gate structures for III-N devices
US9536967B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Recessed ohmic contacts in a III-N device
JP2018101648A (ja) * 2015-04-21 2018-06-28 シャープ株式会社 窒化物半導体装置
US9972710B2 (en) 2015-12-17 2018-05-15 Nichia Corporation Field effect transistor
US11322599B2 (en) 2016-01-15 2022-05-03 Transphorm Technology, Inc. Enhancement mode III-nitride devices having an Al1-xSixO gate insulator
WO2017210323A1 (en) 2016-05-31 2017-12-07 Transphorm Inc. Iii-nitride devices including a graded depleting layer
US10741682B2 (en) * 2016-11-17 2020-08-11 Semiconductor Components Industries, Llc High-electron-mobility transistor (HEMT) semiconductor devices with reduced dynamic resistance
JP6986376B2 (ja) * 2017-06-27 2021-12-22 ＮＤＫ ＳＡＷ ｄｅｖｉｃｅｓ株式会社 弾性表面波素子およびその製造方法
CN108197359B (zh) * 2017-12-22 2021-06-22 大连理工大学 一种欧姆接触电极有效宽度的计算和判定方法
JP2019192698A (ja) * 2018-04-19 2019-10-31 富士通株式会社 半導体装置、半導体装置の製造方法及び増幅器
WO2020004198A1 (ja) * 2018-06-28 2020-01-02 ソニーセミコンダクタソリューションズ株式会社 半導体装置及び高周波モジュール
US11521964B2 (en) * 2018-06-29 2022-12-06 Intel Corporation Schottky diode structures and integration with III-V transistors
US12034053B2 (en) * 2019-05-30 2024-07-09 National Research Council Of Canada Ohmic contacts with direct access pathways to two-dimensional electron sheets
JP7247129B2 (ja) * 2020-02-14 2023-03-28 株式会社東芝 半導体装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02202029A (ja) * 1989-01-31 1990-08-10 Sony Corp 化合物半導体装置
JPH05218099A (ja) * 1992-02-07 1993-08-27 Mitsubishi Electric Corp ヘテロ接合電界効果トランジスタ
US5436468A (en) * 1992-03-17 1995-07-25 Fujitsu Limited Ordered mixed crystal semiconductor superlattice device
CA2091926A1 (en) * 1992-03-23 1993-09-24 Shigeru Nakajima Semiconductor device
US5561305A (en) * 1994-02-16 1996-10-01 The United States Of America As Represented By The Secretary Of The Army Method and apparatus for performing internal device structure analysis of a dual channel transistor by multiple-frequency Schubnikov-de Haas analysis
US5818078A (en) * 1994-08-29 1998-10-06 Fujitsu Limited Semiconductor device having a regrowth crystal region
JPH0964341A (ja) * 1995-08-28 1997-03-07 Denso Corp 高電子移動度トランジスタ
US6462361B1 (en) * 1995-12-27 2002-10-08 Showa Denko K.K. GaInP epitaxial stacking structure and fabrication method thereof, and a FET transistor using this structure
JP3177951B2 (ja) * 1997-09-29 2001-06-18 日本電気株式会社 電界効果トランジスタおよびその製造方法
JP2001284367A (ja) * 2000-03-29 2001-10-12 Nec Kansai Ltd 高周波用電界効果トランジスタ
TWI257179B (en) * 2000-07-17 2006-06-21 Fujitsu Quantum Devices Ltd High-speed compound semiconductor device operable at large output power with minimum leakage current
JP3866149B2 (ja) * 2002-05-08 2007-01-10 富士通株式会社 半導体装置の製造方法
JP2004260364A (ja) * 2003-02-25 2004-09-16 Renesas Technology Corp 半導体装置及び高出力電力増幅装置並びにパソコンカード
JP2005159157A (ja) * 2003-11-27 2005-06-16 Renesas Technology Corp 半導体装置
JP4748501B2 (ja) * 2004-02-02 2011-08-17 古河電気工業株式会社 高電子移動度トランジスタ
JP5076278B2 (ja) * 2005-03-14 2012-11-21 日亜化学工業株式会社 電界効果トランジスタ

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104201210B (zh) * 2008-12-10 2017-08-22 特兰斯夫公司 二极管以及包括该二极管的组件
CN102544116A (zh) * 2010-12-09 2012-07-04 三星电机株式会社 基于氮化物的半导体器件及其制造方法
CN103311284B (zh) * 2013-06-06 2015-11-25 苏州晶湛半导体有限公司 半导体器件及其制作方法
CN103311284A (zh) * 2013-06-06 2013-09-18 苏州晶湛半导体有限公司 半导体器件及其制作方法
US9640624B2 (en) 2013-06-06 2017-05-02 Enkris Semiconductor, Inc. Semiconductor device and manufacturing method therefor
CN104917483A (zh) * 2014-03-14 2015-09-16 株式会社东芝 半导体装置
CN103972069A (zh) * 2014-05-08 2014-08-06 西安电子科技大学 AlGaN-GaN异质结欧姆接触制作方法
CN104112658B (zh) * 2014-07-24 2017-01-04 中国电子科技集团公司第五十五研究所 铝镓氮/氮化镓高电子迁移率晶体管的欧姆接触制作方法
CN104112658A (zh) * 2014-07-24 2014-10-22 中国电子科技集团公司第五十五研究所 铝镓氮/氮化镓高电子迁移率晶体管的欧姆接触制作方法
CN107230618A (zh) * 2016-03-25 2017-10-03 北京大学 氮化镓晶体管器件的制备方法
CN107230717A (zh) * 2016-03-25 2017-10-03 北京大学 氮化镓晶体管的制造方法
CN108987472A (zh) * 2017-05-31 2018-12-11 财团法人工业技术研究院 欧姆接触结构及具有此欧姆接触结构的半导体元件
CN108987472B (zh) * 2017-05-31 2021-12-07 财团法人工业技术研究院 欧姆接触结构及具有此欧姆接触结构的半导体元件
CN114078965A (zh) * 2020-08-11 2022-02-22 联华电子股份有限公司 高电子迁移率晶体管及其制作方法
CN114078965B (zh) * 2020-08-11 2023-08-08 联华电子股份有限公司 高电子迁移率晶体管及其制作方法
CN113809169A (zh) * 2021-08-25 2021-12-17 西安电子科技大学 基于栅源漏一体化沉积的氮化镓器件及其制作方法
WO2024055776A1 (zh) * 2022-09-14 2024-03-21 华润微电子（重庆）有限公司 一种hemt接触孔结构及其制备方法

Also Published As

Publication number Publication date
US7601993B2 (en) 2009-10-13
JP2007165446A (ja) 2007-06-28
US20090315122A1 (en) 2009-12-24
US20070132037A1 (en) 2007-06-14

Similar Documents

Publication Publication Date Title
CN1983628A (zh) 半导体元件的欧姆接触构造
US8536624B2 (en) Active area shaping for III-nitride devices
KR101813177B1 (ko) 고전자이동도 트랜지스터 및 그 제조방법
JP5625336B2 (ja) 半導体装置
US9508809B2 (en) III-N device with extended source and drain
US10170611B1 (en) T-gate field effect transistor with non-linear channel layer and/or gate foot face
US11302788B2 (en) Semiconductor device and method of manufacturing the same
CN103098189A (zh) 半导体装置
US20170104064A1 (en) Nitride semiconductor device with asymmetric electrode tips
JP2008130949A (ja) 半導体装置及びその製造方法
KR20130128281A (ko) 고전자이동도 트랜지스터 및 그 제조방법
US9343543B2 (en) Gate contact for a semiconductor device and methods of fabrication thereof
JP2007227409A (ja) 窒化ガリウム系トランジスタとその製造方法
US20190386126A1 (en) Semiconductor device and method for manufacturing the same
JP5866782B2 (ja) 化合物半導体装置及びその製造方法
US10446661B2 (en) Semiconductor device comprising slanted slope electrode contact windows
JP5744346B2 (ja) 窒化物半導体を用いたトランジスタおよびその製造方法
TW202332051A (zh) 高電子遷移率電晶體及其製作方法
JP4761718B2 (ja) 半導体装置およびその製造方法
JP5163095B2 (ja) 半導体装置及びその製造方法
JP2011119607A (ja) 窒化物系化合物半導体装置、及びその製造方法
US20120161146A1 (en) Semiconductor device and manufacturing method thereof
JP2006237534A (ja) 半導体装置および半導体装置の製造方法
JP5386810B2 (ja) Ｍｉｓ型ｆｅｔ及びその製造方法
CN112885899A (zh) 一种自对准低欧姆接触电阻GaN HEMT器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication