CN107230618A - 氮化镓晶体管器件的制备方法 - Google Patents

氮化镓晶体管器件的制备方法 Download PDF

Info

Publication number
CN107230618A
CN107230618A CN201610176587.0A CN201610176587A CN107230618A CN 107230618 A CN107230618 A CN 107230618A CN 201610176587 A CN201610176587 A CN 201610176587A CN 107230618 A CN107230618 A CN 107230618A
Authority
CN
China
Prior art keywords
gate
gallium nitride
layer
drain
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610176587.0A
Other languages
English (en)
Inventor
刘美华
孙辉
林信南
陈建国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Peking University Founder Group Co Ltd
Shenzhen Founder Microelectronics Co Ltd
Original Assignee
Peking University
Peking University Founder Group Co Ltd
Shenzhen Founder Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University, Peking University Founder Group Co Ltd, Shenzhen Founder Microelectronics Co Ltd filed Critical Peking University
Priority to CN201610176587.0A priority Critical patent/CN107230618A/zh
Publication of CN107230618A publication Critical patent/CN107230618A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • H10D30/015Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/40FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明提供一种氮化镓晶体管器件的制备方法,包括:制备所述氮化镓晶体管器件的源极、漏极和栅极;对栅极进行热退火处理,以在栅极产生表面施主态。通过对栅极进行热退火处理,由于高温作用使得电子填充陷阱,使得栅极处于表面施主态,从而使得器件表面陷阱减少即减少了器件界面态陷阱,其捕获的电子将大大减少,可以显著改善器件的漏电和耐压现象。

Description

氮化镓晶体管器件的制备方法
技术领域
本发明涉及半导体工艺领域,尤其涉及一种氮化镓晶体管器件的制备方法。
背景技术
氮化镓(GaN)是第三代宽禁带半导体材料,由于其具有大禁带宽度、高电子饱和速率、高击穿电场、较高热导率、耐腐蚀以及抗辐射性能等优点,被认为是制作短波光电子器件和高压高频率大功率器件的最佳材料。
由于基于GaN的AlGaN/GaN结构具有更高的电子迁移率,AlGaN/GaN高电子迁移率晶体管(High-Electron-Mobility Transistors,简称HEMTs)已经成为研究热点。这是因为AlGaN/GaN异质结处会形成高浓度、高迁移率的二维电子气(2DEG),同时异质结对2DEG具有良好的调节作用。
通过研究发现:在HEMTs器件正偏时,从沟道注入HEMTs表面陷阱的电子会耗尽沟道里的二维电子气电荷;在HEMTs器件反偏时,会造成器件提前击穿,因为这些被HEMTs表面陷阱捕获的电子会增大表面漏电,导致HEMTs器件容易出现漏电、耐压差的问题。
发明内容
本发明提供一种氮化镓晶体管器件的制备方法,用以解决现有氮化镓晶体管器件容易出现漏电、耐压差的问题。
本发明的提供一种氮化镓晶体管器件的制备方法,包括:
制备所述氮化镓晶体管器件的源极、漏极和栅极;
对所述栅极进行热退火处理,以在栅极产生表面施主态。
其中,所述对所述栅极进行热退火处理,包括:
采用300℃/2min的热退火工艺对所述栅极进行热退火处理。
具体的,所述制备所述氮化镓晶体管器件的源极、漏极,包括:
在氮化镓外延基底的表面沉积氧化层;
刻蚀所述氧化层,分别形成源极接触孔和漏极接触孔;
在所述源极接触孔内、所述漏极接触孔内,以及器件表面上沉积第一金属层;
对所述第一金属层进行光刻和刻蚀,形成源极和漏极。
具体的,所述氧化层为SiO2层。
具体的,所述方法还包括:
在硅衬底层表面上依次生长氮化镓层和氮化镓铝层,形成所述氮化镓外延基底。
具体的,所述制备所述氮化镓晶体管器件的栅极,包括:
刻蚀所述氧化层,以及部分所述氮化镓铝层,形成栅极接触孔;
在所述栅极接触孔内,以及器件表面上,沉积第二金属层;
对所述第二金属层进行光刻和刻蚀,形成栅极。
其中,所述氮化镓铝层被刻蚀的深度超过所述氮化镓铝层厚度的一半。
本发明提供的氮化镓晶体管器件的制备方法,在分别形成了器件的源极、漏极和栅极后,通过对栅极进行热退火处理,由于高温作用使得电子填充陷阱,使得栅极处于表面施主态,从而使得器件表面陷阱减少即减少了器件界面态陷阱,其捕获的电子将大大减少,可以显著改善器件的漏电和耐压现象。
附图说明
图1为本发明实施例一提供的氮化镓晶体管器件的制备方法的流程示意图;
图2为本发明实施例二提供的氮化镓晶体管器件的制备方法的流程示意图;
图3为执行实施例一的步骤201后的器件剖面结构示意图;
图4为执行实施例一的步骤202后的器件剖面结构示意图;
图5为执行实施例一的步骤203后的器件剖面结构示意图;
图6为执行实施例一的步骤204后的器件剖面结构示意图;
图7为执行实施例一的步骤205后的器件剖面结构示意图;
图8为执行实施例一的步骤206后的器件剖面结构示意图;
图9为执行实施例一的步骤208后的器件剖面结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
图1为本发明实施例一提供的氮化镓晶体管器件的制备方法的流程示意图,如图1所示,方法包括:
步骤101、制备氮化镓晶体管器件的源极、漏极和栅极。
步骤102、对栅极进行热退火处理,以在栅极产生表面施主态。
本实施例中,对于制备氮化镓晶体管器件的源极、漏极和栅极,可以采用目前的成熟制备工艺,依次制备其源极、漏极和栅极,在完成栅极制备后,随即对栅极进行热退火处理,以使栅极表面处于施主态。
具体来说,可以采用300℃/2min的热退火工艺对栅极进行热退火处理。
通过该热退火处理,由于高温作用使得电子填充陷阱,使得栅极表面处于施主界面态,从而使得器件表面陷阱减少即减少了器件界面态陷阱,其捕获的电子将大大减少,可以显著改善器件的漏电和耐压现象。
下面结合图2所示实施例对氮化镓晶体管器件的制备方法进行详细的描述。
图2为本发明实施例二提供的氮化镓晶体管器件的制备方法的流程示意图,如图2所示,该方法包括如下步骤:
步骤201、在硅衬底层表面上依次生长氮化镓层和氮化镓铝层,形成氮化镓外延基底。
图3为执行实施例一的步骤201后的器件剖面结构示意图,如图3所示,在Si衬底层11的表面上,依次生长GaN层12以及AlGaN层13。其中,GaN层12起到缓冲层作用,AlGaN层13起到势垒层的作用。
步骤202、在氮化镓外延基底的表面沉积氧化层。
如图4所示,图4为执行实施例一的步骤202后的器件剖面结构示意图,该氧化层可以为SiO2层,以14表示。
步骤203、刻蚀氧化层,分别形成源极接触孔和漏极接触孔。
本实施例中,可以采用干法刻蚀的方法,对氧化层14进行刻蚀,形成如图5所示的源极接触孔15和漏极接触孔16。其中,源极接触孔15和漏极接触孔16相对设置。
步骤204、在源极接触孔内、漏极接触孔内,以及器件表面上沉积第一金属层。
图6为执行实施例一的步骤204后的器件剖面结构示意图,如图6所示,第一金属层用标号17表示。
可以采用电子束蒸发金属,在整个器件的表面沉积第一金属层18,具体来说,是在源极接触孔15和漏极接触孔16内、以及氧化层14的表面上,沉积了第一金属层17。
步骤205、对第一金属层进行光刻和刻蚀,形成源极和漏极。
图7为执行实施例一的步骤205后的器件剖面结构示意图,如图7所示,源极以18表示、漏极以19表示。
对第一金属层17进行光刻和刻蚀,其中光刻的程序包括了涂胶、曝光和显影。
通过对第一金属层17进行光刻和刻蚀,不但分别形成了与源极接触孔15和漏极接触孔16对应的源极18和漏极19,还在源极18和漏极19之间形成了用于形成栅极的栅极窗口21。透过栅极窗口21,可以看到氧化层14的部分表面。
步骤206、刻蚀氧化层,以及部分氮化镓铝层,形成栅极接触孔。
图8为执行实施例一的步骤206后的器件剖面结构示意图,如图8所示,具体是刻蚀栅极窗口21对应的氧化层14,并刻蚀掉部分AlGaN层13,形成栅极接触孔22。
其中,AlGaN层13被刻蚀的深度超过AlGaN层13厚度的一半。
步骤207、在栅极接触孔内,以及器件表面上,沉积第二金属层。
可以通过电子束蒸发金属,在栅极接触孔22内,以及器件表面上沉积第二金属层。
步骤208、对第二金属层进行光刻和刻蚀,形成栅极。
图9为执行实施例一的步骤208后的器件剖面结构示意图,如图9所示,栅极以23表示。
对第二金属层进行光刻和刻蚀,其中光刻的程序包括了涂胶、曝光和显影。
步骤209、对栅极进行热退火处理,以在栅极产生表面施主态。
通过该热退火处理,在栅极产生高密度的表面施主态,由于高温作用使得电子填充陷阱,使得栅极表面处于施主态即施主型界面态,从而使得器件表面陷阱减少即减少了器件界面态陷阱,其捕获的电子将大大减少,可以显著改善器件的漏电和耐压现象。
最后应说明的是:以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (7)

1.一种氮化镓晶体管器件的制备方法,其特征在于,包括:
制备所述氮化镓晶体管器件的源极、漏极和栅极;
对所述栅极进行热退火处理,以在栅极产生表面施主态。
2.根据权利要求1所述的方法,其特征在于,所述对所述栅极进行热退火处理,包括:
采用300℃/2min的热退火工艺对所述栅极进行热退火处理。
3.根据权利要求1所述的方法,其特征在于,所述制备所述氮化镓晶体管器件的源极、漏极,包括:
在氮化镓外延基底的表面沉积氧化层;
刻蚀所述氧化层,分别形成源极接触孔和漏极接触孔;
在所述源极接触孔内、所述漏极接触孔内,以及器件表面上沉积第一金属层;
对所述第一金属层进行光刻和刻蚀,形成源极和漏极。
4.根据权利要求3所述的方法,其特征在于,所述方法还包括:
在硅衬底层表面上依次生长氮化镓层和氮化镓铝层,形成所述氮化镓外延基底。
5.根据权利要求4所述的方法,其特征在于,所述制备所述氮化镓晶体管器件的栅极,包括:
刻蚀所述氧化层,以及部分所述氮化镓铝层,形成栅极接触孔;
在所述栅极接触孔内,以及器件表面上,沉积第二金属层;
对所述第二金属层进行光刻和刻蚀,形成栅极。
6.根据权利要5所述的方法,其特征在于,所述氮化镓铝层被刻蚀的深度超过所述氮化镓铝层厚度的一半。
7.根据权利要2至6中任一项所述的方法,其特征在于,所述氧化层为SiO2层。
CN201610176587.0A 2016-03-25 2016-03-25 氮化镓晶体管器件的制备方法 Pending CN107230618A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610176587.0A CN107230618A (zh) 2016-03-25 2016-03-25 氮化镓晶体管器件的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610176587.0A CN107230618A (zh) 2016-03-25 2016-03-25 氮化镓晶体管器件的制备方法

Publications (1)

Publication Number Publication Date
CN107230618A true CN107230618A (zh) 2017-10-03

Family

ID=59931821

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610176587.0A Pending CN107230618A (zh) 2016-03-25 2016-03-25 氮化镓晶体管器件的制备方法

Country Status (1)

Country Link
CN (1) CN107230618A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1983628A (zh) * 2005-12-12 2007-06-20 冲电气工业株式会社 半导体元件的欧姆接触构造
CN101405850A (zh) * 2006-03-17 2009-04-08 住友化学株式会社 半导体场效应晶体管及其制造方法
CN101405868A (zh) * 2005-11-29 2009-04-08 香港科技大学 增强型和耗尽型AlGaN/GaN HFET的单片集成
CN101471260A (zh) * 2007-12-26 2009-07-01 中国科学院微电子研究所 适用于增强型InGaP/AlGaAs/InGaAs PHEMT器件的栅退火方法
CN104538302A (zh) * 2014-12-09 2015-04-22 电子科技大学 一种增强型hemt器件的制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101405868A (zh) * 2005-11-29 2009-04-08 香港科技大学 增强型和耗尽型AlGaN/GaN HFET的单片集成
CN1983628A (zh) * 2005-12-12 2007-06-20 冲电气工业株式会社 半导体元件的欧姆接触构造
CN101405850A (zh) * 2006-03-17 2009-04-08 住友化学株式会社 半导体场效应晶体管及其制造方法
CN101471260A (zh) * 2007-12-26 2009-07-01 中国科学院微电子研究所 适用于增强型InGaP/AlGaAs/InGaAs PHEMT器件的栅退火方法
CN104538302A (zh) * 2014-12-09 2015-04-22 电子科技大学 一种增强型hemt器件的制备方法

Similar Documents

Publication Publication Date Title
CN107946358B (zh) 一种与Si-CMOS工艺兼容的AlGaN/GaN异质结HEMT器件及其制作方法
CN102386223B (zh) GaN高阈值电压增强型MOSHFET器件及制备方法
CN101916773A (zh) 一种双沟道mos-hemt器件及制作方法
CN101752389A (zh) 一种Al2O3/AlN/GaN/AlN MOS-HEMT器件及制作方法
CN107393890B (zh) 一种石墨烯掩埋散热层和纵向沟道GaN MISFET元胞结构及制备方法
CN107240604A (zh) 氟注入增强型AlGaN/GaN高电子迁移率晶体管及其制作方法
WO2016141762A1 (zh) Iii族氮化物增强型hemt及其制备方法
CN105304689A (zh) 基于氟化石墨烯钝化的AlGaN/GaN HEMT器件及制作方法
CN104701359B (zh) 垂直结构AlGaN/GaN HEMT器件及其制作方法
CN106549038A (zh) 一种垂直结构的氮化镓异质结hemt
CN104638010A (zh) 一种横向导通的GaN常关型MISFET器件及其制作方法
CN104659089B (zh) 基于侧向外延技术的垂直结构AlGaN/GaN HEMT器件及其制作方法
CN106257686A (zh) 半导体器件及其制造方法
CN114725022A (zh) 一种基于GaOx-GaN的CMOS反相器的制备方法
CN107230625A (zh) 氮化镓晶体管及其制造方法
CN106601806A (zh) 一种半导体器件及其制作方法
CN105609551B (zh) 立体多槽栅增强型hemt器件及其制备方法
CN219832664U (zh) 一种基于氧处理的高性能p-GaN栅增强型晶体管
CN106449737A (zh) 低接触电阻型GaN基器件及其制作方法
CN107104047A (zh) 氮化镓肖特基二极管的制造方法
CN106601792A (zh) 一种氮化镓高电子迁移率晶体管及其制备方法
CN106409901B (zh) 一种半导体器件及其制备方法
CN109065453A (zh) 氟扩散实现增强型AlGaN/GaN高电子迁移率晶体管及其方法
CN115458596A (zh) 基于Fin-JFET栅结构HEMT及其制作方法
CN110620042B (zh) 利用InN保护层降低HEMT器件界面态的再生长方法及HEMT器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20171003

RJ01 Rejection of invention patent application after publication