JPH02296374A - ダイオード - Google Patents
ダイオードInfo
- Publication number
- JPH02296374A JPH02296374A JP11601889A JP11601889A JPH02296374A JP H02296374 A JPH02296374 A JP H02296374A JP 11601889 A JP11601889 A JP 11601889A JP 11601889 A JP11601889 A JP 11601889A JP H02296374 A JPH02296374 A JP H02296374A
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- conductivity type
- high concentration
- diffusion region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000009792 diffusion process Methods 0.000 claims abstract description 47
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 239000002184 metal Substances 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 abstract description 11
- 239000000969 carrier Substances 0.000 abstract description 5
- 238000000034 method Methods 0.000 abstract 2
- 230000002093 peripheral effect Effects 0.000 abstract 1
- 238000002955 isolation Methods 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000008961 swelling Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004941 influx Effects 0.000 description 1
Landscapes
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明はバイポーラ集積回路のダイオードに関する。
（従来の技術）
従来例におけるダイオードを第２図を用いて説明する。
まず、素子形成予定領域のＰ形半導体基板（２０１）上
に低濃度Ｎ形エピタキシャル領域（２０３）が設けられ
ている。Ｐ形半導体基板（２０１）の主表面の一部には
高濃度Ｎ形拡散領域（２０２）が埋め込まれている。低
濃度Ｎ形エピタキシャル領域（２０３）の主表面の一部
にはＰ形アノード領域（２０４）が設けられており、こ
の周囲にはＰ形アノード領域（２０４）を取り囲むよう
に高濃度Ｎ形カソード領域（２０５）が高濃度Ｎ形拡散
領域（２０２）と接しながら設けられている。高濃度Ｎ
形カソード領域（１０５）はＡ４配線（１０７ａ）、Ｐ
形アノード領域（１０４）はＡ℃配線（１０７ｂ）にそ
れぞれ接続されている。尚、高濃度Ｎ形カソード領域（
２０５）の周囲には他の素子領域と分離させるため高濃
度Ｐ形拡散領域から成る素子分離領域（２０８）が設け
られている。
に低濃度Ｎ形エピタキシャル領域（２０３）が設けられ
ている。Ｐ形半導体基板（２０１）の主表面の一部には
高濃度Ｎ形拡散領域（２０２）が埋め込まれている。低
濃度Ｎ形エピタキシャル領域（２０３）の主表面の一部
にはＰ形アノード領域（２０４）が設けられており、こ
の周囲にはＰ形アノード領域（２０４）を取り囲むよう
に高濃度Ｎ形カソード領域（２０５）が高濃度Ｎ形拡散
領域（２０２）と接しながら設けられている。高濃度Ｎ
形カソード領域（１０５）はＡ４配線（１０７ａ）、Ｐ
形アノード領域（１０４）はＡ℃配線（１０７ｂ）にそ
れぞれ接続されている。尚、高濃度Ｎ形カソード領域（
２０５）の周囲には他の素子領域と分離させるため高濃
度Ｐ形拡散領域から成る素子分離領域（２０８）が設け
られている。
上記構成によればダイオードを動作させると、まずＰ形
アノード領域（２０４）からキャリアとしてホールが多
数放出され、同時に高濃度Ｎ形カソード領域（２０５）
、及び高濃度Ｎ形拡散領域（２０２）から電子がＰ形
アノード領域（２０４）に注入される。
アノード領域（２０４）からキャリアとしてホールが多
数放出され、同時に高濃度Ｎ形カソード領域（２０５）
、及び高濃度Ｎ形拡散領域（２０２）から電子がＰ形
アノード領域（２０４）に注入される。
Ｐ形アノード領域（２０４）から低濃度Ｎ形エピタキシ
ャル領域（２０３）に放出されたホールは拡散しながら
減少し高濃度Ｎ形カソード領域（２０５） 、及び高濃
度Ｎ形拡散領域（２０２）へ達するがここで多くのホー
ルは消滅する。
ャル領域（２０３）に放出されたホールは拡散しながら
減少し高濃度Ｎ形カソード領域（２０５） 、及び高濃
度Ｎ形拡散領域（２０２）へ達するがここで多くのホー
ルは消滅する。
しかしながらホールの何割かは消滅されずに高濃度Ｎ形
カソード領域（２０５）で取り囲まれた領域外の低濃度
Ｎ形エピタキシャル領域（２０３）に放出されＰ形半導
体基板（２０１）に流れ込む。Ｐ形半導体基板（２０１
）は通常、低い電位に保たれているため、ホールの流入
によりこの電位が上がると他の領域の素子との電位の関
係が変化してしまい、この素子の動作に影響するという
問題が起こる。
カソード領域（２０５）で取り囲まれた領域外の低濃度
Ｎ形エピタキシャル領域（２０３）に放出されＰ形半導
体基板（２０１）に流れ込む。Ｐ形半導体基板（２０１
）は通常、低い電位に保たれているため、ホールの流入
によりこの電位が上がると他の領域の素子との電位の関
係が変化してしまい、この素子の動作に影響するという
問題が起こる。
（発明が解決しようとする課題）
以上詳述したように従来においては高濃度Ｎ形カソード
拡散領域、および高濃度Ｎ形拡散領域に捕獲されるべき
ホールの一部が基板に流れ込むという問題があった。
拡散領域、および高濃度Ｎ形拡散領域に捕獲されるべき
ホールの一部が基板に流れ込むという問題があった。
本発明においてはこのホールを基板に流れ込む前に捕獲
することを目的とする。
することを目的とする。
［発明の構成］
（課題を解決するための手段）
本発明においては上記目的を達成するために第１導電型
の基板と、前記第１導電型の基板上に形成された低濃度
第２導電型エピタキシャル領域と、素子形成予定領域に
おける前記低濃度第２導電型エピタキシャル領域下部の
前記第１導電型の基板主表面の一部に埋め込まれた高濃
度第２導電型拡散領域と、前記高濃度第２導電型拡散領
域上における前記低濃度第２導電型エピタキシャル領域
の主表面に形成された第１導電型アノード拡散領域と、
前記第１導電型アノード拡散領域の周囲を囲んで形成さ
れ前記高濃度第２導電型拡散領域に接続された高濃度第
２導電型カソード拡散領域と、前記高濃度第２導電型カ
ソード拡散領域の周囲を囲んで形成された第１導電型拡
散領域と、前記高濃度第２導電型カソード拡散領域と前
記第１導電型拡散領域とを接続する金属配線とを具備し
たことを特徴とするダイオード。
の基板と、前記第１導電型の基板上に形成された低濃度
第２導電型エピタキシャル領域と、素子形成予定領域に
おける前記低濃度第２導電型エピタキシャル領域下部の
前記第１導電型の基板主表面の一部に埋め込まれた高濃
度第２導電型拡散領域と、前記高濃度第２導電型拡散領
域上における前記低濃度第２導電型エピタキシャル領域
の主表面に形成された第１導電型アノード拡散領域と、
前記第１導電型アノード拡散領域の周囲を囲んで形成さ
れ前記高濃度第２導電型拡散領域に接続された高濃度第
２導電型カソード拡散領域と、前記高濃度第２導電型カ
ソード拡散領域の周囲を囲んで形成された第１導電型拡
散領域と、前記高濃度第２導電型カソード拡散領域と前
記第１導電型拡散領域とを接続する金属配線とを具備し
たことを特徴とするダイオード。
（作 用）
上記構成によれば高濃度第１導電形カソード拡散領域の
周囲を取り囲むように第２導電形拡散領域を設けたこと
により高濃度第１導電型カソード拡散領域から流れ出た
一部のホールを捕獲し、基板にホールが流れ込むことを
防ぐことができる。
周囲を取り囲むように第２導電形拡散領域を設けたこと
により高濃度第１導電型カソード拡散領域から流れ出た
一部のホールを捕獲し、基板にホールが流れ込むことを
防ぐことができる。
（実施例）
以下、本実施例におけるダイオードを第１図を用いて説
明する。まず素子形成予定領域のＰ形半導体基板（１’
ＯＬ）上に低濃度Ｎ形エピタキシャル領域（１０３）が
設けられている。Ｐ形半導体基板（Ｌｏｔ）の主表面の
一部には高濃度Ｎ形拡散領域（１０２）が埋め込まれて
いる。低濃度Ｎ形エピタキシャル領域（１０３）の主表
面の一部にはＰ形アノード領域（１０４）が設けられて
おり、この周囲にはＰ形アノード領域（１０４）を取り
囲むように高濃度Ｎ形カソード領域（１０５）が高濃度
Ｎ形拡散領域（１０２）と接しながら設けられている。
明する。まず素子形成予定領域のＰ形半導体基板（１’
ＯＬ）上に低濃度Ｎ形エピタキシャル領域（１０３）が
設けられている。Ｐ形半導体基板（Ｌｏｔ）の主表面の
一部には高濃度Ｎ形拡散領域（１０２）が埋め込まれて
いる。低濃度Ｎ形エピタキシャル領域（１０３）の主表
面の一部にはＰ形アノード領域（１０４）が設けられて
おり、この周囲にはＰ形アノード領域（１０４）を取り
囲むように高濃度Ｎ形カソード領域（１０５）が高濃度
Ｎ形拡散領域（１０２）と接しながら設けられている。
さらに高濃度Ｎ形カソード領域（１０５）の周囲を取り
囲むようにＰ膨拡散層（１０６）が設けられている。高
濃度Ｎ形カソード領域（１０５）とこのＰ膨拡散層（１
０６）はＡ！ｌ配線（１０７ａ）で接続されている。Ｐ
形アノード領域（１０４）はそのままＡ４配線（１０７
ｂ）が接続されている。尚、高濃度Ｎ形カソード領域（
１０５）の周囲には他の素子領域と分離させるため高濃
度Ｐ形拡散領域から成る素子分離領域（１０８）が設け
られている。
囲むようにＰ膨拡散層（１０６）が設けられている。高
濃度Ｎ形カソード領域（１０５）とこのＰ膨拡散層（１
０６）はＡ！ｌ配線（１０７ａ）で接続されている。Ｐ
形アノード領域（１０４）はそのままＡ４配線（１０７
ｂ）が接続されている。尚、高濃度Ｎ形カソード領域（
１０５）の周囲には他の素子領域と分離させるため高濃
度Ｐ形拡散領域から成る素子分離領域（１０８）が設け
られている。
上記構成によればダイオードを動作させると、まずＰ形
アノード領域（１０４）からキャリアとしてホールが多
数放出され、同時に高濃度Ｎ形カソード領域（１０５）
、及び高濃度Ｎ形拡散領域（１０２）から電子がＰ形
アノード領域（１０４）に注入される。
アノード領域（１０４）からキャリアとしてホールが多
数放出され、同時に高濃度Ｎ形カソード領域（１０５）
、及び高濃度Ｎ形拡散領域（１０２）から電子がＰ形
アノード領域（１０４）に注入される。
Ｐ形アノード領域（１０４）から低濃度Ｎ形エピタキシ
ャル領域（１０３）に放出されたホールは拡散しながら
減少し、高濃度Ｎ形カソード領域（１０５） 、及び高
濃度Ｎ型形拡散領域（１０２）へ達するがここで多くの
ホールは消滅する。そして一部のホールは消滅されずに
高濃度Ｎ形力カソード領域（１０５）で取り囲まれた領
域外の低濃度Ｎ形エピタキシャル領域（１０３）に放出
されるが、高濃度Ｎ形カソード領域（１０５）の周辺を
取り囲むようにＰ形拡散領域（１０Ｂ）を設けているた
め、このホールはＰ形拡散領域（１０６）で捕獲される
。Ｐ形拡散領域（１０６）と高濃度Ｎ形カソード領域１
０５）はＡ４配線（１０７ａ）で接続されているためカ
ソード電流に加えることができる。
ャル領域（１０３）に放出されたホールは拡散しながら
減少し、高濃度Ｎ形カソード領域（１０５） 、及び高
濃度Ｎ型形拡散領域（１０２）へ達するがここで多くの
ホールは消滅する。そして一部のホールは消滅されずに
高濃度Ｎ形力カソード領域（１０５）で取り囲まれた領
域外の低濃度Ｎ形エピタキシャル領域（１０３）に放出
されるが、高濃度Ｎ形カソード領域（１０５）の周辺を
取り囲むようにＰ形拡散領域（１０Ｂ）を設けているた
め、このホールはＰ形拡散領域（１０６）で捕獲される
。Ｐ形拡散領域（１０６）と高濃度Ｎ形カソード領域１
０５）はＡ４配線（１０７ａ）で接続されているためカ
ソード電流に加えることができる。
このため、高濃度Ｎ形カソード領域（１０５）を通り抜
けたホールによる寄生電流はＰ形半導体基板（１０１）
に流れ込まず、このホールによる寄生電流を減少させる
ことができる。従って、このホールによりＰ形半導体基
板（１０１）の電位が上がり、素子分離領域（１０８）
外の他の素子とＰ形半導体基板（１０１）との電位の関
係が変化することがなく素子の動作に影響を与えるとい
うことを減少させることができる。
けたホールによる寄生電流はＰ形半導体基板（１０１）
に流れ込まず、このホールによる寄生電流を減少させる
ことができる。従って、このホールによりＰ形半導体基
板（１０１）の電位が上がり、素子分離領域（１０８）
外の他の素子とＰ形半導体基板（１０１）との電位の関
係が変化することがなく素子の動作に影響を与えるとい
うことを減少させることができる。
［発明の効果］
本発明によれば高濃度第２導電型拡散領域から基板にホ
ールの一部が流れ出ることを減少させることができる。
ールの一部が流れ出ることを減少させることができる。
第１図は本発明の実施例におけるダイオードを示す断面
図、第２図は従来例におけるダイオードを示す断面図で
ある。 Ｐ形半導体基板・・・・・・・・・・・・・・・・・・
・・・・・・・１０１．２０１高濃度Ｎ形拡散領域・・
・・・・・・・・・・・・・・・・・・１０２，２０２
低濃度Ｎ形エピタキシャル領域・・・・・・１０３．２
０３Ｐ形アノード領域・・・・・・・・・・・・・・・
・・・・・・・・１０４，２０４ 。 高濃度Ｎ形カソード領域・・・・・・・・・・・・・・
・１０５，２０５ 。 Ｐ形拡散領域・・・・・・・・・・・・・・・・・・・
・・・・・・・・・１０６゜Ａｌ１．配線−−−−−＝
−−−−−−−＝−１０７ａ、 １０７ｂ、 ２０７
ａ、 ２０７＋） 。 素子分離領域・・・・・・・・・・・・・・・・・・・
・・・・・・・・・１０８．２０８ 。
図、第２図は従来例におけるダイオードを示す断面図で
ある。 Ｐ形半導体基板・・・・・・・・・・・・・・・・・・
・・・・・・・１０１．２０１高濃度Ｎ形拡散領域・・
・・・・・・・・・・・・・・・・・・１０２，２０２
低濃度Ｎ形エピタキシャル領域・・・・・・１０３．２
０３Ｐ形アノード領域・・・・・・・・・・・・・・・
・・・・・・・・１０４，２０４ 。 高濃度Ｎ形カソード領域・・・・・・・・・・・・・・
・１０５，２０５ 。 Ｐ形拡散領域・・・・・・・・・・・・・・・・・・・
・・・・・・・・・１０６゜Ａｌ１．配線−−−−−＝
−−−−−−−＝−１０７ａ、 １０７ｂ、 ２０７
ａ、 ２０７＋） 。 素子分離領域・・・・・・・・・・・・・・・・・・・
・・・・・・・・・１０８．２０８ 。
Claims (1)
- 第１導電型の基板と、前記第１導電型の基板上に形成さ
れた低濃度第２導電型エピタキシャル領域と、素子形成
予定領域における前記低濃度第２導電型エピタキシャル
領域下部の前記第１導電型の基板主表面の一部に埋め込
まれた高濃度第２導電型拡散領域と、前記高濃度第２導
電型拡散領域上における前記低濃度第２導電型エピタキ
シャル領域の主表面に形成された第１導電型アノード拡
散領域と、前記第１導電型アノード拡散領域の周囲を囲
んで形成され前記高濃度第２導電型拡散領域に接続され
た高濃度第２導電型カソード拡散領域と、前記高濃度第
２導電型カソード拡散領域の周囲を囲んで形成された第
１導電型拡散領域と、前記高濃度第２導電型カソード拡
散領域と前記第１導電型拡散領域とを接続する金属配線
とを具備したことを特徴とするダイオード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11601889A JPH02296374A (ja) | 1989-05-11 | 1989-05-11 | ダイオード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11601889A JPH02296374A (ja) | 1989-05-11 | 1989-05-11 | ダイオード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02296374A true JPH02296374A (ja) | 1990-12-06 |
Family
ID=14676764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11601889A Pending JPH02296374A (ja) | 1989-05-11 | 1989-05-11 | ダイオード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02296374A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011233772A (ja) * | 2010-04-28 | 2011-11-17 | Toshiba Corp | 半導体装置及びその製造方法 |
-
1989
- 1989-05-11 JP JP11601889A patent/JPH02296374A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011233772A (ja) * | 2010-04-28 | 2011-11-17 | Toshiba Corp | 半導体装置及びその製造方法 |
| US8637952B2 (en) | 2010-04-28 | 2014-01-28 | Kabushiki Kaisha Toshiba | Semiconductor device with zener diode and method for manufacturing same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02296374A (ja) | ダイオード | |
| JPS5916414B2 (ja) | 半導体装置 | |
| JPH09181336A (ja) | 半導体装置 | |
| JPH09181335A (ja) | 半導体装置 | |
| JPS60123062A (ja) | 半導体集積回路の製造方法 | |
| JPS61187271A (ja) | ヘテロ接合型バイポ−ラトランジスタ | |
| JP2763432B2 (ja) | 半導体装置 | |
| JPS63316453A (ja) | 半導体装置 | |
| KR900008818B1 (ko) | 쌍극성 집적회로소자 제조방법 | |
| KR940006674B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JPH03142824A (ja) | プレーナ型半導体装置 | |
| JP2005033020A (ja) | 半導体素子 | |
| JPS60116170A (ja) | 半導体装置 | |
| JPH09283534A (ja) | 半導体装置の製造方法 | |
| JPS6128224B2 (ja) | ||
| JPS61270846A (ja) | 半導体装置 | |
| JPS58210659A (ja) | 半導体装置およびその製造方法 | |
| JPS61256767A (ja) | 半導体装置 | |
| JPH10135491A (ja) | ダイオードの製造方法および保護ダイオードを備えた電界効果トランジスタの製造方法 | |
| JPS6386425A (ja) | 半導体集積回路装置の製造方法 | |
| JPH02202032A (ja) | 半導体装置及びその製造方法 | |
| JPS61125079A (ja) | 半導体装置およびその製造方法 | |
| JPS5918869B2 (ja) | 半導体装置 | |
| JPH09306923A (ja) | 半導体装置及びその製造方法 | |
| JPS60109244A (ja) | 半導体装置 |