JPS61256767A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS61256767A JPS61256767A JP9910885A JP9910885A JPS61256767A JP S61256767 A JPS61256767 A JP S61256767A JP 9910885 A JP9910885 A JP 9910885A JP 9910885 A JP9910885 A JP 9910885A JP S61256767 A JPS61256767 A JP S61256767A
- Authority
- JP
- Japan
- Prior art keywords
- collector
- resistor
- layer
- type
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に係り、特にＰＮ接合分離を用いた
バイポーラ型半導体集積回路に関する。
バイポーラ型半導体集積回路に関する。
通常、第２図に示す抵抗Ｒ１とトランジスタＱ１ｄ半導
体基板内の同一領域の中に入れることはしない。これは
、トランジスタＱｌに大電流が流れた時、望ましくない
寄生動作を生ずる為である。
体基板内の同一領域の中に入れることはしない。これは
、トランジスタＱｌに大電流が流れた時、望ましくない
寄生動作を生ずる為である。
第３図はかかる畜生動作を説明するための断面図である
。同図において、Ｐ型サブストレート１と、Ｐ型サブス
トレート１上に選択的に拡散されたＮ＋埋込拡散領域２
と、Ｎ型エピタキシャル領域３と、このエピタキシャル
領域３を貫通し、Ｐ型サブストレート１）ζ達するＰ＋
分離拡散領域４と、Ｎ型エピタキシャル領域３内に選択
的に拡散されたＰ型ベース拡散領域５と、ベース拡散領
域内に選択的に拡散されたＮ＋エミッタ拡散領域６と、
このエミッタ拡散領域６の形成時に同時に形成されたＮ
＋コンタクト拡散領域７と、ベース拡散領域と同時又は
別々にＮ型エピタキシャル領域３内に選択的に拡散され
た抵抗拡散領域８と、シリコン酸化膜９とが示されてい
る。さらに、参字姑Ｎ型エピタキシャル領域３がＰ 分
離拡散領域に囲まれることシζよシ形成されたコレクタ
領域３ａが示されている。また、各コンタクト１０乃至
１４は、各拡散層とのコンタクトを得る為の開孔部でＦ
Ｌコレクタコンタクト１０と、ベースコンタクト１１と
、エミッタコンタクト１２と、抵抗の高電位側コンタク
ト１３と、抵抗の低電位側コンタクト１４とがある。尚
、図には示していないが、コレクタコンタクト１０と高
電位側抵抗コンタクト１３は配線で直接接続されており
、同電位となっている。
。同図において、Ｐ型サブストレート１と、Ｐ型サブス
トレート１上に選択的に拡散されたＮ＋埋込拡散領域２
と、Ｎ型エピタキシャル領域３と、このエピタキシャル
領域３を貫通し、Ｐ型サブストレート１）ζ達するＰ＋
分離拡散領域４と、Ｎ型エピタキシャル領域３内に選択
的に拡散されたＰ型ベース拡散領域５と、ベース拡散領
域内に選択的に拡散されたＮ＋エミッタ拡散領域６と、
このエミッタ拡散領域６の形成時に同時に形成されたＮ
＋コンタクト拡散領域７と、ベース拡散領域と同時又は
別々にＮ型エピタキシャル領域３内に選択的に拡散され
た抵抗拡散領域８と、シリコン酸化膜９とが示されてい
る。さらに、参字姑Ｎ型エピタキシャル領域３がＰ 分
離拡散領域に囲まれることシζよシ形成されたコレクタ
領域３ａが示されている。また、各コンタクト１０乃至
１４は、各拡散層とのコンタクトを得る為の開孔部でＦ
Ｌコレクタコンタクト１０と、ベースコンタクト１１と
、エミッタコンタクト１２と、抵抗の高電位側コンタク
ト１３と、抵抗の低電位側コンタクト１４とがある。尚
、図には示していないが、コレクタコンタクト１０と高
電位側抵抗コンタクト１３は配線で直接接続されており
、同電位となっている。
ここで、トランジスタが動作している時ｔＣは、エミッ
タから注入された電子はコレクタに捕獲され、矢印で示
す如く流れコンタクト拡散領域から配線へと流れて行く
。この為、コンタクト拡散領域よりエミッタ直下の部分
の方が電位が低くなり、遂にはコレクタ拡散領域と配線
で接ながれていて同電位の抵抗領域のコンタクト１３に
ごく近い部分から正孔の注入が生じ、その正孔がペース
拡散領域に捕獲されるという寄生動作が起こる。特にト
ランジスタＱ１のコレクタ及びエミッタにごく低い抵抗
弁しか接続されていない時には、ＰＮＰＮ動作で大電流
が流れることがある。ところが抵抗比ｌとトランジスタ
Ｑｌを別の領域に入れることは面積的に不利であること
は明らかであり、種檀の工夫がなされてきた。第４図は
、この工夫の一例であり、コレクタ；／タクト拡散領域
の各々反対側にトランジスタ部分と抵抗部分とを配置し
、トランジスタの部分ではコレクタ領域に電位低下が生
じても、抵抗部分のコレクタ領域はほとんどコレクタコ
ンタクト拡散領域と同電位を保ら、正孔の注入がおさえ
られるものであるが、これなどはその効果を十分に期待
できるものである。ここで第２図と同一記号を付した部
分はａ！２図と同一部分である。しかし、第４図に示し
た方法Ｖこも、コレクタ、ベース、エミッタ、及び抵抗
の平面上の位置関係ｔζ制約が生ずるという問題点があ
った。
タから注入された電子はコレクタに捕獲され、矢印で示
す如く流れコンタクト拡散領域から配線へと流れて行く
。この為、コンタクト拡散領域よりエミッタ直下の部分
の方が電位が低くなり、遂にはコレクタ拡散領域と配線
で接ながれていて同電位の抵抗領域のコンタクト１３に
ごく近い部分から正孔の注入が生じ、その正孔がペース
拡散領域に捕獲されるという寄生動作が起こる。特にト
ランジスタＱ１のコレクタ及びエミッタにごく低い抵抗
弁しか接続されていない時には、ＰＮＰＮ動作で大電流
が流れることがある。ところが抵抗比ｌとトランジスタ
Ｑｌを別の領域に入れることは面積的に不利であること
は明らかであり、種檀の工夫がなされてきた。第４図は
、この工夫の一例であり、コレクタ；／タクト拡散領域
の各々反対側にトランジスタ部分と抵抗部分とを配置し
、トランジスタの部分ではコレクタ領域に電位低下が生
じても、抵抗部分のコレクタ領域はほとんどコレクタコ
ンタクト拡散領域と同電位を保ら、正孔の注入がおさえ
られるものであるが、これなどはその効果を十分に期待
できるものである。ここで第２図と同一記号を付した部
分はａ！２図と同一部分である。しかし、第４図に示し
た方法Ｖこも、コレクタ、ベース、エミッタ、及び抵抗
の平面上の位置関係ｔζ制約が生ずるという問題点があ
った。
本発明の目的は、かかる問題点に鑑みなされたもので、
抵抗とトランジスタとを同一領域に設け、且つ寄生動作
を生じないようにした半導体装置を提供することにある
。
抵抗とトランジスタとを同一領域に設け、且つ寄生動作
を生じないようにした半導体装置を提供することにある
。
本発明の構成は、ＰＮ接合分離を用いたバイポーラ型の
半導体装置において、等側口路上同電位となる一導電型
コレクタと逆導電型抵抗素子とを同一領域内に形成し、
前記抵抗素子のコレクタと同電位のコンタクト部に接し
てショットキー接合を形成したことを特徴とする。
半導体装置において、等側口路上同電位となる一導電型
コレクタと逆導電型抵抗素子とを同一領域内に形成し、
前記抵抗素子のコレクタと同電位のコンタクト部に接し
てショットキー接合を形成したことを特徴とする。
次に図面を診照しながら本発明の詳細な説明する。
第１図は本発明の一実施例の半導体装置を示す断面図で
める。同図において、第２図と同一符号を付した部分は
四−構成要素でおる。特に異なる点は、抵抗のコレクタ
電位と等しくなるコンタクト１３に接してショットキー
ダイオードを形成する開孔部１５を設けている点である
。この構造は、次に述べるように簡単に実現することが
出来る。
める。同図において、第２図と同一符号を付した部分は
四−構成要素でおる。特に異なる点は、抵抗のコレクタ
電位と等しくなるコンタクト１３に接してショットキー
ダイオードを形成する開孔部１５を設けている点である
。この構造は、次に述べるように簡単に実現することが
出来る。
即ら、抵抗コンタクトの高電位側開孔部１３を抵抗拡散
領域の外まで延ばし、ショットキーダイオードを形成す
るコレクタ領域開孔部１５と、抵抗拡散領域とをアルミ
ニウム等の配線金属でショートするが如くすれば良い。
領域の外まで延ばし、ショットキーダイオードを形成す
るコレクタ領域開孔部１５と、抵抗拡散領域とをアルミ
ニウム等の配線金属でショートするが如くすれば良い。
以上説明したように、本発明によれば、たとえばトラン
ジスタに電流が流れ、コレクタ領域に電位降下が生じ、
抵抗の部分で順バイアス状態になっても、抵抗拡散領域
よシ正孔がコレクタ領域へ注入される前に、電子がショ
ットキー接合を通じて配線金属へ流れることＫよシ、電
位を持ち上げ、従がって、抵抗拡散領域から正孔が注入
されることはなく、寄生動作も起こらない等の効果が得
られる。
ジスタに電流が流れ、コレクタ領域に電位降下が生じ、
抵抗の部分で順バイアス状態になっても、抵抗拡散領域
よシ正孔がコレクタ領域へ注入される前に、電子がショ
ットキー接合を通じて配線金属へ流れることＫよシ、電
位を持ち上げ、従がって、抵抗拡散領域から正孔が注入
されることはなく、寄生動作も起こらない等の効果が得
られる。
第１図は本発明の一実施例の半導体装置を示す断面図、
第２図は本発明の対象となる抵抗素子とトランジスタと
の等側口略図、第３図及び第４図は各々従来用いられて
いる半導体装置を示す断面図である。 同図において、１・・・・・・Ｐ型サグストレート、２
・・・・・・Ｎ＋埋込拡散領域、３・・・・・・Ｎｆｉ
エピタキシャル領域、３ａ・・・・・・コレクタ領域、
４・・・・・・Ｐ＋分離拡散領域、５・・・・・・Ｐ型
ベース拡散領域、６・・・・・・Ｎ＋エミッタ拡散領域
、７・・・・・・Ｎ コレクタコンタクト拡散領域、８
・・・・・・抵抗拡散領域、９・・・・・・シリコン酸
化膜、１０・・・・・・コレクタ開孔部、１１・・・・
・・ベース開孔部、１２・・・・・・エミッタ開孔部、
１３・・・・・・抵抗高電位側開孔部、１４・・・・・
・抵抗低電位側開孔部、１５・・・・・・ショットキー
ダイオード開孔部。 竿１劃 殆２回
第２図は本発明の対象となる抵抗素子とトランジスタと
の等側口略図、第３図及び第４図は各々従来用いられて
いる半導体装置を示す断面図である。 同図において、１・・・・・・Ｐ型サグストレート、２
・・・・・・Ｎ＋埋込拡散領域、３・・・・・・Ｎｆｉ
エピタキシャル領域、３ａ・・・・・・コレクタ領域、
４・・・・・・Ｐ＋分離拡散領域、５・・・・・・Ｐ型
ベース拡散領域、６・・・・・・Ｎ＋エミッタ拡散領域
、７・・・・・・Ｎ コレクタコンタクト拡散領域、８
・・・・・・抵抗拡散領域、９・・・・・・シリコン酸
化膜、１０・・・・・・コレクタ開孔部、１１・・・・
・・ベース開孔部、１２・・・・・・エミッタ開孔部、
１３・・・・・・抵抗高電位側開孔部、１４・・・・・
・抵抗低電位側開孔部、１５・・・・・・ショットキー
ダイオード開孔部。 竿１劃 殆２回
Claims (1)
- ＰＮ接合分離を用いたバイポーラ型の半導体装置に於て
、等価回路上同電位となる一導電型コレクタと逆導電型
抵抗素子とを同一領域に形成し、前記抵抗素子のコレク
タと同電位のコンタクト部に接してショットキー接合を
形成したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9910885A JPS61256767A (ja) | 1985-05-10 | 1985-05-10 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9910885A JPS61256767A (ja) | 1985-05-10 | 1985-05-10 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61256767A true JPS61256767A (ja) | 1986-11-14 |
Family
ID=14238630
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9910885A Pending JPS61256767A (ja) | 1985-05-10 | 1985-05-10 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61256767A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0358468A (ja) * | 1989-07-26 | 1991-03-13 | Nec Corp | 半導体集積回路装置 |
-
1985
- 1985-05-10 JP JP9910885A patent/JPS61256767A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0358468A (ja) * | 1989-07-26 | 1991-03-13 | Nec Corp | 半導体集積回路装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0103306B1 (en) | Semiconductor protective device | |
| JP3302275B2 (ja) | 半導体デバイス | |
| US7321138B2 (en) | Planar diac | |
| JPH06104459A (ja) | 半導体装置 | |
| JPS61256767A (ja) | 半導体装置 | |
| US6459128B1 (en) | Field-effect transistor | |
| JP2716152B2 (ja) | ラテラルトランジスタ | |
| US4249192A (en) | Monolithic integrated semiconductor diode arrangement | |
| US5581096A (en) | Integrated semiconductor device having a thyristor | |
| JPS6359262B2 (ja) | ||
| JPH09181335A (ja) | 半導体装置 | |
| JPS6060753A (ja) | 半導体装置 | |
| JPS61187271A (ja) | ヘテロ接合型バイポ−ラトランジスタ | |
| JPH0474478A (ja) | ダイオード | |
| JP2002246611A (ja) | 半導体素子 | |
| JPS60262464A (ja) | 半導体装置 | |
| JPH0416443Y2 (ja) | ||
| JPH0110938Y2 (ja) | ||
| KR100591247B1 (ko) | 이종접합 전계효과 트랜지스터 및 그 제조방법 | |
| JPS6364058B2 (ja) | ||
| JPS6083361A (ja) | 半導体装置 | |
| JPS6116569A (ja) | 半導体集積回路装置 | |
| JPS63244876A (ja) | 相補型ｍｉｓ半導体装置及びその製造方法 | |
| JPH02296374A (ja) | ダイオード | |
| JPS5882562A (ja) | 半導体装置 |