CN1253668A - 尤其在短路情况下限制交流电流的设备 - Google Patents
尤其在短路情况下限制交流电流的设备 Download PDFInfo
- Publication number
- CN1253668A CN1253668A CN98804501.XA CN98804501A CN1253668A CN 1253668 A CN1253668 A CN 1253668A CN 98804501 A CN98804501 A CN 98804501A CN 1253668 A CN1253668 A CN 1253668A
- Authority
- CN
- China
- Prior art keywords
- semiconductor device
- voltage
- semiconductor
- semiconductor region
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 436
- 230000015556 catabolic process Effects 0.000 claims abstract description 20
- 239000002800 charge carrier Substances 0.000 claims abstract description 12
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 17
- 238000009413 insulation Methods 0.000 claims description 14
- 230000001681 protective effect Effects 0.000 claims description 12
- 230000010287 polarization Effects 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 230000000630 rising effect Effects 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 230000008878 coupling Effects 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
- 230000006872 improvement Effects 0.000 description 12
- 239000000463 material Substances 0.000 description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 239000002019 doping agent Substances 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000002349 favourable effect Effects 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000010891 electric arc Methods 0.000 description 1
- 238000005370 electroosmosis Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- -1 gallium nitrogen compound Chemical class 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910017464 nitrogen compound Inorganic materials 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000000819 phase cycle Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
- H01L29/8083—Vertical transistors
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/02—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess current
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
一种限制交流电流的设备,它包括:a)至少一个接入交流电流路径中的半导体装置(H1、H2、H3),它们如此构造或者可如此控制,使得在施加一个正向电压时有正向电流通过它们,该电流随从电压零起增加的正向电压单调增长到在所属饱和电压下的饱和电流,并在超过该饱和电压的正向电压时被限制在一个低于饱和电流的限制电流上;在施加反向电压时流过一个反向电流,它随从电压零起增加的反向电压单调增长到一个预先规定的反向击穿电压,并在超过该反向击穿电压时由于载流子击穿而急剧增长,b)一个保护电路,它防止半导体装置(H1,H2,H3)在交流电流反向极化的半波中,尤其是在过电流或者短路情况下,处于反向击穿电压下。
Description
本发明涉及一种限制交流电流的设备。
为给用电器(设备)供应交流电流，用电器要通过一个开关设备与电网的一条支线连接。为保护用电器不流过过大的电流，尤其是在短路情况下，在低压开关技术中开关设备使用保护支线用的熔断保护断路器和开关时间明显大于1毫秒(1ms)的机械式功率开关。如果在一个电力支线中同时驱动多个用电器，而只有一个用电器出现短路的话，那么当未出现短路的用电器不受影响继续工作，只切断短路的用电器，将具有极大优点。为此目的，需要在每一用电器前面直接接入限流组件(限流器)，该限流器在释放为该电力支线配置的断路器(线路保护开关)之前，在显著小于1ms的时间内把电流从可能的短路电流可靠地限制到一个预先规定的非临界的过电流值。
这种限流器必须能够在限流情况下经受在组件上存在的高电压，其通常达到700V，间或达到1200V，视电网而定。因为其时在组件上存在的损耗功率非常高，因此当限流器在接受另外的电压时自动辅助地把该电流减小到显著低于预先规定的过电流值时，将特别具有优点(自保护组件)。
在市场上唯一可得到的无源、亦即无控制功能的限流器是BA公司以PROLIM名字销售的设备，它建立在该设备中所使用材料晶界的与电流有关导电性上面。然而该设备在频繁使用于限流时可能出现电流饱和值(电流限制值)改变的情况。
此外，通常只使用有源、亦即有控制功能的限流器，它采集电流并在超过一个预先给定的最大电流值时通过有源控制器限制电流。DE-A-4330459公知了一种基于半导体的有源限流器。该有源限流半导体开关具有一个预先规定导通型的第一半导体区，给它在彼此相对的表面上各安置一个电极。现在在第一半导体区内，在两个电极之间彼此相距安置其他的相反导通型的半导体区。在其他各个半导体区之间分别构造第一半导体区的通道区，它垂直于第一半导体区的两个表面(垂直通道)。在两个电极之间的竖直电流由该通道区引导并加以限制。为控制在这两个电极之间的电流流通，在第一半导体区内相反掺杂的半导体区上施加一个栅电压，通过该栅电压可以控制通道区的电阻。
DE-A-19548443公知了一个半导体装置，它具有一个预先规定导通型的第一半导体区，一个在第一半导体区的一个表面上安置的接触区和一个在第一半导体区内接触区下安置的、具有和第一半导体区相反导通型的第二半导体区。第二半导体区在所有方向上平行于第一半导体区的表面超过接触区继续延伸，使得在第一半导体区内至少构造出一个通道区，它向下以在第一半导体区和第二半导体区之间构造的p-n结的耗尽区为界，并在导通状态下承载来自接触区或者流向接触区的电流。因此至少一个通道区在第一半导体区内横向设置并因此具有一个良好的饱和特性。在与第一半导体区的上述表面相对的第一半导体区的另一表面上安置另一个接触区。然后可以在该接触区和在第一半导体区的另一表面上的接触区之间施加一个该半导体装置用的操作电压。
该通道区在由DE-A-19548443公知的半导体装置的一个改进方案中以另一p-n结的一个耗尽区与第二半导体区对立的一侧为界，该p-n结由第一半导体区和至少一个与第一半导体区相反导通型的第三半导体区所构造。给第三半导体区配置一个控制电极，通过施加控制电压来控制所述通道区的电阻。在另一个改进方案中，该通道区以至少一个肖特基触点的耗尽区的与第二半导体区对立的一侧为界。在该实施例中还可在肖特基触点上施加控制电压，以控制所述通道区的电阻。
本发明的目的在于，提供一种限制交流电流的设备，它能承受短路情况下快速重现的交变电压，并能够可靠限制相应的交流电流。
本发明的目的是通过权利要求1所述的特征来实现的。
根据本发明，在要限制的交流电流的电流路径中至少接入一个半导体装置，它如此构造或者可如此控制，使得它在施加一个具有预先规定极性(正向，导通方向)的正向电压时有正向电流导通，该电流随从零电压增加的正向电压单调地、优选基本线性(欧姆特性曲线)地增长，在一相应的饱和电压下增长到饱和电流，并在超过该饱和电压的正向电压时被限制在一个小于饱和电流的限制电流，优选小于饱和电流的约五分之一。然而，该半导体装置可以在相反极性(反向)下不限制电流(无对称特性曲线)。在施加反向电压时，一个反向电流大量流过该半导体装置，它随从零电压增加的反向电压单调地增长到一个预先规定的反向击穿电压，并在超过该反向击穿电压时由于载流子击穿而急剧增长。然而在载流子击穿时该半导体装置很容易损坏。
因此，按照本发明为一个或者多个半导体装置另外提供一个保护电路，它防止每一半导体装置在交流电流的反向极化半波中达到甚或超过反向击穿电压，特别是在过电流或者短路情况下，此时会出现大电流。亦即通过该保护电路减小在无保护电路的交流电流的半波中通常存在于半导体装置上的反向电压，或者实际可行地完全避免该半导体装置在反方向运行。
通过有利地组合这些措施，首次提供一个只用半导体组件构造的交流限流器，它同样有力地、在很大程度上不依赖于后接的负载且和用机械式开关构造的交流限流器同样可靠地把在过电流或者短路情况下的交流电流限制到一个可接受的电流值，即限制电流。
本发明设备的有利实施方案和改进方案由与权利要求1相关的权利要求给出。
在3个基本实施例中，各保护电路分别借助于二极管，尤其是(双极)p-n结二极管或者(单极)肖特基二极管实现，这些二极管可以使用低成本的硅基标准功率二极管。
在这3个基本实施例的第一个实施例中，保护电路用两个各由一个半导体装置和一个二极管组成的反并联电路实现，这两个反并联电路彼此反串联接入交流电流的电流路径中。
这样调整这些二极管在半导体装置中的特性，即，交流电流在标准工作状态(Nennbetrieb)至少绝大部分，优选实际上全部流过两个反串联连接的半导体装置，并在过电流或者短路情况下在交流电流的每一半波内单调地，优选基本线性(欧姆特性曲线)地增长到在该半波内正向极化的半导体装置处于饱和电压时的饱和电流，在处于超过饱和电压的正向电压时由该半导体装置限制到小于饱和电流的限制电流，以及实际上只通过位于正向的半导体装置，并且至少绝大部分通过第二二极管流过。
在每一反并联电路中，所属二极管的最大截止电压(击穿电压)优选至少和在限制电流时的最大正向电压一样大，并优选和所属半导体装置的正向击穿电压一样大。由此保证，在所属半导体装置正向运行、假定是标称电流运行或者过电流运行时的二极管不会比半导体装置更早击穿，亦即至少和该半导体装置一样好地截止。此外，每一二极管的导通阈值电压(门限电压，势垒电压)在数值上小于所属反并联连接的半导体装置的反向击穿电压，而且分别小于和另一二极管反并联连接的半导体装置的饱和电压。在各另一反并联电路中接入的半导体装置处于饱和电流时，每一二极管的导通电压还优选小于该半导体装置的饱和电压，使得在过载或者短路情况下尽可能多的电流通过该二极管。
亦即通过该限流设备第一基本实施例的电流在标准工作状态时是一种情况、在过电流或者短路状态下是另一种情况。亦即该交流限流器作为不需控制(无源实现)、尤其不需要测量电流的“智能限制器”“确认”电流强度并相应地开断电流，以便实现最优作用。在标准工作状态，二极管中仅有很少或者完全没有电流流过，使得导通损耗最小化。相反，在过电流或者短路情况下，保护那个处于反方向的半导体装置免除流过电流以及由此产生的反向电压升高，而那个处于反并联的二极管承载所述处于正向的半导体装置的限制电流。
所述交流限流器的第二基本实施例同样具有两个半导体装置和两个二极管。然而在此每一个二极管和一个半导体装置串联，而所形成的两个串联电路反并联连接。每一二极管的最大截止电压(反向击穿电压)在数值上至少和所属串联的半导体装置的最大反向电压(反向击穿电压)一样大。由此保证，在所属半导体装置反向运行时的二极管在过电流或者短路状态时不会比该半导体装置更早击穿，亦即至少和该半导体装置一样好地截止，可以接受该半导体装置的反向电压。
所述第一和第二实施例的一个确定的缺点在于，具有所述特性的半导体装置通常贵于简单二极管，使得由于使用两个半导体装置相对来说必须承受高的总成本。
所述交流限流器的一种低成本方案是第三基本实施例，它只用单一半导体装置即可，它接入由4个二极管组成的格列茨桥作为半导体装置的保护电路。其如此布线，使得在两种极性中的每一种极性时的交流电流以其正向流过该半导体装置，其中，在该半导体装置前和后各有一个在导通方向上接入的二极管处在电流路径中。
每一二极管的最大截止电压一般优选至少和该半导体装置在限制电流时的最大正向电压一样大，优选和其正向击穿电压一样大。
在迄今说明的限流设备的每一实施例的一个有利改进方案中，每一半导体装置至少部分由一种能带宽度至少为2eV的半导体材料组成。该半导体具有与“通用半导体”硅相比显著高的耐击穿性，因此该限流器可以用于更高的交流电压。这种用于每一半导体装置的优选半导体材料是碳化硅(SiC)，尤其是3C-或者4H-或者6H-多型单晶碳化硅，因为SiC具有突出的电气和热特性。
一个或者多个半导体可以单独或者共同与一个或者多个在一个特别由硅或者碳化硅制成的半导体基片上的二极管集成，但也可以作为离散组件彼此连接。
在一个有利的改进方案中，所述交流电流限流器设备的至少一个半导体装置的第一半导体区内可以具有一个第一电极、一个第二电极和一个通道区，第一电极作为欧姆触点优选安置在至少一个安置在第一半导体区的一个第一表面上的接触区上，第二电极安置在第一半导体区的第一表面上或者优选在一个与第一半导体区的第一表面相对的第二表面上，而通道区以电方式存在于第一电极和第二电极之间或可在其间产生，该通道区在达到饱和电流时由至少一个耗尽区(载流子耗尽的区域并因此具有高电阻)所夹断。
限制或者夹断该通道区的至少一个耗尽区优选由一个在第一半导体区和第二半导体区之间的p-n结构造，所述第二半导体区安置在第一半导体区内接触区下面，并在平行于第一半导体区的第一表面的所有方向上延伸超出该接触区。该半导体装置的这一实施例由于所述横向通道特别耐击穿，由于在埋置的第二半导体区内的载流子存储和由于由此产生的、并随两个电极上的电压减小时在半波末端处驻留的通道区的夹断，能够在超过一个预先规定的限制时间(截止时间)基本保持限制电流(截止电流)为可接受的电流值。
在此，当在第一半导体的第一表面配置多个接触区时，那么可以在每一接触区下面安置一个附属的第二半导体区，或者在所有接触区下面安置一个关联的第二半导体区，它在平行于第一半导体区的第一表面的所有方向上超出最小的并包括所有接触区的平面继续向外延伸。于是第一半导体区的各通道区通过在分开的第二半导体区之间的空隙或者通过在关联的第二半导体区内的开孔，它们分别至少与分配给该接触区的一个通道区电串联。
在另一实施例中，该通道区至少在一侧以一个肖特基触点的至少一个耗尽区为界或被其夹断。该肖特基触点尤其可以由第一电极和在至少一个接触区之外存在的第一半导体区的一个区域所构造。这可以例如通过合适选择这两个区域的掺杂来实现。但是该肖特基触点也可以用一个另外可在其上施加控制电压的控制电极和在至少一个接触区之外存在的第一半导体区的一个区域所构造。
在一个特别有利的实施例中，至少一个在通道区上的耗尽区由一个附加的p-n结的耗尽区构造，该p-n结位于第一半导体区和第三半导体区之间，后者安置在第一半导体区的第一表面上。
在具有至少一个第三半导体区的实施例的第一个改进方案中，第三半导体区与一个控制电极相接触。通过在该控制电极上施加一个控制电压，可以控制p-n结的耗尽区的扩展，从而控制通道区的电阻。在该改进方案中所述通道区也可能常规性地被夹断，只有在施加控制电压时才可能被打开(产生)。使用这种可控半导体装置可以实现有源交流限流器。
第二个改进方案的特征在于，在第三半导体区内还另外充分利用一种电荷存储器效应。这一点通过在其表面带有绝缘体的第三半导体区的电气绝缘实现。
但是在第三改进方案中，第一电极除与第一半导体区的至少一个接触区接触之外，还在第三半导体区的不与第一半导体区为界的表面上接触第三半导体区，从而使接触区和第三半导体区电气短接。
在第四改进方案中，第一电极另外与每一第二半导体区一般通过一个电气阻抗如此电气连接，使得能为第二半导体区内存储的电荷设定一个预先规定的弛豫时间。
在充分利用电荷存储器效应的所有实施例中，具有至少2eV高能带宽度的半导体材料特别合适，因为其本征载流子浓度(无掺杂的载流子浓度)极低，它促进或者允许电荷存储。
为进一步解释本发明，参考附图，其中，
图1表示一种按照本发明的交流限流器，它带有两个反串接的半导体装置和两个分别反并接的保护二极管，
图2表示一种交流限流器，它具有一个接入由四个保护二极管组成的格列茨整流电路中的半导体装置，
图3表示一种交流限流器，它具有两个反并接的串联电路，它们各由一个半导体装置和一个保护二极管组成，
图4表示一个半导体装置，它具有一个横向通道区，其下面以一个p-n结、其上面以一个肖特基触点为界，
图5表示一个半导体装置，它具有一个横向通道区，其上面和下面以两个p-n结为界，
图6表示一个具有横向和竖直通道区以及一个控制电极的半导体装置的实施例，
图7表示一个具有横向和竖直通道区以及一个位于表面的绝缘区的半导体装置的实施例，
图8为一个具有单元设计的半导体装置的俯视图。
图9表示一个具有在边缘电接触的埋置式半导体区的半导体装置，
图10表示一个用于一个用电器的具有交流限流器的开关设备。
彼此对应的部分在图1到图10中用同一附图标记表示。
图1表示一个交流限流设备13，其为了在短路或在高的过电流场合保护用电器12而串接在用电器12的前面。限流设备13和用电器12接入在交流相电压R和地电位(零电位)Mp之间的用电器12用的一条支路中。在整个限流设备13上降落的运行交流电压用Ug表示。限流设备13包括第一个反并联电路75和第二个反并联电路80，前者由第一个半导体装置H1和第一个二极管D1组成，后者由第二个半导体装置H2和第二个二极管D2组成。这两个单极的和优选基本同结构的半导体装置H1和H2以及两个二极管D1和D2分别具有一个正向(导通方向)和一个反向(截止方向)。反并联电路是指半导体装置H1或H2和所属二极管D1或D2彼此并联，并且在半导体装置H1或H2和所属二极管D1或D2上施加的电压U1或U2对半导体装置H1或H2以正向或反向，而对所属二极管D1或D2正好相反，为反向或正向。在此这两个反并联电路75和80反串联连接，使得对于在其上作为电压网格而降落的电压适用U1+U2＝Ug。具体说由此在交流相电压R和用电器12之间，无论是两个半导体装置H1和H2还是两个二极管D1和D2都彼此反串联连接。限流设备13的运行电压Ug分别降落在两个半导体装置H1和H2或者二极管D1和D2的两个反串联电路上。
图2表示另一个交流限流设备13，其具有一个由四个二极管D3、D4、D5和D6组成的格列茨桥电路。在该格列茨电路的一条对角线上接入一个半导体装置H3。加在半导体装置H3上的电压用U3表示。在另一条对角线上施加限流设备的运行电压(交流电压)Ug。
按照图3的另一个交流限流设备具有两个优选为相同构造的半导体装置H4和H5。每一半导体装置H4和H5分别以同样极性与二极管D8或者D7串联。这两个分别由一个半导体装置H4或者H5和一个二极管D8或者D7组成的串联电路彼此反并联，亦即以相反极性连接。在此，该反并联电路与用电器12连接，该用电器12接在相电压R和地电位Mp之间在故障情况下要限制交流电流的电流路径中。
图1中的两个半导体装置H1和H2、图2中的半导体装置H3和图3中的两个半导体装置H4和H5中的每一个都具有下述特征：
在施加正向电压例如+U1或者+U2时，每一半导体装置H1、H2、H3、H4或者H5中分别流过一个正向电流+I，该电流在正向额定电流区域从在电压0V(U1＝0V或者U2＝0V)时的I＝0A起，随升高的正向电压(U1或者U2)优选以基本线性亦即按照欧姆特性向最大额定电流增长，并在一个大于最大额定电流的过电流区域单调地、优选同样以基本欧姆特性随正向电压(U1或者U2)上升，直到在所属饱和电压Usat时取饱和电流Isat。如果现在正向电流继续增长，例如在用电器12短路的场合，在所属半导体装置(H1和H2)上的正向电压(U1或U2)也继续增长超过饱和电压，则每一半导体装置(H1和H2)限制正向电流在达到饱和电流Isat后为一个限制电流IB，其显著小于饱和电流Isat、优选至少小于其五分之一。此时，每一半导体装置H1到H5能够在一个大于饱和电压直到各自正向击穿电压的正向电压区域中保持限制电流。在正向击穿电压时出现载流子击穿，由于载流子击穿电流又迅速增长，并在持续电压时很快导致损坏半导体装置H1到H5。
与此相反，在施加一个与正向电压相反的反向电压(-U1或者-U2)时，每一半导体装置(H1和H2)中流过一个反相电流-I，该电流在反向额定电流区域从在电压0V(U1＝0V或者U2＝0V)时的I＝0A起，随数值升高(在选择的符号下绝对下降)的反向电压(-U1或者-U2)再次优选以基本线性亦即按照欧姆特性向最大反向额定电流增长，并在一个按数值大于最大额定电流的过电流区域单调地、优选同样以基本欧姆特性随数值上继续升高的反向电压(U1或者U2)上升，直到一个预先规定的反向击穿电压，此时出现载流子击穿，而半导体装置H1或H2或H3或H4或H5不再显示任何控制特性。
以下述方式按照所属半导体装置H1到H5的特性来调整图1到3中的设备13中特别构造为p-n整流二极管或者肖特基二极管的二极管D1到D8的特性。
在按照图1的方案中，在每一个反并联电路75和80中，所属二极管D1或者D2的反向击穿电压至少和所属半导体装置H1或者H2的导通击穿电压一样大，而二极管D1或者D2的导通电压(在二极管的正向)在每另一反并联电路80或者75的半导体装置H2或者H1处于饱和电流Isat时小于半导体装置H2或者H1的饱和电压。每一二极管D1和D2的门限电压小于所属半导体装置H1或者H2的反向击穿电压，以使在半导体装置H1或者H2“击穿”前有足够的电流流过二极管D1或者D2。这样在R和Mp之间的电流在额定电流区域(表示为额定电流IN)内基本上流过两个半导体装置H1和H2的串联电路，而不流过由于其门限电压，导通电阻比半导体装置H1和H2显著高的二极管D1和D2。因此，二极管D1和D2在标准工作状态实际上不消耗设备13的功率。与此相反，在过载或者短路情况下，取决于交流电压的极性，各个在导通方向接入的二极管D1或者D2分别承载另一反并联电路80或者75的、以正向驱动被驱动进入截止状态的半导体装置H2或者H1的限制电流(表示为限制短路电流IK)。在此限制电流IK分别流过一个半导体装置H1或者H2和一个二极管D2或者D1。这样，平行于导通电流的二极管D2或者D1的半导体装置H2或者H1不受另一半导体装置H1或者H2的限制电流IK驱动而转为高电压，并避免由载流子击穿引起半导体装置H2或者H1的“烧毁”。图1表示的交流电流限流电路即便在没有控制的无源半导体装置H1和H2的场合也自动作为“智能限流器”，识别过载或短路情况，而且无须测量电流。
在按照图2的交流限流设备13的实施例中，对在整流器桥电路(格列茨桥)中的四个二极管D3到D6进行选择，使得每一二极管D3到D6的最大截止电压优选至少和半导体装置H3在限制电流时的最大正向电压一样大，以及优选至少和半导体装置H3的正向击穿电压一样大和优选大于半导体装置H3的正向击穿电压。此外，二极管D3到D6中的每一个如此构造，即它能在其导通方向上能够承载半导体装置H3的限制电流。在施加运行交流电压Ug时，在一个半波中的交变电流作为以I1表示的电流首先沿导通方向流过二极管D6，然后沿正向流过半导体装置H3，最后沿导通方向流过二极管D3，而在另一半波中，作为以I2表示的电流首先流过二极管D4，然后正向流过半导体装置H3，最后流过二极管D5。因此其导通方式为：交流电流在两个极性中的每一个上都正向流过半导体装置H3，因此半导体装置H3从不反向被驱动。图2所示的实施例比图1所示的实施例来说一般成本较低，但是与此相对应的缺点是；在电流路径上始终存在两个二极管的导通电阻，因此在额定电流运行时的导通损失增大。
在图3所示的设备13中，每一二极管D7和D8的最大截止电压(反向击穿电压)在数值上至少和所属串联的半导体装置H5或者H4的最大反向电压(反向击穿电压)一样大。由此保证二极管D7或者D8在所属半导体装置H5或者H4反向运行时，在过电流或短路运行时不比半导体装置H5或者H4更早击穿，亦即至少和半导体装置H5或者H4一样好地截止，以及至少能相当程度上承受半导体装置H5或者H4的反向电压。通过这种保护电路还能保护反向的半导体装置H4和H5。但是按照图3的交流限流器的缺点是：必须筹集两个半导体装置H4和H5的资金，以及在交变电压的每一极性下在电流路径中存在一个二极管，因此增加损耗功率。
作为具有在图1到图3所示的实施例中所说明的特性的限流半导体装置H1到H5，可以使用例如在开始时提及的和在与本申请关联的DE-A-19548443的内容中公开的半导体装置，其相应于一种具有横向通道的JFET。该半导体装置的极性要通过选择半导体装置的导通型来调整。在半导体装置的控制电极上在一种无源实施方式中施加一个固定(常量)控制电压(准确地说是控制电位)，而在有源实施方式中施加一个可变控制电压。
下面根据图4到图9详细说明显示所述特性的半导体装置H1到H5的其它实施例。
在图4和图5中表示的半导体装置分别包括一个n导通型(电子导通)的第一半导体区2和一个p导通型(空穴导通)的第二半导体区3。第一半导体区2具有一个优选为平面的表面20。第二半导体区3安置(埋置)在第一半导体区2内部的表面20的下面，并且至少在其朝向第一半导体区2的表面20的一侧横向、亦即基本平行于第一半导体区2的表面20而延伸。第二半导体区3优选通过将小掺杂物质离子植入第一半导体区2的表面20来产生。一种希望的掺杂曲线通过借助离子能量进行离子植入时的渗透曲线并考虑可能的植入掩模来建立。尤其是由此产生植入的半导体区3的深度，亦即该第二半导体区3距第一半导体区2的表面20的距离以及第二半导体区3在竖置方向，亦即垂直于第一半导体区2的表面20测量的长度D。但是，为建立半导体区2和3，还可以使用相应于半导体层的外延生长和最终对该半导体层进行成形。第二半导体区3的竖直长度D尤其在大约0.1μm到1.0μm之间。第二半导体区3平行于第一半导体区2的表面20的横向长度在所表示的断面中用B表示，通常在大约10μm到30μm之间选取。在第一半导体区2和与之相对的掺杂的第二半导体区3之间构成一个p-n结，其耗尽区(空间电荷区，载流子耗尽的区域)用23表示，并用虚线示出。该p-n结的耗尽区23包围整个第二半导体区3。在此可以知道，在p区和n区的一个p-n结的耗尽区的长度由按照泊松定律和电荷守恒定律而从掺染浓度得出的载流子浓度值以及加在该p-n结上的电压(电位差)所决定。
根据图4和图5，在第一半导体区2的表面20上配置一个用于欧姆接触的接触区5。该欧姆接触区5优选更高地被掺杂并且是和第一半导体区2同样的导通型，在所示实施例中用n+表示。接触区5的横向长度在所示断面图中用b表示，并在平行于第一半导体区2的表面20的所有方向上小于第二半导体区3的横向长度B。通常该接触区的横向长度b在大约6μm到28μm之间。第二半导体区3和接触区5彼此相对布置，使得在垂直于第一半导体区2的表面20的投影中接触区5的投影完全处于第二半导体区3的投影内。在接触区5的自由表面50上安置一个由一种导电材料制成的第一电极7，尤其是由多晶硅或者一种金属，优选镍(Ni)、钽(Ta)、钛(Ti)或者钨(W)制成的第一电极。第一电极7还延伸越过相邻的半导体表面。
在图4的实施例中第一电极7在接触区5上形成一个欧姆接触，在第一半导体区2的表面20上形成一个肖特基接触，其耗尽区(截止层)用70表示，并用虚线示出。这可以例如在掺杂时通过适当地调整接触区5和第一半导体区2的载流子浓度实现。当第一半导体区2和接触区5分别由特别具有优点的半导体材料碳化硅(SiC)组成时，特别选择接触区5的掺杂材料浓度高于大约1·1019cm-3，第一半导体区2的掺杂材料浓度低于约2·1016cm-3。一种用于第一电极6的有利材料是镍(Ni)。
与此相反，在图5的实施例中，在第一半导体区2的表面20上安置一个第三半导体区4，其具有与第一半导体区2相反的导通型，亦即在所示实施例中由p导通型，优选同样通过离子植入而产生。在第一半导体区2和第三半导体区4之间形成一个p-n结，其耗尽区用24表示，并用虚线示出。第一电极7也延伸越过第三半导体区4，既在接触区5上又在第三半导体区4上形成欧姆接触。
在图4中第一半导体区2的第一表面20上安置的、由第一电极7构成的肖特基触点或者在图5中第三半导体区4和埋置的第二半导体区3之间，分别在第一半导体区2内形成一个横向延伸的半导体通道区22。该通道区22在接触区5的两侧的横向长度L1和L2可以相等，也可以不等。通道长度L1和L2的典型值在大约1μm到5μm之间。通道22的竖直长度，亦即在基本垂直于表面20方向上的长度一般在大约0.1μm到1μm之间选取。因为图4中在通道22中延伸的耗尽区23和70和图5中的耗尽区23和24由于载流子的强耗尽而具有比第一半导体区2高许多的电阻，因此基本上仅仅通道区22的内部区域可以导电，在图4中该内部区域下面以耗尽区23、上面以耗尽区70为界，在图5中下面以耗尽区23、上面以耗尽区24为界。该通道区22的内部导电区域的竖直长度用d表示。
在图5中，第三半导体区4相对于第二半导体区3横向错置，使得半导体区3和4两者沿一侧的通道长度L1、另一侧的通道长度L2在对第一半导体区2的表面20的投影方向上重叠。第三半导体区4横向包围接触区5，并在所示实施例中直接与接触区5相邻，于是对于横向长度L1、L2、b和B成立L1+b+L2＝B。但是接触区5也可以与第三半导体区4横向隔开一段距离。
在按照图4和5的两个实施例中，配置另一个仅在图5中表示出的第二电极6，其如此安置，使得通道区22处于这两个电极之间的电流路径内。该第二电极可以例如安置在第一半导体区2的第一表面20上(水平构造)，或者如图5所示安置在与第一半导体区2的第一表面20相对的第一半导体区2的另一表面21上(竖直构造)。在第二电极6和第一电极7之间施加一个该半导体装置的工作电压。在图4和图5的实施例中，第一电极7和第二电极6分别与工作电压源的阴极和阳极相连接。在交换半导体区的导通型时相应交换工作电压的极性。
在此，在导通方向(正向)上施加一个工作电压时，半导体装置的性能取决于流过该半导体装置的电极6和7之间的电流I。该电流I在两个电极6和7之间在由箭头表示的电流方向上首先基本横向地流过第一半导体区2的通道区22，然后在图5所示实施例中比较竖直地流过第一半导体区2的体积区。随着电流强度I增加，电极6和7之间的正向电压降增加，以致第二半导体区3和图4中的肖特基触点或者图5中的第三半导体区4相对于第二电极6为负压。升高的导通电压降使第一半导体区2和第二半导体区3之间的p-n结和图4中的肖特基触点或者图5中的第三半导体区4的截止电压升高，并因此使耗尽区23和70或者24放大。这使得通道区22的半导体区域的横截面减小，电阻相应升高。在达到一个规定的临界电流值(饱和电流)Isat时耗尽区23和70或者24相互接触而完全夹断通道区22。由于此时通道区22的电阻极高，电流趋于饱和，而在电极6和7之间电压恒定时保持在饱和电流值Isat。该半导体装置的饱和电流Isat通过通道区22的几何尺寸，特别是其横向长度L1和L2和竖直长度d，以及通过由掺杂确定的通道区22的载流子浓度调整到一个希望的值。
如果与此相反，例如在短路情况下，在电流I已经达到其饱和电流值Isat之后在电极6和7之间的正向电压继续增加，则在通道区22中的电功率损耗增加，通道区22变热。随着通道区22内部温度升高，留在覆盖通道区22的耗尽区23和70或者24中的载流子的迁移率减小。因此通道区22的导电性继续下降，其结果是，由于在电极6和7之间产生的高导通电压降，活动的载流子从通道区22内的耗尽区23和70或者24中加速腾空。由于这一反馈效应，该半导体装置也将象短路情况下急剧增加的电流很快限制到一个非临界电流值(限制电流)IB，它显著低于饱和电流Isat，例如最高为其0.2倍(Isat≥5IB)，并且在达到高的正向电压时基本相应于该半导体装置对于一个希望的正向击穿电压的截止电流，所述希望的正向击穿电压通常可以在大约60V到1200V之间(例如为700V)。
在围绕埋置的第二半导体区3的空间电荷区23中，取决于半导体的本征载流子浓度所积累的空间电荷保持存储状态。通过该电荷存储，第二半导体区3上的电位即便在两个电极6和7之间的电压再次减小时仍相当程度地保持不变，通道区22保持闭锁。这样采用该半导体装置能够快速可靠地限制电流I为截止电流IB。如果作为该半导体装置的半导体区2、3和4的半导体材料采用能带宽度至少为2eV的半导体，例如金钢石、镓氮化合物(GaN)或者磷化铟(InP)和优选碳化硅(SiC)，电荷存储效应特别大，因为这样的半导体和尤其是SiC具有一个极低的本征载流子浓度和很小的导通损失。这些半导体和尤其是SiC的另一优点是其很高的耐击穿性。SiC优选的同质多型是4H-、6H-和3C同质多型。SiC的优选掺杂材料对p掺杂为硼和铝，对n掺杂为氮。
当在两个电极6和7之间在截止方向上施加一个电压时，第一半导体区2、第二半导体区3和第三半导体区4的掺杂确定该半导体装置的截止性能。
图6和图7分别表示一个半导体装置，其中第一半导体区2由一个基片27和一个在其上安置的、由例如和基片27具有同样导通型和一般较低载流子浓度的材料外延生长的半导体层26组成。在半导体层26的表面20上彼此相隔一定距离安置多个相同、但是优选高于半导体层26掺杂的接触区5，图中只表示出两个。在接触区5的下面在半导体层26中分别埋置一个与半导体层26相反掺杂的第二半导体区3或者一个相互关联的第三半导体区3的一部分。在接触区5之间在半导体层26的表面20上分别以一定横向间距、优选以相等间距a安置一个与半导体层26相反掺杂的第三半导体区4。接触区5距第三半导体区4的横向距离a一般在大约1μm到3μm之间。各接触区5通过一个优选由金属或者多晶硅制成的作为第一电极7的导电层被接触。
每一半导体区3和4基本上横向于第一半导体区2的表面20延伸。每一半导体区4在其沿垂直于表面20的方向的投影上分别与半导体区3中的两个重叠，而每一半导体区3分别与半导体区4中的两个重叠。由此如图4和图5所示，又一次在半导体层26中在每一第二半导体区3和每一第三半导体区4之间建立起横向通道长度为L1或者L2的横向延伸的通道区22。埋置的第二半导体区3的横向长度B为B＝b+2a+L1+L2。在作为第一半导体区2的第二表面21、基片27背离半导体层26的一侧又安置一个第二电极6。在电极6和电极7之间施加半导体装置的工作电压。埋置的半导体区3横向彼此隔开，优选以等距A隔开，或者在一个关联的第二半导体区3内形成横向长度各为A的开孔。由此在第二半导体区3之间分别形成一个第一半导体区2的具有横向长度A和竖直长度D的通道区29，其基本垂直于表面20延伸。在每一通道区29中的半导电区域在横向以未示出的由半导体层26和第二半导体区3形成的p-n结的耗尽区为界。竖直通道区29的横向长度A优选选择得这样小，使得在两个电极6和7之间可施加的最大截止电压(反向电压)至少尽可能相应于最大体积阻挡电压，其可以承载在第二半导体区3的底面处的半导体区2和3之间的p-n结。这相应于一个至少尽可能平的截止情况下的等位线曲线(减低的电压跨路)。横向长度A的典型值位于1μm到10μm之间。在正向施加一个极化的工作电压时，在电极7和电极6之间沿所示箭头流过一个电流I，它首先流过横向通道区22，接着在实际上垂直于表面20的方向上流过半导体层26中的竖直通道区29，然后基本垂直地流过半导体层26和基片27到第二电极6。
在图6中每一第三半导体区4与一个控制电极(栅极)99接触，该控制电极99埋置在绝缘区11的下面，而绝缘区11使得一个或者多个控制电极99和第一电极7绝缘。通过在该控制电极99上施加一个控制电位可以改变在第三半导体区4和第一半导体区2之间的p-n结的耗尽区的长度，从而控制通道区22的导电能力。
与按照图6的有源(可控)实施例相对，在按照图7的无源(不可控)半导体装置中，在完全空的、未与第一半导体区2相邻的第三半导体区4的表面40上安置一个绝缘区11，它还覆盖相邻的接触区5的边缘区。这绝缘区11电绝缘第三半导体区4，并阻止从p-n结的耗尽区向在第三半导体区4中的一个空间电荷区扩散的电荷(在所示场合为电子)从第三半导体区4流走。绝缘区11的泄漏电流应该尽可能小，以便保证在第三半导体区4中有一个良好的电荷存储能力。绝缘区11的另一个功能是使第三半导体区4与第一电极7电绝缘。无论用SiC还是Si作为半导体，对于绝缘区11优选使用电介质二氧化硅(SiO2)，它尤其能热增长。热氧化物具有突出的绝缘特性，并可以在SiC上通过干或湿氧化反应在温度超过大约1000℃时产生。
图8为一张显示无电极和绝缘体的半导体表面的俯视图，表示出一个特别可以按照图6或者图7横截面图构造的半导体装置的实施形式。在一种基元设计中配置多个至少近似的正方形基元，它们分别由一个边长为b的正方形结构的、作为接触区5的n++掺杂的源区，一个以一定间距a包围n++接触区5的p掺杂的第三半导体区4和一个在接触区5下面通过植入所埋置的p掺杂的第二半导体区3(以虚线表示)组成，接触区5植入作为一个第一半导体区2的n掺杂半导体层中。具有表面40的第三半导体区4优选在第一半导体区2的整个表面20上植入，例外部分是对于具有表面50的接触区5的正方形空隙和包围接触区5的第一半导体区2的表面20的部分区域。在宽度为L1或者L2的正方环形重叠区域，在第三半导体区4下面和在第二半导体区3上面又分别形成一个通道区22。为使埋置的第二半导体区3处于公共电位，这些第二半导体区3通过特别是十字形延伸的p掺杂连线8和9在第一半导体区2中相互连接。在连线8和9与相邻的第三半导体区3之间，在第三半导体区4下面的第一半导体区2内分别安置一个连续的、以大约宽度为A的菱形和垂直于表面40和20延伸的通道区29。电流I从源区(接触区)5首先大体横向(水平)地流过横向通道区22，随后近似竖直地流过相邻的竖直通道区29。
代替基元设计，也可以配置一种梳式拓朴结构。按照图4到图8的实施例也可以作必要的修正后彼此结合。
图9表示组合图5和图7的实施例的一种改进方案。该半导体层26在其边缘通过去掉半导体材料，例如通过蚀刻，向下相连贯地一直清除到埋置的第二半导体区3。在第二半导体区3的显露表面上安装一个触点60。该触点60通过电连接线61与第一电极7电气连接。第二半导体区3通过该电连接线61与在表面20上的第三半导体区4耦合。电连接线61可以集成在该半导体装置上，或者也可以是一根外部接线，特别是一根通过一个开关电路的外部接线。通过选择该电连接线61的电阻抗可以调整在第二半导体区3中存储的电荷在短路情况下的一个确定的弛豫时间(电荷流出时间)。在该阻抗的欧姆部分(实阻抗)较高时电荷存储时间较长，从而该半导体装置的限制电流IB较小。在连线61的电阻较小时电荷存储时间较短，在短路后可以较快接通，然而限制电流较高。通常，电连接线61的电阻比第一电极7的电阻高，为此可以包含一个高阻值多晶硅导线线段。在连接显露的第二半导体区3时配置一个具有和第二半导体区3同样导通型、然而一般载流子浓度较低的平的边缘端子33以减小表面的场强。在图9的改进方案中，埋置的第二半导体区3的接触也可以在该半导体装置的一个内部区域内实现。具有肖特基触点的实施形式和具有连接在第一半导体区2的表面20上的第三半导体区4的附加p-n结的实施形式也可以彼此结合，其中为限制对第一电极7的电渗透，在第一半导体区2的同一表面20上相邻配置多个肖特基触点和多个附加的p-n结。
迄今说明的半导体装置是单极构造元件，它们十分适合限制短路直流电流，并且也不需要控制(无源)就能自保护地工作。通过将该半导体装置配置为限(直)流器，可以调整希望的饱和电流Isat，使之高于一个额定电流区域，也高于一个常规的、还可以容忍的过电流区域，并且从该饱和电流起该半导体装置在承受电压时自动限制电流为低截止电流IB。
对于特别有利的半导体材料SiC，在所有实施例中一般选择下述掺杂材料浓度：对于第一半导体区2，特别是半导体层26，在大约2·1017cm-3(对于约为60V的截止电压)，经大约2·1016cm-3(对于约为700V的截止电压)，到大约6·1015cm-3(对于约为1200V的截止电压电压)之间，对于基片27，还显著大于1018m-3，对于第二半导体区3和第三半导体区4在大约1·1018cm-3和大约2·1019cm-3之间，优选大约为5·1018cm-3，以及对于接触区5超过大约1·1019cm-3。在硅中，这种掺杂浓度一般除以约100(小两个数量级)。
图10表示接在一个交流电网(例如一个建筑物用电网)的一相R和地电位Mp之间的一条支线17中的用于用电器12的开关设备。该开关设备包括一个交流限流器13、一个过电压断路器16和一个配电继电器14。交流限流器13特别可以按照图1到图3中的任一个结合图4到图9中的任一个来构造，过电压断路器16量取在交流限流器13的两个量取点13A和13B之间的电压降，配电继电器14与交流限流器13串联接在支线17中的负载12之前。配电继电器14在限流器13上超过一个限制电压时由过电压断路器16释放(打开)，以便在短路情况下把用电器12从电网(R)电气隔离。在此，该配电继电器14不必特别快，它的触点在限流时也不会承受电弧，因为根据本发明的交流限流器13在显著小于1毫秒内极快地限制电流。
Claims (24)
1.一种限制交流电流的设备，其具有：
a)至少一个接入电流路径中的半导体装置(H1、H2、H3)，其如此构造或者可如此控制，使得它们在施加具有预给定极性的正向电压时有正向电流导通，该电流随从电压零起增加的正向电压单调增加到在饱和电压下的饱和电流，并在正向电压超过该饱和电压时被限制为一个低于饱和电流的限制电流；它们在施加具有与正向电压相反极性的反向电压时流过一个反向电流，该电流随从电压零起增加的反向电压单调增加到一个预定的反向击穿电压，并在超过该反向击穿电压时由于载流子击穿而急剧增加，
b)一个保护电路，它防止半导体装置(H1，H2，H3)在交流电流的反向极化的半波中，尤其是在过电流或者短路情况下，处于反向击穿电压下。
2.根据权利要求1所述的设备，其具有：
a)一个第一半导体装置(H1)和一个第二半导体装置(H2)，它们在要限制的交流电流的电流路径中反串联连接，其中，
b)用于这两个半导体装置(H1，H2)的保护电路包括一个与第一半导体装置(H1)反并联连接的第一二极管(D1)和一个与第二半导体装置(H2)反并联连接的第二二极管(D2)，使得
c)在一个额定电流范围内的交流电流至少绝大部分，优选实际上全部流过两个半导体装置(H1，H2)，以及
d)在一种过电流或者短路情况下，该交流电流在第一极性或者与第一极性相反的第二极性的每一半波内单调增长到当在第一或者第二半导体装置(H1或者H2)上的电压饱和时的饱和电流；在第一或者第二半导体装置(H1或者H2)上的第一或者第二极性的电压超过相应的饱和电压时，由该第一或者第二半导体装置(H1或者H2)将交流电流限制在限制电流上，在此，电流实际上只流过第一或者第二半导体装置(H1或者H2)且至少绝大部分通过第二二极管(D2)。
3.根据权利要求1或者2所述的设备，其具有：
a)一个第一半导体装置(H1)和一个第二半导体装置(H2)，它们在要限制的交流电流的电流路径中反串联连接，其中，
b)用于这两个半导体装置(H1，H2)的保护电路包括一个与第一半导体装置(H1)反并联连接的第一二极管(D1)和一个与第二半导体装置(H2)反并联连接的第二二极管(D2)，使得
c)每一二极管(D1，D2)的最大截止电压至少和在所述反并联连接的半导体装置(H1，H2)的限制电流下的最大正向电压一样大，以及
d)每一二极管(D1，D2)的导通阈值电压数值上小于所属反并联连接的半导体装置(H1，H2)的反向击穿电压，而且小于与各另一二极管(D2，D1)反并联连接的半导体装置(H2，H1)的饱和电压。
4.根据权利要求1所述的设备，其具有
a)一个第一半导体装置(H4)和一个第二半导体装置(H5)，以及具有
b)用于这两个半导体装置(H4，H5)的保护电路，它包括一个与第一半导体装置(H4)串联的第一二极管(D8)和一个与第二半导体装置(H5)串联的第二二极管(D7)，其中
c)由第一二极管(D8)和第一半导体装置(H4)组成的串联电路与由第二二极管(D7)和第二半导体装置(H5)所述的串联电路反并联连接，以及
d)每一二极管(D8，D7)的最大截止电压至少和所属串联的半导体装置(H4，H5)的最大反向电压一样大。
5.根据权利要求1所述的设备，其具有
a)一个单一的半导体装置(H3)，它接入要限制交流电流的电流路径中，其中
b)用于该半导体装置(H3)的保护电路包含两个分别由两个二极管(D3和D4，D5和D6)组成的串联电路，它们分别与半导体装置(H3)反并联连接，使得
c)在两种极性的每一种下的交流电流基本上流过两个在各极性下处于导通方向的二极管(D6，D4)中的一个、然后流过处于正向的半导体装置(H3)、最后流过另一个处于导通方向上的二极管(D3，D5)。
6.根据权利要求1或5所述的设备，其具有
a)一个单一的半导体装置(H3)，其中
b)保护电路包括一个由4个二极管(D3，D4，D5，D6)组成的格列茨桥电路，在其对角线上接入半导体装置(H3)，在另一个对角线上施加属于待限制交流电流的交变电压，其中
c)每一二极管(D3到D6)的最大截止电压至少和半导体装置(H1，H2)在限制电流下的最大正向电压一样大。
7.根据权利要求2到6中任一项所述的设备，其中，至少一个二极管(D1到D8)是p-n整流二极管。
8.根据权利要求2到7中任一项所述的设备，其中，至少一个二极管(D1到D8)是肖特基二极管。
9.根据权利要求2到8中任一项所述的设备，其中，至少一个二极管(D1到D8)用硅构造。
10.根据上述任一项权利要求所述的设备，其中，每一半导体装置(H1到H5)用一种半导体材料构造，其具有至少2eV的能带宽度。
11.根据权利要求10所述的设备，其中，碳化硅(SiC)用作半导体材料。
12.根据权利要求2到11中任一项所述的设备，其中，在半导体基片上集成至少一个半导体装置(H1到H5)和至少一个二极管(D1到D8)。
13.根据上述任一项权利要求所述的设备，其中，每一半导体装置(H1到H5)包括
a)一个第一电极(7)和一个第二电极(6)，以及
b)一个第一半导体区(2)，它具有至少一个位于第一电极(7)和第二电极(6)之间的电流路径中的通道区(22)，该通道区在达到饱和电流时由至少一个耗尽区(23，24)夹断。
14.根据权利要求13所述的设备，其中，
a)第一电极(7)欧姆式接触至少一个在第一半导体区(2)的第一表面(20)上安置的接触区(5)上的第一半导体区(2)，
b)至少一个耗尽区(23，24)是一个在第一半导体区(2)和第二半导体区(3)之间的p-n结的耗尽区，
c)第二半导体区(3)安置在第一半导体区(2)内接触区(5)的下面，其在各个方向上平行于第一半导体区(2)的第一表面(20)超出接触区(5)延伸。
15.根据权利要求14所述的设备，其中，
a)第一半导体区(2)在其第一表面(20)上具有多个接触区(5)，
b)在接触区(5)下面安置一个关联的第二半导体区(3)，其在各个方向上平行于第一半导体区(2)的第一表面(20)超出接触区(5)整体延伸，
c)第一半导体区(2)的各通道区(29)通过在关联的第二半导体区(3)内的开孔延伸，所述通道区(29)存在于与至少一个属于接触区(5)的通道区(22)电串联的电流路径中。
16.根据权利要求14所述的设备，其中，
a)在每一接触区(5)下面在第一半导体区(2)中安置一个所属的第二半导体区(3)，
b)在属于接触区(5)的各第二半导体区(3)之间延伸第一半导体区(2)的附加通道(29)，它们在电流路径中与至少一个属于接触区(5)的通道区(22)电气串联。
17.根据权利要求13到16中任一项所述的设备，其中，至少一个耗尽区(70)是一个肖特基触点的耗尽区。
18.根据权利要求17所述的设备，其中，肖特基触点由第一电极(7)和第一半导体区(2)位于至少一个接触区(5)之外的一个区域所形成。
19.根据权利要求13到18中任一项所述的设备，其中，至少一个耗尽区(24)是一个p-n-结的耗尽区，它在第一半导体区(2)和一个安置在第一半导体区(2)的第一表面(20)上的第三半导体区(4)之间形成。
20.根据权利要求19所述的设备，其中，第三半导体区(4)与一个通过施加一个控制电压来控制通道区(22)中电阻的控制电极(99)接触。
21.根据权利要求19所述的设备，其中，第三半导体区(4)在其未与第一半导体区(2)相邻的表面(40)上覆盖一个绝缘区(11)，使得电荷可在第三半导体区(4)中存储。
22.根据权利要求19所述的设备，其中，第一电极(7)除第一半导体区(2)的至少一个接触区(5)之外还接触第三半导体区(4)不与第一半导体区(2)相邻的表面(40)。
23.根据权利要求22所述的设备，其中，第一电极(7)另外与每一第二半导体区(3)电气耦合，使得在第二半导体区(3)中为存储的电荷产生一个预先规定的弛豫时间。
24.根据上述任一项权利要求所述的设备，其中，每一半导体装置(H1到H5)的饱和电流至少为限制电流的5倍。
Applications Claiming Priority (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19717614A DE19717614A1 (de) | 1997-04-25 | 1997-04-25 | Passiver Halbleiterstrombegrenzer |
| DE19717614.3 | 1997-04-25 | ||
| DE19726678A DE19726678A1 (de) | 1997-06-24 | 1997-06-24 | Passiver Halbleiterstrombegrenzer |
| DE19726678.9 | 1998-02-05 | ||
| DE29801945.0 | 1998-02-05 | ||
| DE29801945U DE29801945U1 (de) | 1997-04-25 | 1998-02-05 | Vorrichtung zum Begrenzen elektrischer Wechselströme, insbesondere im Kurzschlußfall |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1253668A true CN1253668A (zh) | 2000-05-17 |
Family
ID=27217332
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN98804501.XA Pending CN1253668A (zh) | 1997-04-25 | 1998-04-09 | 尤其在短路情况下限制交流电流的设备 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6188555B1 (zh) |
| EP (1) | EP0978159B1 (zh) |
| JP (1) | JP2001522528A (zh) |
| CN (1) | CN1253668A (zh) |
| TW (1) | TW407371B (zh) |
| WO (1) | WO1998049762A1 (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101949991A (zh) * | 2010-09-30 | 2011-01-19 | 淮南市博泰矿山电器有限公司 | 合闸控制引线短路检测装置 |
| CN104730562A (zh) * | 2013-12-19 | 2015-06-24 | 西门子公司 | X射线辐射探测器 |
| CN110832761A (zh) * | 2017-07-07 | 2020-02-21 | 西门子股份公司 | 电气短路装置 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19717614A1 (de) * | 1997-04-25 | 1998-10-29 | Siemens Ag | Passiver Halbleiterstrombegrenzer |
| FR2815173B1 (fr) * | 2000-10-11 | 2003-08-22 | Ferraz Shawmut | Composant limiteur de courant, dispositif de limitation de courant en comportant application, et procede de fabrication de ce composant limiteur de courant |
| DE10147696C2 (de) * | 2001-09-27 | 2003-11-06 | Siced Elect Dev Gmbh & Co Kg | Halbleiteraufbau mit zwei Kathodenelektroden und Schalteinrichtung mit dem Halbleiteraufbau |
| DE10161139B4 (de) * | 2001-12-12 | 2004-07-15 | Siced Electronics Development Gmbh & Co. Kg | Halbleiteraufbau mit Schottky-Diode für Rückwärtsbetrieb |
| DE10213534B4 (de) * | 2002-03-26 | 2007-06-21 | Siced Electronics Development Gmbh & Co. Kg | Halbleiteraufbau mit Schaltelement und Randelement |
| JP4974454B2 (ja) * | 2004-11-15 | 2012-07-11 | 株式会社豊田中央研究所 | 半導体装置 |
| US7414770B2 (en) * | 2006-05-03 | 2008-08-19 | Gentex Corporation | Contollably dissolving spacing member and associated electrochromic device and method for manufacturing the same |
| US7745273B2 (en) | 2007-07-30 | 2010-06-29 | Infineon Technologies Austria Ag | Semiconductor device and method for forming same |
| FR2967317B1 (fr) * | 2010-11-10 | 2015-08-21 | Areva T & D Sas | Architecture de redresseur a diodes/thyristors compacte permettant une grande puissance |
| US8994078B2 (en) | 2012-06-29 | 2015-03-31 | Infineon Technologies Austria Ag | Semiconductor device |
| CN109842100B (zh) * | 2017-11-27 | 2022-06-10 | 中国电力科学研究院有限公司 | 一种半波长输电线路零序电流差动保护的改进方法及系统 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3769572A (en) | 1971-01-18 | 1973-10-30 | California Inst Of Techn | Two terminal current limiter |
| SE414357B (sv) * | 1978-08-17 | 1980-07-21 | Asea Ab | Overspenningsskydd for skydd av halvledarkomponenter av lageffekttyp |
| US4454523A (en) * | 1981-03-30 | 1984-06-12 | Siliconix Incorporated | High voltage field effect transistor |
| JPS5952882A (ja) * | 1982-09-20 | 1984-03-27 | Matsushita Electronics Corp | 接合型電界効果トランジスタ |
| DE3502195A1 (de) | 1985-01-24 | 1986-07-24 | Standard Elektrik Lorenz Ag, 7000 Stuttgart | Begrenzungsschaltung fuer wechselstrom |
| JPS61248567A (ja) * | 1985-04-26 | 1986-11-05 | Matsushita Electronics Corp | 接合型電界効果トランジスタ |
| DE4029783A1 (de) | 1989-09-22 | 1991-04-18 | Licentia Gmbh | Verfahren und anordnung zum schutz eines abschaltbaren thyristors gegen ueberstroeme |
| FR2670339B1 (fr) * | 1990-12-07 | 1993-03-12 | Sgs Thomson Microelectronics | Circuit de protection limitant les surtensions entre deux limites choisies et son integration monolithique. |
| FR2700647B1 (fr) | 1993-01-15 | 1995-03-31 | Legrand Sa | Commutateur statique à protection intégrée pour le couplage d'une charge à une source électrique, comportant un transistor bipolaire à grille isolée. |
| DE4302687A1 (de) | 1993-02-01 | 1994-09-08 | Inst Solare Energieversorgungstechnik Iset | Verfahren und Wechselrichter zur Umwandlung von Gleichstrom in Drehstrom |
| JP3547135B2 (ja) * | 1993-07-01 | 2004-07-28 | ザ・ユニバーシティ・オブ・クイーンズランド | 電界効果トランジスタを用いた保護デバイス |
| HU219252B (en) * | 1993-09-08 | 2001-03-28 | Siemens Ag | A.c. overcurrent protector |
| DE9411601U1 (de) * | 1993-09-08 | 1994-10-13 | Siemens AG, 80333 München | Strombegrenzender Schalter |
| JPH0837284A (ja) * | 1994-07-21 | 1996-02-06 | Nippondenso Co Ltd | 半導体集積回路装置 |
| US5543637A (en) * | 1994-11-14 | 1996-08-06 | North Carolina State University | Silicon carbide semiconductor devices having buried silicon carbide conduction barrier layers therein |
| DE19548443A1 (de) * | 1995-12-22 | 1997-06-26 | Siemens Ag | Halbleiteranordnung zur Strombegrenzung |
-
1998
- 1998-03-26 TW TW087104535A patent/TW407371B/zh active
- 1998-04-09 JP JP54647298A patent/JP2001522528A/ja active Pending
- 1998-04-09 EP EP98931894A patent/EP0978159B1/de not_active Expired - Lifetime
- 1998-04-09 CN CN98804501.XA patent/CN1253668A/zh active Pending
- 1998-04-09 WO PCT/DE1998/001029 patent/WO1998049762A1/de active IP Right Grant
-
1999
- 1999-10-25 US US09/426,417 patent/US6188555B1/en not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101949991A (zh) * | 2010-09-30 | 2011-01-19 | 淮南市博泰矿山电器有限公司 | 合闸控制引线短路检测装置 |
| CN101949991B (zh) * | 2010-09-30 | 2012-08-08 | 淮南市博泰矿山电器有限公司 | 合闸控制引线短路检测装置 |
| CN104730562A (zh) * | 2013-12-19 | 2015-06-24 | 西门子公司 | X射线辐射探测器 |
| CN104730562B (zh) * | 2013-12-19 | 2017-10-24 | 西门子公司 | X射线辐射探测器 |
| CN110832761A (zh) * | 2017-07-07 | 2020-02-21 | 西门子股份公司 | 电气短路装置 |
| CN110832761B (zh) * | 2017-07-07 | 2021-10-22 | 西门子股份公司 | 电气短路装置 |
| US11320493B2 (en) | 2017-07-07 | 2022-05-03 | Siemens Energy Global GmbH & Co. KG | Electric short-circuit device |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0978159B1 (de) | 2001-10-24 |
| US6188555B1 (en) | 2001-02-13 |
| EP0978159A1 (de) | 2000-02-09 |
| WO1998049762A1 (de) | 1998-11-05 |
| JP2001522528A (ja) | 2001-11-13 |
| TW407371B (en) | 2000-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6678810B2 (ja) | 炭化珪素半導体装置および電力変換装置 | |
| US4982260A (en) | Power rectifier with trenches | |
| CN102456717B (zh) | 半导体器件和用于制造半导体器件的方法 | |
| CN107978633B (zh) | 包含晶体管器件的半导体器件 | |
| CN1253668A (zh) | 尤其在短路情况下限制交流电流的设备 | |
| US20210305422A1 (en) | Sillicon carbide power mosfet with enhanced body diode | |
| WO1995009439A1 (en) | Silicon carbide field effect device | |
| JP3467381B2 (ja) | 炭化けい素ダイオード | |
| CN101233615A (zh) | 半导体元件和电气设备 | |
| CN101233616A (zh) | 半导体元件和电气设备 | |
| KR100514398B1 (ko) | 실리콘 카바이드 전계제어 바이폴라 스위치 | |
| WO2018082455A1 (zh) | 功率器件及其制造方法 | |
| US4132996A (en) | Electric field-controlled semiconductor device | |
| CN107978639A (zh) | 功率半导体器件的高电压终止结构 | |
| US5747841A (en) | Circuit arrangement, and junction field effect transistor suitable for use in such a circuit arrangement | |
| CN102468298A (zh) | 带有集成箝位电路的累积型场效应管 | |
| US6232625B1 (en) | Semiconductor configuration and use thereof | |
| CN111628007B (zh) | 功率二极管及其制造方法 | |
| JP2007035736A (ja) | 半導体装置および電気機器 | |
| CN1253664A (zh) | 半导体器件及其应用 | |
| EP0338312A2 (en) | Insulated gate bipolar transistor | |
| US8222671B2 (en) | Power semiconductor devices | |
| US6023078A (en) | Bidirectional silicon carbide power devices having voltage supporting regions therein for providing improved blocking voltage capability | |
| CN109346508B (zh) | 具有电流路径方向控制功能的半导体结构 | |
| US6521919B2 (en) | Semiconductor device of reduced thermal resistance and increased operating area |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |