CN1253664A - 半导体器件及其应用 - Google Patents
半导体器件及其应用 Download PDFInfo
- Publication number
- CN1253664A CN1253664A CN98804502A CN98804502A CN1253664A CN 1253664 A CN1253664 A CN 1253664A CN 98804502 A CN98804502 A CN 98804502A CN 98804502 A CN98804502 A CN 98804502A CN 1253664 A CN1253664 A CN 1253664A
- Authority
- CN
- China
- Prior art keywords
- semiconductor region
- region
- semiconductor device
- semiconductor
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 273
- 238000009413 insulation Methods 0.000 claims description 22
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 230000000670 limiting effect Effects 0.000 claims description 6
- 230000001427 coherent effect Effects 0.000 claims description 4
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- 230000000694 effects Effects 0.000 description 10
- 150000002500 ions Chemical class 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 239000002800 charge carrier Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 4
- 230000002349 favourable effect Effects 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 230000002441 reversible effect Effects 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000009279 wet oxidation reaction Methods 0.000 description 2
- 235000003140 Panax quinquefolius Nutrition 0.000 description 1
- 240000005373 Panax quinquefolius Species 0.000 description 1
- 239000004698 Polyethylene Substances 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000010891 electric arc Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000002045 lasting effect Effects 0.000 description 1
- XZWYZXLIPXDOLR-UHFFFAOYSA-N metformin Chemical compound CN(C)C(=N)NC(N)=N XZWYZXLIPXDOLR-UHFFFAOYSA-N 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- -1 polyethylene Polymers 0.000 description 1
- 229920000573 polyethylene Polymers 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
- H01L29/8083—Vertical transistors
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/02—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess current
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及一种半导体器件及其应用,该半导体器件在一个n导电型第一半导体区中包括一个横向沟道区(22)及接着的一个垂直沟道区(29)当超过一个预定的饱和电流时横向沟道区(22)被夹断,电流将被限制到低于饱和电流的值上。
Description
本发明涉及一种适于无源地限制电流的半导体器件及其应用。
为了对一个用电器(电装置)供给电流，该用电器将通过开关装置与一个供电网的供电支路相连接。为了保护用电器流过过高的电流，尤其在短路情况下，将使用低压开关技术中具有保护供电支路的分离开关的开关装置，对此通常使用一个熔断保险丝及一个机器功率开关，后者的开关时间明显地大于一毫秒(1ms)。如果在一个供电支路中同时有多个用电器工作，并在其中仅有一个用电器出现短路，因此有利的作法是，与短路无关的用电器不受干扰地继续工作，而仅是遇到短路的用电器被关断。为此，需要直接串接在每个用电器前面限流的元件(“限流器”)，它在明显小于1ms的时间内并在为该供电支路设置的分离开关释放前使可观的短路电流可靠地限制在一个预定的不严重的过流值上。此外，该限流元件应该无控制、无源地工作及承受在限流状态下出现的通常为700V、有时为1200V的电压。因为在元件中产生的功耗很大，当无源限流器在附加承收电压时能自动地使电流减小到低于预定的过电流值(自保险元件)，将是特别有利的。
一种唯一可从市场中得到的限流器是在论文“用于短路保护的聚乙烯电流监控器”(T.Hansson著，ABB Technik 4/92，第35-38页)中描述的产品名称为PROLIM的装置，它是以在该装置中所使用材料晶界的与电流相关的导电性能为基础的。但是在频繁使用限制电流装置时，限制电流的电流饱和值会发生变化。
此外，通常仅使用有源限流器，它们检测电流，并当超过给定最大电流值时通过有源控制来限制。由DE-A-4330459公知了这样一种基于半导体的有源限流器。它具有一个给定导电类型的第一半导体区，在其彼此背离的两表面上各设有一个电极。在第一半导体区内，两电极之间设有相反导电类型的彼此隔开的另一半导体区。在另一半导体区之间构成第一半导体区的沟道区，后者垂直于第一半导体区的两个表面(垂直沟道)。在两电极间将通过该沟道区传导垂直方向的电流并由此加以限制。为了控制两电极之间的电流，在第一半导体区中相反掺杂的半导体区上施加控制极电压，由此来控制沟道区的电阻。
本发明的目的则在于，提供一种半导体器件，它在超出临界电流值时可用于无源地限制电流。并且也给出具有这种半导体器件的限流器装置。
本发明的目的是通过权利要求1所述的特征来实现的。
该半导体器件包括：a)第一半导体区，它在第一表面上至少具有与第一电极相接触的接触区，及在第二表面上与第二电极接触；b)至少一个第二半导体区，它与第一半导体区构成一个p-n结；c)至少一个第三半导区，它与第一半导体区构成一个p-n结；d)第三半导体区在其未与第一半导体区交界的表面上被绝缘，以使第三半导体区中的电荷被存储；e)第一半导体区至少具有在两电极之间的电流路径中的沟道区，它在达到两电极之间的预定饱和电流时，被所述p-n结的耗尽区夹断，此后电流被限制在低于饱和电流的值上。
这种半导体器件通过沟道区中物理效应的有利组合使电流、尤其是短路电流自动地限制在一个可接受的值上。此外，该半导体器件由于在电绝缘的第三半导体区中的电荷存储效应及由此产生的沟道区的持续夹断，在随后两电极上电压下降的情况下仍能够实际上保持该可接受的电流值。
该半导体器件的有利构型及进一步构型可由从属权利要求中得到。该半导体器件用作限流器装置的有利应用可由从属权利要求15及16中得到。
在该半导体器件的一种特别有利且尤其抗击穿的实施形式中，第二半导体区设置在第一半导体区中接触区的下方，并在平行于第一半导体区表面的所有方向上超过接触区地延伸。
第三半导体区包围着平行于第一半导体区的第一表面的接触区。
半导体器件的一种垂直的及由此特别耐压的结构将这样实现：第一半导体区的第二表面与第一表面相背离。
最好在第一半导体区的第一表面上设有多个接触区，它们尤其设有一个共同电极。
也可以在接触区下方设有一个连贯的第二半导体区，它在平行于第一半导体区的第一表面的所有方向上超过所有接触区地延伸，并最好设有开口，第一半导体区中的另一些沟道区与所述沟道区电串联地，最好是垂直地通过该开口。
也可在每个接触区的下方在第一半导体区中设有一个所属的第二半导体区，在它们之间延伸着第一半导体区的附加沟道区，它在电流路径中与至少一个对接触区设置的沟道区相串联。
最好，每个第三半导体区在其未与第一半导体区交界的表面上覆盖着一个绝缘区。绝缘区的电压强度最好至少为20V，在第一电极及第三半导体区之间尤其是至少为50V，电击穿强度最好至少为5MV/cm。
作为该半导体器件的半导体，最好使用能带宽度至少为2eV的半导体，它由于低的本征载流子浓度(未掺杂的载流子浓度)而著称，这又给电荷存储效应带来正面影响。
当使用碳化硅(SiC)作为该半导体器件各半导体区的半导体材料时，电荷存储效应尤其强，这因为SiC具有极低的本征载流子浓度。SiC的其它优点是其高的击穿强度，高的耐温强度，抗化学性及高导温性能。最好，SiC的同质多型为4H-，6H-及3C-同质多型。对于SiC的掺杂材料最好为硼，及对于p掺杂为铝，对于n掺杂为氮。但其它半导体也能适用，尤其是硅(Si)。
不管是SiC还是Si作为半导体材料时，绝缘区最好使用二氧化硅电介质(SiO2)，它尤其在热气氛中生长。热生长的氧化物具有优异的绝缘性能。它最好在SiC上在温度高于约1000℃时通过干式或湿式氧化产生。
一种直流限流器这样地实现：其中半导体器件的一个电极与电流源相连接，其另一电极与用电器相连接。
一种交流限流器将以有利方式通过两个半导体器件反向串联在电流源及用电器之间来实现。在第三半导体区中的电荷存储效应可防止在交流电压极性改变时重新产生电流。
对于本发明的实施例将借助附图来说明，附图中：
图1是具有一个横向沟道区的半导体器件的实施形式；
图2是具有横向及垂直沟道区的半导体器件的实施形式；
图3.是具有单元设计的半导体器件的局部俯视图；
图4是具有两个反向串联的半导体器件的交流电流限制器；
图5是根据图4的交流限流器的测量曲线；
图6是在短路状态下一个半导体器件的电流及电压随时间变化的波形图；
图7是在一个导电支路内具有限流器的电路装置。
在图1中所示的半导体器件包括第一n导电型(电子导电)半导体区2及p导电型(空穴导电)的第二半导体区3和第三半导体区4。第一半导体区2具有一个平表面20。第二半导体区3设置在第一半导体区2内该表面20的下方，并至少在其朝着第一半导体区2的表面20的一侧横向地延伸，即，基本平行于第一半导体区2的表面20地延伸。第二半导体区3最好通过第一半导体区2的表面20中的掺杂材料粒子的离子植入来产生。所需的杂质分布断面将通过借助离子能量的离子植入时的注入分布断面并考虑到可能的植入掩膜来调节。由此，尤其可得到第二半导体区3的深度-即第二半导体区3离第一半导体区2的表面20的距离，及第二半导体区3的垂直延伸厚度D-即垂直于第一半导体区2的表面20所测得的厚度。该垂直厚度D的值尤其在0.1μm及1.0μm之间。第二半导体区3平行于第一半导体区2的表面20的横向延伸长度在图示横截面中用B表示，并通常在约10μm及约30μm之间选择。在第一半导体区2及对面的掺杂第二半导体区3之间构成了一个p-n结，它的耗尽区(空间电荷区)用23表示。该p-n结的耗尽区23包围着整个第二半导体区3。
在第一半导体区2的表面20上设有作为欧姆触点的接触区5。该接触区5最好是高掺杂的并为与第一半导体区2相同的导电类型，在图示实施例中用n+表示，并尤其通过离子植入产生。在接触区5的一个自由表面50上设有第一电极7，例如由多晶硅或金属构成。接触区50的横向延伸长度在图示横截面中用b表示，并在平行于第一半导体区2的表面20的所有方向上小于第二半导体区3的横向延伸长度B。通常接触区的横向长度b在约6μm及约28μm之间。第二半导体区3及接触区5彼此相对地设置，在垂直于第一半导体区2的表面20的投影中，接触区5的投影完全位于第二半导体区3的投影内。
第三半导体区4同样设在第一半导体区2的表面20上，并最好同样通过离子植入产生。在第一半导体区2及第三半导体区4之间构成一个p-n结，它的耗尽区用24表示。耗尽区23及24的延伸范围用虚线表示并仅示出在第一半导体区2中。当然，耗尽区23及24也延伸在相应的p半导体区3及4中。在此情况下，一个p-n结在p区及n区中每个耗尽区的延伸范围根据由掺杂浓度得出的载流子浓度的比例并按照泊松定律及电荷维持原理来确定。当在两电极6及7之间在阻断方向上加上一个电压时，第一半导体区2、第二半导体区3及第三半导体区4的掺杂确定了半导体器件的阻断能力。
在半导体区3、4及5离子植入后，通常进行热治愈方法，以便减少晶格损坏。
在未与第一半导体区2交界的第三半导体区4的自由表面40上，这时设置一个绝缘区11，它也覆盖了相邻的接触区5的边缘区域。该绝缘区11使第三半导体区4电绝缘，并避免了从p-n结的耗尽区23到第三半导体区4中的空间电荷区扩散的电荷(在图示情况下为电子)从第三半导体区4流失。该绝缘区11的另一功能是第三半导体区4与第一电极7的电绝缘。
第三半导体区4相对第二半导体区3还在横向上这样错开地布置，即在到第一半导体区2的表面20上的投影中，这两个半导体区3和4在一侧重叠一个长度L1，在另一侧重叠一个长度L2。由此在这两个p掺杂的半导体区3和4之间，在第一半导体区2中至少构成一个横向延伸的半导体沟道区22。沟道区22在接触区5的不同侧上的横向延伸长度L1及L2可以相等或不相等。典型地，这些沟道长度在1μm及5μm之间。沟道区22的垂直延伸距离d是由第二半导体区3与第三半导体区4之间的距离确定的，并通常在0.1μm及1μm之间选择。
第三半导体区4在横向上包围着接触区5并直接与接触区5交界，以致对于横向长度L1，L2，b和B有L1+b+L2＝B。但接触区5也可在横向上与第三半导体区4隔开。
因为在沟道区22中延伸的、半导体区2与3或2与4之间的p-n结的耗尽区23或24通过载流子的深耗尽具有比第一半导体区2实质上更高的电阻，因此基本上仅在沟道区22的内部区域才传导电流，该内部区域在下方通过耗尽区23及在上方通过耗尽区24为界。
在背离第一半导体区2的所述表面20的第一半导体区2的另一表面21上设有第二电极6。在该第二电极6及第一电极7之间将对该半导体器件施加正向工作电压。在此情况下，第一电极7与工作电压源的阴极相连接及第二电极6与工作电压源的阳极相连接。在半导体区的导电类型变换时，工作电压极性相应地变换。
在施加了正向工作电压时，该半导体器件的特性将与通过该半导体器件在电极6和7之间流过的电流I有关。在两电极6及7之间流过的电流I将沿箭头表示的电流路径首先基本上横向地通过第一半导体区2中的沟道区22，然后继续垂直地通过第一半导体区2的整体区域。随着电流强度I的增大，电极6与7之间的正向压降增大，以致第二半导体区3及第三半导体区4相对第二电极6形成负偏置。这样升高的正向压降起到在第一半导体区2与第二半导体区3或第三半导体区4之间的每个p-n结上截止电压增高的作用，并由此导致耗尽区23与24的扩大。这就引起沟道区22的半导体区横截面的减小及电阻的相应增大。在达到一定的临界电流值(饱和电流)I饱时，耗尽区23与24相接触及该沟道区22完全被夹断。由于沟道区22明显增大的电阻，这时电流趋于饱和并在电极6和7之间电压不变的情况下保持在饱和电流值I饱上。该半导体器件的饱和电流I饱将通过沟道区域22的几何尺寸，尤其是其横向延伸长度L1及L2，和垂直延伸厚度d，以及通过由掺杂确定的沟道区22的载流子浓度被调整到所需值上。
如果与此相反，如在短路情况下，电极6和7之间的电压继续升高，在电流I已达到饱和电流值I饱以后，沟道区22中的电损耗功率增大并使沟道区22变热。随着沟道区22内部温度的上升，这时那些载流子的活动性下降，这些载流子是在覆盖着沟道区22的耗尽区23和24中残存的。沟道区22的导电性能由此进一步下降，其结果是，由于在电极6和7之间产生的正向压降的升高，从耗尽区23及24进入沟道区22的活动载流子强烈地减少，尤其是第三半导体区4的空间电荷区也扩大。由于该反馈效应，该半导体器件在短路情况下也使强烈上升的电流限制在一个不严重的电流值IB上，该电流值IB实际上相应于在最理想截止电压、如在约700V及约1200V之间时该半导体器件的截止电流。
由于通过绝缘区11形成的第三半导体区4的电绝缘，在第三半导体区4内的空间电荷区中存在的载流子保持存储状态。绝缘区11的漏电流应尽可能地小，以保证第三半导体区4中良好的电荷存储。同样在埋设的第二半导体区3中也存储了累积的空间电荷。通过这种电荷存储，即使在两电极6和7之间电压再下降的情况下，第二半导体区3中及第三半导体区4中的电位也能继续保持，并使沟道区22保持关闭。因此，利用该半导体器件能实现将电流I快速且可靠地限制在截止电流IB上。
用于该半导体器件的半导体区2、3及4的半导体材料是碳化硅(SiC)。用于SiC的掺杂材料是硼，用于p-掺杂是铝及用于n-掺杂是氮。对于绝缘区11使用电介质二氧化硅(SiO2)，它尤其在热气氛中成长。热生长氧化物具有突出的绝缘性能，并可在SiC上在超过约1000℃的温度中通过干式和湿式氧化来产生。
图2表示一种半导体器件，其中第一半导体区2由一个衬底27及设在该衬底上外延生长的、与衬底27相同导电类型的半导体层26组成。在半导体层26的表面20上设有多个相同的、彼此相隔的高掺杂接触区5，图中仅表示其中的两个接触区。在各接触区5的下方，半导体层26中分别埋设了一个与半导体层26相反掺杂的第二半导体区3或连贯的第三半导体区3的一部分。在接触区5之间，隔一段横向距离并最好隔相同距离a地在半导体层26的表面20上设置与半导体层26相反掺杂的第三半导体区4。接触区5与第三半导体区4的距离a通常在约1μm及约3μm之间。
一个作为绝缘区11的介电层设置在半导体层26的表面20上。在该绝缘区11上设有一层最好由金属或多晶硅作的导电层，它作为共用电极7通过绝缘区11中的开口与接触区5形成接触。
半导体区3与4基本上分别横向地相对第一半导体区2的表面20延伸。每个半导体区4在垂直于表面20方向的投影中与两个半导体区3相重叠，及每个半导体区3与两个半导体区4重叠。由此，如在图1中那样，在每个第二半导体区3及每个第三半导体区4之间，在半导体层26中构成了横向沟道长度为L1或L2的横向延伸沟道区22。该埋设的第二半导体区3的延伸长度B为B＝b+2a+L1+L2。在背离半导体层26的衬底27的一侧作为第一半导体区2的第二表面21上也设有一个电极6。在电极6及电极7之间施加半导体器件的工作电压。所埋设的半导体区3彼此在横向上隔开，最好隔开相同距离A，或者在一个连贯的第二半导体区3中构成横向距离总为A的开口。在各第二半导体区3之间由此构成横向延伸距离为A及垂直延伸厚度为D的第一半导体区2的沟道区29。该区实际上与表面20垂直地延伸。在每个沟道区29中的半导体区域在横向上通过图中未示出的、由半导体层26及第二半导体区3构成的p-n结的耗尽区为界。
垂直沟道区29的横向距离A最好选择得这样地小，以使得在两电极6和7之间可施加的最大截止电压至少在很大程度上相应于最大体积截止电压，该电压是在第二半导体区3下方的半导体区2和3之间的p-n结所能承受的。它相应于在截止状态下等电位线的一个至少相当平坦的变化曲线(减小的倒电压放大系数)。横向距离A的典型值在1μm及10μm之间。绝缘区11的厚度e选择得足够大，以使得当选择得相当小的垂直沟道区29(小的A值)的情况下，第三半导体区4及电极7之间的电位差不超过50V。
在施加极性为正向的工作电压时，将沿图中箭头方向在电极7及电极6之间流过电流I，该电流首先通过横向沟道区22，然后在实际垂直于表面20的方向上通过半导体层26中的垂直沟道区29，并再实际垂直地通过半导体层26及衬底27流到第二电极6。
图3表示一个半导体器件实施形式的俯视图，在该半导体的表面上无电极及绝缘层。在一种单元设计中设有多个至少近似方形的单元，其各单元的组成为：一个边长为b的正方形结构的n++掺杂源区，该掺杂源区作为接触区5被植入作为第一半导体区2的n掺杂半导体层中；一个以一距离a包围n++接触区5的p掺杂的第三半导体区4以及一个通过植入埋设在接触区5下方的p掺杂的第二半导体区3，该第二半导体区3用虚线示出。具有表面40的第三半导体区4最好植在第一半导体区2的整个表面20上，但具有表面50的接触区5的方形空间及包围接触区5的第一半导体区2的表面20的部分区域除外。在第三半导体区4下方及第二半导体区3上方的宽度为L1或L2的方形环状重叠区域中分别构成一个沟道区22。为了使埋设的各第二半导体区3位于共同电位上，这些第二半导体区3通过交叉形式延伸的p掺杂连接部分8及9在第一半导体区2中彼此相连接。在连接部分8及9和相邻的第三半导体区3之间各设有一个连贯的约为菱形及宽度为A并垂直于表面40及20延伸的、在第一半导体区2中第三半导体区4的下方的沟道区29。电流I从接触区5首先横向地(即水平地)通过横向沟道区22并接着近似垂直地通过相邻的垂直沟道区29流动。
对于半导体材料SiC将选择以下的掺杂材料浓度：
对于第一半导体区2、尤其是半导体层26：在约1·1016cm-3(对于约700V的截止电压)及约6·1015cm-3(对于约1200V的截止电压)之间；对于衬底27：也明显地大于1018cm-3；及对于第二半导体区3和第三半导体区4：在约1·1018cm-3及约2.1019cm-3之间，最好为约5.1016cm-3。
所有已描述的该半导体器件的实施例可以按不同的拓扑学来设计实现，尤其是以单元方式可以梳状结构实施。
至此所描述的半导体器件是单极性器件，它能适于以突出的效果限制直流短路电流，并在此情况下能自身可靠地及不用控制(无源)地工作。通过将该半导体器件设计为限流器可以调节所需的饱和电流I饱，该饱和电流在额定电流区间以上但也位于正常的尚能承受的过电流区域中，从该饱和电流开始该半导体器件在接受电压的情况下将电流限制在更低的截止电流IB上。
在一个未示出的适用于交流电压的限流器实施例中，由根据图1或图2的第一个半导体器件及用于反向电压的第一个二极管组成的一个串联电路和由根据图1或图2的第二个半导体器件及用于反向电压的第二个二极管组成的另一串联电路相互反并联。这两个二极管可为p-n整流二极管或肖特基二极管、尤其是基于SiC的二极管。该交流限流器的曲线和二极管的阈值电压相关。
在图4中示出一个交流限流器的特别有利的实施形式。两个类似于图2中结构的同类型半导体器件反向并联，以使得这两个半导体器件中的一个限制一个短路半波(电流极性)。为此，这两个半导体器件的第一电极7和7′通过电连接线15彼此相接触，及两个第二电极6和6′分别与交流电压的一个极电连接。与图2中实施形式的区别是，第三半导体区4及4′形成得比接触区5及5′深，及沟道区22和29在几何结构上的设计不同。此外，最外的第三半导体区4及4′由与半导体层26及26′相反掺杂的平面边缘端限界以减小表面20及20′上的场强及起钝化作用。在第三半导体区4及4′中的电荷存储效应在短路情形下防止在下个交流电压周期期间的重复接通，由此使电流被限制在低的截止电流IB上。
根据图4以SiC构成的交流限流器的测量电流-电压曲线被表示在图5中。该曲线表明该半导体器件作为限流元件的优良特性。
图6表示一个半导体器件电流I及电压U与时间t的关系的测量曲线。在时刻t1时在短路情况下对该半导体器件的电极施加一个幅值为80V及时间宽度dt＝10μs的电压脉冲。电流I突然地增长并当到该半导体器件的饱和电流值Is＝2A时很快地在几μs内限制在仅约1A的截止电流上。在时刻t2电压脉冲关断后，电流I自然回到0A。但有趣的是，该半导体器件的电压U未回到0V，而是实际上恒定地将约60V的剩余电压UR保持超过25μs。这就生动地表明该半导体器件的半导体区3和4的电荷存储效应。
图7表示一个电网、例如一个建筑设施电网的R相及地电位MP之间对一个用电器12供电的支路17中的开关装置。该开关装置包括：一个电子限流器13，它尤其是根据图1至4构成；一个过电压断路器16，它检测限流器13的两个测量点13A和13B之间的压降；以及一个与限流器13串联的并连接在供电支路17中负载12前面的开关继电器14。该开关继电器14将在短路的情况下当超过限流器13的极限电压时由过电压断路器16释放(打开)，以使用电器12与电网(R)电位分离。在此情况下，该开关继电器不需要特别快地动作及其触头也不需要通过限流时的电弧，因为电子限流器在明显小于一毫秒的时间内已非常迅速地限制了电流。
Claims (17)
1.一种半导体器件，它包括：
a)第一半导体区(2)，它在第一表面(20)上至少具有与第一电极(7)相接触的接触区(5)，及在第二表面(21)上与第二电极(6)接触；
b)至少一个第二半导体区(3)，它与第一半导体区(2)构成一个p-n结；
c)至少一个第三半导区(4)，它与第一半导体区(2)构成一个p-n结；
其中，
d)第三半导体区(4)在其未与第一半导体区(2)交界的表面(40)上被绝缘，以使第三半导体区(4)中的电荷被存储；
e)第一半导体区(2)至少具有在两电极(6、7)之间的电流路径中的沟道区(22)，它在达到两电极(6，7)之间的预定饱和电流时，被所述p-n结的耗尽区(23，24)夹断，此后电流被限制在低于饱和电流的值上。
2.根据权利要求1所述的半导体器件，其中第二半导体区(3)设置在第一半导体区(2)中接触区(5)的下方并在平行于第一半导体区(2)的表面(20)的所有方向上超过接触区(5)地延伸。
3.根据权利要求1或2所述的半导体器件，其中第三半导体区(4)包围着平行于第一半导体区(2)的第一表面(20)的接触区(5)。
4.根据权利要求1至3中任一项所述的半导体器件，其中第一半导体区(2)的第二表面(21)与第一表面(20)相背离。
5.根据上述任一项权利要求所述的半导体器件，其中第一半导体区(2)在其第一表面(20)中具有多个接触区(5)。
6.根据权利要求5所述的半导体器件，其中在接触区(5)下方设有一个连贯的第二半导体区(3)，它在平行于第一半导体区(2)的第一表面(20)的所有方向上超过接触区(5)整体地延伸。
7.根据权利要求2或5所述的半导体器件，其中在每个接触区(5)的下方在第一半导体区(2)中设有一个所属的第二半导体区(3)。
8.根据权利要求4或6所述的半导体器件，其中通过连贯的第二半导体区(3)中的各开口延伸出第一半导体区(2)的一个沟道区(29)，它在电流路径中与至少一个对接触区(5)设置的沟道区(22)相串联。
9.根据权利要求4或7所述的半导体器件，其中第一半导体区(2)的沟道区(29)延伸在对接触区(5)设置的第二半导体区(3)之间，它在电流路径中与至少一个对接触区(5)设置的沟道区(22)相串联。
10.根据权利要求5至9中任一项所述的半导体器件，其中设有一个对所有接触区(5)共同的第一电极(7)。
11.根据上述任一项权利要求所述的半导体器件，其中每个第三半导体区(4)在其未与第一半导体区(2)交界的表面(40)上覆盖着一个绝缘区(11)。
12.根据上述任一项权利要求所述的半导体器件，其中每个绝缘区(11)具有至少为20V的击穿电压，尤其是至少为50V的击穿电压。
13.根据上述任一项权利要求所述的半导体器件，其中各半导体区(2，3，4)由碳化硅构成。
14.根据上述任一项权利要求所述的半导体器件，其中每个绝缘区(11)由二氧化硅构成。
15.根据权利要求13或14所述的半导体器件，其中二氧化硅在热气氛中生长。
16.根据上述任一项权利要求所述的半导体器件被用作在一个电流源(R)及一个用电器(12)之间限制直流电流的限流器(13)，其中该半导体器件的电极(7)与电流源(R)电连接，另一电极(6)与用电器(12)电连接。
17.根据权利要求1至15中任一项所述的半导体器件被用作在一个电流源(R)及一个用电器(12)之间限制交流电流的限流器(13)，其中两个半导体器件反向串联在电流源(R)及用电器(12)之间。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19717614A DE19717614A1 (de) | 1997-04-25 | 1997-04-25 | Passiver Halbleiterstrombegrenzer |
| DE19717614.3 | 1997-04-25 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1253664A true CN1253664A (zh) | 2000-05-17 |
Family
ID=7827796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN98804502A Pending CN1253664A (zh) | 1997-04-25 | 1998-04-09 | 半导体器件及其应用 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6459108B1 (zh) |
| EP (1) | EP0978145B1 (zh) |
| JP (1) | JP4307565B2 (zh) |
| CN (1) | CN1253664A (zh) |
| DE (2) | DE19717614A1 (zh) |
| WO (1) | WO1998049733A1 (zh) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19739553A1 (de) | 1997-09-09 | 1999-03-11 | Siemens Ag | Vorladeschaltung für einen am Ausgang eines netzgeführten Stromrichters angeschlossenen Kondensator |
| DE19859502C2 (de) * | 1998-12-22 | 2000-12-07 | Siemens Ag | Sperrschicht-Feldeffekttransistor mit höher dotiertem Verbindungsgebiet |
| DE10213534B4 (de) | 2002-03-26 | 2007-06-21 | Siced Electronics Development Gmbh & Co. Kg | Halbleiteraufbau mit Schaltelement und Randelement |
| JP2007503108A (ja) * | 2003-08-21 | 2007-02-15 | フルテック プロプリエタリー リミテッド | 集積化電子切断回路、方法およびシステム |
| US7180105B2 (en) * | 2004-02-09 | 2007-02-20 | International Rectifier Corporation | Normally off JFET |
| DE102005046920B4 (de) * | 2005-09-30 | 2007-07-12 | Siemens Ag | Antrieb mit einem Elektromotor und einer Motorelektronik |
| US7598567B2 (en) | 2006-11-03 | 2009-10-06 | Cree, Inc. | Power switching semiconductor devices including rectifying junction-shunts |
| US7745273B2 (en) | 2007-07-30 | 2010-06-29 | Infineon Technologies Austria Ag | Semiconductor device and method for forming same |
| US8643055B2 (en) | 2007-09-26 | 2014-02-04 | Stmicroelectronics N.V. | Series current limiter device |
| US8148748B2 (en) | 2007-09-26 | 2012-04-03 | Stmicroelectronics N.V. | Adjustable field effect rectifier |
| WO2009042807A2 (en) | 2007-09-26 | 2009-04-02 | Lakota Technologies, Inc. | Adjustable field effect rectifier |
| WO2010080855A2 (en) | 2009-01-06 | 2010-07-15 | Lakota Technologies Inc. | Self-bootstrapping field effect diode structures and methods |
| US8884359B2 (en) * | 2009-03-26 | 2014-11-11 | Stmicroelectronics S.R.L. | Field-effect transistor with self-limited current |
| DE102010001275A1 (de) | 2010-01-27 | 2011-02-24 | Siemens Aktiengesellschaft | Modulares Antriebssystem |
| FR2963479B1 (fr) | 2010-07-29 | 2012-07-27 | Inst Nat Sciences Appliq | Structure semi-conductrice pour interrupteur electronique de puissance |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR92860E (fr) * | 1960-09-15 | 1969-01-10 | Teszner Stanislas | Perfectionnements aux dispositifs semiconducteurs dits tecnetrons a résistance négative et aux procédés de leur fabrication. |
| JPH0357282A (ja) * | 1989-07-26 | 1991-03-12 | Hitachi Ltd | 超電導電流リミッタを有する半導体装置 |
| US6097046A (en) * | 1993-04-30 | 2000-08-01 | Texas Instruments Incorporated | Vertical field effect transistor and diode |
| EP0717880A1 (de) * | 1993-09-08 | 1996-06-26 | Siemens Aktiengesellschaft | Strombegrenzer |
| DE9411601U1 (de) * | 1993-09-08 | 1994-10-13 | Siemens AG, 80333 München | Strombegrenzender Schalter |
| EP0745273B1 (en) * | 1994-12-20 | 1998-10-28 | Koninklijke Philips Electronics N.V. | Circuit arrangement, and junction field effect transistor suitable for use in such a circuit arrangement |
| JP3158973B2 (ja) * | 1995-07-20 | 2001-04-23 | 富士電機株式会社 | 炭化けい素縦型ｆｅｔ |
| DE19548443A1 (de) * | 1995-12-22 | 1997-06-26 | Siemens Ag | Halbleiteranordnung zur Strombegrenzung |
| TW407371B (en) * | 1997-04-25 | 2000-10-01 | Siemens Ag | Equipment to limited alternative current, especially in short-circuit case |
-
1997
- 1997-04-25 DE DE19717614A patent/DE19717614A1/de not_active Withdrawn
-
1998
- 1998-04-09 CN CN98804502A patent/CN1253664A/zh active Pending
- 1998-04-09 DE DE59804589T patent/DE59804589D1/de not_active Expired - Lifetime
- 1998-04-09 JP JP54647398A patent/JP4307565B2/ja not_active Expired - Fee Related
- 1998-04-09 EP EP98931895A patent/EP0978145B1/de not_active Expired - Lifetime
- 1998-04-09 WO PCT/DE1998/001030 patent/WO1998049733A1/de active IP Right Grant
-
1999
- 1999-10-25 US US09/426,424 patent/US6459108B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001522529A (ja) | 2001-11-13 |
| WO1998049733A1 (de) | 1998-11-05 |
| JP4307565B2 (ja) | 2009-08-05 |
| EP0978145B1 (de) | 2002-06-26 |
| DE19717614A1 (de) | 1998-10-29 |
| EP0978145A1 (de) | 2000-02-09 |
| DE59804589D1 (de) | 2002-08-01 |
| US6459108B1 (en) | 2002-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8653534B2 (en) | Junction Barrier Schottky diodes with current surge capability | |
| CA1131801A (en) | Semiconductor device | |
| CN101536194B (zh) | 包括整流结分流器的功率开关半导体器件 | |
| EP2264769B1 (en) | Silicon carbide horizontal channel buffered gate semiconductor devices | |
| TW567615B (en) | Power semiconductor device and its manufacturing method | |
| CN1253664A (zh) | 半导体器件及其应用 | |
| CN1722470A (zh) | 具有改善的能量脉冲等级的二极管 | |
| KR100514398B1 (ko) | 실리콘 카바이드 전계제어 바이폴라 스위치 | |
| CN1258381A (zh) | 半导体器件及其应用 | |
| WO2020078626A1 (en) | Insulated gate power semiconductor device and method for manufacturing such device | |
| CN102468298A (zh) | 带有集成箝位电路的累积型场效应管 | |
| CN1253668A (zh) | 尤其在短路情况下限制交流电流的设备 | |
| JP2005512329A (ja) | 整流ダイオード | |
| CN113257807B (zh) | 一种低电容双向瞬态电压抑制器结构及其制作方法 | |
| US20230326974A1 (en) | Semiconductor diode and manufacturing method | |
| US20230369408A1 (en) | Power semiconductor device and operating method | |
| US20240088304A1 (en) | Diode including a trench electrode subdivided into at least first and second parts | |
| Godignon et al. | Current limiting power device based on a 4 layer structure | |
| KR20210147129A (ko) | 1200 v급 리버스 컨덕팅 igbt | |
| CN108022974A (zh) | 一种肖特基半导体装置 | |
| KR20230116132A (ko) | 슈퍼 정션 IGBT 필러 내부 트렌치 SiO2 성장에 따른 전기적 특성 | |
| CN110246901A (zh) | 高电压萧特基二极管 | |
| CN108110040A (zh) | 功率半导体器件及其制造方法 | |
| WO2003049187A2 (en) | Overvoltage protection device | |
| CN108630741A (zh) | 一种半导体结装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |