KR20230116132A - 슈퍼 정션 IGBT 필러 내부 트렌치 SiO2 성장에 따른 전기적 특성 - Google Patents

슈퍼 정션 IGBT 필러 내부 트렌치 SiO2 성장에 따른 전기적 특성 Download PDF

Info

Publication number
KR20230116132A
KR20230116132A KR1020220012433A KR20220012433A KR20230116132A KR 20230116132 A KR20230116132 A KR 20230116132A KR 1020220012433 A KR1020220012433 A KR 1020220012433A KR 20220012433 A KR20220012433 A KR 20220012433A KR 20230116132 A KR20230116132 A KR 20230116132A
Authority
KR
South Korea
Prior art keywords
conductivity type
pillar
conductivity
region
super junction
Prior art date
Application number
KR1020220012433A
Other languages
English (en)
Inventor
강이구
Original Assignee
극동대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 극동대학교 산학협력단 filed Critical 극동대학교 산학협력단
Priority to KR1020220012433A priority Critical patent/KR20230116132A/ko
Publication of KR20230116132A publication Critical patent/KR20230116132A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 전력 반도체에 관한 것이다. 슈퍼 정션 IGBT는, 제1 도전형 불순물로 도핑된 제1 도전형 드리프트층, 상기 제1 도전형 드리프트층 상부에 상기 제1 도전형 불순물로 에피층을 도핑하여 형성된 제1 도전형 필라 및 제2 도전형 불순물로 상기 에피층을 도핑하여 형성된 제2 도전형 필라-여기서, 상기 제1 도전형 필라와 상기 제2 도전형 필라는 수평 방향으로 교번하게 배치됨-, 상기 제1 도전형 필라의 상부에 형성된 게이트, 상기 제2 도전형 필라의 상부에 상기 제2 도전형 불순물로 상기 에피층을 도핑하여 형성된 제2 도전형 베이스, 상기 제2 도전형 베이스의 상면으로부터 상기 제2 도전형 필라의 내부까지 연장된 트렌치 절연 영역 및 상기 제2 도전형 베이스에 형성되며, 상기 게이트로부터 이격되어 상기 제2 도전형 불순물로 도핑되어 형성된 제2 도전형 에미터 영역 및 상기 게이트의 측면과 상기 제2 도전형 에미터 영역 사이에 상기 제1 도전형 불순물로 도핑되어 형성된 제1 도전형 에미터 영역을 포함할 수 있다.

Description

슈퍼 정션 IGBT 필러 내부 트렌치 SiO2 성장에 따른 전기적 특성{Electrical characteristics according to growth of trench SiO2 inside super junction IGBT pillar}
본 발명은 전력 반도체에 관한 것이다.
전력반도체는 대표적으로 Diode, MOSFET, IGBT로 분류되며 각종 전자기기, 전기자동차, 신재생에너지, 철도, 항공, 산업에 필요 전압에 따라 정류, 스위칭, 변환 등으로 사용된다. 실리콘(Si)기반 전력반도체는 주요한 특성인 항복전압과 온-저항간 트레이드-오프 특성이 한계에 도달했으며 구조변경을 통해 효율 향상을 시도한다.
트레이드-오프 특성이 가장 뛰어난 Super Junction 구조를 채택하는 추세이며, 이 구조는 높은 항복전압을 유지하며 온-저항 특성을 크게 개선하고자 제안된 구조이다.
한국 등록특허공보 제10-1454470호
온 저항 특성이 향상된 전력 반도체를 제공하고자 한다.
본 발명의 일측면에 따르면, 제2 도전형 필라 내에 트렌치 절연 영역을 가진 슈퍼 정션 IGBT가 제공된다. 슈퍼 정션 IGBT는, 제1 도전형 불순물로 도핑된 제1 도전형 드리프트층, 상기 제1 도전형 드리프트층 상부에 상기 제1 도전형 불순물로 에피층을 도핑하여 형성된 제1 도전형 필라 및 제2 도전형 불순물로 상기 에피층을 도핑하여 형성된 제2 도전형 필라-여기서, 상기 제1 도전형 필라와 상기 제2 도전형 필라는 수평 방향으로 교번하게 배치됨-, 상기 제1 도전형 필라의 상부에 형성된 게이트, 상기 제2 도전형 필라의 상부에 상기 제2 도전형 불순물로 상기 에피층을 도핑하여 형성된 제2 도전형 베이스, 상기 제2 도전형 베이스의 상면으로부터 상기 제2 도전형 필라의 내부까지 연장된 트렌치 절연 영역 및 상기 제2 도전형 베이스에 형성되며, 상기 게이트로부터 이격되어 상기 제2 도전형 불순물로 도핑되어 형성된 제2 도전형 에미터 영역 및 상기 게이트의 측면과 상기 제2 도전형 에미터 영역 사이에 상기 제1 도전형 불순물로 도핑되어 형성된 제1 도전형 에미터 영역을 포함할 수 있다.
일 실시예로, 상기 트렌치 절연 영역은 상기 제2 도전형 베이스의 상면으로부터 상기 제2 도전형 필라의 내부를 식각하여 형성한 트렌치에 실리콘 옥사이드를 증착하여 형성할 수 있다.
일 실시예로, 상기 트렌치 절연 영역의 폭은 1.4 ㎛일 수 있다.
일 실시예로, 상기 트렌치 절연 영역의 깊이는 13.0 ㎛일 수 있다.
본 발명의 실시예에 따른 제2 도전형 필라 내에 트렌치 절연 영역을 가진 슈퍼 정션 IGBT는 향상된 온 저항 특성을 나타낸다.
이하에서, 본 발명은 첨부된 도면에 도시된 실시예를 참조하여 설명된다. 이해를 돕기 위해, 첨부된 전체 도면에 걸쳐, 동일한 구성 요소에는 동일한 도면 부호가 할당되었다. 첨부된 도면에 도시된 구성은 본 발명을 설명하기 위해 예시적으로 구현된 실시예에 불과하며, 본 발명의 범위를 이에 한정하기 위한 것은 아니다.
도 1은 제2 도전형 필라 내에 트렌치 절연 영역을 가진 슈퍼 정션 IGBT를 예시적으로 도시한 단면도이다.
도 2는 슈퍼 정션 IGBT에 인가된 3차원 전계 분포를 예시적으로 도시한 도면이다.
도 3은 슈퍼 정션 IGBT의 제2 도전형 필라에 인가된 전계를 예시적으로 도시한 도면이다.
도 4는 트렌치 절연 영역의 깊이에 따라 슈퍼 정션 IGBT의 제2 도전형 필라에 인가된 전계를 예시적으로 도시한 도면이다.
도 5는 트렌치 절연 영역의 깊이에 따른 슈퍼 정션 IGBT의 전기적 특성을 예시적으로 도시한 그래프이다.
도 6은 트렌치 절연 영역의 폭에 따라 슈퍼 정션 IGBT의 제2 도전형 필라에 인가된 전계를 예시적으로 도시한 도면이다.
도 7은 트렌치 절연 영역의 폭에 따른 슈퍼 정션 IGBT의 항복전압 특성을 예시적으로 도시한 그래프이다.
도 8은 트렌치 절연 영역의 폭에 따른 슈퍼 정션 IGBT의 온상태 전압강하 특성을 예시적으로 도시한 그래프이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 이를 상세한 설명을 통해 상세히 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
층, 영역 또는 기판과 같은 요소가 다른 요소 "위(on)"에 존재하는 것으로 또는 "위로(onto)" 확장되는 것으로 기술되는 경우, 그 요소는 다른 요소의 직접 위에 있거나 직접 위로 확장될 수 있고, 또는 중간의 개입 요소가 존재할 수도 있다. 반면에, 하나의 요소가 다른 요소 "바로 위(directly on)"에 있거나 "바로 위로(directly onto)" 확장된다고 언급되는 경우, 다른 중간 요소들은 존재하지 않는다. 또한, 하나의 요소가 다른 요소에 "연결(connected)"되거나 "결합(coupled)"된다고 기술되는 경우, 그 요소는 다른 요소에 직접 연결되거나 직접 결합될 수 있고, 또는 중간의 개입 요소가 존재할 수도 있다. 반면에, 하나의 요소가 다른 요소에 "직접 연결(directly connected)"되거나 "직접 결합(directly coupled)"된다고 기술되는 경우에는 다른 중간 요소가 존재하지 않는다.
"아래의(below)" 또는 "위의(above)" 또는 "상부의(upper)" 또는 "하부의(lower)" 또는 "수평의(horizontal)" 또는 "측면의(lateral)" 또는 "수직의(vertical)"와 같은 상대적인 용어들은 여기에서 도면에 도시된 바와 같이 하나의 요소, 층 또는 영역의 다른 요소, 층 또는 영역에 대한 관계를 기술하는데 사용될 수 있다. 이들 용어들은 도면에 묘사된 방향(orientation)에 부가하여 장치의 다른 방향을 포괄하기 위한 의도를 갖는 것으로 이해되어야 한다.
이하, 본 발명의 실시예에 대해 관련 도면들을 참조하여 상세히 설명하기로 한다.
도 1은 제2 도전형 필라 내에 트렌치 절연 영역을 가진 슈퍼 정션 IGBT를 예시적으로 도시한 단면도이다.
도 1을 참조하면, 제2 도전형 필라 내에 트렌치 절연 영역을 가진 슈퍼 정션 IGBT는, 수직 방향으로 연장된 제1 도전형 필라(130;N-pillar) 및 제2 도전형 필라(140;P-pillar)이 수평방향으로 서로 교번하게 액티브 영역에 형성된 수퍼정션 구조를 포함한다. 여기서, 제1 도전형은 n형이며, 제2 도전형은 p형일 수 있다. 상세하게, 제2 도전형 필라 내에 트렌치 절연 영역을 가진 슈퍼 정션 IGBT는, 제1 도전형 드리프트층(100), 제1 도전형 드리프트층(100)의 상부에 형성된 제1 도전형 필라(130) 및 제2 도전형 필라(140), 제2 도전형 필라(140)의 상부에 형성된 제2 도전형 베이스(110) 및 제1 도전형 필라(130)의 상부에 형성된 게이트(120)를 포함한다.
제2 도전형 필라(140)의 상부에 형성된 제2 도전형 베이스(110)는 그 내부에 형성된 제1 도전형 에미터 영역(115) 및 제2 도전형 에미터 영역(117)를 포함할 수 있다. 제1 도전형 에미터 영역(115)는 게이트(120)와 제2 도전형 에미터 영역(117) 사이에 배치된다.
제1 도전형 필라(130)의 상부에 위치한 게이트 전극(120)은 예를 들어, 폴리 실리콘으로 형성될 수 있다. 여기서, 게이트 전극(120)의 양단은 인접한 두 개의 제2 도전형 베이스(110)에 형성된 제1 도전형 에미터 영역(115)의 상부까지 연장될 수 있다. 제1 도전형 드리프트층(100) 상부에 형성된 에피층의 제1 도전형 불순물 농도는 제1 도전형 드리프트층(100)의 제1 도전형 불순물 농도와 상이할 수 있다. 제2 도전형 필라(140)는 멀티 에피택셜 공정을 이용하여 형성될 수 있다. 제2 도전형 필라(140)는 에피층에 제2 도전형 불순물을 이온 주입한 후 다시 에피택셜 성장을 반복하는 공정을 통해 형성될 수 있다. 즉, 제2 도전형 불순물이 주입된 에피층의 일부 영역은 제2 도전형 필라(140)이며, 주입되지 않은 에피층의 일부 영역은 제1 도전형 필라(130)이다. 한편, 제1 도전형 필라(130)의 제1 도전형 불순물 농도는 깊이에 따라 상이할 수 있다. 일 실시예로, 하프 셀 피치 Wcell/2를 약 5.0 ㎛로 하여 제2 도전형 필라(140)를 형성하기 위해 Boron을 주입하고 열 공정을 진행하면, 제1 도전형 필라(130)와 제2 도전형 필라(140)간 전하량 균형상태(Charge Balance)가 무너질 수 있다. 따라서 Boron Implant Mask의 크기는 약 2.2 ㎛로 제한하였다. 제2 도전형 필라(140)는 10회의 이온 주입 및 에피택셜에 의해 수직 방향으로 형성된 10개의 제2 도전형 영역으로 구성될 수 있다. 제2 도전형 영역 사이 간격은 약 2.0 ㎛이다.
트렌치 절연 영역(150)은 제2 도전형 베이스(110) 및 제2 도전형 필라(140) 내부에 형성된다. 트렌치 절연 영역(150)은 제2 도전형 베이스(110)의 상면으로부터 제2 도전형 필라(140)의 내부까지 연장된 트렌치에 SiO2를 증착하여 형성될 수 있다.
게이트 산화막(125)은 게이트 전극(120)을 둘러싸도록 형성되어 제1 도전형 필라(130), 제2 도전형 베이스(110) 및 에미터 메탈(190)로부터 전기적으로 절연시킬 수 있다.
버퍼층(160)은 제1 도전형 드리프트 영역(100)과 제2 도전형 컬렉터 영역(170) 사이에 형성된다. 제2 도전형 컬렉터 영역(170)의 하부에는 컬렉터 메탈(180)이 형성된다.
도 2는 슈퍼 정션 IGBT에 인가된 3차원 전계 분포를 예시적으로 도시한 도면이다.
IGBT의 온-상태 전압강하는 전류가 에미터와 컬렉터 사이의 각 영역을 통과할 때 발생하는 저항의 총 합이다. 수학식 1은 슈퍼 정션 구조 중 필라 영역의 부분 저항을 보여준다
수학식 1을 참조하면, 제1 도전형 필라(130) 및 제2 도전형 필라(140)의 폭 WN, WP와 항복전압 BV에 의해 필라 영역의 저항이 변동될 수 있음을 알 수 있다. 따라서 셀 피치를 감소시키면 필라 영역의 온-저항을 줄일 수 있지만, 필라의 폭 WN, WP이 줄어듦에 따라 제1 도전형 필라(130) 및 제2 도전형 필라(140)간 전하량 균형상태에 문제가 생길 수 있다. 제2 도전형 필라(140) 내에 형성된 트렌치 절연 영역(150)은 위와 같은 문제를 해결하기 위해 고안되었다.
제2 도전형 필라(140)는 다중 에피택셜 공정으로 형성된 복수의 제2 도전형 영역으로 구성된다. 트렌치 절연 영역(150)은 제2 도전형 베이스(110) 및 제2 도전형 필라(140)의 내부를 식각하여 SiO2를 증착하여 형성될 수 있다. 수학식 2와 같이, 제1 도전형 필라(130)와 제2 도전형 필라(140)에 발생하는 공핍영역에 최대 전계가 인가되며 이것은 항복전압 BV에 큰 영향을 미친다.
도 2를 참조하면, 제1 도전형 필라(130) 및 제2 도전형 필라(140)에 인가된 전계에서, 제2 도전형 필라(140) 내부의 일부 영역에 전계가 분포하지 않는다는 점을 확인할 수 있다. 전계가 분포하지 않는 영역을 식각하여 SiO2를 증착하면 항복전압 BV를 유지함과 동시에 제2 도전형 필라(140)의 폭이 작아진다. 따라서, 수학식 1에 적용하면, 온-저항이 낮아지는 결과가 된다.
한편, 제2 도전형 필라(140) 내부에 성장된 SiO2가 일정 크기를 넘어서면, 전계가 제2 도전형 필라(140)에 형성된 공핍 영역 대신에 SiO2에 집중될 수 있다. 이하에서는, 트렌치 절연 영역(150)의 최적화된 깊이와 폭을 결정하기 위한 실험 결과를 설명한다.
도 3은 슈퍼 정션 IGBT의 제2 도전형 필라에 인가된 전계를 예시적으로 도시한 도면이다.
도 3을 참조하면, 최적화된 4.5kV급 슈퍼 정션 필드 스탑 IGBT의 제2 도전형 필라(140)는 10개의 제2 도전형 영역으로 구성된다. 제2 도전형 필라(140)의 하부에 위치한 3개의 제2 도전형 영역에 전체적으로 전계가 집중되며, 4번째 제2 도전형 영역부터 측면에 형성된 공핍 영역으로 전계가 집중되는 것을 확인할 수 있다. 여기서, 제2 도전형 필라(140) 내부의 진한 파란색 영역은 전계가 인가되지 않는 영역이며 이 영역에 트렌치 절연 영역(150)이 형성된다.
도 4는 트렌치 절연 영역의 깊이에 따라 슈퍼 정션 IGBT의 제2 도전형 필라에 인가된 전계를 예시적으로 도시한 도면이며, 도 5는 트렌치 절연 영역의 깊이에 따른 슈퍼 정션 IGBT의 전기적 특성을 예시적으로 도시한 그래프이다.
도 4를 참조하면, 트렌치 절연 영역(150)의 입구 폭을 약 1.0 ㎛으로 고정하며, 깊이를 약 5.0 ㎛ 내지 약 20.0 ㎛로 변화시키면서 측정한 전계를 확인할 수 있다. SiO2는 절연체의 특성을 가지고 있으며, 제2 도전형 필라(140) 내 일정치보다 깊게 형성되면 제2 도전형 필라(140) 하단에 인가되는 전계가 저항이 높은 트렌치 절연 영역(150)의 하단에 집중된다.
도 5를 참조하면, 트렌치 절연 영역(150)이 깊어짐에 따라 제2 도전형 필라(140)의 전체 면적이 감소하기 때문에 수학식 1에 의한 제2 도전형 필라(140)의 저항 감소로 온-상태전압강하가 줄어드는 것을 확인할 수 있다. 깊이가 약 12.0 ㎛까지 약 4.5 kV대의 항복전압을 유지하였으며 트렌치 절연 영역(150)의 깊이가 약 13.0 ㎛ 내지 약 14.0 ㎛일 때 제2 도전형 필라(140) 하단에 인가되는 전계가 제2 도전형 필라(140)와 트렌치 절연 영역(150)의 하단에 동시에 인가되어 항복전압이 소량 증가하지만 더욱 깊어질수록 전계는 제2 도전형 필라(140)가 아닌 트렌치 절연 영역(150)에 집중되기 때문에 항복전압이 급격하게 감소하는 것을 확인할 수 있다.
도 6은 트렌치 절연 영역의 폭에 따라 슈퍼 정션 IGBT의 제2 도전형 필라에 인가된 전계를 예시적으로 도시한 도면이고, 도 7은 트렌치 절연 영역의 폭에 따른 슈퍼 정션 IGBT의 항복전압 특성을 예시적으로 도시한 그래프이며, 도 8은 트렌치 절연 영역의 폭에 따른 슈퍼 정션 IGBT의 온상태 전압강하 특성을 예시적으로 도시한 그래프이다.
트렌치 절연 영역(150)의 깊이는 약 14.0 ㎛일 때 항복전압 특성이 가장 우수한 것을 확인하였다. 하지만 이것은 트렌치 절연 영역(150) 하단에 전계가 크게 집중되어 항복전압이 일시적으로 높아진 것이며, 온-상태전압강하 특성은 트렌치 절연 영역(150)이 깊어질수록 계속해서 작아진다. 또한 트렌치 절연 영역(150)의 폭은 제2 도전형 필라(140)의 폭에 직접적인 영향을 미치며, 동시에 제2 도전형 필라(140)의 수평방향 공핍영역에 인가되는 최대 전계는 트렌치 절연 영역(150) 측면으로 집중되어 작아지는 온-상태전압강하 특성처럼 항복전압 특성도 변동될 수 있다.
따라서 약 4.5kV의 항복전압을 유지하며 온-상태전압강하 특성이 좋은 약 13.0 ㎛ 내지 약 15.0 ㎛ 깊이의 트렌치 절연 영역(150)의 입구 폭을 약 0.4 ㎛ 내지약 2.0 ㎛로 변화시키면서 전계를 측정하였다. 약 13.0 ㎛ 깊이의 트렌치 절연 영역(150)은 약 1.4 ㎛의 폭까지, 약 14.0 ㎛ 깊이의 트렌치 절연 영역(150)은 약 1.2 ㎛의 폭까지, 그리고 약 15.0 ㎛ 깊이의 트렌치 절연 영역(150)은 약 0.7 ㎛의 폭까지 4.5kV의 항복전압을 유지하였으며 폭이 넓어질수록 항복전압은 급격하게 감소한다. 이는 트렌치 절연 영역(150)의 폭을 증가시키기 위해 제2 도전형 필라(140)의 도핑 영역을 식각하기 때문에, 수평방향 도핑농도에 따른 전하량 균형상태가 무너지고 제2 도전형 필라(140)의 수평방향 공핍영역에 집중되는 전계가 사라져서, 트렌치 절연 영역(150)의 최하단에 수직방향으로 최대 전계가 집중되기 때문이다.
한편, 약 13.0 ㎛, 약 14.0 ㎛ 및 약 15.0 ㎛ 의 깊이를 갖는 트렌치 절연 영역(150)의 폭을 약 0.5 ㎛ 내지 약 2.0 ㎛로 변화시키면, 공통적으로 온-상태전압강하가 감소하는 경향을 나타낸다. 트렌치 절연 영역(150)의 깊이 및 폭에 따른 전기적 특성은 표 1에 정리되어 있다.
트렌치 절연 영역 깊이(㎛) 13.0 14.0 15.0
트렌치 절연 영역 폭(㎛) 1.4 1.2 0.7
항복전압(V) 4,523.8 4,501.2 4,514.0
온-상태전압강하(V) 2.7973 2.9165 3.0496
필드 스탑 IGBT의 경우 고내압을 취하려면 드리프트 영역의 크기와 비저항(Resistivity, Ω×cm)이 증가하며, 동시에 드리프트 영역 저항이 크게 증가하기 때문에 온-상태전압강하 특성이 매우 나빠진다. 도 1 내지 도 8을 참조하여 설명한 제2 도전형 필라 내에 트렌치 절연 영역을 가진 슈퍼 정션 IGBT와 실질적으로 동일한 항복전압(4.5kV)을 갖는 필드 스탑 IGBT와, 슈퍼 정션 IGBT의 전기적 특성은 표 2에 정리되어 있다.
항복전압(V) 온-상태전압강하(V)
트렌치 절연 영역을 가진 슈퍼 정션 IGBT 4,529.56 3.10598
필드 스탑 IGBT 4,505.82 7.47706
슈퍼 정션 IGBT 4,512.74 3.84099
표 2로부터, 약 13.0 um 깊이 및 약 1.4 um 폭의 트렌치 절연 영역(150)을 가진 슈퍼 정션 IGBT의 온-상태전압강하 특성은 필드 스탑 IGBT 대비 약 58%, 슈퍼 정션 IGBT 대비 19% 향상되는 것을 확인할 수 있다.
전술한 본 발명의 설명은 예시를 위한 것이며, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타나며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (4)

  1. 제1 도전형 불순물로 도핑된 제1 도전형 드리프트층;
    상기 제1 도전형 드리프트층 상부에 상기 제1 도전형 불순물로 에피층을 도핑하여 형성된 제1 도전형 필라 및 제2 도전형 불순물로 상기 에피층을 도핑하여 형성된 제2 도전형 필라-여기서, 상기 제1 도전형 필라와 상기 제2 도전형 필라는 수평 방향으로 교번하게 배치됨-;
    상기 제1 도전형 필라의 상부에 형성된 게이트;
    상기 제2 도전형 필라의 상부에 상기 제2 도전형 불순물로 상기 에피층을 도핑하여 형성된 제2 도전형 베이스;
    상기 제2 도전형 베이스의 상면으로부터 상기 제2 도전형 필라의 내부까지 연장된 트렌치 절연 영역; 및
    상기 제2 도전형 베이스에 형성되며, 상기 게이트로부터 이격되어 상기 제2 도전형 불순물로 도핑되어 형성된 제2 도전형 에미터 영역 및 상기 게이트의 측면과 상기 제2 도전형 에미터 영역 사이에 상기 제1 도전형 불순물로 도핑되어 형성된 제1 도전형 에미터 영역을 포함하는 슈퍼 정션 IGBT.
  2. 청구항 1에 있어서, 상기 트렌치 절연 영역은 상기 제2 도전형 베이스의 상면으로부터 상기 제2 도전형 필라의 내부를 식각하여 형성한 트렌치에 실리콘 옥사이드를 증착하여 형성하는 슈퍼 정션 IGBT.
  3. 청구항 2에 있어서, 상기 트렌치 절연 영역의 폭은 1.4 ㎛인 슈퍼 정션 IGBT.
  4. 청구항 2에 있어서, 상기 트렌치 절연 영역의 깊이는 13.0 ㎛인 슈퍼 정션 IGBT.
KR1020220012433A 2022-01-27 2022-01-27 슈퍼 정션 IGBT 필러 내부 트렌치 SiO2 성장에 따른 전기적 특성 KR20230116132A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220012433A KR20230116132A (ko) 2022-01-27 2022-01-27 슈퍼 정션 IGBT 필러 내부 트렌치 SiO2 성장에 따른 전기적 특성

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220012433A KR20230116132A (ko) 2022-01-27 2022-01-27 슈퍼 정션 IGBT 필러 내부 트렌치 SiO2 성장에 따른 전기적 특성

Publications (1)

Publication Number Publication Date
KR20230116132A true KR20230116132A (ko) 2023-08-04

Family

ID=87568904

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220012433A KR20230116132A (ko) 2022-01-27 2022-01-27 슈퍼 정션 IGBT 필러 내부 트렌치 SiO2 성장에 따른 전기적 특성

Country Status (1)

Country Link
KR (1) KR20230116132A (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101454470B1 (ko) 2013-03-22 2014-10-23 파워큐브세미 (주) 슈퍼정션 반도체 및 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101454470B1 (ko) 2013-03-22 2014-10-23 파워큐브세미 (주) 슈퍼정션 반도체 및 제조방법

Similar Documents

Publication Publication Date Title
US10559663B2 (en) Semiconductor device with improved current flow distribution
US6750508B2 (en) Power semiconductor switching element provided with buried electrode
JP5196766B2 (ja) 半導体装置
US10727225B2 (en) IGBT semiconductor device
JP6445952B2 (ja) 半導体装置
US11195908B2 (en) Semiconductor device with carrier lifetime control
CN108417614B (zh) 半导体装置
US20090072304A1 (en) Trench misfet
KR101802419B1 (ko) 트렌치형 필러 옥사이드를 이용한 탄화규소 슈퍼정션 모스펫 및 그 제조방법
JP2018049908A (ja) 半導体装置及びその製造方法
CN113424328A (zh) 具有非对称沟槽氧化物的碳化硅mosfet结构
JP5874210B2 (ja) ダイオード
US11264475B2 (en) Semiconductor device having a gate electrode formed in a trench structure
KR101550798B1 (ko) 래치업 억제구조를 가지는 전력용 반도체 장치 및 그 제조방법
JP2014187200A (ja) 半導体装置の製造方法
KR20230116132A (ko) 슈퍼 정션 IGBT 필러 내부 트렌치 SiO2 성장에 따른 전기적 특성
CN109564939A (zh) 半导体装置
JP2021184499A (ja) 半導体装置
US7291899B2 (en) Power semiconductor component
WO2015107614A1 (ja) 電力用半導体装置
KR100485131B1 (ko) 반도체 소자의 접합 마감 구조
US20180331092A1 (en) Semiconductor device
WO2021049351A1 (ja) 半導体装置
WO2021145080A1 (ja) 半導体装置
US11869985B2 (en) Diode including a plurality of trenches