JP7390984B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7390984B2
JP7390984B2 JP2020096675A JP2020096675A JP7390984B2 JP 7390984 B2 JP7390984 B2 JP 7390984B2 JP 2020096675 A JP2020096675 A JP 2020096675A JP 2020096675 A JP2020096675 A JP 2020096675A JP 7390984 B2 JP7390984 B2 JP 7390984B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
electrode
region
semiconductor
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020096675A
Other languages
English (en)
Other versions
JP2021190639A (ja
Inventor
成人 本田
貴洋 中谷
哲也 新田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2020096675A priority Critical patent/JP7390984B2/ja
Priority to US17/198,170 priority patent/US11569225B2/en
Priority to DE102021110549.8A priority patent/DE102021110549A1/de
Priority to CN202110591432.4A priority patent/CN113764520A/zh
Publication of JP2021190639A publication Critical patent/JP2021190639A/ja
Application granted granted Critical
Publication of JP7390984B2 publication Critical patent/JP7390984B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0635—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors and diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本開示は半導体装置に関し、特に、逆導通型半導体装置に関する。
特許文献１には、逆導通半導体装置（ＲＣ－ＩＧＢＴ：Reverse Conducting Insulated Gate Bipolar Transistor）が開示されている。逆導通半導体装置とは、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）と転流ダイオード（ＦＷＤ：Free Wheeling Diode）を共通の半導体基板に形成した半導体装置である。特許文献１に開示の逆導通半導体装置は、半導体基板の裏面側にＩＧＢＴのコレクタとしてＰ型コレクタ層とＦＷＤのカソード層としてｎ型カソード層が形成されており、半導体基板の裏面電極が、ＡｌＳｉ－Ｔｉ－Ｎｉ－ＡｕまたはＴｉ－Ｎｉ－Ａｕの積層構造を有している。
特許第６３１９０５７号公報
電極の種類はメタルコンタクト性に大きな影響を与える。例えば、裏面電極がＡｌＳｉの場合、Ｐ型半導体層とはコンタクト抵抗が低い良好なメタルコンタクト性が得られるが、ｎ型半導体層とはコンタクト抵抗が高く、メタルコンタクト性が低い。一方、裏面電極がＴｉの場合、ｎ型半導体層とは良好なメタルコンタクト性が得られるが、ｐ型半導体層とはメタルコンタクト性が低い。
特許文献１では、裏面電極の半導体基板に接触する部分がＡｌＳｉの場合は、ｎ型半導体層とはメタルコンタクト性が低く、裏面電極の半導体基板に接触する部分がＴｉである場合は、ｐ型半導体層とはメタルコンタクト性が低く、半導体基板の裏面側に、ｎ型半導体層とｐ型半導体層とを有するＲＣ－ＩＧＢＴにおいては、半導体基板の裏面側の設計の自由度が狭いという問題があった。
本開示は上記のような問題を解決するためになされたものであり、半導体基板の裏面側の設計の自由度を広くした半導体装置を提供することを目的とする。
本開示に係る半導体装置は、トランジスタとダイオードとが共通の半導体基板に形成された半導体装置であって、前記半導体基板は、前記トランジスタが形成されたトランジスタ領域と、前記ダイオードが形成されたダイオード領域と、を有し、前記トランジスタ領域は、前記半導体基板の第２の主面側に設けられた第１導電型の第１の半導体層と、前記第１の半導体層上に設けられた第２導電型の第２の半導体層と、前記第２の半導体層よりも前記半導体基板の第１の主面側に設けられた第１導電型の第３の半導体層と、前記第３の半導体層上に設けられた第２導電型の第４の半導体層と、前記第４の半導体層、前記第３の半導体層および前記第２の半導体層に接して形成されたゲート絶縁膜と、前記ゲート絶縁膜を介して前記第３の半導体層と対向して形成されたゲート電極と、前記第４の半導体層に接続された電極と、前記第１の半導体層に接続された第１の電極と、を備え、前記ダイオード領域は、前記半導体基板の前記第２の主面側に設けられた第２導電型の第５の半導体層と、前記第５の半導体層上に設けられた前記第２の半導体層と、前記第３の半導体層と、前記第３の半導体層上に設けられた第１導電型の第６の半導体層と、前記第６の半導体層に接続された前記電極と、前記第５の半導体層に接続された第２の電極と、を備え、前記第１の電極および前記第２の電極は異なった材料で構成され、前記第１の半導体層と前記第１の電極とはオーミック接続され、前記第５の半導体層と前記第２の電極とはオーミック接続され、前記半導体基板は、前記トランジスタ領域および前記ダイオード領域を含む活性領域より外側に設けられた終端領域を有し、前記終端領域は、前記半導体基板の前記第２の主面側に設けられた前記第１の半導体層と、前記第１の半導体層に接続された前記第２の電極と、を備え、前記第１の半導体層と前記第２の電極とはショットキー接続される。
トランジスタ領域の第２の主面側の第１の電極と、ダイオード領域の第２の主面側の第２の電極とを異なった材料で構成することで、半導体基板の裏面側の設計の自由度を広くすることができる。
ＲＣ－ＩＧＢＴの構成を示す平面図である。 ＲＣ－ＩＧＢＴの構成の一例を示す断面図である。 ＲＣ－ＩＧＢＴの構成の一例を示す断面図である。 実施の形態１のＲＣ－ＩＧＢＴの構成を示す断面図である。 実施の形態１のＲＣ－ＩＧＢＴの製造工程を示す断面図である。 実施の形態１のＲＣ－ＩＧＢＴの製造工程を示す断面図である。 実施の形態１のＲＣ－ＩＧＢＴの製造工程を示す断面図である。 実施の形態１のＲＣ－ＩＧＢＴの製造工程を示す断面図である。 実施の形態１のＲＣ－ＩＧＢＴの製造工程を示す断面図である。 実施の形態１のＲＣ－ＩＧＢＴの製造工程を示す断面図である。 実施の形態１のＲＣ－ＩＧＢＴの製造工程を示す断面図である。 実施の形態１のＲＣ－ＩＧＢＴの製造工程を示す断面図である。 実施の形態１のＲＣ－ＩＧＢＴの製造工程を示す断面図である。 実施の形態１のＲＣ－ＩＧＢＴの製造工程を示す断面図である。 実施の形態１のＲＣ－ＩＧＢＴの変形例の構成を示す断面図である。 実施の形態２のＲＣ－ＩＧＢＴの構成を示す断面図である。 実施の形態３のＲＣ－ＩＧＢＴの構成を示す断面図である。 実施の形態４のＲＣ－ＩＧＢＴの構成を示す断面図である。 実施の形態５のＲＣ－ＩＧＢＴの構成を示す断面図である。 実施の形態６のＲＣ－ＩＧＢＴの構成を示す断面図である。 実施の形態７のＲＣ－ＩＧＢＴの構成を示す断面図である。 実施の形態８のＲＣ－ＩＧＢＴの構成を示す断面図である。 実施の形態９のＲＣ－ＩＧＢＴの構成を示す断面図である。
＜はじめに＞
実施の形態の説明に先立ってＲＣ－ＩＧＢＴの半導体基板の裏面側の設計の自由度が狭いことに起因する現象について説明する。なお、以下の説明において、不純物の導電型に関して、ｐ型を「第１導電型」とし、ｐ型とは反対導電型のｎ型を「第２導電型」とするが、その逆の定義でも構わない。また、不純物濃度の大きさを、ｎ型、ｎ＋型、ｎ－型、ｐ型、ｐ＋型、ｐ－型として表すが、これは、ｎ型に比較してｎ＋型はｎ型よりも不純物濃度が高く、ｎ－型はｎ型よりも不純物濃度が低いことを示し、ｐ型に比較してｐ＋型はｐ型よりも不純物濃度が高く、ｐ－型はｐ型よりも不純物濃度が低いことを示す。
また、図面は模式的に示されたものであり、異なる図面にそれぞれ示されている画像のサイズおよび位置の相互関係は、必ずしも正確に記載されたものではなく、適宜変更され得る。また、以下の説明では、同様の構成要素には同じ符号を付して図示し、それらの名称および機能も同様のものとする。よって、それらについての詳細な説明を省略する場合がある。
また、以下の説明では、「上」、「下」、「側」、「表」および「裏」などの特定の位置および方向を意味する用語が用いられる場合があるが、これらの用語は、実施の形態の内容を理解することを容易にするため便宜上用いられているものであり、実際に実施される際の方向とは関係しない。また、以下において、「外側」とは半導体装置の外周に向かう方向であり、「内側」とは「外側」に対して反対の方向とする。
図１は、ＲＣ－ＩＧＢＴ（Reverse Conducting IGBT）の平面図の一例である。図１に示す平面構造は、ＩＧＢＴ領域３３（トランジスタ領域）とダイオード領域３２（ダイオード領域）とがストライプ状に並んで設けられたものであり、単に「ストライプ型」と呼称できる。なお、平面構成は後に説明する全ての実施の形態においても図１と同じである。
図１に示すようにＲＣ－ＩＧＢＴは、平面視形状が四角形状の半導体基板ＳＢ上に設けられ、半導体基板ＳＢの中央部の活性領域ＡＲの外周部に沿ってゲート配線領域３４が設けられている。活性領域ＡＲの外周部のゲート配線領域３４より外側は、終端領域３１である。
活性領域ＡＲ内には、外周部のゲート配線領域３４に接するゲートパッド領域３５と、ゲートパッド領域３５から延在し活性領域ＡＲを平面視で横断するゲート配線領域３４が設けられている。活性領域ＡＲ内のゲート配線領域３４の延在方向は、ストライプ状のＩＧＢＴ領域３３とダイオード領域３２の配列方向であり、ゲート配線領域３４の延在方向の一方端はゲートパッド領域３５に接続され、他方端は外周部のゲート配線領域３４に接続されている。
図１に示すＡ－Ａ線での矢示方向断面をＲＣ－ＩＧＢＴ９０の断面図として図２に示す。図２に示すように、ＲＣ－ＩＧＢＴ９０は、例えば、シリコン基板等の半導体基板ＳＢで構成されるｎ－型ドリフト層７（第２の半導体層）を有している。半導体基板ＳＢは、図２においては、ｎ＋型ソース層３（第４の半導体層）およびｐ＋型コンタクト層４（第６の半導体層）からｐ＋型コレクタ層９（第１の半導体層）およびｎ＋型カソード層１０（第５の半導体層）までの範囲である。図２においてｎ＋型ソース層３およびｐ＋型コンタクト層４の紙面上端を半導体基板ＳＢの第１の主面、ｐ＋型コレクタ層９およびｎ＋型カソード層１０の紙面下端を半導体基板ＳＢの第２の主面と呼ぶ。半導体基板ＳＢの第１の主面は、ＲＣ－ＩＧＢＴ９０のおもて面側の主面であり、半導体基板ＳＢの第２の主面は、ＲＣ－ＩＧＢＴ９０の裏面側の主面である。
図２に示すように、ＩＧＢＴ領域およびダイオード領域では、ｎ－型ドリフト層７の第１の主面側に、ｎ－型ドリフト層７よりもｎ型不純物の濃度が高いｎ型キャリア蓄積層６が設けられている。ｎ型キャリア蓄積層６を設けることによって、ＩＧＢＴ領域に電流が流れた際の通電損失を低減することができる。ｎ型キャリア蓄積層６とｎ－型ドリフト層７とを合わせてドリフト層と呼んでもよい。
ｎ型キャリア蓄積層６よりも第１の主面側には、ｐ型ベース層５（第３の半導体層）が設けられている。ｐ型ベース層５はトレンチゲートＴＧのゲートトレンチ絶縁膜１５に接している。ｐ型ベース層５よりも第１の主面側には、トレンチゲートＴＧのゲートトレンチ絶縁膜１５に接してｎ＋型ソース層３が設けられている。また、ダイオード領域では、ｎ＋型ソース層３の代わりにダミートレンチゲートＤＴＧのダミートレンチ絶縁膜１５１に接してｐ＋型コンタクト層４が設けられている。
ｎ＋型ソース層３およびｐ＋型コンタクト層４は半導体基板ＳＢの第１の主面を構成している。なお、ｐ＋型コンタクト層４は、ｐ型ベース層５よりもｐ型不純物の濃度が高い領域であり、ｐ＋型コンタクト層４とｐ型ベース層５とを区別する必要がある場合にはそれぞれを個別に呼称してよく、ｐ＋型コンタクト層４とｐ型ベース層５とを合わせてｐ型ベース層と呼んでもよい。
また、図２に示すように、ゲート配線領域および終端領域においては、ｎ－型ドリフト層７の第１の主面側の上層部にｐ型終端ウェル層１２が設けられている。ｐ型終端ウェル層１２は、ＩＧＢＴ領域およびダイオード領域が含まれる活性領域を取り囲んで設けられている。ｐ型終端ウェル層１２は複数のリングが同心状に設けられており、ｐ型終端ウェル層１２の配設数は、ＲＣ－ＩＧＢＴ９０の耐圧設計によって適宜選択される。また、ｐ型終端ウェル層１２のさらに外周側にはｎ＋型チャネルストッパ層１３が設けられており、ｎ＋型チャネルストッパ層１３はｐ型終端ウェル層１２を取り囲んでいる。
また、ＩＧＢＴ領域、ダイオード領域、ゲート配線領域および終端領域においては、ｎ－型ドリフト層７の第２の主面側に、ｎ－型ドリフト層７よりもｎ型不純物の濃度が高いｎ型バッファ層８（第２の半導体層）が設けられている。ｎ型バッファ層８は、ＲＣ－ＩＧＢＴ９０がオフ状態のときに、ｐ型ベース層５から第２の主面側に伸びる空乏層がパンチスルーするのを抑制するために設けられる。なお、ｎ型バッファ層８とｎ－型ドリフト層７とを合わせてドリフト層と呼んでもよい。
また、ＩＧＢＴ領域、ゲート配線領域および終端領域においては、ｎ－型ドリフト層７と半導体基板ＳＢの第２の主面との間に、ｐ＋型コレクタ層９が設けられている。
ダイオード領域においては、ｎ－型ドリフト層７と半導体基板ＳＢの第２の主面との間に、ｎ＋型カソード層１０が設けられている。
次に、トレンチゲートＴＧおよびダミートレンチゲートＤＴＧについて説明する。図２に示すように、半導体基板ＳＢの第１の主面からｐ型ベース層５を貫通し、ｎ－型ドリフト層７に達する複数のトレンチが形成されている。トレンチ内にゲートトレンチ絶縁膜１５（ゲート絶縁膜）を介してゲートトレンチ電極１６（ゲート電極）が設けられることでトレンチゲートＴＧが構成される。ゲートトレンチ電極１６は、ゲートトレンチ絶縁膜１５を介してｎ－型ドリフト層７に対向している。また、トレンチ内にダミートレンチ絶縁膜１５１を介してダミートレンチ電極１６１が設けられることでダミートレンチゲートＤＴＧが構成される。
ダミートレンチ電極１６１は、ダミートレンチ絶縁膜１５１を介してｎ－型ドリフト層７に対向している。トレンチゲートＴＧのゲートトレンチ絶縁膜１５は、ｐ型ベース層５およびｎ＋型ソース層３に接している。ゲートトレンチ電極１６にゲート駆動電圧が印加されると、トレンチゲートＴＧのゲートトレンチ絶縁膜１５に接するｐ型ベース層５にチャネルが形成される。
図２に示すように、トレンチゲートＴＧのゲートトレンチ電極１６の上には層間絶縁膜１４が設けられている。半導体基板ＳＢの第１の主面の層間絶縁膜１４が設けられていない領域の上、および層間絶縁膜１４の上にはバリアメタル２が形成されている。バリアメタル２は、例えば、チタン（Ｔｉ）を含む導電体であってよく、例えば、窒化チタンであってよく、チタンとシリコン（Ｓｉ）を合金化させたＴｉＳｉであってよい。
図２に示すように、バリアメタル２は、ｎ＋型ソース層３、ｐ＋型コンタクト層４およびダミートレンチ電極１６１にオーミック接触し、ｎ＋型ソース層３、ｐ＋型コンタクト層４およびダミートレンチ電極１６１と電気的に接続されている。バリアメタル２の上には、表面電極１（電極）が設けられる。表面電極１は、例えば、アルミニウムシリコン合金（ＡｌＳｉ）などのアルミ合金で形成してもよく、アルミ合金で形成した電極上に、無電解めっき、あるいは電解めっきでめっき膜を形成した複数層の金属膜で構成される電極であってもよい。無電解めっき、あるいは電解めっきで形成するめっき膜は、例えば、ニッケル（Ｎｉ）めっき膜であってよい。また、隣接する層間絶縁膜１４間等の微細な領域であって、表面電極１では良好な埋め込みが得られない領域がある場合には、表面電極１よりも埋め込み性が良好なタングステンを微細な領域に配置して、タングステンの上に表面電極１を設けてもよい。なお、バリアメタル２を設けずに、ｎ＋型ソース層３、ｐ＋型コンタクト層４およびダミートレンチゲートＤＴＧの上に表面電極１を設けてもよい。また、ｎ＋型ソース層３などのｎ型の半導体層の上のみにバリアメタル２を設けてもよい。バリアメタル２と表面電極１とを合わせてエミッタ電極と呼んでよい。
半導体基板ＳＢの第２の主面上には裏面電極２０（第１の裏面電極）が設けられている。裏面電極２０は、ＩＧＢＴ領域およびダイオード領域から終端領域まで連続して一体的に形成されている。一方、終端領域の半導体基板ＳＢの第１の主面上には、ＩＧＢＴ領域およびダイオード領域から連続している表面電極１と、表面電極１とは分離された終端電極１１が設けられる。
表面電極１と終端電極１１とは、半絶縁性膜１７を介して電気的に接続されている。半絶縁性膜１７は、例えば、ｓｉｎＳｉＮ（semi-insulating Silicon Nitride：半絶縁性シリコン窒化膜）であってよい。終端電極１１、ｐ型終端ウェル層１２およびｎ＋型チャネルストッパ層１３は、終端領域の第１の主面上に設けられた層間絶縁膜１４に形成されたコンタクトホールを介して電気的に接続されている。また、終端領域には、表面電極１、終端電極１１および半絶縁性膜１７を覆って終端保護膜１８が設けられている。終端保護膜１８は、例えば、ポリイミドで形成してよい。
図２に示すように、ＲＣ－ＩＧＢＴ９０においては、ＩＧＢＴ領域の半導体基板ＳＢの第２の主面の上層部にはｐ＋型コレクタ層９が設けられ、ダイオード領域の半導体基板ＳＢの第２の主面の上層部にはｎ＋型カソード層１０が設けられている。
また、ゲート配線領域および終端領域においては、半導体基板ＳＢの第１の主面側に形成されたｐ＋型コンタクト層４をアノードとする寄生のｐｎ接合ダイオードの動作を抑制するため、第２の主面の上層部にはＩＧＢＴ領域と同様にｐ＋型コレクタ層９が設けられている。
一般的にＲＣ－ＩＧＢＴには、ＩＧＢＴの電流遮断能力（ＲＢＳＯＡ：Reverse Bias Safe Operating Area）が、ダイオードにはＲＲＳＯＡ（Reverse Recovery Safe Operation Area）が求められている。
ここで、終端領域の第２の主面においてｐ＋型コレクタ層９などのｐ型半導体層が形成されている場合、ダイオードに対するキャリア注入効率はほぼ０であるが、ＩＧＢＴに対してはキャリア注入効率が高くなってしまい、ＲＢＳＯＡが低下する。このＲＢＳＯＡの低下は、半導体基板ＳＢの厚みが厚くなるとキャリアの横方向（平面方向）の拡散による影響が大きくなるため、半導体基板ＳＢの厚みが厚くなるにつれて、顕著になる。つまり、耐圧クラスが高くなるにつれて、このＲＢＳＯＡの低下はより顕著になる。
よって、ＩＧＢＴ領域のｐ＋型コレクタ層９などのｐ型半導体層とダイオード領域のｎ＋型カソード層１０に対しては良好なメタルコンタクト性が望まれ、逆に終端領域のｐ型半導体層に対しては、ＩＧＢＴに対するキャリア注入効率を低くするために、低いメタルコンタクト性が望まれる。
しかし、図２に示されるように、裏面電極２０は、ＩＧＢＴ領域およびダイオード領域から終端領域まで連続して一体的に形成されているので、ＩＧＢＴ領域のｐ＋型コレクタ層９と、終端領域のｐ＋型コレクタ層９とでメタルコンタクト性を変えることは困難であり、どちらかに適合したメタルコンタクト性を選択することになる。
ここで、図１に示すＢ－Ｂ線での矢示方向断面を図３に示す。図３は、ダイオード領域とＩＧＢＴ領域の境界部分の断面図である。図３に示すように、ダイオード領域とＩＧＢＴ領域の境界部分のＩＧＢＴ領域の端部でも他のＩＧＢＴ領域と同様にｎ＋型ソース層３とｐ＋型コンタクト層４とが混在した領域が存在し、ｐ＋型コンタクト層４（ｐ型ベース層５含む）は、アノード層として寄与し、ｎ＋型カソード層１０との間で寄生ｐｎ接合ダイオードＰＤを形成してダイオード領域のリカバリー損失を低下させてしまう。この寄生ｐｎ接合ダイオードＰＤの動作を抑制するための方法として、ＩＧＢＴ領域のｐ＋型コレクタ層９をダイオード領域側に延伸させる方法があるが、ダイオード領域が有効活用できないという問題を有している。
＜実施の形態１＞
＜装置構成＞
以下、実施の形態１に係るＲＣ－ＩＧＢＴ１００について説明する。なお、ＲＣ－ＩＧＢＴ１００の平面図は、図１と同じであり、図１に示すＡ－Ａ線での矢示方向断面をＲＣ－ＩＧＢＴ１００の断面図として図４に示す。なお、図４においては、図２を用いて説明したＲＣ－ＩＧＢＴ９０と同一の構成については同一の符号を付し、重複する説明は省略する。図４に示すように、ＲＣ－ＩＧＢＴ１００は、半導体基板ＳＢの第２の主面上に、領域ごとに異なる裏面電極を設けた点で図２に示したＲＣ－ＩＧＢＴ９０とは異なっている。
すなわち、ＩＧＢＴ領域には裏面電極２０（第１の電極）が設けられ、ダイオード領域には裏面電極２１（第２の電極）が設けられ、ゲート配線領域には裏面電極２２（第３の裏面電極）が設けられ、終端域には裏面電極２３（第４の裏面電極）が設けられている。
裏面電極２０は、ＩＧＢＴ領域のｐ＋型コレクタ層９とオーミック接続された電極であり、裏面電極２１はダイオード領域のｎ＋型カソード層１０とオーミック接続された電極である。
裏面電極２０および２１の材料は、それぞれの領域で望ましいキャリア注入効率を実現するための材料が選択されている。すなわち、ＩＧＢＴ領域の裏面電極２０とダイオード領域の裏面電極２１は、コンタクト抵抗による損失を低減させるため、それぞれｐ＋型コレクタ層９およびｎ＋型カソード層１０とオーミック接続される材料が選択される。
裏面電極２０は、ｐ型半導体層とオーミック接続し、ｎ型半導体層とショットキー接続する材料として、例えば、Ａｌ、ＡｌＳｉ、Ｎｉ、ＴｉＳｉ２、ＰｔＳｉ２、ＰｔＳｉ、Ｍｏ（モリブデン）等で形成される。
裏面電極２１は、ｐ型半導体層とショットキー接続し、ｎ型半導体層とオーミック接続する材料として、例えばＴｉ、ＭｏＳｉ２等で形成される。
裏面電極２２は、ゲート配線領域のｐ＋型コレクタ層９に接続された電極であり、裏面電極２３は終端領域のｐ＋型コレクタ層９に接続された電極である。
裏面電極２２および２３の材料は、それぞれが設けられた領域の裏面からのキャリア注入効率を下げるためにショットキー接続される材料が選択される。
裏面電極２１および２２は、ｐ＋型コレクタ層９とショットキー接続する材料として、例えばＴｉ、ＭｏＳｉ２等で形成される。
このように、ＲＣ－ＩＧＢＴ１００は、半導体基板ＳＢの第２の主面上に、領域に合わせて異なる裏面電極を設けることで、寄生のｐｎ接合ダイオードの動作を抑制し、ＩＧＢＴおよびダイオードの通電損失の増加を抑制し、かつ、ＩＧＢＴの電流遮断能力（ＲＢＳＯＡ）およびダイオードの電流遮断能力（ＲＲＳＯＡ）を向上できる。
＜製造方法＞
次に、製造工程を順に示す断面図である図５～図１４を用いてＲＣ－ＩＧＢＴ１００の製造方法を説明する。
まず、図５に示すようにｎ－型ドリフト層７を構成する半導体基板ＢＳを準備する。半導体基板ＢＳには、例えば、ＦＺ（Floating Zone）法で作製された、いわゆるＦＺウエハまたはＭＣＺ（Magnetic field applied Czochralski）法で作製された、いわゆるＭＣＺウエハを用いてよく、ｎ型不純物を含むｎ型ウエハであってよい。
半導体基板ＢＳとしては、例えば、比抵抗（ρ）が２５０Ω・ｃｍ、厚みが７２５μｍのｎ型ウエハを用いる。なお、図５では、半導体基板ＢＳの全体がｎ－型ドリフト層７となっているが、このような半導体基板ＢＳの第１の主面側または第２の主面側から、ｐ型あるいはｎ型の不純物イオンを注入し、その後、熱処理などによって半導体基板ＢＳ内に拡散させることで、ｐ型あるいはｎ型の半導体層を形成し、ＲＣ－ＩＧＢＴ１００の第１の主面側の構成を得る。
図６には、半導体基板ＢＳの第１の主面側に、ＩＧＢＴ、ダイオード、ゲート配線および終端領域の各半導体層、電極、絶縁膜、トレンチゲートおよびダミートレンチゲート等を公知の製造方法を用いて形成した状態の半導体基板ＢＳを示す。
次に、図７に示す工程において、半導体基板ＢＳを研磨処理とウェットエッチングによって、例えば厚さ３００μｍまで薄くする。
次に、図８に示す工程において、ｎ－型ドリフト層７の第２の主面側から、ｎ型不純物をイオン注入し、ｎ型バッファ層８を形成する。ｎ型バッファ層８は、例えば、リン（Ｐ）イオンを注入して形成してよい。また、プロトン（Ｈ＋）を注入して形成してよい。さらに、プロトンとリンの両方を注入して形成してよい。その後、第２の主面にレーザーを照射してレーザーアニールすることで、リンまたはプロトンを活性化する。
次に、図９に示す工程において、写真製版（フォトリソグラフィー）処理によりｎ－型ドリフト層７の第２の主面上にレジストパターン（図示せず）を形成し、当該レジストパターンを介してｐ型不純物をイオン注入し、ｐ＋型コレクタ層９を形成する。ｐ＋型コレクタ層９は、例えば、ボロン（Ｂ）を注入して形成してよい。ｐ＋型コレクタ層９は終端領域にも形成される。
その後、レジストパターンを除去し、同じように写真製版処理によってレジストパターン（図示せず）を形成し、当該レジストパターンを介してｎ型不純物をイオン注入し、ｎ＋型カソード層１０を形成する。ｎ＋型カソード層１０は、例えば、リン（Ｐ）を注入して形成してよい。
レジストパターンを除去した後、第２の主面にレーザーを照射してレーザーアニールすることで、ボロンおよびリンを活性化する。
次に、図１０に示す工程において、ｐ＋型コレクタ層９およびｎ＋型カソード層１０が形成されたｎ－型ドリフト層７の第２の主面上に、例えばＡｌＳｉの裏面電極２０をスパッタリング法などによって形成する。
次に、写真製版処理により裏面電極２０上にＩＧＢＴ領域のみにレジストが残るレジストパターン（図示せず）を形成した後、例えばドライエッチングにより、ＩＧＢＴ領域以外の裏面電極２０を除去することで、図１１に示すように、ＩＧＢＴ領域のｐ＋型コレクタ層９上に裏面電極２０が形成された構成とする。
次に、図１２に示す工程において、ＩＧＢＴ領域に裏面電極２０が形成された状態のｎ－型ドリフト層７の第２の主面上に、例えばＴｉの裏面電極２１をスパッタリング法などによって形成する。
次に、写真製版処理により裏面電極２１上にダイオード領域のみにレジストが残るレジストパターン（図示せず）を形成した後、例えばドライエッチングにより、ダイオード領域以外の裏面電極２１を除去することで、図１３に示すように、ダイオード領域のｎ＋型カソード層１０上に裏面電極２１が形成された構成とする。
次に、ＩＧＢＴ領域に裏面電極２０が形成され、ダイオード領域に裏面電極２１が形成された状態のｎ－型ドリフト層７の第２の主面上に、例えばＴｉの裏面電極２２をスパッタリング法などによって形成する。
次に、写真製版処理により裏面電極２１上にゲート配線領域および終端領域のみにレジストが残るレジストパターン（図示せず）を形成した後、例えばドライエッチングにより、ゲート配線領域および終端領域の裏面電極２２を除去することで、図１４に示すように、ゲート配線領域および終端領域のｐ＋型コレクタ層９上に裏面電極２２が形成された構成とする。
次に、ＩＧＢＴ領域に裏面電極２０が形成され、ダイオード領域に裏面電極２１が形成されゲート配線領域および終端領域に裏面電極２２が形成された状態のｎ－型ドリフト層７の第２の主面上に、例えばＴｉの裏面電極２３をスパッタリング法などによって形成する。
次に、写真製版処理により裏面電極２３上に終端領域のみにレジストが残るレジストパターン（図示せず）を形成した後、例えばドライエッチングにより、ＩＧＢＴ領域、ダイオード領域およびゲート配線領域の裏面電極２３を除去することで、図４に示したＲＣ－ＩＧＢＴ１００を得る。
なお、以上説明した製造方法によれば、裏面電極２０とｐ＋型コレクタ層９とはオーミック接続となり、メタルコンタクト性は良好である。また、裏面電極２１とｎ＋型カソード層１０とはオーミック接続となり、メタルコンタクト性は良好である。一方，裏面電極２２および２３とｐ＋型コレクタ層９とはショットキー接続となり、メタルコンタクト性は低い。
ＩＧＢＴ領域とダイオード領域における裏面電極のメタルコンタクト性を良好とすること、ＩＧＢＴおよびダイオードのオン抵抗の上昇（通電損失）を抑制できる。一方、ゲート配線領域および終端領域では、メタルコンタクト性を低くすることで、ＩＧＢＴ動作時において、裏面からのキャリア（ホール）注入を抑制し、電流遮断能力を向上できる。
＜変形例＞
なお、以上の説明においては、裏面電極２２および裏面電極２３をＴｉで形成するものとしたが、Ｔｉに限定されるものではなく、裏面電極２２をＭｏＳｉ２で形成し、裏面電極２３をＴｉで形成するものとしてもよく、また、逆であってもよい。
また、裏面電極２２および裏面電極２３をＴｉで形成するのであれば、裏面電極２１と同時に形成することで、製造工程数を削減し、製造コストの増加を抑制できる。
図１５には、ダイオード領域、ゲート配線領域および終端領域に共通の裏面電極２１を形成したＲＣ－ＩＧＢＴ１０１の構成を示す。
＜実施の形態２＞
以下、実施の形態２に係るＲＣ－ＩＧＢＴ２００について説明する。なお、ＲＣ－ＩＧＢＴ２００の平面図は、図１と同じであり、図１に示すＡ－Ａ線での矢示方向断面をＲＣ－ＩＧＢＴ２００の断面図として図１６に示す。なお、図１６においては、図２を用いて説明したＲＣ－ＩＧＢＴ９０と同一の構成については同一の符号を付し、重複する説明は省略する。
図１６に示すように、ＲＣ－ＩＧＢＴ２００においては、ゲート配線領域にＩＧＢＴ領域と同様に裏面電極２０が形成され、終端領域には裏面電極２１が形成された構成となっている。終端領域では、裏面電極２１とｐ＋型コレクタ層９とはショットキー接続となり、メタルコンタクト性は低いが、ゲート配線領域では、裏面電極２０とｐ＋型コレクタ層９とはオーミック接続となり、メタルコンタクト性は良好であることから、実施の形態１のＲＣ－ＩＧＢＴ１００と比べてゲート配線領域に隣接するＩＧＢＴ領域に対するキャリア注入効率が高く、キャリア注入量は大きくなり、ＩＧＢＴのオン電圧を下げることができる。
先に説明したように、裏面電極２０は、ｐ型半導体層とオーミック接続し、ｎ型半導体層とショットキー接続する材料として、例えば、Ａｌ、ＡｌＳｉ、Ｎｉ、ＴｉＳｉ２、ＰｔＳｉ２、ＰｔＳｉ、Ｍｏ（モリブデン）等で形成される。
裏面電極２１は、ｐ型半導体層とショットキー接続し、ｎ型半導体層とオーミック接続する材料として、例えばＴｉ、ＭｏＳｉ２等で形成される。
＜実施の形態３＞
以下、実施の形態３に係るＲＣ－ＩＧＢＴ３００について説明する。なお、ＲＣ－ＩＧＢＴ３００の平面図は、図１と同じであり、図１に示すＡ－Ａ線での矢示方向断面をＲＣ－ＩＧＢＴ３００の断面図として図１７に示す。なお、図１７においては、図２を用いて説明したＲＣ－ＩＧＢＴ９０と同一の構成については同一の符号を付し、重複する説明は省略する。
図１７に示すように、ＲＣ－ＩＧＢＴ３００においては、ゲート配線領域と終端領域とを合わせた領域に複数の裏面電極２０と複数の裏面電極２１とが、交互に配設された構成となっている。
ゲート配線領域と終端領域とを合わせた領域における複数の裏面電極２０と複数の裏面電極２１の平面視での面積比率を調整することで、実施の形態１のＲＣ－ＩＧＢＴ１００と比べて、ゲート配線領域および終端領域におけるキャリア注入効率を幅広く自由に調整することができる。裏面におけるキャリア注入効率を調整することで、ＩＧＢＴのオン電圧上昇と電流遮断能力のトレードオフを制御できる。なお、面積比率はＲＣ－ＩＧＢＴの定格に合わせて適宜に決定すればよい。
先に説明したように、裏面電極２０は、ｐ型半導体層とオーミック接続し、ｎ型半導体層とショットキー接続する材料として、例えば、Ａｌ、ＡｌＳｉ、Ｎｉ、ＴｉＳｉ２、ＰｔＳｉ２、ＰｔＳｉ、Ｍｏ（モリブデン）等で形成される。
裏面電極２１は、ｐ型半導体層とショットキー接続し、ｎ型半導体層とオーミック接続する材料として、例えばＴｉ、ＭｏＳｉ２等で形成される。
なお、図１７においては、ゲート配線領域と終端領域とを合わせた領域に複数の裏面電極２０と複数の裏面電極２１とが、交互に配設された構成を示したが、ゲート配線領域または終端領域の一方だけに複数の裏面電極２０と複数の裏面電極２１とが、交互に配設された構成とし、他方は裏面電極２０のみ、または裏面電極２１のみが配設された構成としてもよい。
＜実施の形態４＞
以下、実施の形態４に係るＲＣ－ＩＧＢＴ４００について説明する。なお、ＲＣ－ＩＧＢＴ４００の平面図は、図１と同じであり、図１に示すＡ－Ａ線での矢示方向断面をＲＣ－ＩＧＢＴ４００の断面図として図１８に示す。なお、図１８においては、図２を用いて説明したＲＣ－ＩＧＢＴ９０と同一の構成については同一の符号を付し、重複する説明は省略する。
図１８に示すように、ＲＣ－ＩＧＢＴ４００においては、ゲート配線領域と終端領域とを合わせた領域に複数の裏面電極２０と複数の裏面電極２１とが、交互に配設された構成となっている点では実施の形態３のＲＣ－ＩＧＢＴ３００と同じであるが、裏面電極２１に対する裏面電極２０の平面視での面積比率、すなわち、裏面電極２０の面積÷裏面電極２１の面積の値が、ＩＧＢＴ領域およびダイオード領域を含む活性領域からチップ端部に向かって徐々に小さくなるように構成されている。なお、面積比率の変化の程度はＲＣ－ＩＧＢＴの定格に合わせて適宜に決定すればよい。
図１８の例では、ダイオード領域に隣接して裏面電極２０が配設され、その隣に裏面電極２１が配設され、以後、裏面電極２０は面積を徐々に小さくしながら、裏面電極２１は面積を徐々に大きくしながら交互に配設されている。裏面電極２０が配置された部分はｐ＋型コレクタ層９とはオーミック接続となり、メタルコンタクト性は良好であることからキャリア注入効率が高くなり、ＩＧＢＴのオン電圧を下げることができる。一方、裏面電極２１が配置された部分はｐ＋型コレクタ層９とはショットキー接続となり、メタルコンタクト性が低くキャリア注入効率は低いが、裏面電極２１は、活性領域から離れるにつれて徐々に大きくなるので、裏面におけるキャリア注入効率は活性領域から離れるにつれて徐々に小さくなるので、ＩＧＢＴのオン電圧の上昇を抑えつつ、電流遮断能力を向上できる。
先に説明したように、裏面電極２０は、ｐ型半導体層とオーミック接続し、ｎ型半導体層とショットキー接続する材料として、例えば、Ａｌ、ＡｌＳｉ、Ｎｉ、ＴｉＳｉ２、ＰｔＳｉ２、ＰｔＳｉ、Ｍｏ（モリブデン）等で形成される。
裏面電極２１は、ｐ型半導体層とショットキー接続し、ｎ型半導体層とオーミック接続する材料として、例えばＴｉ、ＭｏＳｉ２等で形成される。
なお、図１８においては、ゲート配線領域と終端領域とを合わせた領域に複数の裏面電極２０と複数の裏面電極２１とが、交互に配設された構成を示したが、ゲート配線領域または終端領域の一方だけに複数の裏面電極２０と複数の裏面電極２１とが、交互に配設された構成とし、裏面電極２１に対する裏面電極２０の面積比率がチップ端部に向かって徐々に小さくなるように構成してもよい。
＜実施の形態５＞
以下、実施の形態５に係るＲＣ－ＩＧＢＴ５００について説明する。なお、ＲＣ－ＩＧＢＴ５００の平面図は、図１と同じであり、図１に示すＡ－Ａ線での矢示方向断面をＲＣ－ＩＧＢＴ５００の断面図として図１９に示す。なお、図１９においては、図２を用いて説明したＲＣ－ＩＧＢＴ９０と同一の構成については同一の符号を付し、重複する説明は省略する。
図１９に示すように、ＲＣ－ＩＧＢＴ５００においては、ゲート配線領域および終端領域において、ｐ＋型コレクタ層９が設けられておらず、ｎ型バッファ層８が半導体基板ＳＢの第２の主面にまで達している。そして、ゲート配線領域および終端領域のｎ型バッファ層８には裏面電極２０が接続されている。裏面電極２０は、ｎ型半導体層とショットキー接続する材料で構成されているので、裏面電極２０とｎ型バッファ層８とはメタルコンタクト性が低い。また、ゲート配線領域および終端領域にはｐ＋型コレクタ層９が設けられていないので、ＩＧＢＴ動作時において裏面におけるキャリア注入効率がほぼ「０」となり、ＩＧＢＴの電流遮断能力をより向上できる。また、ゲート配線領域および終端領域はメタルコンタクト性が低いので、ダイオード動作時もキャリア注入効率を下げることができ、電流遮断能力の低下を抑制できる。
先に説明したように、裏面電極２０は、ｐ型半導体層とオーミック接続し、ｎ型半導体層とショットキー接続する材料として、例えば、Ａｌ、ＡｌＳｉ、Ｎｉ、ＴｉＳｉ２、ＰｔＳｉ２、ＰｔＳｉ、Ｍｏ（モリブデン）等で形成される。
裏面電極２１は、ｐ型半導体層とショットキー接続し、ｎ型半導体層とオーミック接続する材料として、例えばＴｉ、ＭｏＳｉ２等で形成される。
＜実施の形態６＞
以下、実施の形態６に係るＲＣ－ＩＧＢＴ６００について説明する。なお、ＲＣ－ＩＧＢＴ６００の平面図は、図１と同じであり、図１に示すＢ－Ｂ線での矢示方向断面をＲＣ－ＩＧＢＴ６００の断面図として図２０に示す。なお、図２０においては、図３を用いて説明したＲＣ－ＩＧＢＴ９０と同一の構成については同一の符号を付し、重複する説明は省略する。
図２０に示すように、ＲＣ－ＩＧＢＴ６００においては、ＩＧＢＴ領域とダイオード領域との間に境界領域を設けている。境界領域の半導体基板ＳＢの第１の主面側の構成はダイオード領域と同じであり、第２の主面にはダイオード領域と同じｎ＋型カソード層１０が設けられている。一方、ＩＧＢＴ領域および境界領域においては裏面電極２０が配設され、ダイオード領域においては裏面電極２１が配設されている。
ここで、裏面電極２０は、例えばＡｌＳｉで形成され、ＩＧＢＴ領域のｐ＋型コレクタ層９とは良好なメタルコンタクト性を有するが、境界領域のｎ＋型カソード層１０とはショットキー接続となり、メタルコンタクト性は低い。一方、裏面電極２１は、例えばＴｉで形成され、ｎ＋型カソード層１０とはオーミック接続となり、良好なメタルコンタクト性を有している。
このように、境界領域のｎ＋型カソード層１０と裏面電極２０とのメタルコンタクト性は低いため、ダイオード領域に隣接するＩＧＢＴ領域の端部のｎ＋型ソース層３とｐ＋型コンタクト層４とが混在した領域のｐ＋型コンタクト層４をアノード層としてｎ＋型カソード層１０との間で発生する寄生ｐｎ接合ダイオードにおけるｎ＋型カソード層１０からのキャリア注入効率が下がるため、寄生ｐｎ接合ダイオードの動作を抑制できる。
先に説明したように、裏面電極２０は、ｐ型半導体層とオーミック接続し、ｎ型半導体層とショットキー接続する材料として、例えば、Ａｌ、ＡｌＳｉ、Ｎｉ、ＴｉＳｉ２、ＰｔＳｉ２、ＰｔＳｉ、Ｍｏ（モリブデン）等で形成される。
裏面電極２１は、ｐ型半導体層とショットキー接続し、ｎ型半導体層とオーミック接続する材料として、例えばＴｉ、ＭｏＳｉ２等で形成される。
なお、図２０に示すＲＣ－ＩＧＢＴ６００においては、図１に示すＢ－Ｂ線での矢示方向断面のみを示したが、図１に示すＡ－Ａ線での矢示方向断面の構成は、図４に示したＲＣ－ＩＧＢＴ１００、図１５に示したＲＣ－ＩＧＢＴ１０１、図１６～図１９にそれぞれ示したＲＣ－ＩＧＢＴ２００～５００の何れの構成であってもよい。
＜実施の形態７＞
以下、実施の形態７に係るＲＣ－ＩＧＢＴ７００について説明する。なお、ＲＣ－ＩＧＢＴ７００の平面図は、図１と同じであり、図１に示すＢ－Ｂ線での矢示方向断面をＲＣ－ＩＧＢＴ７００の断面図として図２１に示す。なお、図２１においては、図３を用いて説明したＲＣ－ＩＧＢＴ９０と同一の構成については同一の符号を付し、重複する説明は省略する。
図２１に示すように、ＲＣ－ＩＧＢＴ７００においては、ＩＧＢＴ領域とダイオード領域との間に境界領域を設けている。境界領域の半導体基板ＳＢの第１の主面側の構成はダイオード領域と同じであり、第２の主面にはダイオード領域と同じｎ＋型カソード層１０が設けられている。そして、ＩＧＢＴ領域においては裏面電極２０が配設され、ダイオード領域においては裏面電極２１が配設されているが、境界領域においては、複数の裏面電極２０と複数の裏面電極２１とが、交互に配設された構成となっている。
境界領域における複数の裏面電極２０と複数の裏面電極２１の平面視での面積比率を調整することで、実施の形態６のＲＣ－ＩＧＢＴ６００と比べて、境界領域におけるキャリア注入効率を幅広く自由に調整することができ、境界領域におけるダイオード動作に寄与すると共に、寄生ｐｎ接合ダイオードの動作の抑制が容易になる。なお、面積比率はＲＣ－ＩＧＢＴの定格に合わせて適宜に決定すればよい。
先に説明したように、裏面電極２０は、ｐ型半導体層とオーミック接続し、ｎ型半導体層とショットキー接続する材料として、例えば、Ａｌ、ＡｌＳｉ、Ｎｉ、ＴｉＳｉ２、ＰｔＳｉ２、ＰｔＳｉ、Ｍｏ（モリブデン）等で形成される。
裏面電極２１は、ｐ型半導体層とショットキー接続し、ｎ型半導体層とオーミック接続する材料として、例えばＴｉ、ＭｏＳｉ２等で形成される。
なお、図２１に示すＲＣ－ＩＧＢＴ７００においては、図１に示すＢ－Ｂ線での矢示方向断面のみを示したが、図１に示すＡ－Ａ線での矢示方向断面の構成は、図４に示したＲＣ－ＩＧＢＴ１００、図１５に示したＲＣ－ＩＧＢＴ１０１、図１６～図１９にそれぞれ示したＲＣ－ＩＧＢＴ２００～５００の何れの構成であってもよい。
＜実施の形態８＞
以下、実施の形態８に係るＲＣ－ＩＧＢＴ８００について説明する。なお、ＲＣ－ＩＧＢＴ８００の平面図は、図１と同じであり、図１に示すＢ－Ｂ線での矢示方向断面をＲＣ－ＩＧＢＴ８００の断面図として図２２に示す。なお、図２２においては、図３を用いて説明したＲＣ－ＩＧＢＴ９０と同一の構成については同一の符号を付し、重複する説明は省略する。
図２２に示すように、ＲＣ－ＩＧＢＴ８００においては、ＩＧＢＴ領域とダイオード領域との間に境界領域を設け、境界領域においては、複数の裏面電極２０と複数の裏面電極２１とが、交互に配設された構成となっている点では実施の形態７のＲＣ－ＩＧＢＴ７００と同じであるが、裏面電極２１に対する裏面電極２０の平面視での面積比率、すなわち、裏面電極２０の面積÷裏面電極２１の面積の値が、ＩＧＢＴ領域からダイオード領域に向かって徐々に小さくなるように構成されている。なお、面積比率の変化の程度はＲＣ－ＩＧＢＴの定格に合わせて適宜に決定すればよい。
図２２の例では、ＩＧＢＴ領域に隣接して裏面電極２０が配設され、その隣に裏面電極２１が配設され、以後、裏面電極２０は面積を小さくしながら、裏面電極２１は面積を大きくしながら交互に配設されている。裏面電極２０が配置された部分は、ｎ＋型カソード層１０とはショットキー接続となり、メタルコンタクト性は低いため、キャリア注入効率が低いが、裏面電極２１は、カソード領域に近づくにつれて徐々に大きくなるので、裏面におけるキャリア注入効率はカソード領域に近づくにつれて徐々に大きくなり、ダイオードのオン電圧の上昇を抑えつつ、寄生ｐｎ接合ダイオードの動作を抑制できる。
先に説明したように、裏面電極２０は、ｐ型半導体層とオーミック接続し、ｎ型半導体層とショットキー接続する材料として、例えば、Ａｌ、ＡｌＳｉ、Ｎｉ、ＴｉＳｉ２、ＰｔＳｉ２、ＰｔＳｉ、Ｍｏ（モリブデン）等で形成される。
裏面電極２１は、ｐ型半導体層とショットキー接続し、ｎ型半導体層とオーミック接続する材料として、例えばＴｉ、ＭｏＳｉ２等で形成される。
なお、図２２に示すＲＣ－ＩＧＢＴ８００においては、図１に示すＢ－Ｂ線での矢示方向断面のみを示したが、図１に示すＡ－Ａ線での矢示方向断面の構成は、図４に示したＲＣ－ＩＧＢＴ１００、図１５に示したＲＣ－ＩＧＢＴ１０１、図１６～図１９にそれぞれ示したＲＣ－ＩＧＢＴ２００～５００の何れの構成であってもよい。
＜実施の形態９＞
以下、実施の形態９に係るＲＣ－ＩＧＢＴ９００について説明する。なお、ＲＣ－ＩＧＢＴ９００の平面図は、図１と同じであり、図１に示すＢ－Ｂ線での矢示方向断面をＲＣ－ＩＧＢＴ９００の断面図として図２３に示す。なお、図２３においては、図３を用いて説明したＲＣ－ＩＧＢＴ９０と同一の構成については同一の符号を付し、重複する説明は省略する。
図２３に示すように、ＲＣ－ＩＧＢＴ９００においては、ＩＧＢＴ領域とダイオード領域との間に境界領域を設け、境界領域においては、裏面電極２４（第３の電極）が配設された構成となっている。
裏面電極２４は、裏面電極２０および２１とは異なる材料、例えば、ニッケルシリサイド（ＮｉＳｉ，ＮｉＳｉ２）で形成されている。このように、裏面電極２４を裏面電極２０および２１とは異なる材料で構成することで、境界領域におけるキャリア注入効率をより幅広く自由に調整することができ、境界領域におけるダイオード動作に寄与すると共に、寄生ｐｎ接合ダイオードの動作の抑制がより容易になる。
先に説明したように、裏面電極２０は、ｐ型半導体層とオーミック接続し、ｎ型半導体層とショットキー接続する材料として、例えば、Ａｌ、ＡｌＳｉ、Ｎｉ、ＴｉＳｉ２、ＰｔＳｉ２、ＰｔＳｉ、Ｍｏ（モリブデン）等で形成される。
裏面電極２１は、ｐ型半導体層とショットキー接続し、ｎ型半導体層とオーミック接続する材料として、例えばＴｉ、ＭｏＳｉ２等で形成される。
なお、図２３に示すＲＣ－ＩＧＢＴ９００においては、図１に示すＢ－Ｂ線での矢示方向断面のみを示したが、図１に示すＡ－Ａ線での矢示方向断面の構成は、図４に示したＲＣ－ＩＧＢＴ１００、図１５に示したＲＣ－ＩＧＢＴ１０１、図１６～図１９にそれぞれ示したＲＣ－ＩＧＢＴ２００～５００の何れの構成であってよい。
＜他の適用例＞
以上説明した実施の形態１～９においては、トレンチゲート型のＲＣ－ＩＧＢＴを例に採って説明したが、プレーナゲート型のＲＣ－ＩＧＢＴにも本開示の技術を適用してよい。プレーナゲート型のＲＣ－ＩＧＢＴの第１の主面側（表面側）の構成は一般的な構成を適用し、第２の主面側（裏面側）の電極の構成を、実施の形態１～９において説明した構成とすればよい。
なお、本開示は、その開示の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
３ ｎ＋型ソース層、４ ｐ＋型コンタクト層、５ ｐ型ベース層、７ ｎ－型ドリフト層、８ ｎ型バッファ層、９ ｐ型コレクタ層、１０ ｎ＋型カソード層、１５ ゲートトレンチ絶縁膜、１６ ゲートトレンチ電極、２０，２１，２４ 裏面電極、ＢＳ 半導体基板。

Claims (11)

  1. トランジスタとダイオードとが共通の半導体基板に形成された半導体装置であって、
    前記半導体基板は、
    前記トランジスタが形成されたトランジスタ領域と、
    前記ダイオードが形成されたダイオード領域と、を有し、
    前記トランジスタ領域は、
    前記半導体基板の第２の主面側に設けられた第１導電型の第１の半導体層と、
    前記第１の半導体層上に設けられた第２導電型の第２の半導体層と、
    前記第２の半導体層よりも前記半導体基板の第１の主面側に設けられた第１導電型の第３の半導体層と、
    前記第３の半導体層上に設けられた第２導電型の第４の半導体層と、
    前記第４の半導体層、前記第３の半導体層および前記第２の半導体層に接して形成されたゲート絶縁膜と、
    前記ゲート絶縁膜を介して前記第３の半導体層と対向して形成されたゲート電極と、
    前記第４の半導体層に接続された電極と、
    前記第１の半導体層に接続された第１の電極と、を備え、
    前記ダイオード領域は、
    前記半導体基板の前記第２の主面側に設けられた第２導電型の第５の半導体層と、
    前記第５の半導体層上に設けられた前記第２の半導体層と、
    前記第３の半導体層と、
    前記第３の半導体層上に設けられた第１導電型の第６の半導体層と、
    前記第６の半導体層に接続された前記電極と、
    前記第５の半導体層に接続された第２の電極と、を備え、
    前記第１の電極および前記第２の電極は異なった材料で構成され、
    前記第１の半導体層と前記第１の電極とはオーミック接続され、
    前記第５の半導体層と前記第２の電極とはオーミック接続され、
    前記半導体基板は、
    前記トランジスタ領域および前記ダイオード領域を含む活性領域より外側に設けられた終端領域を有し、
    前記終端領域は、
    前記半導体基板の前記第２の主面側に設けられた前記第１の半導体層と、
    前記第１の半導体層に接続された前記第２の電極と、を備え、
    前記第１の半導体層と前記第２の電極とはショットキー接続される、半導体装置。
  2. 前記半導体基板は、
    前記活性領域の外周部に沿ってゲート配線が設けられたゲート配線領域を有し、
    前記ゲート配線領域は、
    前記半導体基板の前記第２の主面側に設けられた前記第１の半導体層と、
    前記第１の半導体層に接続された前記第２の電極と、を備え、
    前記第１の半導体層と前記第２の電極とはショットキー接続される、請求項１記載の半導体装置。
  3. 前記半導体基板は、
    前記活性領域の外周部に沿ってゲート配線が設けられたゲート配線領域を有し、
    前記ゲート配線領域は、
    前記半導体基板の前記第２の主面側に設けられた前記第１の半導体層と、
    前記第１の半導体層に接続された前記第１の電極と、を備える、請求項１記載の半導体装置。
  4. 前記第１の半導体層と前記第１の電極とはオーミック接続される、請求項３記載の半導体装置。
  5. トランジスタとダイオードとが共通の半導体基板に形成された半導体装置であって、
    前記半導体基板は、
    前記トランジスタが形成されたトランジスタ領域と、
    前記ダイオードが形成されたダイオード領域と、を有し、
    前記トランジスタ領域は、
    前記半導体基板の第２の主面側に設けられた第１導電型の第１の半導体層と、
    前記第１の半導体層上に設けられた第２導電型の第２の半導体層と、
    前記第２の半導体層よりも前記半導体基板の第１の主面側に設けられた第１導電型の第３の半導体層と、
    前記第３の半導体層上に設けられた第２導電型の第４の半導体層と、
    前記第４の半導体層、前記第３の半導体層および前記第２の半導体層に接して形成されたゲート絶縁膜と、
    前記ゲート絶縁膜を介して前記第３の半導体層と対向して形成されたゲート電極と、
    前記第４の半導体層に接続された電極と、
    前記第１の半導体層に接続された第１の電極と、を備え、
    前記ダイオード領域は、
    前記半導体基板の前記第２の主面側に設けられた第２導電型の第５の半導体層と、
    前記第５の半導体層上に設けられた前記第２の半導体層と、
    前記第３の半導体層と、
    前記第３の半導体層上に設けられた第１導電型の第６の半導体層と、
    前記第６の半導体層に接続された前記電極と、
    前記第５の半導体層に接続された第２の電極と、を備え、
    前記第１の電極および前記第２の電極は異なった材料で構成され、
    前記第１の半導体層と前記第１の電極とはオーミック接続され、
    前記第５の半導体層と前記第２の電極とはオーミック接続され、
    前記半導体基板は、
    前記トランジスタ領域および前記ダイオード領域を含む活性領域より外側に設けられた終端領域と、
    前記活性領域の外周部に沿ってゲート配線が設けられたゲート配線領域と、を有し、
    前記ゲート配線領域および前記終端領域は、
    前記半導体基板の前記第２の主面側に設けられた前記第１の半導体層を備え、
    前記ゲート配線領域および前記終端領域の少なくとも一方は、
    前記第１の半導体層に接続された前記第１の電極および前記第２の電極を備え
    前記第１の半導体層と前記第１の電極とはオーミック接続され、
    前記第１の半導体層と前記第２の電極とはショットキー接続される、半導体装置。
  6. 前記第１の半導体層に接続された前記第１の電極および前記第２の電極は、
    それぞれが複数交互に配置され、前記第２の電極に対する前記第１の電極の平面視での面積比率が、前記活性領域から前記半導体基板の端部に向かって徐々に小さくなる、請求項５記載の半導体装置。
  7. トランジスタとダイオードとが共通の半導体基板に形成された半導体装置であって、
    前記半導体基板は、
    前記トランジスタが形成されたトランジスタ領域と、
    前記ダイオードが形成されたダイオード領域と、を有し、
    前記トランジスタ領域は、
    前記半導体基板の第２の主面側に設けられた第１導電型の第１の半導体層と、
    前記第１の半導体層上に設けられた第２導電型の第２の半導体層と、
    前記第２の半導体層よりも前記半導体基板の第１の主面側に設けられた第１導電型の第３の半導体層と、
    前記第３の半導体層上に設けられた第２導電型の第４の半導体層と、
    前記第４の半導体層、前記第３の半導体層および前記第２の半導体層に接して形成されたゲート絶縁膜と、
    前記ゲート絶縁膜を介して前記第３の半導体層と対向して形成されたゲート電極と、
    前記第４の半導体層に接続された電極と、
    前記第１の半導体層に接続された第１の電極と、を備え、
    前記ダイオード領域は、
    前記半導体基板の前記第２の主面側に設けられた第２導電型の第５の半導体層と、
    前記第５の半導体層上に設けられた前記第２の半導体層と、
    前記第３の半導体層と、
    前記第３の半導体層上に設けられた第１導電型の第６の半導体層と、
    前記第６の半導体層に接続された前記電極と、
    前記第５の半導体層に接続された第２の電極と、を備え、
    前記第１の電極および前記第２の電極は異なった材料で構成され、
    前記第１の半導体層と前記第１の電極とはオーミック接続され、
    前記第５の半導体層と前記第２の電極とはオーミック接続され、
    前記半導体基板は、
    前記トランジスタ領域および前記ダイオード領域を含む活性領域より外側に設けられた終端領域と、
    前記活性領域の外周部に沿ってゲート配線が設けられたゲート配線領域と、を有し、
    前記ゲート配線領域および前記終端領域は、
    前記半導体基板の前記第２の主面に達する前記第２の半導体層と、
    前記第２の半導体層に接続された前記第１の電極と、を備え、
    前記第２の半導体層と前記第１の電極とはショットキー接続される、半導体装置。
  8. トランジスタとダイオードとが共通の半導体基板に形成された半導体装置であって、
    前記半導体基板は、
    前記トランジスタが形成されたトランジスタ領域と、
    前記ダイオードが形成されたダイオード領域と、を有し、
    前記トランジスタ領域は、
    前記半導体基板の第２の主面側に設けられた第１導電型の第１の半導体層と、
    前記第１の半導体層上に設けられた第２導電型の第２の半導体層と、
    前記第２の半導体層よりも前記半導体基板の第１の主面側に設けられた第１導電型の第３の半導体層と、
    前記第３の半導体層上に設けられた第２導電型の第４の半導体層と、
    前記第４の半導体層、前記第３の半導体層および前記第２の半導体層に接して形成されたゲート絶縁膜と、
    前記ゲート絶縁膜を介して前記第３の半導体層と対向して形成されたゲート電極と、
    前記第４の半導体層に接続された電極と、
    前記第１の半導体層に接続された第１の電極と、を備え、
    前記ダイオード領域は、
    前記半導体基板の前記第２の主面側に設けられた第２導電型の第５の半導体層と、
    前記第５の半導体層上に設けられた前記第２の半導体層と、
    前記第３の半導体層と、
    前記第３の半導体層上に設けられた第１導電型の第６の半導体層と、
    前記第６の半導体層に接続された前記電極と、
    前記第５の半導体層に接続された第２の電極と、を備え、
    前記第１の電極および前記第２の電極は異なった材料で構成され、
    前記第１の半導体層と前記第１の電極とはオーミック接続され、
    前記第５の半導体層と前記第２の電極とはオーミック接続され、
    前記ダイオード領域のうち前記トランジスタ領域との境界領域は、
    前記第２の電極に代えて前記第５の半導体層に接続された前記第１の電極を備え、
    前記第５の半導体層と前記第１の電極とはショットキー接続される、半導体装置。
  9. トランジスタとダイオードとが共通の半導体基板に形成された半導体装置であって、
    前記半導体基板は、
    前記トランジスタが形成されたトランジスタ領域と、
    前記ダイオードが形成されたダイオード領域と、を有し、
    前記トランジスタ領域は、
    前記半導体基板の第２の主面側に設けられた第１導電型の第１の半導体層と、
    前記第１の半導体層上に設けられた第２導電型の第２の半導体層と、
    前記第２の半導体層よりも前記半導体基板の第１の主面側に設けられた第１導電型の第３の半導体層と、
    前記第３の半導体層上に設けられた第２導電型の第４の半導体層と、
    前記第４の半導体層、前記第３の半導体層および前記第２の半導体層に接して形成されたゲート絶縁膜と、
    前記ゲート絶縁膜を介して前記第３の半導体層と対向して形成されたゲート電極と、
    前記第４の半導体層に接続された電極と、
    前記第１の半導体層に接続された第１の電極と、を備え、
    前記ダイオード領域は、
    前記半導体基板の前記第２の主面側に設けられた第２導電型の第５の半導体層と、
    前記第５の半導体層上に設けられた前記第２の半導体層と、
    前記第３の半導体層と、
    前記第３の半導体層上に設けられた第１導電型の第６の半導体層と、
    前記第６の半導体層に接続された前記電極と、
    前記第５の半導体層に接続された第２の電極と、を備え、
    前記第１の電極および前記第２の電極は異なった材料で構成され、
    前記第１の半導体層と前記第１の電極とはオーミック接続され、
    前記第５の半導体層と前記第２の電極とはオーミック接続され、
    前記ダイオード領域のうち前記トランジスタ領域との境界領域は、
    前記第２の電極に代えて前記第５の半導体層に接続された前記第１の電極および前記第２の電極を備え、
    前記第５の半導体層と前記第１の電極とはショットキー接続され、
    前記第５の半導体層と前記第２の電極とはオーミック接続される、半導体装置。
  10. 前記第５の半導体層に接続された前記第１の電極および前記第２の電極は、
    それぞれが複数交互に配置され、前記第２の電極に対する前記第１の電極の平面視での面積比率が、前記トランジスタ領域から前記ダイオード領域に向かって徐々に小さくなる、請求項９記載の半導体装置。
  11. トランジスタとダイオードとが共通の半導体基板に形成された半導体装置であって、
    前記半導体基板は、
    前記トランジスタが形成されたトランジスタ領域と、
    前記ダイオードが形成されたダイオード領域と、を有し、
    前記トランジスタ領域は、
    前記半導体基板の第２の主面側に設けられた第１導電型の第１の半導体層と、
    前記第１の半導体層上に設けられた第２導電型の第２の半導体層と、
    前記第２の半導体層よりも前記半導体基板の第１の主面側に設けられた第１導電型の第３の半導体層と、
    前記第３の半導体層上に設けられた第２導電型の第４の半導体層と、
    前記第４の半導体層、前記第３の半導体層および前記第２の半導体層に接して形成されたゲート絶縁膜と、
    前記ゲート絶縁膜を介して前記第３の半導体層と対向して形成されたゲート電極と、
    前記第４の半導体層に接続された電極と、
    前記第１の半導体層に接続された第１の電極と、を備え、
    前記ダイオード領域は、
    前記半導体基板の前記第２の主面側に設けられた第２導電型の第５の半導体層と、
    前記第５の半導体層上に設けられた前記第２の半導体層と、
    前記第３の半導体層と、
    前記第３の半導体層上に設けられた第１導電型の第６の半導体層と、
    前記第６の半導体層に接続された前記電極と、
    前記第５の半導体層に接続された第２の電極と、を備え、
    前記第１の電極および前記第２の電極は異なった材料で構成され、
    前記第１の半導体層と前記第１の電極とはオーミック接続され、
    前記第５の半導体層と前記第２の電極とはオーミック接続され、
    前記ダイオード領域のうち前記トランジスタ領域との境界領域は、
    前記第２の電極に代えて前記第５の半導体層に接続された第３の電極を備え、
    前記第３の電極は、
    前記第１の電極および前記第２の電極とは異なった材料で構成される、半導体装置。
JP2020096675A 2020-06-03 2020-06-03 半導体装置 Active JP7390984B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2020096675A JP7390984B2 (ja) 2020-06-03 2020-06-03 半導体装置
US17/198,170 US11569225B2 (en) 2020-06-03 2021-03-10 Semiconductor device
DE102021110549.8A DE102021110549A1 (de) 2020-06-03 2021-04-26 Halbleitervorrichtung
CN202110591432.4A CN113764520A (zh) 2020-06-03 2021-05-28 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020096675A JP7390984B2 (ja) 2020-06-03 2020-06-03 半導体装置

Publications (2)

Publication Number Publication Date
JP2021190639A JP2021190639A (ja) 2021-12-13
JP7390984B2 true JP7390984B2 (ja) 2023-12-04

Family

ID=78605330

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020096675A Active JP7390984B2 (ja) 2020-06-03 2020-06-03 半導体装置

Country Status (4)

Country Link
US (1) US11569225B2 (ja)
JP (1) JP7390984B2 (ja)
CN (1) CN113764520A (ja)
DE (1) DE102021110549A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12027611B2 (en) * 2021-03-10 2024-07-02 Kabushiki Kaisha Toshiba Semiconductor device and method for driving same
JP2024005609A (ja) 2022-06-30 2024-01-17 三菱電機株式会社 半導体装置、半導体装置の製造方法
CN116230752A (zh) * 2023-02-13 2023-06-06 珠海格力电器股份有限公司 逆导型绝缘栅双极晶体管及其制备方法
WO2024180973A1 (ja) * 2023-03-02 2024-09-06 ローム株式会社 Ｒｃ－ｉｇｂｔおよびｒｃ－ｉｇｂｔの製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010109572A1 (ja) 2009-03-23 2010-09-30 トヨタ自動車株式会社 半導体装置
JP2013145851A (ja) 2012-01-16 2013-07-25 Toyota Motor Corp 半導体装置
JP2015023118A (ja) 2013-07-18 2015-02-02 株式会社東芝 半導体装置
JP6319057B2 (ja) 2014-11-21 2018-05-09 三菱電機株式会社 逆導通型半導体装置
JP2018117054A (ja) 2017-01-19 2018-07-26 株式会社 日立パワーデバイス 半導体装置および電力変換装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3277407B2 (ja) 1993-05-08 2002-04-22 ソニー株式会社 ダイナミックフォーカス回路及びディスプレイ装置
US9214521B2 (en) * 2012-06-21 2015-12-15 Infineon Technologies Ag Reverse conducting IGBT
CN103489908A (zh) * 2013-09-16 2014-01-01 电子科技大学 一种能消除负阻效应的rc-igbt
JP7101593B2 (ja) * 2018-10-30 2022-07-15 三菱電機株式会社 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010109572A1 (ja) 2009-03-23 2010-09-30 トヨタ自動車株式会社 半導体装置
JP2013145851A (ja) 2012-01-16 2013-07-25 Toyota Motor Corp 半導体装置
JP2015023118A (ja) 2013-07-18 2015-02-02 株式会社東芝 半導体装置
JP6319057B2 (ja) 2014-11-21 2018-05-09 三菱電機株式会社 逆導通型半導体装置
JP2018117054A (ja) 2017-01-19 2018-07-26 株式会社 日立パワーデバイス 半導体装置および電力変換装置

Also Published As

Publication number Publication date
CN113764520A (zh) 2021-12-07
US11569225B2 (en) 2023-01-31
DE102021110549A1 (de) 2021-12-09
JP2021190639A (ja) 2021-12-13
US20210384189A1 (en) 2021-12-09

Similar Documents

Publication Publication Date Title
JP7390984B2 (ja) 半導体装置
JP6617292B2 (ja) 炭化珪素半導体装置
JP4892172B2 (ja) 半導体装置およびその製造方法
US7659575B2 (en) Semiconductor device
JP6415749B2 (ja) 炭化珪素半導体装置
JP5321377B2 (ja) 電力用半導体装置
US10096703B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP7486373B2 (ja) 半導体装置
JP7403401B2 (ja) 半導体装置
US11489047B2 (en) Semiconductor device and method of manufacturing the same
JP7028093B2 (ja) 半導体装置
US20240170569A1 (en) Semiconductor device and method of manufacturing the same
US10340147B2 (en) Semiconductor device with equipotential ring contact at curved portion of equipotential ring electrode and method of manufacturing the same
JP2024019464A (ja) 半導体装置
JP2008294028A (ja) 半導体装置
US20220310829A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP7486399B2 (ja) 半導体装置および半導体装置の製造方法
JP6840300B1 (ja) 炭化珪素半導体装置
JP7476502B2 (ja) 半導体装置
CN114156342A (zh) 半导体装置以及半导体装置的制造方法
JP7521246B2 (ja) 半導体装置および半導体装置の製造方法
KR102251761B1 (ko) 전력 반도체 소자
JP2024125068A (ja) 炭化珪素半導体装置及びその製造方法
JP2023042402A (ja) 半導体装置
JP2024127421A (ja) 炭化珪素半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220617

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230620

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230622

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230721

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231024

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231121

R150 Certificate of patent or registration of utility model

Ref document number: 7390984

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150