DE69329242T2 - Siliciumcarbid-leistungs-mosfet mit schwebendem feldring und schwebender feldplatte. - Google Patents

Siliciumcarbid-leistungs-mosfet mit schwebendem feldring und schwebender feldplatte.

Info

Publication number
DE69329242T2
DE69329242T2 DE69329242T DE69329242T DE69329242T2 DE 69329242 T2 DE69329242 T2 DE 69329242T2 DE 69329242 T DE69329242 T DE 69329242T DE 69329242 T DE69329242 T DE 69329242T DE 69329242 T2 DE69329242 T2 DE 69329242T2
Authority
DE
Germany
Prior art keywords
silicon carbide
region
termination
trench
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69329242T
Other languages
English (en)
Other versions
DE69329242D1 (de
Inventor
Jayant Baliga
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
North Carolina State University
University of California
Original Assignee
North Carolina State University
University of California
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by North Carolina State University, University of California filed Critical North Carolina State University
Application granted granted Critical
Publication of DE69329242D1 publication Critical patent/DE69329242D1/de
Publication of DE69329242T2 publication Critical patent/DE69329242T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Bipolar Transistors (AREA)

Description

    TECHNISCHES GEBIET DER ERFINDUNG
  • Die Erfindung betrifft Halbleiterbauelemente und insbesondere Halbleiter-Leistungsbauelemente und Verfahren zur Herstellung solcher Bauelemente.
    • TECHNISCHER HINTERGRUND DER ERFINDUNG
  • Leistungsbauelemente werden in großem Umfang eingesetzt, um große Ströme bei hohen Spannungen zu führen. Seit Anfang der 50er Jahre begannen Entwickler von elektronischen Leistungssystemen, ihre Hochleistungssysteme auf der Grundlage von Halbleiterbauelementen zu bauen.
  • Zunächst wurde Anfang der 50er Jahre der Leistungsbipolartransistor entwickelt, und seine Technologie ist bis zu einem hohen Grade ausgereift und gestattet die Herstellung von Bauelementen mit einer Strombelastbarkeit von mehreren hundert Ampere und Sperrspannungen von 600 Volt. Trotz der erzielten attraktiven Nennleistungen für Bipolartransistoren gibt es jedoch in ihren Betriebseigenschaften einige wesentliche Nachteile. Zunächst ist der Bipolartransistor ein stromgesteuertes Bauelement. Ein hoher steuernder Basisstrom, typischerweise ein Fünftel bis ein Zehntel des Kollektorstroms, ist erforderlich, um den Bipolartransistor im Durchlaßzustand zu halten. Noch höhere steuernde Basisspertströme werden benötigt, um eine Schnellabschaltung zu erhalten. Diese Eigenschaften machen die Basissteuerschaltungen kompliziert und teuer.
  • Bipolartransistoren sind außerdem bei gleichzeitigem Anlegen eines starken Stroms und einer hohen Spannung an das Bauelement, wie gewöhnlich in induktiven Leistungsschaltungen erforderlich, anfällig gegen eine Störungsart des sekundären Durchbruchs. Ferner ist die Parallelschaltung von bipolaren Leistungsbauelementen schwierig, da der Durchlaßspaunungsabfall in Bipolartransistoren mit steigender Temperatur abnimmt. Diese Abnahme des Durchlaßspannungsabfalls begünstigt die Umleitung des Stroms zu einem einzigen Bauelement, was zum Ausfall des Bauelements führen kann.
  • Der Leistungsfeldeffekttransistor (FET) wurde entwickelt, um die Leistungsbeschränkungen von Leistungsbipolartransistoren zu überwinden. Leistungs-FETs sind typischerweise Varianten des Feldeffekttransistors mit isolierter Gateelektrode (IGFET) oder des Metall-Isolator-Halbleiter- Feldeffekttransistors (MISFET). Diese Bauelementtypen werden gewöhnlich als Metall-Oxid-Halbleiter- Feldeffekttransistoren (MOSFET) bezeichnet, da sie eine leitfähige Steuer- bzw. Gateelektrode, typischerweise Metall, aufweisen können, die durch einen dazwischenliegenden Isolator, typischerweise Siliciumdioxid, von einer Halbleiteroberfläche getrennt ist. Demgemäß werden hierin alle Feldeffekttransistoren, die eine leitfähige Gateelektrode verwenden, die durch einen dazwischenliegenden Isolator von einer Halbleiteroberßäche getrennt ist, als MOSFETs bezeichnet.
  • Beim Leistungs-MOSFET wird ein Steuersignal an die Metall-Gateelektrode angelegt, die durch ein Oxid von der Halbleiteroberfläche getrennt ist. Dementsprechend ist das erforderliche Steuersignal im wesentlichen eine Vorspannung ohne erheblichen stationären Gatestromfluß im Durchlaß- oder Sperrzustand. Selbst beim Umschalten zwischen diesen Zuständen ist der Gatestrom gering, da er nur zum Aufladen und Entladen der Eingangsgatekapazität dient. Die hohe Eingangsimpedanz ist ein Hauptmerkmal - des Leistungs-MOSFETs, das die Gatesteuerschaltungen stark vereinfacht und die Kosten der Leistungselektronik senkt.
  • Da überdies die Stromleitung im MOSFET nur durch Majoritätsträgertransport erfolgt, werden in Leistungs-MOSFETs während des Abschaltens keine Verzögerungen als Ergebnis der Speicherung oder Rekombination von Minoritätsträgern beobachtet. Ihre Schaltgeschwindigkeit ist daher um Größenordnungen höher als die von Bipolartransistoren. Leistungs-MOSFETs haben außerdem einen hervorragend sicheren Arbeitsbereich. Das heißt, sie können dem gleichzeitigen Anlegen eines starken Stroms und einer hohen Spannung über eine kurze Zeitdauer widerstehen, ohne einen zerstörenden Ausfall durch sekundären Durchbruch zu erfahren. Leistungs-MOSFETs können ferner leicht parallel geschaltet werden, da der Durchlaßspannungsabfall von Leistungs-MOSFETs mit steigender Temperatur zunimmt. Dieses Merkmal fördert eine gleichmäßige Stromverteilung in parallelen Bauelementen.
  • Im Hinblick auf die obigen wünschenswerten Eigenschaften sind viele Varianten von Leistungs- MOSFETs für Leistungsbauelemente konstruiert worden. Zwei der beliebtesten Typen sind das doppeldiffundierte MOS-(DMOS-)Bauelement und ein MOS-Bauelement mit extrem niedrigem Einschaltwiderstand (UMOS). Diese beiden Bauelemente sind Vertikalelemente, in denen die Sourceelektrode an einer Fläche eines Halbleitersubstrats und die Drainelektrode an der gegenüberliegenden Fläche des Halbleitersubstrats angeordnet ist, so daß die Trägerbewegung quer zu den Flächen des Halbleitersubstrats verläuft.
  • Die DMOS-Struktur und ihre Arbeitsweise und Fertigung werden in dem vom Erfinder der vorliegenden Erfindung verfaßten Lehrbuch mit dem Titel Modern Power Devices (Moderne Leistungsbauelemente) beschrieben, dessen Offenbarung hiermit durch Verweis einbezogen wird. In Kapitel 6 dieses Lehrbuchs werden Leistungs-MOSFETs auf den Seiten 263-343 beschrieben. Die hierin gezeigte Fig. 1 ist eine Kopie von Fig. 6.1(a) aus dem oben zitierten Lehrbuch und zeigt eine Schnittansicht einer. DMOS-Grundstruktur. Wie dargestellt, wird die DMOS-Struktur mit Hilfe der Planardiffusionstechnologie mit einem hochschmelzenden Gate gefertigt, wie z. B. aus polykristallinem Silicium (Polysilicium). Der p-Basisbereich und der n&spplus;-Sourcebereich werden typischerweise durch ein gemeinsames Fenster diffundiert, das durch den Rand des Polysilicium-Gates definiert ist. Der p- Basisbereich wird tiefer eindiffundiert als der n&spplus;-Sourcebereich. Die Differenz in der seitlichen Ausdiffusion bzw. Unterdiffusion zwischen dem p-Basisbereich und dem n&spplus;-Sourcebereich definiert den Oberflächenkanalbereich. Der p-n-Übergang zwischen dem p-Basisbereich und dem n-Driftbereich liefert eine Vorwärtssperrfähigkeit für Trägerstrom von der Drain- zur Sourceelektrode.
  • In dem Leistungs-DMOS bildet sich eine Leiterbahn, die sich zwischen dem n&spplus;-Sourcebereich und dem n-Driftbereich erstreckt. Dies kann durch Anlegen einer positiven Vorspannung an die Gateelektrode erreicht werden. Die Gatevorspannung moduliert die Leitfähigkeit des Kanalbereichs durch das starke elektrische Feld, das senkrecht zur Halbleiteroberfläche durch die Oxidschicht hindurch erzeugt wird. Das gate-induzierte elektrische Feld zieht Elektronen zur Oberfläche des p-Basisbereichs unter dem Gate an. Diese Feldstärke ist ausreichend, um eine Oberflächen-Elektronenkonzentration zu erzeugen, welche die p- Basisdotierung überwindet. Die resultierende Oberflächenelektronenschicht im Kanal liefert eine Leiterbahn zwischen den n&spplus;-Sourcebereichen und dem Driftbereich. Durch Anlegen einer positiven Drainspannung entsteht ein Stromfluß zwischen Drain- und Sourceelektrode durch den n-Driftbereich und den Kanal.
  • Um den Leistungs-DMOS in den Sperrzustand zu schalten, wird die Gatevorspannung durch externes Kurzschließen der Gateelektrode zur Sourceelektrode auf null reduziert. Um sicherzustellen, daß während des Betriebs des Leistungs-DMOS ein parasitärer Bipolartransistorbetrieb inaktiv gehalten wird, wird der p-Basisbereich durch die in Fig. 1 dargestellte Source-Metallisierung zum n&spplus;-Emitterbereich kurzgeschlossen.
  • Das UMOS-Bauelement, auch als "Graben-DMOS"-Bauelement bezeichnet, wird beschrieben in Veröffentlichungen mit den Titeln An Ultra-Low On-Resistance MOSFET Fabricated by Using a Fully Self-Aligned Process (Leistungs-MOSFET mit extrem niedrigem Einschaltwiderstand, hergestellt unter Anwendung eines voll selbstjustierenden Prozesses) von Ueda et al., IEEE Transactions on Electron Devices, Bd. ED34, Nr. 4, April 1987, S. 926-930; Numerical and Experimental Comparison of 60V Yertical Double-Diffused MOSFETs und MOSFETs with a Trench-Gate Structure (Numerischer und experimenteller Vergleich zwischen doppeldiffundierten 60 V-Vertikal-MOSFETs und MOSFETs mit Graben-Gatestruktur) von Chang, Solid State Electronics, Bd. 32, Nr. 3, S. 247-251, 1989; und Trench DMOS Transistor Technology for High-Current (100A Range) Switching (Graben-DMOS- Transistortechnologie für Hochstromumschaltung (100A-Bereich)) von Buluce et al., Solid State Electronics, Bd. 34, Nr. 5, S. 493-507, 1991. Der UMOS ist ein rechteckiger (U-förmiger) Graben- MOSFET mit hoher Packungsdichte und geringerem Kanalwiderstand. Das Bauelement wird durch Eindiffundieren von p-Substrat- und n&spplus;-Sourcebereichen in einen n-epitaxialen Driftbereich eines n&spplus;- Wafers hergestellt. Zur Ausbildung von rechteckigen Vertiefungen oder Gräben im Substrat wird reaktives Ionenätzen mit anschließender Gate-Oxidation angewandt. Eine erste Polysiliciumschicht wird gezüchtet und leicht oxidiert, und zum Füllen der Gräben wird eine zweite Polysiliciumschicht aufgebracht. Zur Ausbildung des Gates wird die erste Polysiliciumschicht weggeätzt, und dann wird das Bauelement metallisiert. Die hierin gezeigte Fig. 2 ist eine Kopie eines Teils von Fig. 1 der oben angegebenen Veröffentlichung von Ueda et al., die eine Ausführungsform der UMOS-Strukturjiarstellt.
  • Bei der obigen Beschreibung von Leistungs-MOSFETs wurde angenommen, daß die Übergänge einseitig unendlich ausgedehnt sind. Für praktische Bauelemente müssen jedoch Randeffekte berücksichtigt werden, um eine realistische Konstruktion zu erhalten. Der Abschluß durch Ränder begrenzt die Durchbruchspannung von praktischen Bauelementen auf Werte unter den theoretischen Grenzwerten, die durch die Analyse einseitig unendlicher Übergänge festgesetzt werden. Wenn der Übergang schlecht abgeschlossen ist, kann seine Durchbruchspannung bei einem Wert von nur 10-20% des theoretischen Falles liegen. Diese starke Verschlechterung der Durchbruchspannung kann die Bauelementkonstruktion ernsthaft gefährden und auch zu geringeren Nennstromwerten fuhren.
  • Dementsprechend ist viel Mühe auf den richtigen Abschluß des Bauelementbereichs von Leistungs-MOSFETs konzentriert worden. Es hat sich gezeigt, daß der Diffusionsprozeß durch eine Maskenschicht hindurch an den Maskenrändern zylinderförmige Übergänge und an den scharfen Ecken der Maske kugelförmige Übergänge erzeugt. Diese Krümmungen führen infolge einer Verdichtung des elektrischen Feldes zu einer starken Verringerung der Durchbruchspannung.
  • Die Fachleute haben das Problem des Übergangsabschlusses gelöst, indem um den äußeren Umfang des Bauelements herum ein speziell konstruierter Abschlußbereich geschaffen wurde. Eine Methode zur Lösung des Abschlußproblems verwendet "potentialfreie (floatende) Feldringe". Potentialfreie Feldringe werden durch Diffusionsbereiche gebildet, die vom Hauptübergang getrennt, aber nahe daran angeordnet sind. Diese Bereiche können ein Potential annehmen, das zwischen den Potentialen jeder der beiden Seiten des Übergangs liegt. Ihr Potential wird durch die vom Hauptübergang ausgehende Sperrschicht bestimmt. Potentialfreie Feldringe werden gewöhnlich gleichzeitig mit dem Hauptübergang hergestellt, da dies durch Erzeugen eines zusätzlichen Diffusionsfensters in der Maske erreicht werden kann, die den Hauptübergang umgibt.
  • Eine ausführliche Diskussion der Konstruktion und Fertigung von potentialfreien Feldringen sowie der Art und Weise, in der sie das Durchbruchspannungsproblem lösen, ist in Abschnitt 3.6 des oben zitierten Lehrbuchs vom Erfinder der vorliegenden Erfindung, S. 79-100, zu finden. Ein richtig konstruierter potentialfreier Feldring kann zur Erhöhung der Bauelement-Durchbruchspannung auf nahezu den zweifachen Wert führen. Mehrere Feldringe können höhere Zunahmen ergeben. Fig. 3 zeigt eine Silicium-Leistungs-UMOSFET-Struktur mit zwei diffundierten potentialfreien Feldringen im Abschlußbereich. Die diffundierten potentialfreien Feldringe werden typischerweise durch Strukturieren der p-Basisdiffusion an den Bauelementrändern gefertigt, um einen planaren Abschluß auszubilden und hohe Durchbruchspannungen zu erzielen.
  • Eine andere Methode zur Lösung des Abschlußproblems verwendet "Feldplatten". Die Feldplatte ist typischerweise ein Ring aus Metall oder einem anderen Leiter am Rand des planaren Übergangs. Durch Verändern des Potentials an der Feldplatte kann das Profil der Sperrschicht reguliert werden. Die Feldplatte wird typischerweise erzeugt, indem die Metallisierung des Übergangs über das Oxid ausgedehnt wird. Die Gegenwart der Feldplatte mit dem Potential des Diffusionsbereichs zwingt die Sperrschicht, sich an der Oberfläche über den Rand der Feldplatte hinaus auszudehnen. Dadurch wird die Krümmung der Sperrschicht verringert und das elektrische Feld abgeschwächt. Eine ausführliche Diskussion der Konstruktion und Herstellung von Feldplatten sowie der Art und Weise, wie sie das Durchbruchspannungsproblem lösen, ist in Abschnitt 3.6.7, S. 116-119, des oben zitierten, vom Erfinder verfaßten Lehrbuchs zu finden. Typischerweise wird ein Feldplatte in Verbindung mit einem oder mehreren potentialfreien Ringen eingesetzt, um eine hohe Durchbruchspannung zu erzielen.
  • Fast alle gegenwärtig auf dem Markt vertriebenen Leistungs-MOSFETs werden in einkristallinem Silicium gefertigt. Wie jedoch dem Fachmann bekannt ist, eignet sich kristallines Siliciumcarbid besonders gut zur Verwendung in Halbleiterbauelementen und insbesondere für Leistungshalbleiterbauelemente. Siliciumcarbid hat im Vergleich zu Silicium einen breiten Bandabstand, einen hohen Schmelzpunkt, eine niedrige Dielektrizitätskonstante, eine hohe Durchbruchfeldstärke, eine hohe Wärmeleitfähigkeit und eine hohe Sättigungs-Elektronendriftgeschwindigkeit. Diese Eigenschaften würden den Betrieb von Siliciumcarbid-Leistungsbauelementen bei höheren Temperaturen, höheren Leistungsniveaus und mit niedrigerem spezifischem Einschaltwiderstand zulassen als herkömmliche Leistungsbauelemente auf Siliciumbasis.
  • Ein Leistungs-MOSFET wie der oben beschriebene DMOSFET oder UMOSFET kann mit Hilfe bekannter Fertigungstechnologien leicht auf Siliciumcarbid übertragen werden. Die Ausbildung der potentialfreien Feldringe im Abschlußbereich würde jedoch Diffusionen bei sehr hohen Temperaturen über lange Zeitspannen erfordern, da der Diffusionskoeffizient für Dotierungssubstanzen in Siliciumcarbid viel kleiner als in Silicium ist. Die Anwendung dieser hohen Temperaturen würde Spezialausrüstungen erfordern, welche die Verarbeitungskosten erhöhen würden. Außerdem würden die langen Diffusionszeiten die Prozeßzykluszeit verlängern und das Herstellungsvolumen sowie die Herstellungskosten beeinträchtigen.
  • Ein typischer Siliciumcarbid-Lateralfeldeffekttransistor wird in der japanischen Patentanmeldung Nr. JP 900134780 (Veröff.-Nr. 4029368) von Yoshihisa et al. offenbart. Der Transistor weist Source- und Drainbereiche auf, die p-n-Übergänge mit dem Kanalbereich bilden. Es wird offenbart, daß diese p-n- Übergänge unterschiedliche Eigenschaften aufweisen, um den Einschaltwiderstand zu verringern und die Durchbrucheigenschaften des Transistors zu verbessern.
    • ZUSAMMENFASSUNG DER ERFINDUNG
  • Es ist daher eine Aufgabe der Erfindung, einen verbesserten Leistungs-MOSFET und ein Verfahren zu seiner Herstellung bereitzustellen.
  • Eine weitere Aufgabe der vorliegenden Erfindung besteht darin, einen verbesserten Siliciumcarbid-Leistungs-MOSFET und ein Verfahren zu seiner Herstellung bereitzustellen.
  • Eine weitere Aufgabe der vorliegenden Erfindung besteht darin, einen verbesserten Abschlußbereich für einen Siliciumcarbid-Leistungs-MOSFET und ein Verfahren zu seiner Herstellung bereitzustellen.
  • Diese und weitere Aufgaben werden erfindungsgemäß durch ein Siliciumcarbid-Leistungs-FET- Bauelement gelöst, das in einem Siliciumcarbidsubstrat von einem ersten Leitfähigkeitstyp (z. B. vom n- Typ) ausgebildet ist, gegenüberliegende erste und zweite Flächen aufweist und einen Bauelementbereich, der sich von der ersten Fläche zur zweiten Fläche erstreckt, sowie einen Abschlußbereich einschließt, der sich von der ersten Fläche zur zweiten Fläche erstreckt, wobei sich der Abschlußbereich angrenzend an den Bauelementbereich erstreckt. Eine erste Siliciumcarbidschicht vom zweiten Leitfähigkeitstyp (zum Beispiel vom p-Typ) ist auf der ersten Fläche ausgebildet und erstreckt sich über den Bauelementbereich und den Abschlußbereich. Eine zweite Siliciumcarbidschicht vom ersten Leitfähigkeitstyp (n-Typ) ist auf der ersten Siliciumcarbidschicht ausgebildet und erstreckt sich über den Bauelementbereich und vorzugsweise auch über den Abschlußbereich des Substrats. Im Bauelementbereich des Siliciumcarbidsubstrats und in den ersten und zweiten Siliciumcarbidschichten ist über dem Bauelementbereich ein Leistungsfeldeffekttransistor ausgebildet.
  • Im Abschlußbereich des Siliciumcarbidsubstrats ist ein Abschlußgraben ausgebildet, der sich durch die erste und vorzugsweise durch die zweite darüberliegende Siliciumcarbidschicht erstreckt. Der Abschlußgraben definiert eine isolierte Mesainsel in der ersten Siliciumcarbidschicht und vorzugsweise in der zweiten Siliciumcarbidschicht im Abschlußbereich. Diese isolierte Mesainsel wirkt wie ein potentialfreier Feldring, um das elektrische Feld am Rand des Bauelements zu verringern.
  • Der Abschlußgraben ist vorzugsweise mit einem leitfähigen Material gefüllt, wie z. B. mit Polysilicium. Das leitfähige Material ist vorzugsweise durch Auskleidung des Grabens mit einem Isolator von dem den Graben umgebenden Siliciumcarbid isoliert. Dadurch wird eine potentialfreie Feldplatte ausgebildet.
  • Es können mehrere konzentrische leitfähige Gräben ausgebildet werden, um den Bauelementbereich des Substrats zu umschließen und mehrere potentialfreie Feldring-Mesainseln zu definieren. Der äußerste Graben kann ein tiefer Graben sein, der sich durch die erste und die zweite Siliciumcarbidschicht und durch den Driftbereich des Siliciumcarbidsubstrats erstreckt.
  • Das erfindungsgemäße Leistungsbauelement wird vorzugsweise durch epitaxiales Aufwachsen einer ersten Siliciumcarbidschicht vom zweiten Leitfähigkeitstyp (zum Beispiel vom p-Typ) auf die erste Fläche eines Siliciumcarbidsubstrats vom ersten Leitfähigkeitstyp (zum Beispiel vom n-Typ) über dem Bauelementbereich und dem Abschlußbereich des Siliciumcarbidsubstrats hergestellt. Dann läßt man eine zweite Siliciumcarbidschicht vom ersten Leitfähigkeitstyp epitaxial über dem Bauelementbereich und vorzugsweise auch über dem Abschlußbereich des Substrats auf die erste Siliciumcarbidschicht aufwachsen. Alternativ wird die obere Fläche der ersten Siliciumcarbidschicht durch eine Diffusion oder Implantation von Dotierungssubstanzen des ersten Leitfähigkeitstyps in den ersten Leitfähigkeitstyp umgewandelt.
  • Im Bauelementbereich des Siliciumcarbidsubstrats und in den darüberliegenden ersten und zweiten Siliciumcarbidschichten wird ein Leistungsfeldeffekttransistor ausgebildet. Im Abschlußbereich des Siliciumcarbidsubstrats wird ein Abschlußgraben durch die darüberliegenden ersten und zweiten Siliciumcarbidschichten geätzt. Der Graben wird mit Oxid oder einem anderen Isolator ausgekleidet und dann mit Polysilicium oder einem anderen Leiter gefüllt.
  • Da der Abschlußbereich aus den ersten und zweiten Siliciumcarbidschichten im Abschlußbereich gebildet wird, ist keine zeitraubende Hochtemperaturdiffusion zur Ausbildung eines potentialfreien Feldrings notwendig. Vielmehr können die gleichen epitaxialen ersten und zweiten Siliciumcarbidschichten, die zur Bildung des FET im Bauelementbereich verwendet werden, auch zur Ausbildung des potentialfreien Feldrings im Abschlußbereich benutzt werden. Die Notwendigkeit hoher Temperaturen zur Ausbildung des diffundierten Feldrings sowie einer spezialisierten Hochtemperatur- Verarbeitungsausrüstung kann entfallen. Die langen Diffusionszeiten und die damit verbundene lange Prozeßzykluszeit können gleichfalls entfallen, so daß ein kostengünstiges Bauelement hergestellt werden kann.
  • Der Fachmann wird erkennen, daß die Mesainseln, die durch die Gräben in den Abschlußbereichen erzeugt werden, unabhängig von leitergefüllten Gräben in den Abschlußbereichen benutzt werden können, um einen potentialfreien Feldring für den Siliciumcarbid-Leistungs-FET auszubilden. Außerdem können die leitergefüllten, mit Isolator ausgekleideten Gräben im Abschlußbereich ohne die Mesainseln ausgebildet werden, um eine potentialfreie Feldplatte zu bilden. Der Fachmann wird jedoch erkennen, daß die Mesainseln und isolatorverkleideten, leitfähigen Gräben vorzugsweise zusammen eingesetzt werden, um einen verbesserten Abschluß für einen Leistungs-FET auf Siliciumcarbidbasis zu schaffen.
    • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Fig. 1 zeigt eine geschnittene Seitenansicht eines bekannten DMOSFET-Bauelements.
  • Fig. 2 zeigt eine geschnittene Seitenansicht eines bekannten UMOSFET-Bauelements.
  • Fig. 3 zeigt eine geschnittene Seitenansicht eines bekannten Leistungs-UMOSFET-Bauelements auf Siliciumbasis.
  • Fig. 4 zeigt eine geschnittene Seitenansicht einer ersten Ausführungsform eines Siliciumcarbid- Leistungsbauelements gemäß der vorliegenden Erfindung.
  • Fig. 5 zeigt eine geschnittene Seitenansicht einer zweiten Ausführungsform eines Siliciumcarbid- Leistungsbauelements gemäß der vorliegenden Erfindung.
  • Fig. 6 zeigt eine geschnittene Seitenansicht einer dritten Ausführungsform eines Siliciumcarbid- Leistungsbauelements gemäß der vorliegenden Erfindung.
  • Fig. 7A-7F zeigen geschnittene Seitenansichten des Siliciumcarbid-Leistungsbauelements von Fig. 4 während der Verarbeitungszwischenschritte.
    • BESCHREIBUNG EINER BEVORZUGTEN AUSFÜHRUNGSFORM
  • Nachstehend wird die vorliegende Erfindung anhand der beigefügten Zeichnungen, in denen eine bevorzugte Ausführungsform der vorliegenden Erfindung dargestellt wird, ausführlicher beschrieben. Diese Erfindung kann jedoch in vielen verschiedenen Formen ausgeführt werden und sollte nicht als durch die hier dargelegte Ausführungsform beschränkt aufgefaßt werden; vielmehr wird diese Ausführungsform der gründlichen und vollständigen Offenbarung wegen angegeben und wird dem Fachmann den Umfang der Erfindung vollständig vermitteln. In den Zeichnungen sind die Dicken der Schichten und Bereiche der Klarheit halber übertrieben dargestellt. Gleiche Elemente werden durchweg mit gleichen Bezugszeichen bezeichnet.
  • Fig. 3 zeigt einen Silicium-Leistungs-UMOSFET nach dem Stand der Technik. Wie dargestellt, ist der Silicium-Leistungs-UMOSFET 20 in einem einkristallinen Siliciumsubstrat 15 vom ersten Leitfähigkeitstyp (hier vom n-Typ) ausgebildet. Das Siliciumsubstrat 15 schließt einen Bauelementbereich 13 ein, im allgemeinen im Inneren des Substrats, sowie einen Abschlußbereich 14, im allgemeinen ein Randbereich des Substrats. Das Substrat 15 kann auch einen relativ stark dotierten Bereich 15c und einen relativ schwach dotierten Driftbereich 15d einschließen.
  • Wie in Fig. 3 dargestellt, ist an der ersten Fläche 15a des Siliciumsubstrats 15 eine p-Diffusion 18 ausgebildet. Die p-Diffusion bildet auch mehrere potentialfreie Feldringe 18a, 18b im Abschlußbereich 14. Der Fachmann wird erkennen, daß zwar zwei Abschlußringe 18a, 18b dargestellt sind, aber auch ein einziger Ring oder mehr als zwei Ringe vorgesehen werden können.
  • Im Bauelementbereich 13 ist außerdem eine n&spplus;-Diffusion 19 innerhalb der p-Diffusionsschicht 18 ausgebildet. Zur Definition von mehreren parallelen Source-Bereichen können ein oder mehrere Gate- Bereiche 26 verwendet werden. Die Gate-Bereiche 26 schließen eine Isolierschicht 27, wie z. B. Siliciumdioxid, und eine leitende Schicht 28 ein, wie z. B. polykristallines Silicium. Ein Gate-Kontakt 23 aus polykristallinem Silicium ist auf der leitenden Schicht 28 ausgebildet. Source- und Drain-Kontakte 21 bzw. 22 sind gleichfalls vorgesehen. Die Konstruktion und Fertigung des UMOS-Bauelements von Fig. 3 ist dem Fachmann bekannt und wird hierin nicht näher beschrieben.
  • Wie bereits geschildert, könnte die Silicium-Leistungs-UMOSFET-Struktur gemäß Fig. 3 ohne weiteres unter Anwendung bekannter Fertigungsverfahren auf Siliciumcarbid übertragen werden. Die Ausbildung der potentialfreien Feldringe 18a, 18b im Abschlußbereich würde jedoch Diffusionen bei sehr hohen Temperaturen über sehr lange Zeiträume erfordern, da der Diffusionskoeffizient für Dotierungssubstanzen in Siliciumcarbid viel kleiner ist als in Silicium. Die Anwendung dieser hohen Temperaturen würde Spezialausrüstungen erfordern, welche die Verarbeitungskosten erhöhen würden. Außerdem würde die lange Diffusionszeit die Verarbeitungszykluszeit verlängern und das Fertigungsvolumen sowie die Fertigungskosten beeinträchtigen.
  • In Fig. 4 ist nun eine Ausführungsform der Erfindung dargestellt, welche diese Probleme überwindet. Wie in Fig. 4 gezeigt, weist ein Leistungs-MOSFET 10 ein Siliciumcarbidsubstrat 11 mit einer ersten (oberen) Fläche 11a und einer zweiten (unteren) Fläche 11b auf. Das Siliciumcarbidsubstrat 11 schließt einen an die zweite Fläche angrenzenden, relativ stark dotierten Bereich 11c vom ersten Leitfähigkeitstyp (hier: n+) und einen an die erste Fläche angrenzenden, relativ schwach dotierten Bereich 11d vom ersten Leitfähigkeitstyp (hier: n-) ein. Der Fachmann wird erkennen, daß unter Anwendung von dem Fachmann bekannten epitaxialen Aufwachsverfahren ein Driftbereich 11d vorzugsweise epitaxial auf dem stark dotierten Bereich 11c ausgebildet wird.
  • Das Siliciumcarbidsubstrat 11 schließt außerdem einen Bauelementbereich 13 und einen Abschlußbereich 14 ein. Wie oben beschrieben, liegt der Bauelementbereich 13 typischerweise innerhalb des Substrats, und der Abschlußbereich 14 liegt typischerweise am Rande des Substrats. Auf einem einzigen Substrat können jedoch mehrere Bauelemente ausgebildet werden, in welchem Falle ein peripherer Abschlußbereich jeden Bauelementbereich auf dem Substrat umgeben kann.
  • Wie noch aus Fig. 4 erkennbar, ist auf der ersten Fläche 11a eine erste Siliciumcarbidschicht 16 vom zweiten Leitfähigkeitstyp (hier p) ausgebildet und erstreckt sich über den Bauelementbereich 13 und den Abschlußbereich 14. Eine zweite Siliciumcarbidschicht 17 vom ersten Leitfähigkeitstyp (hier n+) befindet sich auf der ersten Siliciumcarbidschicht und erstreckt sich über den Bauelementbereich 13 und vorzugsweise auch über den Abschlußbereich 14. Die zweite Siliciumcarbidschicht braucht sich jedoch nicht über den Abschlußbereich 14 zu erstrecken. Die erste Siliciumcarbidschicht 16 und die zweite Siliciumcarbidschicht 17 werden vorzugsweise durch epitaxiales Aufwachsen auf dem Driftbereich 11d ausgebildet, wodurch die Notwendigkeit langer Diffusionszeiten bei hoher Temperatur entfällt. Der Fachmann wird jedoch erkennen, daß die zweite Siliciumcarbidschicht 17 durch Eindiffundieren von n- Dotierungssubstanzen in die p-leitende erste Siliciumcarbidschicht 16 ausgebildet werden kann, um die freiliegende Oberfläche der ersten Siliciumcarbidschicht 16 in eine n-leitende Oberfläche umzuwandeln.
  • Ein Leistungs-MOSFET, wie z. B. die bereits beschriebene UMOS-Struktur, wird im Bauelementbereich 13 ausgebildet. Wie bereits beschrieben, weist der FET Gate-Bereiche 26, in denen ein Isolator 27 und polykristallines Silicium oder ein anderer Leiter 28 enthalten sind, und einen Gatekontakt 23 (aus Polysilicium) auf. Source- und Drain-Kontakte 21 und 22 vervollständigen das Bauelement. Der Fachmann wird erkennen, daß andere Leistungs-MOSFET-Konstruktionen auf Siliciumbasis in den Bauelementbereich 13 des Siliciumcarbidsubstrats 11 übertragen werden können, oder es können neue Konstruktionen für Leistungs-MOSFETs eingebaut werden, die für Siliciumcarbid und seine Eigenschaften einzigartig sind. Der Fachmann wird auch erkennen, daß die hierin angegebenen Leitfähigkeitstypen umgekehrt werden können, um ein komplementäres Bauelement zu schaffen, und die hier dargestellten Source- und Drain-Bezeichnungen können gleichfalls umgekehrt werden.
  • Wie immer noch aus Fig. 4 erkennbar, schließt das erfindungsgemäße Leistungsbauelement außergewöhnliche Abschlußbereiche in der Abschlußzone 14 ein. Wie dargestellt, ist im Abschlußbereich 14 ein Abschlußgraben 30a ausgebildet, der sich durch die erste und vorzugsweise durch die zweite Siliciumcarbidschicht 16 bzw. 17 erstreckt, um eine Mesainsel 31a der ersten und vorzugsweise der zweiten Siliciumcarbidschicht 16 bzw. 17 über dem Abschlußbereich zu definieren. Der Abschlußgraben schließt vorzugsweise ein Leitermaterial 33a ein, wie z. B. Polysilicium. Der Abschlußgraben 30a ist außerdem vorzugsweise mit Isoliermaterial 32a ausgekleidet, wie z. B. mit Siliciumdioxid. Die Mesainsel 31a bildet einen potentialfreien Feldring, um das MOSFET-Bauelement wirksam abzuschließen. Der leitergefüllte Abschlußgraben 30a bildet eine potentialfreie Feldplatte für den wirksamen Abschluß des Siliciumcarbid- Feldeffekttransistors.
  • Die Breite Wt des Grabens und die Breite Wm der Mesainsel kann variiert werden, um den Abschluß des Bauelements zu optimieren. Die optimalen Breiten Wm und Wt werden vom Bauelementtyp und der Bauelementgröße des Leistungs-MOSFETs abhängen und können mathematisch, empirisch oder durch Computersimulation ermittelt werden. Größen- und Positionsbetrachtungen für einen potentialfreien Feldring und eine Feldplatte eines herkömmlichen Bauelements auf Siliciumbasis werden auf den Seiten 92-99 und 116-119 des oben bezeichneten, vom Erfinder verfaßten Lehrbuchs beschrieben. Für die Erfindung gelten ähnliche Konstruktionsüberlegungen.
  • Wie gleichfalls in Fig. 4 dargestellt, kann im Abschlußbereich 14 des Siliciumcarbidsubstrats ein zweiter Abschlußgraben 30b ausgebildet werden, um eine zweite Mesainsel 31b in der ersten und vorzugsweise der zweiten Siliciumcarbidschicht 16 bzw. 17 zu definieren. Der zweite Abschlußgraben 30b kann mit Oxid 32b ausgekleidet und mit einem Leiter 33b gefüllt werden, wie z. B. mit polykristallinem Silicium. Vorzugsweise ist der Graben 30b konzentrisch zum Graben 30a, der gleichfalls konzentrisch zum Bauelement selbst ist. Außerdem wird man erkennen, daß mehr als zwei Gräben ausgebildet werden können.
  • Schließlich kann, wie ebenfalls in Fig. 4 dargestellt, auch ein tiefer Abschlußgraben 30c ausgebildet werden, der sich durch die erste und vorzugsweise die zweite Siliciumcarbidschicht 16 und 17 sowie durch den Driftbereich 11d erstreckt. Dieser tiefe Graben 30c ist vorzugsweise der äußerste Graben und kann zur Trennung sowie zum Abschluß verwendet werden. Dieser tiefe Graben 30c weist außerdem vorzugsweise eine isolierende Auskleidung 32c auf und ist mit einem Leiter 33c gefüllt.
  • Der Fachmann wird erkennen, daß das Polysilicium 33a-33c oder andere leitfähige Materialien in den im Abschlußbereich ausgebildeten Gräben nicht mit dem Gateanschluß 23 verbunden sind. Dementsprechend verhalten sie sich wie potentialfreie Feldplatten. Entsprechend sind die Mesainseln 31a- 31c nicht mit dem Sourceanschluß 21 verbunden, so daß sie sich wie potentialfreie Feldringe verhalten.
  • Der Fachmann wird außerdem erkennen, daß die Abschlußgräben 30 und die Abschlußmesainseln 31 unabhängig voneinander wirken können. Fig. 5 zeigt eine Konfiguration von Mesainseln 31a, 31b und 31c, die durch Gräben 30a, 30b und 30c definiert sind, wobei die Gräben nicht mit einem leitfähigen Material gefüllt sind, wie dies in Fig. 4 der Fall war. Die Gräben 30a, 30b und 30c können mit einem Isolator gefüllt werden, um für Ebenheit zu sorgen. Umgekehrt zeigt Fig. 6 Abschlußgräben 30a, 30b bzw. 30c, die mit einem Isolator 32a, 32b bzw. 32c ausgekleidet und mit Polysilicium 33a, 33b bzw. 33c gefüllt sind, ohne Mesainseln 31a, 31b bzw. 31c zu verwenden. Der Fachmann wird jedoch erkennen, daß Mesainseln 31a, 31b und 31c und leitergefühllte, mit Isolator ausgekleidete Gräben 30w 30b und 30c vorzugsweise zusammenwirken, um einen Abschlußbereich zu bilden.
  • Nachstehend wird unter Bezugnahme auf die Fig. 7A-7F ein Verfahren zur Ausbildung eines Leistungsbauelements gemäß der vorliegenden Erfindung beschrieben. Gemäß der Darstellung wird ein Siliciumcarbidsubstrat bereitgestellt, wie z. B. ein n-leitendes Siliciumcarbidsubstrat mit 10¹&sup9; Dotierungsatomen·cm&supmin;³. Den Driftbereich 11d läßt man unter Verwendung von Stickstoff oder anderen n- Dotierungssubstanzen in einer Konzentration von 10¹&sup6;·cm&supmin;³ epitaxial auf den Bereich 11c aufwachsen. Der Bereich 11c ist vorzugsweise etwa 100 um bis 500 um dick, und der Bereich 11d hat vorzugsweise eine Dicke von etwa 5 um bis 30 um.
  • Dann läßt man, wie aus Fig. 7B erkennbar, die erste Siliciumcarbidschicht 16 epitaxial auf den Driftbereich 11d aufwachsen. Während des epitaxialen Aufwachsens wird die erste epitaxiale Schicht 16 mit Aluminium- oder anderen Atomen vom p-Typ in einer Konzentration von 10¹&sup7; Atomen·cm&supmin;³ dotiert. Die erste epitaxiale Schicht 16 hat vorzugsweise eine Dicke von 0,5 um bis 2 um.
  • Dann läßt man, wie aus Fig. 7C erkennbar, eine zweite Siliciumcarbidschicht 17 epitaxial auf die erste Siliciumcarbidschicht 16 aufwachsen. Während des epitaxialen Aufwachsens wird die Schicht 17 mit Stickstoff oder anderen Atomen vom n-Typ in einer Konzentration von 10¹&sup9; Atomen·cm&supmin;³ dotiert. Die Schicht 17 hat vorzugsweise eine Dicke von 0,25 um-1 um. Der Fachmann wird erkennen, daß die zweite Siliciumcarbidschicht 17 auch durch Eindiffundieren von Stickstoff oder anderen Atomen von n-Typ in die Siliciumcarbidschicht 16 gebildet werden kann, da die Bildung des relativ flachen Bereichs 17 keine übermäßig langen Diffusionszeiten erfordern würde. Der Fachmann wird auch erkennen, daß die Schichten 11c, 11d, 16 und 17 wegen des epitaxialen Aufwachsprozesses eine monolithische Kristallstruktur bilden.
  • Wie aus Fig. 7D erkennbar, können Bauelementgräben 29 und Abschlußgräben 30a-30c unter Anwendung eines bekannten reaktiven Ionenätzverfahrens ausgebildet werden. Der Graben 30c kann tief durch den Driftbereich 11d geätzt werden, während die übrigen Gräben durch die erste bzw. die zweite Siliciumcarbidschicht 16 bzw. 17 geätzt werden können.
  • Dann läßt man, wie in Fig. 7E dargestellt, durch thermische Oxidation bei 1100-1200ºC unter Anwendung der Feuchtoxidation eine dünne Isolierschicht aufwachsen, um Isolierschichten 27 und 32a-32c auszubilden. Wie in Fig. 7F dargestellt, werden die Gräben dann mit Polysilicium oder Metall gefällt, um Bereiche 28 und 33a-33c auszubilden. Das Füllen von Gräben mit Polysilicium kann beispielsweise durch chemisches Bedampfen bei 900ºC unter Verwendung von Silan erfolgen. Das Polysilicium oder Metall kann oxidiert werden, um die Polysiliciumbereiche vollständig in Oxid einzukapseln. Dann können unter Anwendung bekannter Verfahren Source- Drain- und Gatekontakte 21, 22 und 23 ausgebildet werden.
  • Die Analyse der oben beschriebenen Siliciumcarbid-Leistungs-MOSFETs zeigt, daß diese Bauelemente einen so niedrigen spezifischen Einschaltwiderstand aufweisen würden, daß sie sogar einen 5000-Volt-Siliciumthyristor in der Leistung übertreffen könnten. Dies macht sie zu Austauschkandidaten für alle gegenwärtig verwendeten Siliciumbauelemente. Da die Notwendigkeit langdauernder Diffusionen bei hoher Temperatur entfällt, können diese Bauelemente schnell und billig hergestellt werden.
  • In den Zeichnungen und in der Beschreibung sind typische bevorzugte Ausführungsformen der Erfindung offenbart worden, und es werden zwar bestimmte Begriffe benutzt, aber nur in einem generellen und beschreibenden Sinne und nicht zu Zwecken der Einschränkung, wobei der Umfang der Erfindung in den nachfolgenden Patentansprüchen dargelegt wird.

Claims (7)

1. Leistungsbauelement, das aufweist:
ein Siliciumcarbid-Substrat von einem ersten Leitfähigkeitstyp (11) mit ersten und zweiten, einander gegenüberliegenden Flächen (11a, 11b) und mit einem Bauelementbereich (13), der sich von der ersten Fläche (11a) zur zweiten Fläche (11b) erstreckt, sowie mit einem Abschlußbereich (14), der sich von der ersten Fläche (11a) zur zweiten Fläche (11b) erstreckt, wobei sich der Abschlußbereich (14) angrenzend an den Bauelementbereich (13) erstreckt;
eine erste Siliciumcarbidschicht von einem zweiten Leitfähigkeitstyp (16) auf der ersten Fläche (11a), die sich über den Abschlußbereich (14) erstreckt,
einen Leistungstransistor (10) im Bauelementbereich (13) des Siliciumcarbidsubstrats (11); und
einen ersten Abschlußgraben (30a) im Abschlußbereich (14) des Siliciumcarbidsubstrats (11), wobei der erste Abschlußgraben (30a) durch die erste Siliciumcarbidschicht (16) hindurchgeht und mit Isoliermaterial (32a) ausgekleidet ist und ein leitfähiges Material (33a) enthält, das von dem Leistungstransistor (10) elektrisch isoliert ist.
2. Leistungsbauelement nach Anspruch 1, wobei der erste Abschlußgraben (30a) den Bauelementbereich (13) umgibt.
3. Leistungsbauelement nach Anspruch 1, das ferner einen zweiten Abschlußgraben (30b) im Abschlußbereich (14) des Siliciumcarbidsubstrats (11) aufweist, wobei der zweite Abschlußgraben (30b) seitlich vom ersten Abschlußgraben (30a) beabstandet und konzentrisch zu diesem angeordnet ist, wobei der zweite Abschlußgraben (30b) mit Isoliermaterial (32b) ausgekleidet ist und ein leitfähiges Material (33b) enthält, das von dem Leistungstransistor (10) elektrisch isoliert ist.
4. Leistungsbauelement nach Anspruch 1, das ferner eine zweite Siliciumcarbidschicht vom ersten Leitfähigkeitstyp (17) auf der ersten Siliciumcarbidschicht (16) aufweist.
5. Leistungsbauelement nach Anspruch 4, wobei der erste Abschlußgraben (30a) durch die auf dem Bauelement befindlichen ersten und zweiten Siliciumcarbidschichten (16, 17) hindurchgeht, um eine Mesainsel (31a) über dem Abschlußbereich (14) zu definieren, die von dem Leistungstransistor (10) elektrisch isoliert ist.
6. Leistungsbauelement nach Anspruch 1, wobei der Abschlußbereich (14) einen an die erste Fläche (11a) angrenzenden schwach dotierten Bereich vom ersten Leitfähigkeitstyp (11d) und einen an die zweite Fläche (11b) angrenzenden stark dotierten Bereich vom ersten Leitfähigkeitstyp (11c) einschließt.
7. Leistungsbauelement nach Anspruch 6, das ferner einen tiefen Abschlußgraben (30c) in dem Abschlußbereich (14) des Siliciumcarbidsubstrats (11) aufweist, wobei der tiefe Abschlußgraben (30c) durch den schwach dotierten Bereich (11d) hindurchgeht und mit Isoliermaterial (32c) ausgekleidet ist und ein leitfähiges Material (33c) enthält.
DE69329242T 1992-06-08 1993-06-07 Siliciumcarbid-leistungs-mosfet mit schwebendem feldring und schwebender feldplatte. Expired - Lifetime DE69329242T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/895,592 US5233215A (en) 1992-06-08 1992-06-08 Silicon carbide power MOSFET with floating field ring and floating field plate
PCT/US1993/005381 WO1993026047A1 (en) 1992-06-08 1993-06-07 Silicon carbide power mosfet with floating field ring and floating field plate

Publications (2)

Publication Number Publication Date
DE69329242D1 DE69329242D1 (de) 2000-09-21
DE69329242T2 true DE69329242T2 (de) 2001-03-15

Family

ID=25404730

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69329242T Expired - Lifetime DE69329242T2 (de) 1992-06-08 1993-06-07 Siliciumcarbid-leistungs-mosfet mit schwebendem feldring und schwebender feldplatte.

Country Status (7)

Country Link
US (1) US5233215A (de)
EP (1) EP0645052B1 (de)
JP (1) JP3283262B2 (de)
AT (1) ATE195612T1 (de)
AU (1) AU4528993A (de)
DE (1) DE69329242T2 (de)
WO (1) WO1993026047A1 (de)

Families Citing this family (173)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6344663B1 (en) 1992-06-05 2002-02-05 Cree, Inc. Silicon carbide CMOS devices
US5430324A (en) * 1992-07-23 1995-07-04 Siliconix, Incorporated High voltage transistor having edge termination utilizing trench technology
JP3146694B2 (ja) * 1992-11-12 2001-03-19 富士電機株式会社 炭化けい素ｍｏｓｆｅｔおよび炭化けい素ｍｏｓｆｅｔの製造方法
US5506421A (en) * 1992-11-24 1996-04-09 Cree Research, Inc. Power MOSFET in silicon carbide
DE4300806C1 (de) * 1993-01-14 1993-12-23 Siemens Ag Verfahren zur Herstellung von vertikalen MOS-Transistoren
US5448081A (en) * 1993-02-22 1995-09-05 Texas Instruments Incorporated Lateral power MOSFET structure using silicon carbide
JPH0799312A (ja) * 1993-02-22 1995-04-11 Texas Instr Inc <Ti> 半導体装置とその製法
US5399515A (en) * 1993-07-12 1995-03-21 Motorola, Inc. Method of fabricating a silicon carbide vertical MOSFET and device
US5539217A (en) * 1993-08-09 1996-07-23 Cree Research, Inc. Silicon carbide thyristor
US5323040A (en) * 1993-09-27 1994-06-21 North Carolina State University At Raleigh Silicon carbide field effect device
JP3334290B2 (ja) * 1993-11-12 2002-10-15 株式会社デンソー 半導体装置
US5780953A (en) * 1993-12-07 1998-07-14 Nippondenso Co., Ltd. Alternator
JP3223671B2 (ja) * 1993-12-07 2001-10-29 株式会社デンソー 車両用交流発電機の三相全波整流器
EP0778664B1 (de) * 1993-12-07 2002-03-27 Denso Corporation Wechselstromgenerator für Motorfahrzeuge
US5608616A (en) * 1993-12-07 1997-03-04 Nippondenso Co., Ltd. Power converter
JP3598586B2 (ja) * 1995-06-06 2004-12-08 株式会社デンソー 車両用交流発電機
US5514604A (en) * 1993-12-08 1996-05-07 General Electric Company Vertical channel silicon carbide metal-oxide-semiconductor field effect transistor with self-aligned gate for microwave and power applications, and method of making
JP3374491B2 (ja) * 1993-12-24 2003-02-04 株式会社デンソー 車両用発電電動装置
US5396085A (en) * 1993-12-28 1995-03-07 North Carolina State University Silicon carbide switching device with rectifying-gate
US5385855A (en) * 1994-02-24 1995-01-31 General Electric Company Fabrication of silicon carbide integrated circuits
EP0676814B1 (de) * 1994-04-06 2006-03-22 Denso Corporation Herstellungsverfahren für Halbleiterbauelement mit Graben
US5488236A (en) * 1994-05-26 1996-01-30 North Carolina State University Latch-up resistant bipolar transistor with trench IGFET and buried collector
US5723376A (en) * 1994-06-23 1998-03-03 Nippondenso Co., Ltd. Method of manufacturing SiC semiconductor device having double oxide film formation to reduce film defects
TW286435B (de) * 1994-07-27 1996-09-21 Siemens Ag
US5543637A (en) * 1994-11-14 1996-08-06 North Carolina State University Silicon carbide semiconductor devices having buried silicon carbide conduction barrier layers therein
US5493134A (en) * 1994-11-14 1996-02-20 North Carolina State University Bidirectional AC switching device with MOS-gated turn-on and turn-off control
US5597765A (en) * 1995-01-10 1997-01-28 Siliconix Incorporated Method for making termination structure for power MOSFET
US5592005A (en) * 1995-03-31 1997-01-07 Siliconix Incorporated Punch-through field effect transistor
JPH08331773A (ja) * 1995-03-31 1996-12-13 Nippondenso Co Ltd 車両用電源システム
JPH08336267A (ja) * 1995-06-06 1996-12-17 Nippondenso Co Ltd 車両用交流発電機
JP3575110B2 (ja) * 1995-06-06 2004-10-13 株式会社デンソー 車両用交流発電機
DE19636302C2 (de) * 1995-09-06 1998-08-20 Denso Corp Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung
US6573534B1 (en) 1995-09-06 2003-06-03 Denso Corporation Silicon carbide semiconductor device
JP3168147B2 (ja) * 1995-09-14 2001-05-21 株式会社日立製作所 半導体装置とそれを用いた３相インバータ
US5679966A (en) * 1995-10-05 1997-10-21 North Carolina State University Depleted base transistor with high forward voltage blocking capability
KR100194661B1 (ko) * 1995-10-10 1999-07-01 윤종용 전력용 트랜지스터
US5949124A (en) * 1995-10-31 1999-09-07 Motorola, Inc. Edge termination structure
US5637898A (en) * 1995-12-22 1997-06-10 North Carolina State University Vertical field effect transistors having improved breakdown voltage capability and low on-state resistance
US6133587A (en) * 1996-01-23 2000-10-17 Denso Corporation Silicon carbide semiconductor device and process for manufacturing same
JP3471509B2 (ja) * 1996-01-23 2003-12-02 株式会社デンソー 炭化珪素半導体装置
SE9601172D0 (sv) * 1996-03-27 1996-03-27 Abb Research Ltd Insulated gate bipolar transistor having a trench and a method for procuction thereof
US5909039A (en) * 1996-04-24 1999-06-01 Abb Research Ltd. Insulated gate bipolar transistor having a trench
US5719409A (en) * 1996-06-06 1998-02-17 Cree Research, Inc. Silicon carbide metal-insulator semiconductor field effect transistor
GB2314206A (en) * 1996-06-13 1997-12-17 Plessey Semiconductors Ltd Preventing voltage breakdown in semiconductor devices
SE9602407D0 (sv) * 1996-06-19 1996-06-19 Abb Research Ltd A method for producing a channel region layer in a voltage controlled semiconductor device
US6002159A (en) * 1996-07-16 1999-12-14 Abb Research Ltd. SiC semiconductor device comprising a pn junction with a voltage absorbing edge
US5917203A (en) * 1996-07-29 1999-06-29 Motorola, Inc. Lateral gate vertical drift region transistor
US5952679A (en) * 1996-10-17 1999-09-14 Denso Corporation Semiconductor substrate and method for straightening warp of semiconductor substrate
WO1998026458A1 (fr) * 1996-12-11 1998-06-18 The Kansai Electric Power Co., Inc. Semi-conducteur a grille isolee
SE9700156D0 (sv) * 1997-01-21 1997-01-21 Abb Research Ltd Junction termination for Si C Schottky diode
US6570185B1 (en) 1997-02-07 2003-05-27 Purdue Research Foundation Structure to reduce the on-resistance of power transistors
ATE287127T1 (de) * 1997-02-07 2005-01-15 James Albert Cooper Jr Struktur zur erhöhung der maximalen spannung von siliziumkarbid-leistungstransistoren
US6180958B1 (en) 1997-02-07 2001-01-30 James Albert Cooper, Jr. Structure for increasing the maximum voltage of silicon carbide power transistors
US6121633A (en) * 1997-06-12 2000-09-19 Cree Research, Inc. Latch-up free power MOS-bipolar transistor
US5969378A (en) * 1997-06-12 1999-10-19 Cree Research, Inc. Latch-up free power UMOS-bipolar transistor
US6429481B1 (en) 1997-11-14 2002-08-06 Fairchild Semiconductor Corporation Field effect transistor and method of its manufacture
JP4192281B2 (ja) 1997-11-28 2008-12-10 株式会社デンソー 炭化珪素半導体装置
DE19812945A1 (de) * 1998-03-24 1999-09-30 Siemens Ag Halbleiterbauelement und Verfahren zu dessen Herstellung
US6023078A (en) * 1998-04-28 2000-02-08 North Carolina State University Bidirectional silicon carbide power devices having voltage supporting regions therein for providing improved blocking voltage capability
US6066550A (en) * 1998-06-05 2000-05-23 United Integrated Circuits Corp. Method of improving selectivity between silicon nitride and silicon oxide
KR100285701B1 (ko) * 1998-06-29 2001-04-02 윤종용 트렌치격리의제조방법및그구조
US6281521B1 (en) 1998-07-09 2001-08-28 Cree Research Inc. Silicon carbide horizontal channel buffered gate semiconductor devices
DE69838422D1 (de) * 1998-10-23 2007-10-25 St Microelectronics Srl Auf einem Halbleitersubstrat integrierte Hochspannungs-Widerstandsstruktur
US5998833A (en) 1998-10-26 1999-12-07 North Carolina State University Power semiconductor devices having improved high frequency switching and breakdown characteristics
US6621121B2 (en) * 1998-10-26 2003-09-16 Silicon Semiconductor Corporation Vertical MOSFETs having trench-based gate electrodes within deeper trench-based source electrodes
AU4702600A (en) * 1999-05-06 2000-11-21 Cp Clare Corporation High voltage mosfet structures
US6461918B1 (en) 1999-12-20 2002-10-08 Fairchild Semiconductor Corporation Power MOS device with improved gate charge performance
US6573550B2 (en) * 2000-01-28 2003-06-03 General Electronics Applications, Inc. Semiconductor with high-voltage components and low-voltage components on a shared die
US6642577B2 (en) * 2000-03-16 2003-11-04 Denso Corporation Semiconductor device including power MOSFET and peripheral device and method for manufacturing the same
TW523816B (en) * 2000-06-16 2003-03-11 Gen Semiconductor Inc Semiconductor trench device with enhanced gate oxide integrity structure
US6570218B1 (en) * 2000-06-19 2003-05-27 International Rectifier Corporation MOSFET with a buried gate
US7745289B2 (en) 2000-08-16 2010-06-29 Fairchild Semiconductor Corporation Method of forming a FET having ultra-low on-resistance and low gate charge
US7132712B2 (en) 2002-11-05 2006-11-07 Fairchild Semiconductor Corporation Trench structure having one or more diodes embedded therein adjacent a PN junction
US6818513B2 (en) 2001-01-30 2004-11-16 Fairchild Semiconductor Corporation Method of forming a field effect transistor having a lateral depletion structure
US7345342B2 (en) 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US6677641B2 (en) 2001-10-17 2004-01-13 Fairchild Semiconductor Corporation Semiconductor structure with improved smaller forward voltage loss and higher blocking capability
US6916745B2 (en) 2003-05-20 2005-07-12 Fairchild Semiconductor Corporation Structure and method for forming a trench MOSFET having self-aligned features
US6710403B2 (en) 2002-07-30 2004-03-23 Fairchild Semiconductor Corporation Dual trench power MOSFET
US6803626B2 (en) 2002-07-18 2004-10-12 Fairchild Semiconductor Corporation Vertical charge control semiconductor device
EP1271654B1 (de) * 2001-02-01 2017-09-20 Mitsubishi Denki Kabushiki Kaisha Halbleiterbauelement und verfahren zu seiner herstellung
US6787872B2 (en) * 2001-06-26 2004-09-07 International Rectifier Corporation Lateral conduction superjunction semiconductor device
US6683363B2 (en) * 2001-07-03 2004-01-27 Fairchild Semiconductor Corporation Trench structure for semiconductor devices
GB2381122B (en) * 2001-10-16 2006-04-05 Zetex Plc Termination structure for a semiconductor device
US7061066B2 (en) 2001-10-17 2006-06-13 Fairchild Semiconductor Corporation Schottky diode using charge balance structure
JP3701227B2 (ja) * 2001-10-30 2005-09-28 三菱電機株式会社 半導体装置及びその製造方法
EP2259325B1 (de) * 2002-02-20 2013-12-25 Shindengen Electric Manufacturing Co., Ltd. Transistoranordnung
KR100859701B1 (ko) 2002-02-23 2008-09-23 페어차일드코리아반도체 주식회사 고전압 수평형 디모스 트랜지스터 및 그 제조 방법
US6825510B2 (en) 2002-09-19 2004-11-30 Fairchild Semiconductor Corporation Termination structure incorporating insulator in a trench
US6818947B2 (en) 2002-09-19 2004-11-16 Fairchild Semiconductor Corporation Buried gate-field termination structure
US7033891B2 (en) 2002-10-03 2006-04-25 Fairchild Semiconductor Corporation Trench gate laterally diffused MOSFET devices and methods for making such devices
US7576388B1 (en) 2002-10-03 2009-08-18 Fairchild Semiconductor Corporation Trench-gate LDMOS structures
US6710418B1 (en) 2002-10-11 2004-03-23 Fairchild Semiconductor Corporation Schottky rectifier with insulation-filled trenches and method of forming the same
US7638841B2 (en) 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
DE10340131B4 (de) * 2003-08-28 2005-12-01 Infineon Technologies Ag Halbleiterleistungsbauteil mit Ladungskompensationsstruktur und monolithisch integrierter Schaltung, sowie Verfahren zu dessen Herstellung
DE10341793B4 (de) 2003-09-10 2021-09-23 Infineon Technologies Ag Halbleiterbauelement und Verfahren zu dessen Herstellung
JP4179139B2 (ja) * 2003-11-14 2008-11-12 株式会社デンソー 炭化珪素半導体装置およびその製造方法
KR100994719B1 (ko) 2003-11-28 2010-11-16 페어차일드코리아반도체 주식회사 슈퍼정션 반도체장치
US7368777B2 (en) 2003-12-30 2008-05-06 Fairchild Semiconductor Corporation Accumulation device with charge balance structure and method of forming the same
US7405452B2 (en) * 2004-02-02 2008-07-29 Hamza Yilmaz Semiconductor device containing dielectrically isolated PN junction for enhanced breakdown characteristics
US7045857B2 (en) * 2004-03-26 2006-05-16 Siliconix Incorporated Termination for trench MIS device having implanted drain-drift region
US7183610B2 (en) * 2004-04-30 2007-02-27 Siliconix Incorporated Super trench MOSFET including buried source electrode and method of fabricating the same
US7352036B2 (en) 2004-08-03 2008-04-01 Fairchild Semiconductor Corporation Semiconductor power device having a top-side drain using a sinker trench
JP4913336B2 (ja) * 2004-09-28 2012-04-11 ルネサスエレクトロニクス株式会社 半導体装置
US7265415B2 (en) 2004-10-08 2007-09-04 Fairchild Semiconductor Corporation MOS-gated transistor with reduced miller capacitance
US7812441B2 (en) 2004-10-21 2010-10-12 Siliconix Technology C.V. Schottky diode with improved surge capability
US7394158B2 (en) * 2004-10-21 2008-07-01 Siliconix Technology C.V. Solderable top metal for SiC device
US7170083B2 (en) * 2005-01-07 2007-01-30 International Business Machines Corporation Bipolar transistor with collector having an epitaxial Si:C region
US9419092B2 (en) * 2005-03-04 2016-08-16 Vishay-Siliconix Termination for SiC trench devices
US7834376B2 (en) * 2005-03-04 2010-11-16 Siliconix Technology C. V. Power semiconductor switch
AT504998A2 (de) 2005-04-06 2008-09-15 Fairchild Semiconductor Trenched-gate-feldeffekttransistoren und verfahren zum bilden derselben
US20060255401A1 (en) * 2005-05-11 2006-11-16 Yang Robert K Increasing breakdown voltage in semiconductor devices with vertical series capacitive structures
US7535057B2 (en) * 2005-05-24 2009-05-19 Robert Kuo-Chang Yang DMOS transistor with a poly-filled deep trench for improved performance
KR101296922B1 (ko) 2005-06-10 2013-08-14 페어차일드 세미컨덕터 코포레이션 전하 균형 전계 효과 트랜지스터
US20070012983A1 (en) * 2005-07-15 2007-01-18 Yang Robert K Terminations for semiconductor devices with floating vertical series capacitive structures
US7385248B2 (en) 2005-08-09 2008-06-10 Fairchild Semiconductor Corporation Shielded gate field effect transistor with improved inter-poly dielectric
US7514743B2 (en) * 2005-08-23 2009-04-07 Robert Kuo-Chang Yang DMOS transistor with floating poly-filled trench for improved performance through 3-D field shaping
US8368165B2 (en) * 2005-10-20 2013-02-05 Siliconix Technology C. V. Silicon carbide Schottky diode
US7446374B2 (en) 2006-03-24 2008-11-04 Fairchild Semiconductor Corporation High density trench FET with integrated Schottky diode and method of manufacture
US7622389B1 (en) * 2006-04-25 2009-11-24 Spansion Llc Selective contact formation using masking and resist patterning techniques
US7319256B1 (en) 2006-06-19 2008-01-15 Fairchild Semiconductor Corporation Shielded gate trench FET with the shield and gate electrodes being connected together
EP2047514A4 (de) * 2006-07-31 2010-12-01 Vishay Siliconix MOLYBDÄNSPERRMETALL FÜR SiC-SCHOTTKYDIODE UND HERSTELLUNGSVERFAHREN
US7589377B2 (en) * 2006-10-06 2009-09-15 The Boeing Company Gate structure with low resistance for high power semiconductor devices
US9437729B2 (en) * 2007-01-08 2016-09-06 Vishay-Siliconix High-density power MOSFET with planarized metalization
US9947770B2 (en) 2007-04-03 2018-04-17 Vishay-Siliconix Self-aligned trench MOSFET and method of manufacture
DE102007033839B4 (de) * 2007-07-18 2015-04-09 Infineon Technologies Austria Ag Halbleiterbauelement und Verfahren zur Herstellung desselben
CN101868856B (zh) 2007-09-21 2014-03-12 飞兆半导体公司 用于功率器件的超结结构及制造方法
US9484451B2 (en) * 2007-10-05 2016-11-01 Vishay-Siliconix MOSFET active area and edge termination area charge balance
US7772668B2 (en) 2007-12-26 2010-08-10 Fairchild Semiconductor Corporation Shielded gate trench FET with multiple channels
US20090315103A1 (en) * 2008-06-20 2009-12-24 Force Mos Technology Co. Ltd. Trench mosfet with shallow trench for gate charge reduction
JP5206248B2 (ja) * 2008-09-04 2013-06-12 トヨタ自動車株式会社 半導体装置
US20120273916A1 (en) 2011-04-27 2012-11-01 Yedinak Joseph A Superjunction Structures for Power Devices and Methods of Manufacture
US8174067B2 (en) 2008-12-08 2012-05-08 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US8304829B2 (en) 2008-12-08 2012-11-06 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US20100156513A1 (en) * 2008-12-23 2010-06-24 Pratt & Whitney Rocketdyne, Inc. Charge pump
US8227855B2 (en) 2009-02-09 2012-07-24 Fairchild Semiconductor Corporation Semiconductor devices with stable and controlled avalanche characteristics and methods of fabricating the same
US8148749B2 (en) 2009-02-19 2012-04-03 Fairchild Semiconductor Corporation Trench-shielded semiconductor device
US8049276B2 (en) 2009-06-12 2011-11-01 Fairchild Semiconductor Corporation Reduced process sensitivity of electrode-semiconductor rectifiers
US7800170B1 (en) 2009-07-31 2010-09-21 Alpha & Omega Semiconductor, Inc. Power MOSFET device with tungsten spacer in contact hole and method
US9443974B2 (en) 2009-08-27 2016-09-13 Vishay-Siliconix Super junction trench power MOSFET device fabrication
US9431530B2 (en) * 2009-10-20 2016-08-30 Vishay-Siliconix Super-high density trench MOSFET
JP5633992B2 (ja) * 2010-06-11 2014-12-03 トヨタ自動車株式会社 半導体装置および半導体装置の製造方法
US8319290B2 (en) 2010-06-18 2012-11-27 Fairchild Semiconductor Corporation Trench MOS barrier schottky rectifier with a planar surface using CMP techniques
JP5015361B2 (ja) * 2010-10-29 2012-08-29 パナソニック株式会社 半導体素子および半導体装置
CN102130150A (zh) * 2010-12-13 2011-07-20 成都方舟微电子有限公司 半导体器件结终端结构
US8502346B2 (en) * 2010-12-23 2013-08-06 Alpha And Omega Semiconductor Incorporated Monolithic IGBT and diode structure for quasi-resonant converters
JP5717661B2 (ja) * 2011-03-10 2015-05-13 株式会社東芝 半導体装置とその製造方法
US8487371B2 (en) 2011-03-29 2013-07-16 Fairchild Semiconductor Corporation Vertical MOSFET transistor having source/drain contacts disposed on the same side and method for manufacturing the same
US8772868B2 (en) 2011-04-27 2014-07-08 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8836028B2 (en) 2011-04-27 2014-09-16 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8673700B2 (en) 2011-04-27 2014-03-18 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8786010B2 (en) 2011-04-27 2014-07-22 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8872278B2 (en) 2011-10-25 2014-10-28 Fairchild Semiconductor Corporation Integrated gate runner and field implant termination for trench devices
US9431249B2 (en) 2011-12-01 2016-08-30 Vishay-Siliconix Edge termination for super junction MOSFET devices
US9614043B2 (en) * 2012-02-09 2017-04-04 Vishay-Siliconix MOSFET termination trench
US9842911B2 (en) 2012-05-30 2017-12-12 Vishay-Siliconix Adaptive charge balanced edge termination
CN103077960B (zh) * 2013-01-28 2016-01-06 上海宝芯源功率半导体有限公司 沟槽功率器件结构及其制造方法
DE102013108518B4 (de) 2013-08-07 2016-11-24 Infineon Technologies Ag Halbleitervorrichtung und verfahren zum herstellen derselben
US9293524B2 (en) * 2014-05-02 2016-03-22 Infineon Technologies Ag Semiconductor device with a field ring edge termination structure and a separation trench arranged between different field rings
US9508596B2 (en) 2014-06-20 2016-11-29 Vishay-Siliconix Processes used in fabricating a metal-insulator-semiconductor field effect transistor
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices
WO2016028944A1 (en) 2014-08-19 2016-02-25 Vishay-Siliconix Super-junction metal oxide semiconductor field effect transistor
WO2016028943A1 (en) 2014-08-19 2016-02-25 Vishay-Siliconix Electronic circuit
US9627328B2 (en) 2014-10-09 2017-04-18 Infineon Technologies Americas Corp. Semiconductor structure having integrated snubber resistance
CN105576013B (zh) * 2014-10-31 2020-04-21 精工爱普生株式会社 带碳化硅膜基板及其制造方法、以及半导体装置
US9484452B2 (en) * 2014-12-10 2016-11-01 Alpha And Omega Semiconductor Incorporated Integrating enhancement mode depleted accumulation/inversion channel devices with MOSFETs
US20170018657A1 (en) 2015-07-14 2017-01-19 United Silicon Carbide, Inc. Vertical jfet made using a reduced mask set
US10050154B2 (en) 2015-07-14 2018-08-14 United Silicon Carbide, Inc. Trench vertical JFET with ladder termination
WO2017047286A1 (ja) * 2015-09-16 2017-03-23 富士電機株式会社 半導体装置
JP6115678B1 (ja) 2016-02-01 2017-04-19 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
DE102016226237B4 (de) 2016-02-01 2024-07-18 Fuji Electric Co., Ltd. Siliziumcarbid-halbleitervorrichtung
WO2018132458A1 (en) * 2017-01-13 2018-07-19 United Silicon Carbide, Inc. Trench vertical jfet with ladder termination
US10388758B2 (en) * 2018-01-22 2019-08-20 Vanguard International Semiconductor Corporation Semiconductor structure having a high voltage well region
CN113130632B (zh) * 2019-12-31 2022-08-12 无锡华润上华科技有限公司 横向扩散金属氧化物半导体器件及其制备方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5631898B2 (de) * 1974-01-11 1981-07-24
US4414560A (en) * 1980-11-17 1983-11-08 International Rectifier Corporation Floating guard region and process of manufacture for semiconductor reverse conducting switching device using spaced MOS transistors having a common drain region
JPS57160159A (en) * 1981-03-28 1982-10-02 Toshiba Corp High breakdown voltage planar type semiconductor device
JPS5817676A (ja) * 1981-07-24 1983-02-01 Toshiba Corp 高耐圧プレ−ナ型半導体装置
JPS6189666A (ja) * 1984-10-09 1986-05-07 Fujitsu Ltd 半導体装置
JPS6211272A (ja) * 1985-07-09 1987-01-20 Toshiba Corp 高耐圧プレ−ナ型半導体装置
JPS63227063A (ja) * 1987-03-17 1988-09-21 Tdk Corp 高耐圧半導体装置
US4999684A (en) * 1988-05-06 1991-03-12 General Electric Company Symmetrical blocking high voltage breakdown semiconducotr device
US5003372A (en) * 1988-06-16 1991-03-26 Hyundai Electronics Industries Co., Ltd. High breakdown voltage semiconductor device
US5072266A (en) * 1988-12-27 1991-12-10 Siliconix Incorporated Trench DMOS power transistor with field-shaping body profile and three-dimensional geometry

Also Published As

Publication number Publication date
WO1993026047A1 (en) 1993-12-23
AU4528993A (en) 1994-01-04
EP0645052B1 (de) 2000-08-16
DE69329242D1 (de) 2000-09-21
JPH07507661A (ja) 1995-08-24
EP0645052A1 (de) 1995-03-29
ATE195612T1 (de) 2000-09-15
US5233215A (en) 1993-08-03
JP3283262B2 (ja) 2002-05-20

Similar Documents

Publication Publication Date Title
DE69329242T2 (de) Siliciumcarbid-leistungs-mosfet mit schwebendem feldring und schwebender feldplatte.
DE4111046C2 (de) MOS-Einrichtung mit einer als Kanal arbeitenden Anreicherungsschicht
DE112012002956B4 (de) Bipolarer Transistor mit isoliertem Gate
DE69621200T2 (de) Durchgriff-feldeffekttransistor
DE69938562T3 (de) Leistungshalbleiterbauelemente mit verbesserten Hochfrequenzschaltung- und Durchbruch-Eigenschaften
DE69414311T2 (de) Halbleiteranordnung mit einer Bipolarfeldeffektanordnung mit isoliertem Gate
DE69412515T2 (de) Drei-anschlussklemmen-gategesteuerte halbleiterschalteranordnung mit gleichrichtergate
DE19539541B4 (de) Lateraler Trench-MISFET und Verfahren zu seiner Herstellung
EP1114466B1 (de) Hochspannungs-halbleiterbauelement
DE4405682C2 (de) Struktur einer Halbleiteranordnung
DE102005041838B3 (de) Halbleiterbauelement mit platzsparendem Randabschluss und Verfahren zur Herstellung eines solchen Bauelements
DE112014000679T5 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
EP1051756A1 (de) Mos-feldeffekttransistor mit hilfselektrode
DE19848828A1 (de) Halbleiterbauelement mit kleiner Durchlaßspannung und hoher Sperrfähigkeit
DE102014114100B4 (de) Igbt mit reduzierter rückwirkungskapazität
WO2005078802A2 (de) Hochsperrendes halbleiterbauelement mit driftstrecke
DE10322594A1 (de) MIS-Halbleiterbauteil und Verfahren zu seiner Herstellung
DE10004548A1 (de) Trench-IGBT
DE102004041622A1 (de) Halbleiterbauteil
DE3737790C2 (de)
DE2903534A1 (de) Feldeffekttransistor
DE102013204252A1 (de) Halbleiterbauelement
EP0178387A2 (de) Abschaltbares Leistungshalbleiterbauelement
EP0913000B1 (de) Durch feldeffekt steuerbares halbleiterbauelement
DE102021108386A1 (de) Isolationsstruktur für igbt-vorrichtungen mit einer integrierten diode

Legal Events

Date Code Title Description
8364 No opposition during term of opposition