JP3283262B2 - フローティングフィールドリングおよびフローティングフィールドプレートを有するシリコンカーバイドパワーｍｏｓｆｅｔ - Google Patents

フローティングフィールドリングおよびフローティングフィールドプレートを有するシリコンカーバイドパワーｍｏｓｆｅｔ

Info

Publication number
JP3283262B2
JP3283262B2 JP50162794A JP50162794A JP3283262B2 JP 3283262 B2 JP3283262 B2 JP 3283262B2 JP 50162794 A JP50162794 A JP 50162794A JP 50162794 A JP50162794 A JP 50162794A JP 3283262 B2 JP3283262 B2 JP 3283262B2
Authority
JP
Japan
Prior art keywords
silicon carbide
region
terminal
trench
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP50162794A
Other languages
English (en)
Other versions
JPH07507661A (ja
Inventor
ジェイアント バリガ，バントバル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
North Carolina State University
Original Assignee
North Carolina State University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by North Carolina State University filed Critical North Carolina State University
Publication of JPH07507661A publication Critical patent/JPH07507661A/ja
Application granted granted Critical
Publication of JP3283262B2 publication Critical patent/JP3283262B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)
  • Carbon And Carbon Compounds (AREA)

Description

【発明の詳細な説明】 技術分野 本発明は半導体デバイス、特に半導体パワーデバイ
ス、およびそのようなデバイスの作製方法に関する。
背景技術 パワーデバイスは高電圧で大電流を搬送するのに広く
用いられている。1950年代初頭以来、電子パワーシステ
ムの開発者が半導体デバイス上に自ら開発していた高パ
ワーシステムを設けて始めた。
パワーバイポーラトランジスタは、当初、1950年代初
頭に開発されており、その技術は、数百アンペアの許容
電流および600ボルトの耐電圧（blocking voltage）を
発揮するデバイスの製造を可能にする高い水準にまで成
熟していた。しかしながら、バイポーラトランジスタに
関して達成したパワー効率（power rating）は魅力的で
あるにも拘わらず、それらバイポーラトランジスタの動
作特性にいくつかの欠陥が存在している。第一に、バイ
ポーラトランジスタは電流制御素子であることである。
パワーバイポーラトランジスタをオン状態に維持するの
に、典型的にはコレクタ電流の1/5〜1/10の大ベース駆
動電流が求められる。高速度ターンオフに得るには、一
様でより大きな反対方向のベース駆動電流が必要であ
る。これらの特性は、ベース駆動回路を複雑でかつ高価
なものにする。
バイポーラトランジスタは、また、誘導性パワー回路
に通常要求されるような高電流・高電圧を同時に賦課さ
れた条件下での二次破壊モードに陥り易い。バイポーラ
パワーデバイスを並列にすることは、バイポーラトラン
ジスタにおける順方向電圧降下が温度上昇で減少するこ
とから、また困難である。順方向電圧降下における減少
は、素子欠陥に導き得る単一のデバイスへの電流の転換
を促進する。
上記パワー電界効果トランジスタ（FET）はパワーバ
イポーラトランジスタの限界特性を改善するために開発
された。パワーFETは、絶縁ゲートFET（IGFET）または
金属・絶縁体・半導体FET（MISFET）の典型的な変形体
である。これらデバイス形は通常は金属酸化物半導体電
界効果トランジスタ（MOSFET）として言及されている。
その理由は、上記デバイスが典型的にはシリコンジオキ
サイドの介在絶縁体によって半導体表面から分離されて
いる、典型的には金属の導電性ゲート電極を含むものだ
からである。従って、介在絶縁体によって半導体表面か
ら分離された導電性ゲート電極を用いる全ての電界効果
トランジスタは、ここにMOSFETとして言及されるであろ
う。
上記パワーMOSFETは、酸化物によって半導体表面から
分離されている金属ゲートに制御信号を賦課する。従っ
て、必要な制御信号は、オン状態またはオフ状態のいず
れにおいても、重要な一定のゲート電流が流れていない
場合には、本質的にバイアス電圧である。これら状態間
でスイッチするときでさえ、ゲート電流は、それが入力
ゲート容量を満たし、かつ、放出するのに寄与するだけ
であるので小さい。高入力インピーダンスは、ゲート駆
動回路を単純化すると共に、電力コストを減らすという
パワーMOSFETの第１の態様である。
さらに、MOSFETにおける電流誘導が電荷移動体の大半
を介してのみ起こるので、ターンオフ中のパワーMOSFET
における少数の電荷の貯蔵または組み換えの結果として
観察される遅延はない。従って、それらのスイッチ速度
は、バイポーラトランジスタよりも速い。パワーMOSFET
は、また、優れた安全動作領域を有する。すなわち、パ
ワーMOSFETは、二次破壊のための破壊的な欠陥を被るこ
となしに、短時間、高電流で高電圧の同時賦課に十分耐
えることができる。パワーMOSFETは、また、容易に並列
配置も可能である。その理由はパワーMOSFETの順方向電
圧降下が温度上昇で増加するからである。この態様は並
列素子における一様な電流分配を促進する。
上記の望ましい特性を考慮して、多種のパワーMOSFET
がパワーデバイスのためにデザインされてきた。ほとん
ど一般的なタイプとしては、ダブル拡散型MOS（DMOS）
デバイスと超低抵抗MOS（UMOS）デバイスがある。両デ
バイスは、共に垂直デバイスである。これはソースが半
導体基体の一面上に配され、かつ、ドレインが半導体基
体の反対面に配され、電荷の移動が半導体基体の両面間
を横切るものである。
上記DMOS構造およびその動作、製造方法は、本発明者
によって書かれた「Modern Power Devices（モダーンパ
ワーデバイス）」という題名の教科書に記述されてい
る。その開示内容はその教科書を参照することによって
本明細書に合体される。この教科書の第６章は、263−3
43頁にパワーMOSFETを記述する。本明細書の第１図は上
記教科書の第6.1（ａ）の転載であり、基本的なDMOS構
造の断面図である。図に示されているように、DMOS構造
は、多結晶シリコン（ポリシリコン）などのリフラクト
リゲートと共に、表面拡散技術を用いて作製される。上
記ｐ形ベース領域およびｎ＋形ソース領域は、ポリシリ
コンゲートの縁によって画定される共通窓を介して典型
的に拡散される。上記ｐ形ベース領域はｎ＋形ソース領
域よりも深部において駆動される。ｐ形ベース領域とｎ
＋形ソース領域との間の側方への拡散における相違が表
面チャネル領域を画定する。ｐ形ベース領域とｎ形ドリ
フト領域との間のpn接合は、順方向のブロック能（bloc
king capability）を、ドレインからソースへ流れる電
荷に与える。
上記パワーDMOSにおいては、導電路がｎ＋形ソース領
域とｎ形ドリフト領域との間に延びるように形成されて
いる。これは正のゲートバイアスをゲート電極に賦課す
ることによって達成され得る。上記ゲートバイアスは、
酸化物膜を介して半導体表面に通常生じる強電場によっ
て上記チャネル領域の導電性を調整する。電場誘導ゲー
トは電子をゲート下のｐ形ベース領域に引き付ける。こ
の電界強度はｐ形ベースドープに打ち勝つ表面電子濃度
を生成するのに十分である。その結果として得られたチ
ャネル領域内の表面電子層は、ｎ＋形ソース領域とドリ
フト領域との間に導電路を与える。正のドレイン電圧の
賦課は、ｎ形ドリフト領域およびチャネル領域を介して
ドレインとソースとの間に電流を流す。
パワーDMOSをオフ状態にスイッチするために、ゲート
電極からソース電極に外部的に短絡させることによって
ゲートバイアス電圧を零に減らす。寄生バイポーラトラ
ンジスタがパワーDMOSの動作中に不活性であり続けるこ
とを保証するために、第１図に示されたソース金属化に
よって上記ｐ形領域をｎ＋形エミッタ領域に短絡させ
る。
上記UMOSデバイスは、また、「トレンチUMOSデバイ
ス」として言及されているものであり、ウエダらによる
「An Ultra−Low On−Resistance Power MOSFET Fabric
ated by Using a Fully Self−Aligned Process（アン
ウルトラーロー オンーレジスタンス パワーMOSFET
ファブリケーテッド バイ ユーズィング ア フリ
ー セルフーアラインド プロセス）」（IEEE Transac
tions on Electron Devices Vol.ED34,No.4,April,198
7,pp.926−930）；チャンによる「Numerical and Exper
imental Comparison of 60V Vertical Double−Diffuse
d MOSFETS and MOSFETS with a Trench−Gate Structur
e（ニューメリカル アンド エクスペリメンタル コ
ンパリソン オブ 60V バーチカル ダブルーデフュ
ーズド MOSFETS アンド MOSFETS ウィズ ア トレ
ンチーゲート ストラクチャー）」（Solid State Elec
tronics,Vol.32,No.3,pp.247−251,1989）；およびブル
ースらによる「Trench DMOS Transistor Technology fo
r High−Current（100A Range）Switching（トレンチDM
OS トランジスタ テクノロジー フォー ハイーカレ
ント（100A レンジ）スイッチング）」（Solid State
Electronics,Vol.34,No.5,pp.493−507,1991）に記述さ
れている。上記UMOSは、角形状（Ｕ形状）溝を有し、高
密度パック、チャネル低抵抗のMOSFETである。
上記デバイスは、ｐ形ボディ（body）およびｎ＋形ソ
ース領域をｎ＋形ウエハのｎ形エピタキシャルドリフト
領域に拡散することによって作製される。活性イオンエ
ッチングは、基体内に角形状の溝またはトレンチを形成
するのに用いられ、その後ゲート酸化が続けられる。第
１のポリシリコン層は、成長せしめられ、わずかに酸化
され、かつ、第２のポリシリコン層は溝埋めのために堆
積される。ゲートを形成するために、第１のポリシリコ
ン層はエッチングされたのち、デバイスが金属化され
る。本明細書の第２図は上記ウエダらのUMOS構造の一態
様を示す刊行物の第１図の一部分を転載したものであ
る。
パワーMOSFETの上記記述は上記接合がほぼ無限にある
ことを仮定した。しかしながら、実用的デバイスに関
し、現実的なデザインを得るためにエッジ効果（edge e
ffect）を考慮する必要がある。エッジ末端（edge term
ination）は、実用的なデバイスの降服電圧をほぼ無限
の接合分析によって設定された理論的限界以下に制限す
るものである。もし、接合が不十分な状態に限定される
なら、その降服電圧は理論的なケースの10〜20％ほどに
低くなり得る。この降服電圧における激しい下落はデバ
イスのデザインについて妥協し、かつ、減ぜられた電流
効果に適切に導くことができる。
従って、多大な努力がパワーMOSFETの素子領域の適当
な末端に集中した。マスク層を介した拡散工程がマスク
のエッジ部分に円筒状の接合を形成し、かつ、マスクの
鋭い角部に球状の接合を形成することが見い出された。
これらの歪みは電場の込み合い（crowding）の結果とし
て降服電圧の激しい減少となって現われる。
上記技術は、デバイスの周辺部の回りの特別にデザイ
ンされた末端領域を提供することにより接合末端の問題
点を解決した。末端の問題を解決するための一つのアプ
ローチは、「フローティングフィールドリング」を用い
ることである。フローティングフィールドリングは、主
要な接合に近づけて配されているが、その接合からは分
離されている拡散領域を有する。これらの領域は上記接
合のいずれのサイドの電位に対して中間の電位であると
仮定することができる。それらの電位は上記主要な接合
から延びる枯渇層（depletion layer）によって確立さ
れている。その理由は、これが上記主要な接合を囲むマ
スク内の特別な拡散窓を形成することによって達成され
得るからである。
フローティングフィールドリングのデザイン、製法お
よび降服電圧問題を解決する方法の詳細な説明は、本発
明者による上記教科書の79〜100頁のセクション3.6に見
い出し得る。適当にデザインされたフローティングフィ
ールドリングは上記デバイスの降服電圧におけるほぼ２
倍増という結果をもたし得る。複合フィールドリングは
一層高い増加という結果をもたらし得る。第３図は、末
端領域における二つの拡散フローティングフィールドリ
ングを含むシリコンパワーUMOSFET構造を示すものであ
る。拡散フローティングフィールドリングは高い降服電
圧を得るためにプレーナ末端を形成するためにデバイス
のエッジにおいてｐ形ベース拡散をパターニングするこ
とによって典型的に製造される。
末端の問題点を解決するための他のアプローチは「フ
ィールドプレート」を用いることである。フィールドプ
レートはプレーナ接合のエッジ部分に配された典型的に
は金属または他の導電体である。フィールドプレートの
電位を変えることによって、枯渇層の形状が調整され得
る。フィールドプレートは酸化物体をわたって接合金属
を延ばすことによって典型的に形成される。拡散領域に
おけるフィールドプレートの電位の存在は、枯渇層をフ
ィールドプレートのエッジ部分を越えた表面に無理に延
在させている。これは枯渇層の歪みを減少させ、かつ、
電場を減少させる。フィールドプレートのデザイン、製
法およびそれらが降服電圧の問題を解決する方法につい
ての詳細な議論は、本発明者による上記教科書116〜119
頁のセクション3.6.7に見い出され得る。典型的には、
フィールドプレートは高い降服電圧を達成するために一
つまたはそれ以上のフローティングフィールドリングと
共に用いられる。
今日上市されているほとんど全てのパワーMOSFETは単
結晶シリコンで製造されている。しかしながら、当業者
に知られているように、結晶性シリコンカーバイドは、
半導体デバイス、特にパワー半導体デバイスにおける使
用に特に適している。シリコンカーバイドは、シリコン
に比べて、幅広いバンドギャップ、高い融点、低い誘電
率、高い降服電界強度、高温伝導性および高い飽和電子
ドリフト速度を有する。これらの特性は、従来のシリコ
ン系パワーデバイスよりも高温、より大きな電力レベル
および低い固有のオン抵抗値で動作するシリコンカーバ
イドパワーデバイスを可能なものにするであろう。
上述のDMOSFETまたはUMOSFETのようなパワーMOSFET
は、公知の製造技術を用いて容易にシリコンカーバイド
へ移行され得る。しかしながら、末端領域におけるフロ
ーティングフィールドリングの形成は、シリコンよりも
シリコンカーバイドのドーパントの拡散係数が極めて小
さいために、非常に長時間、超高温という条件を必要と
するであろう。高温条件の使用は製造コストを上昇させ
るであろう特別な設備を必要とするであろう。さらに、
長い拡散時間は製造サイクル時間に加えられ、逆に製造
量およびコストに大きな影響を与える。
典型的な並列のシリコンカーバイド電界効果トランジ
スタはヨシヒサらの日本特許出願No.JP 900134780:特願
平２−134780号（Publ.No.JP 4029368:特開平４−29368
号）に開示されている。このトランジスタはチャネル領
域でＰ−Ｎ接合を形成するソースおよびドレイン領域を
含む。これらのＰ−Ｎ接合はオン抵抗を減少させる異な
る特性およびトランジスタの改良された破壊特性を有す
るものとして開示されている。
発明の概要 従って、本発明の一つの目的は、改良されたパワーMO
SFETおよびその製法を提供することにある。
本発明の他の目的は、改良されたシリコンカーバイド
パワーMOSFETおよびその製法を提供することにある。
本発明のさらに他の目的は、シリコンカーバイドパワ
ーMOSFETの改良された末端領域およびその製法を提供す
ることにある。
これらの目的および他の目的は、第１の導電形（例え
ばｎ形）のシリコンカーバイド基体に形成された本発明
に従うシリコンカーバイドパワーFETデバイスによって
達成される。上記基体は互いに反対側の第１および第２
の面を有し、第１の面から第２の面に延びる素子領域と
第１の面から第２の面に延びる末端領域を含む。第２の
導電形（例えばｐ形）の第１のシリコンカーバイド層は
第１の面上に形成され、素子領域および末端領域にわた
って延びる。第１の導電形（ｎ形）の第２のシリコンカ
ーバイド層は第１のシリコンカーバイド層上に形成さ
れ、素子領域にわたって延び、好ましくは基体の末端領
域にまで延びる。
パワー電界効果トランジスタはシリコンカーバイド基
体の素子領域内に形成され、かつ、素子領域表面の第１
および第２のシリコンカーバイド層内に形成されてい
る。
末端トレンチはシリコンカーバイド基体の末端領域内
に形成され、第１のシリコンカーバイド層、好ましくは
第２のシリコンカーバイド層を介して延びる。末端トレ
ンチは末端領域内の第１のシリコンカーバイド層内に、
好ましくは第２のシリコンカーバイド層内に分離された
メサを画定する。この分離されたメサはフローティング
フィールドリングとして機能してデバイスのエッジ部分
の電場を減少させる。
末端トレンチは好ましくはポリシリコンなどの導電性
材料で充填される。導電性材料はトレンチを絶縁体で埋
め込むことによって、トレンチを囲むシリコンカーバイ
ドから好ましくは分離される。フローティングフィール
ドプレートはこのようにして形成される。
多くの同心円状導電性トレンチは基体の素子領域を囲
み、かつ、多くのフローティングフィールドリングメサ
を画定するように形成されてもよい。トレンチの最外部
は第１および第２のシリコンカーバイド層を介して、か
つ、シリコンカーバイド基体のドリフト領域を介して延
びる深トレンチであってもよい。
本発明のパワーデバイスは、第１の導電形（例えばｎ
形）のシリコンカーバイド基体の素子領域および末端領
域にわたって、基体の第１の面上に第２の導電形（例え
ばｐ形）の第１のシリコンカーバイド層を好ましくはエ
ピタキシャル成長させることによって形成される。その
後、第１の導電形の第２のシリコンカーバイド層は、基
体の素子領域にわたって、好ましくはさらに末端領域に
わたって、第１のシリコンカーバイド層上にエピタキシ
ャル成長される。これに代えて、第１のシリコンカーバ
イド層の上部表面は、第１の導電形のドーパントの拡散
または打込みによって第１の導電形に変換される。
パワー電界効果トランジスタはシリコンカーバイド基
体の素子領域内に形成され、かつ、第１および第２のシ
リコンカーバイド層内に形成される。末端トレンチは第
１および第２のシリコンカーバイド層を介してシリコン
カーバイド基体の末端領域がエッチングされて形成され
る。トレンチはその内面が酸化物または他の絶縁体で覆
われ、その後トレンチ内はポリシリコンまたは他の導電
体で満たされる。
末端領域がその領域内の第１および第２のシリコンカ
ーバイド層から形成されるので、フローティングフィー
ルドリングを形成するための時間消費、高温拡散は必要
ない。むしろ、素子領域内にFETを形成するのに用いら
れるのと同一のエピタキシャルな第１および第２のシリ
コンカーバイド層は、また、末端領域内にフローティン
グフィールドリングを形成するための高温および特別の
高温製造設備の必要性が排除され得る。長い拡散時間お
よびそれに関連した長い製造サイクル時間も、また排除
され、その結果低コストデバイスが製造され得る。
末端領域におけるトレンチによって製造されたメサ
が、シリコンカーバイドパワーFETのためのフローティ
ングフィールドリングを形成するために末端領域におけ
る導体充填トレンチとは独立して用いられ得ることは当
業者によって理解されるであろう。さらに、末端領域に
おける導体充填、絶縁体内面被覆トレンチがフローティ
ングフィールドプレートを形成するためにメサなしで形
成され得る。しかしながら、メサおよび絶縁体内面被覆
導電性トレンチが、シリコンカーバイド系パワーFETの
ための改良末端を提供するために、好ましくは一緒に用
いられることは、当業者によって理解されるであろう。
図面の簡単な説明 第１図は、公知のDMOSFETデバイスを側方から視た断
面図である。
第２図は、公知のUMOSFETデバイスを側方から視た断
面図である。
第３図は、公知のシリコン系パワーUMOSFETデバイス
を側方から視た断面図である。
第４図は、本発明に従うシリコンカーバイドパワーデ
バイスの第１の実施例を側方から視た断面図である。
第５図は、本発明に従うシリコンカーバイドパワーデ
バイスの第２の実施例を側方から視た断面図である。
第６図は、本発明に従うシリコンカーバイドパワーデ
バイスの第３の実施例の断面図である。
第7A図−第7F図は、中間工程中の第４図のシリコンカ
ーバイドパワーデバイスを側方から視た断面図である。
発明を実施するための最良の形態 本発明は、本発明の好ましい実施例が示されている添
付の図面を参照して、より十分に記述されるであろう。
しかしながら、この発明は、多くの異なる形状を包含す
るものであり、ここに述べる実施例に限定されるものと
して解釈されない；むしろ、この実施例は、開示内容が
完璧で完全なものであるように与えられており、当業者
に本発明の範囲を十分に伝達するものであろう。図面に
おいては、層および領域の厚さは、明瞭のために誇張さ
れている。全体を通して、類似の要素には類似の符号を
付している。
第３図を参照するに、先行技術のシリコンパワーUMOS
FETが示されている。図示されているように、シリコン
パワーUMOSFET20は、第１の導電形（ここではｎ形）の
単結晶シリコン基体15に形成されている。シリコン基体
15は、概ね基体の内部にある素子領域13と、概ね基体の
周辺領域にある末端領域14とを含む。シリコン基体15
は、また、相対的に高濃度ドープ領域15c相対的に低濃
度ドープドリフト領域15dとを含み得る。
第３図に示されたように、ｐ形拡散部18はシリコン基
体15の第１の面15aに形成されている。ｐ形拡散部は、
また、末端領域14に多くのフローティングフィールドリ
ング18aおよび18bを形成する。二つの末端リング18aお
よび18bが示されているが、二つのリングよりも多くの
シングルリングが備えられ得る。
素子領域13においては、ｎ＋形拡散部19が、また、ｐ
形拡散部18内に形成されている。一つまたはそれ以上の
ゲート領域26は、多並列のソース領域を画定するのに用
いられ得る。ゲート領域26は、シリコンジオキサイドな
どの絶縁層27と、多結晶シリコンなどの導電層28とを含
む。多結晶シリコンゲートコンタクト23は、導電層28上
に形成されている。ソースコンタクト21およびドレイン
コンタクト22も、それぞれ備えられている。第３図のUM
OSデバイスのデザインおよび製法は当業者に公知であ
り、ここではさらに記述されない。
既に述べたように、第３図のシリコンパワーUMOSFET
構造は、公知の製造技術を用いてシリコンカーバイド製
に容易に移行され得る。しかしながら、末端領域のフロ
ーティングフィールドリング18aおよび18bの形成は、シ
リコンよりもシリコンカーバイドのドーパント拡散係数
が極めて小さいので、非常に長時間、超高温での条件が
必要となるであろう。高温条件の使用は、製造コストを
上昇させる特別な設備を必要とするであろう。さらに、
長い拡散時間は製造サイクル時間に加えられ、逆に製造
量およびコストに大きな影響を加えるであろう。
ここで、第４図を参照するに、上記の問題点を克服す
る本発明の一実施例が示されている。第４図に示されて
いるように、パワーMOSFET10は、シリコンカーバイド基
体11を含む。この基体11は第１（トップ）の面11aと第
２（ボトム）の面11bを有する。基体11は、第２の面11b
の近傍の第１の導電形（ここではｎ＋形）の相対的に高
濃度ドープ領域11cと、第１の面11a近傍の第１の導電形
（ここではｎ−形）の相対的に低濃度ドープ領域11dと
を含む。ドリフト領域11dが、当業者にとって公知のエ
ピタキシャル成長技術によって高濃度ドープ領域11c上
に形成されることは当業者によって理解されるであろ
う。
シリコンカーバイド基体11は、また、素子領域13と末
端領域14を含む。上述したように、素子領域13は典型的
には基体の内部に配され、かつ、末端領域14は典型的に
は基体の周辺部に配されている。しかしながら、周辺領
域が基体上の各素子領域を囲むことができる場合には、
複合デバイスは単一の基体上に形成され得る。
第４図を参照するに、第２の導電形（ここではｐ形）
の第１のシリコンカーバイド層16は、第１の面11aに形
成され、素子領域13および末端領域14にわたって延び
る。第１の導電形（ここではｎ＋形）の第２のシリコン
カーバイド層17は第１のシリコンカーバイド層上に配さ
れ、素子領域13にわたって延び、かつ、好ましくはさら
に末端領域14にわたって延びる。しかしながら、第２の
シリコンカーバイド層は末端領域14にわたって延びなく
てもよい。第１のシリコンカーバイド層16および第２の
シリコンカーバイド層17はドリフト領域11d上に好まし
くはエピタキシャル成長によって形成され、これによっ
て高温で、長い拡散時間の必要性を排除する。しかしな
がら、第１のシリコンカーバイド層16の露出表面をｎ形
に変換するために、第２のシリコンカーバイド層17が、
ｐ形の第１のシリコンカーバイド層16にｎ形のドーパン
トを拡散させることによって形成され得ることは当業者
によって理解されるであろう。
既に記述されたUMOS構造などのパワーMOSFETは素子領
域13に形成される。既に述べたように、上記FETは、絶
縁体27とその中に配された多結晶シリコンまたは他の導
電体28とを有するゲート領域26と、（ポリシリコン）ゲ
ートコンタクト23とを含む。ソースコンタクト21および
ドレインコンタクト22はデバイスを完成させる。他のシ
リコン系パワーMOSFETデザインがシリコンカーバイド基
体11の素子領域13に複製され得るか、あるいはシリコン
カーバイドおよびその特性にとって独特であるパワーMO
SFETデザインが含まれてもよいことは当業者によって理
解されるであろう。ここに示される導電性が補充のデバ
イスを提供するために逆転させられてもよいこと、およ
びここに示されるソースおよびドレインの支持が逆転さ
せられてもよいことも当業者によって理解されるであろ
う。
第４図を参照するに、本発明に従うパワーデバイスは
末端領域14内の独特の末端区を含む。図示されているよ
うに、末端トレンチ30aは末端領域14に形成され、第１
のシリコンカーバイド層16を介して延び、好ましくは第
２のシリコンカーバイド層17を介して延びて、末端領域
にわたって、第１および好ましくは第２のシリコンカー
バイド層16および17からなるメサ31aを画定するもので
ある。末端トレンチは、その内部に好ましくはポリシリ
コンなどの導電性材料33aを含む。また、末端トレンチ3
0aは、その内面がシリコンジオキサイドなどの絶縁性材
料32aで覆われている。メサ31aはMOSFETデバイスを効果
的に終わらせるためにフローティングフィールドリング
を形成する。導電体充填末端トレンチ30aはシリコンカ
ーバイド電界効果トランジスタを効果的に終わらせるた
めのフローティングフィールドプレートを形成する。
トレンチの幅Wtおよびメサの幅Wmは、デバイスの末端
部を最高に活用するために変えられてもよい。最適幅Wt
およびWmは、パワーMOSFETの素子形および素子サイズに
依存するであろうし、数理的に、経験的にまたはコンピ
ュータシュミレーションによって決定されてもよい。従
来のシリコン系デバイスのフローティングフィールドリ
ングおよびフィールドプレートに関するサイズおよび配
置の考察は本発明者による上述の教科書の92−99頁およ
び116−119頁に記述されている。類似のデザイン的考察
は本発明に適用する。
また、第４図を参照するに、第２の末端トレンチ30b
は、第１および好ましくは第２のシリコンカーバイド層
16および17のそれぞれに第２のメサ31bを画定するため
にシリコンカーバイド基体の末端領域14に形成されても
よい。第２の末端トレンチ30bは、その内面が酸化物32b
で覆われ、かつ、多結晶シリコン33bなどの導電体で満
たされてもよい。好ましくは、トレンチ30bは、トレン
チ30aと同心円関係であり、デバイス自体とも同心円関
係である。また、二つ以上のトレンチが形成されてもよ
いことは理解されるであろう。
最後に、また第４図を参照するに、第１および好まし
くは第２のシリコンカーバイド層16および17、およびド
リフト領域11dを介して末端深トレンチ30cが形成されて
もよい。この深トレンチ30cは、好ましくは最外部のト
レンチであり、末端部と同様に分離領域として用いられ
てもよい。この深トレンチ30cは、また好ましくは絶縁
性の被覆（lining）32cを有し、かつ、導電体33cで満た
されてもよい。
末端領域内に形成されたトレンチ内のポリシリコン33
a−33cまたは他の導電性材料がゲートターミナル23に接
続されないことは当業者によって理解されるであろう。
従って、それらはフローティングフィールドプレートと
しての挙動を示す。同様に、メサ31a−31cはフローティ
ングフィールドリングとしての挙動を示すようにソース
ターミナル21に接続されない。
末端トレンチ30および末端メサ31が互いに独立して動
作することができることは当業者によって理解されるで
あろう。第５図は、トレンチ30a,30bおよび30cによって
画定されたメサ31a,31bおよび31cの形態を示すものであ
る。ここで、上記トレンチは、その内部が第４図の場合
のような導電性材料で満たされていない。トレンチ30a,
30bおよび30cは、平坦性を与えるために絶縁性材料で満
たされてもよい。逆に、第６図は、メサ31a,31bおよび3
1cを使用せず、それぞれ絶縁性材料32a,32bおよび32cで
内面被覆され、かつ、ポリシリコン33a,33bおよび33cで
内部充填された末端トレンチ30a,30bおよび30cを示すも
のである。しかしながら、メタ31a,31bおよび31c、およ
び導電体充填、絶縁体内面被覆のトレンチ30a,30bおよ
び30cが好ましくは一緒に動作し、末端領域を形成する
ことは当業者によって理解されるであろう。
第7A図−第7F図を参照するに、本発明に従うパワーデ
バイスを形成する方法が記述されるであろう。図示され
ているように、1019ドーパントcm-3の不純物濃度を有す
るｎ形シリコンカーバイド基体などのシリコンカーバイ
ド基体が示されている。ドリフト領域11dは、1016ドー
パントcm-3の不純物濃度でチッソまたは他のｎ形ドーパ
ントを用いて領域11c上にエピタキシャル成長して形成
される。領域11cは好ましくは約100−500μｍの厚さで
あり、領域11dは好ましくは約５−30μｍの厚さであ
る。
第7B図を参照するに、第１のシリコンカーバイド層16
はドリフト領域11d上にエピタキシャル成長して形成さ
れる。エピタキシャル成長中において、第１のエピタキ
シャル層16には、1017ドーパントcm-3の不純物濃度でア
ルミニウムまたは他のｐ形原子がドープされる。第１の
エピタキシャル層16は好ましくは約0.5−２μｍの厚さ
である。
第7C図を参照するに、第２のシリコンカーバイド層17
は第１のシリコンカーバイド層16上にエピタキシャル成
長して形成される。エピタキシャル成長中において、第
２のシリコンカーバイド層17には、1019ドーパントcm-3
の不純物濃度で窒素または他のｎ形原子がドープされ
る。第２のシリコンカーバイド層17は好ましくは約025
−１μｍの厚さである。相対的に浅い領域17の形成が異
常に長い拡散時間を必要としないので、第２のシリコン
カーバイド層17がシリコンカーバイド層16に窒素または
他のｐ形原子を拡散させることによって形成されてもよ
いことは当業者によって理解されるであろう。上記層11
c,11d,16および17がエピタキシャル成長工程のためにモ
ノリシック結晶構造を形成することは当業者によって理
解されるであろう。
第7D図を参照するに、素子トレンチ29および末端トレ
ンチ30a−30cが公知の反応性イオンエッチングによるト
レンチ製造工程を用いて形成されてもよい。トレンチ30
cは、同時に残りのトレンチが第１および第２のシリコ
ンカーバイド層16および17を介してそれぞれエッチング
されるときには、ドリフト領域11dを介して深くエッチ
ングされてもよい。
第7E図を参照するに、薄い絶縁性層がウエット酸化を
用いた1100−1200℃での熱酸化によって成長せしめら
れ、絶縁層27および32a−32cを形成する。第7F図に示さ
れているように、上記トレンチはポリシリコンまたは金
属で満たされて領域28および33a−33cを形成する。ポリ
シリコン充填トレンチは、例えばシランを用いた900℃
での化学気相成長（CVD）によって達成され得る。ポリ
シリコンまたは金属は酸化され、酸化物中にポリシリコ
ン領域をカプセル化する。ソースコンタクト21、ドレイ
ンコンタクト22およびゲートコンタクト23は、その後、
公知技術を用いて形成されてもよい。
上述したシリコンカーバイドパワーMOSFETの分析は、
これらのデバイスが5,000ボルトのサイリスタより性能
が優れている低い固有のオン抵抗値を示す。これは上記
デバイスを現実に用いられている全てのシリコンデバイ
スとの置換候補にするものである。長い抗散時間および
高温拡散の必要性を排除することによって上記デバイス
は迅速にかつ安価に製造され得る。
図面および明細書には、本発明の好ましい典型的な実
施例が開示された。特定の文言が用いられたが、それら
の文言は包括的にかつ記述的な意味のみに用いられ、次
の請求の範囲に述べられる本発明の範囲を限定する目的
では用いられない。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−125468（ＪＰ，Ａ) 特開 昭62−18768（ＪＰ，Ａ) 特開 平４−29368（ＪＰ，Ａ) 特公 昭56−3189（ＪＰ，Ｂ２) ＤＡＩＳＵＫＥ ＵＥＤＡ ｅｔ．ａ ｌ，Ａｎ Ｕｌｔｒａ−Ｌｏｗ Ｏｎ− Ｒｅｓｉｓｔａｎｃｅ Ｐｏｗｅｒ Ｍ ＯＳＦＥＴ Ｆａｂｒｉｃａｔｅｄ，Ｉ ＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮ ＯＮ ＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥＳ, 米国，ＩＥＥＥ，1987年 ４月 １日, ＥＤ−34／Ｎｏ．４，926−930

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項１】互いに反対側の第１および第２の面（11a,
    11b）を有し、かつ、前記第１の面（11a）から前記第２
    の面（11b）に延びる素子領域（13）と前記第１の面（1
    1a）から前記第２の面（11b）に延びる末端領域（14）
    とを含む第１の導電形のシリコンカーバイド基体（1
    1）； 前記第１の面（11a）上に配され、前記末端領域（14）
    にわたって延びる第２の導電形の第１のシリコンカーバ
    イド層（16）； 前記シリコンカーバイド基体（11）の前記素子領域（1
    3）内のパワートランジスタ（10）；および 前記シリコンカーバイド基体（11）の前記末端領域（1
    4）内の第１の末端トレンチ（30a）を含み、 前記第１の末端トレンチ（30a）は前記第１のシリコン
    カーバイド層（16）を介して延び、かつ、内面が絶縁性
    材料（32a）で被覆されると共に、導電性材料（33a）を
    含有し、前記第１の末端トレンチ（30a）は前記パワー
    トランジスタ（10）から電気的に分離されている、パワ
    ーデバイス。
  2. 【請求項２】前記第１の末端トレンチ（30a）は前記素
    子領域（13）を囲む、請求の範囲第１項のパワーデバイ
    ス。
  3. 【請求項３】前記シリコンカーバイド基体（11）の前記
    末端領域（14）内に第２の末端トレンチ（30b）をさら
    に含み、 前記第２の末端トレンチ（30b）は前記第１の末端トレ
    ンチ（30a）から側方に離れ、該第１の末端トレンチ（3
    0a）とは同心円関係にあり、前記第２の末端トレンチ
    （30b）はその内面が絶縁性材料（32b）で被覆され、か
    つ、導電性材料（33b）を含有するものであり、前記第
    ２の末端トレンチ（30b）は前記パワートランジスタ（1
    0）から電気的に分離されている、請求の範囲第１項の
    パワーデバイス。
  4. 【請求項４】前記第１のシリコンカーバイド層（16）上
    に配された前記第１の導電形の第２のシリコンカーバイ
    ド層（17）をさらに含む、請求の範囲第１項のパワーデ
    バイス。
  5. 【請求項５】前記第１の末端トレンチ（30a）は前記第
    １および第２のシリコンカーバイド層（16,17）を介し
    て延びて、前記末端領域（14）にわたってメサ（31a）
    を画定し、該メサ（31a）は前記パワートランジスタ（1
    0）から電気的に分離されている、請求の範囲第４項の
    パワーデバイス。
  6. 【請求項６】前記末端領域（14）は前記第１の面（11
    a）の近傍の前記第１の導電形の低濃度ドープ領域（11
    d）と、前記第２の面（11b）の近傍の前記第１の導電形
    の高濃度ドープ領域（11c）とを含む、請求の範囲第１
    項のパワーデバイス。
  7. 【請求項７】前記シリコンカーバイド基体（11）の前記
    末端領域（14）内に末端深トレンチ（30c）をさらに含
    み、該末端深トレンチ（30c）は前記低濃度ドープ領域
    （11d）を介して延びると共に、前記末端深トレンチ（3
    0c）の内面は絶縁性材料（32c）で被覆され、かつ、導
    電性材料（33c）を含有する、請求の範囲第６項のパワ
    ーデバイス。
JP50162794A 1992-06-08 1993-06-07 フローティングフィールドリングおよびフローティングフィールドプレートを有するシリコンカーバイドパワーｍｏｓｆｅｔ Expired - Lifetime JP3283262B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US07/895,592 US5233215A (en) 1992-06-08 1992-06-08 Silicon carbide power MOSFET with floating field ring and floating field plate
US895,592 1992-06-08
PCT/US1993/005381 WO1993026047A1 (en) 1992-06-08 1993-06-07 Silicon carbide power mosfet with floating field ring and floating field plate

Publications (2)

Publication Number Publication Date
JPH07507661A JPH07507661A (ja) 1995-08-24
JP3283262B2 true JP3283262B2 (ja) 2002-05-20

Family

ID=25404730

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50162794A Expired - Lifetime JP3283262B2 (ja) 1992-06-08 1993-06-07 フローティングフィールドリングおよびフローティングフィールドプレートを有するシリコンカーバイドパワーｍｏｓｆｅｔ

Country Status (7)

Country Link
US (1) US5233215A (ja)
EP (1) EP0645052B1 (ja)
JP (1) JP3283262B2 (ja)
AT (1) ATE195612T1 (ja)
AU (1) AU4528993A (ja)
DE (1) DE69329242T2 (ja)
WO (1) WO1993026047A1 (ja)

Families Citing this family (172)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6344663B1 (en) 1992-06-05 2002-02-05 Cree, Inc. Silicon carbide CMOS devices
US5430324A (en) * 1992-07-23 1995-07-04 Siliconix, Incorporated High voltage transistor having edge termination utilizing trench technology
JP3146694B2 (ja) * 1992-11-12 2001-03-19 富士電機株式会社 炭化けい素ｍｏｓｆｅｔおよび炭化けい素ｍｏｓｆｅｔの製造方法
US5506421A (en) * 1992-11-24 1996-04-09 Cree Research, Inc. Power MOSFET in silicon carbide
DE4300806C1 (de) * 1993-01-14 1993-12-23 Siemens Ag Verfahren zur Herstellung von vertikalen MOS-Transistoren
JPH0799312A (ja) * 1993-02-22 1995-04-11 Texas Instr Inc <Ti> 半導体装置とその製法
US5448081A (en) * 1993-02-22 1995-09-05 Texas Instruments Incorporated Lateral power MOSFET structure using silicon carbide
US5399515A (en) * 1993-07-12 1995-03-21 Motorola, Inc. Method of fabricating a silicon carbide vertical MOSFET and device
US5539217A (en) * 1993-08-09 1996-07-23 Cree Research, Inc. Silicon carbide thyristor
US5323040A (en) * 1993-09-27 1994-06-21 North Carolina State University At Raleigh Silicon carbide field effect device
JP3334290B2 (ja) * 1993-11-12 2002-10-15 株式会社デンソー 半導体装置
EP0778663B1 (en) * 1993-12-07 2000-04-12 Denso Corporation Alternating current generator for motor vehicles
US5780953A (en) * 1993-12-07 1998-07-14 Nippondenso Co., Ltd. Alternator
JP3598586B2 (ja) * 1995-06-06 2004-12-08 株式会社デンソー 車両用交流発電機
JP3223671B2 (ja) * 1993-12-07 2001-10-29 株式会社デンソー 車両用交流発電機の三相全波整流器
US5608616A (en) * 1993-12-07 1997-03-04 Nippondenso Co., Ltd. Power converter
US5514604A (en) * 1993-12-08 1996-05-07 General Electric Company Vertical channel silicon carbide metal-oxide-semiconductor field effect transistor with self-aligned gate for microwave and power applications, and method of making
JP3374491B2 (ja) * 1993-12-24 2003-02-04 株式会社デンソー 車両用発電電動装置
US5396085A (en) * 1993-12-28 1995-03-07 North Carolina State University Silicon carbide switching device with rectifying-gate
US5385855A (en) * 1994-02-24 1995-01-31 General Electric Company Fabrication of silicon carbide integrated circuits
EP0676814B1 (en) * 1994-04-06 2006-03-22 Denso Corporation Process of producing trench semiconductor device
US5488236A (en) * 1994-05-26 1996-01-30 North Carolina State University Latch-up resistant bipolar transistor with trench IGFET and buried collector
US5723376A (en) * 1994-06-23 1998-03-03 Nippondenso Co., Ltd. Method of manufacturing SiC semiconductor device having double oxide film formation to reduce film defects
TW286435B (ja) * 1994-07-27 1996-09-21 Siemens Ag
US5493134A (en) * 1994-11-14 1996-02-20 North Carolina State University Bidirectional AC switching device with MOS-gated turn-on and turn-off control
US5543637A (en) * 1994-11-14 1996-08-06 North Carolina State University Silicon carbide semiconductor devices having buried silicon carbide conduction barrier layers therein
US5597765A (en) * 1995-01-10 1997-01-28 Siliconix Incorporated Method for making termination structure for power MOSFET
JPH08331773A (ja) * 1995-03-31 1996-12-13 Nippondenso Co Ltd 車両用電源システム
US5592005A (en) * 1995-03-31 1997-01-07 Siliconix Incorporated Punch-through field effect transistor
JP3575110B2 (ja) * 1995-06-06 2004-10-13 株式会社デンソー 車両用交流発電機
JPH08336267A (ja) * 1995-06-06 1996-12-17 Nippondenso Co Ltd 車両用交流発電機
US6573534B1 (en) 1995-09-06 2003-06-03 Denso Corporation Silicon carbide semiconductor device
FR2738394B1 (fr) * 1995-09-06 1998-06-26 Nippon Denso Co Dispositif a semi-conducteur en carbure de silicium, et son procede de fabrication
JP3168147B2 (ja) * 1995-09-14 2001-05-21 株式会社日立製作所 半導体装置とそれを用いた３相インバータ
US5679966A (en) * 1995-10-05 1997-10-21 North Carolina State University Depleted base transistor with high forward voltage blocking capability
KR100194661B1 (ko) * 1995-10-10 1999-07-01 윤종용 전력용 트랜지스터
US5949124A (en) * 1995-10-31 1999-09-07 Motorola, Inc. Edge termination structure
US5637898A (en) * 1995-12-22 1997-06-10 North Carolina State University Vertical field effect transistors having improved breakdown voltage capability and low on-state resistance
US6133587A (en) * 1996-01-23 2000-10-17 Denso Corporation Silicon carbide semiconductor device and process for manufacturing same
JP3471509B2 (ja) * 1996-01-23 2003-12-02 株式会社デンソー 炭化珪素半導体装置
SE9601172D0 (sv) * 1996-03-27 1996-03-27 Abb Research Ltd Insulated gate bipolar transistor having a trench and a method for procuction thereof
US5909039A (en) * 1996-04-24 1999-06-01 Abb Research Ltd. Insulated gate bipolar transistor having a trench
US5719409A (en) * 1996-06-06 1998-02-17 Cree Research, Inc. Silicon carbide metal-insulator semiconductor field effect transistor
GB2314206A (en) * 1996-06-13 1997-12-17 Plessey Semiconductors Ltd Preventing voltage breakdown in semiconductor devices
SE9602407D0 (sv) * 1996-06-19 1996-06-19 Abb Research Ltd A method for producing a channel region layer in a voltage controlled semiconductor device
US6002159A (en) * 1996-07-16 1999-12-14 Abb Research Ltd. SiC semiconductor device comprising a pn junction with a voltage absorbing edge
US5917203A (en) * 1996-07-29 1999-06-29 Motorola, Inc. Lateral gate vertical drift region transistor
US5952679A (en) * 1996-10-17 1999-09-14 Denso Corporation Semiconductor substrate and method for straightening warp of semiconductor substrate
WO1998026458A1 (fr) * 1996-12-11 1998-06-18 The Kansai Electric Power Co., Inc. Semi-conducteur a grille isolee
SE9700156D0 (sv) * 1997-01-21 1997-01-21 Abb Research Ltd Junction termination for Si C Schottky diode
WO1998035390A1 (en) * 1997-02-07 1998-08-13 Cooper James Albert Jr Structure for increasing the maximum voltage of silicon carbide power transistors
US6180958B1 (en) 1997-02-07 2001-01-30 James Albert Cooper, Jr. Structure for increasing the maximum voltage of silicon carbide power transistors
US6570185B1 (en) 1997-02-07 2003-05-27 Purdue Research Foundation Structure to reduce the on-resistance of power transistors
US5969378A (en) * 1997-06-12 1999-10-19 Cree Research, Inc. Latch-up free power UMOS-bipolar transistor
US6121633A (en) * 1997-06-12 2000-09-19 Cree Research, Inc. Latch-up free power MOS-bipolar transistor
US6429481B1 (en) * 1997-11-14 2002-08-06 Fairchild Semiconductor Corporation Field effect transistor and method of its manufacture
JP4192281B2 (ja) 1997-11-28 2008-12-10 株式会社デンソー 炭化珪素半導体装置
DE19812945A1 (de) * 1998-03-24 1999-09-30 Siemens Ag Halbleiterbauelement und Verfahren zu dessen Herstellung
US6023078A (en) * 1998-04-28 2000-02-08 North Carolina State University Bidirectional silicon carbide power devices having voltage supporting regions therein for providing improved blocking voltage capability
US6066550A (en) * 1998-06-05 2000-05-23 United Integrated Circuits Corp. Method of improving selectivity between silicon nitride and silicon oxide
KR100285701B1 (ko) * 1998-06-29 2001-04-02 윤종용 트렌치격리의제조방법및그구조
US6281521B1 (en) 1998-07-09 2001-08-28 Cree Research Inc. Silicon carbide horizontal channel buffered gate semiconductor devices
EP0996158B9 (en) * 1998-10-23 2008-06-18 STMicroelectronics S.r.l. High voltage resistive structure integrated on a semiconductor substrate
US6621121B2 (en) * 1998-10-26 2003-09-16 Silicon Semiconductor Corporation Vertical MOSFETs having trench-based gate electrodes within deeper trench-based source electrodes
US5998833A (en) 1998-10-26 1999-12-07 North Carolina State University Power semiconductor devices having improved high frequency switching and breakdown characteristics
WO2000068998A1 (en) * 1999-05-06 2000-11-16 C.P. Clare Corporation High voltage mosfet structures
US6461918B1 (en) 1999-12-20 2002-10-08 Fairchild Semiconductor Corporation Power MOS device with improved gate charge performance
US6573550B2 (en) * 2000-01-28 2003-06-03 General Electronics Applications, Inc. Semiconductor with high-voltage components and low-voltage components on a shared die
US6642577B2 (en) * 2000-03-16 2003-11-04 Denso Corporation Semiconductor device including power MOSFET and peripheral device and method for manufacturing the same
TW523816B (en) * 2000-06-16 2003-03-11 Gen Semiconductor Inc Semiconductor trench device with enhanced gate oxide integrity structure
US6570218B1 (en) * 2000-06-19 2003-05-27 International Rectifier Corporation MOSFET with a buried gate
US7745289B2 (en) 2000-08-16 2010-06-29 Fairchild Semiconductor Corporation Method of forming a FET having ultra-low on-resistance and low gate charge
US6818513B2 (en) 2001-01-30 2004-11-16 Fairchild Semiconductor Corporation Method of forming a field effect transistor having a lateral depletion structure
US6677641B2 (en) 2001-10-17 2004-01-13 Fairchild Semiconductor Corporation Semiconductor structure with improved smaller forward voltage loss and higher blocking capability
US6803626B2 (en) 2002-07-18 2004-10-12 Fairchild Semiconductor Corporation Vertical charge control semiconductor device
US7132712B2 (en) 2002-11-05 2006-11-07 Fairchild Semiconductor Corporation Trench structure having one or more diodes embedded therein adjacent a PN junction
US6916745B2 (en) 2003-05-20 2005-07-12 Fairchild Semiconductor Corporation Structure and method for forming a trench MOSFET having self-aligned features
US6710403B2 (en) 2002-07-30 2004-03-23 Fairchild Semiconductor Corporation Dual trench power MOSFET
US7345342B2 (en) 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
KR100485855B1 (ko) * 2001-02-01 2005-04-28 미쓰비시덴키 가부시키가이샤 반도체 장치 및 그 제조 방법
US6787872B2 (en) * 2001-06-26 2004-09-07 International Rectifier Corporation Lateral conduction superjunction semiconductor device
US6683363B2 (en) * 2001-07-03 2004-01-27 Fairchild Semiconductor Corporation Trench structure for semiconductor devices
GB2381122B (en) * 2001-10-16 2006-04-05 Zetex Plc Termination structure for a semiconductor device
US7061066B2 (en) 2001-10-17 2006-06-13 Fairchild Semiconductor Corporation Schottky diode using charge balance structure
JP3701227B2 (ja) * 2001-10-30 2005-09-28 三菱電機株式会社 半導体装置及びその製造方法
US7135718B2 (en) * 2002-02-20 2006-11-14 Shindengen Electric Manufacturing Co., Ltd. Diode device and transistor device
KR100859701B1 (ko) 2002-02-23 2008-09-23 페어차일드코리아반도체 주식회사 고전압 수평형 디모스 트랜지스터 및 그 제조 방법
US6818947B2 (en) 2002-09-19 2004-11-16 Fairchild Semiconductor Corporation Buried gate-field termination structure
US6825510B2 (en) 2002-09-19 2004-11-30 Fairchild Semiconductor Corporation Termination structure incorporating insulator in a trench
US7033891B2 (en) 2002-10-03 2006-04-25 Fairchild Semiconductor Corporation Trench gate laterally diffused MOSFET devices and methods for making such devices
US7576388B1 (en) 2002-10-03 2009-08-18 Fairchild Semiconductor Corporation Trench-gate LDMOS structures
US6710418B1 (en) 2002-10-11 2004-03-23 Fairchild Semiconductor Corporation Schottky rectifier with insulation-filled trenches and method of forming the same
US7638841B2 (en) 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
DE10340131B4 (de) * 2003-08-28 2005-12-01 Infineon Technologies Ag Halbleiterleistungsbauteil mit Ladungskompensationsstruktur und monolithisch integrierter Schaltung, sowie Verfahren zu dessen Herstellung
DE10341793B4 (de) 2003-09-10 2021-09-23 Infineon Technologies Ag Halbleiterbauelement und Verfahren zu dessen Herstellung
JP4179139B2 (ja) * 2003-11-14 2008-11-12 株式会社デンソー 炭化珪素半導体装置およびその製造方法
KR100994719B1 (ko) 2003-11-28 2010-11-16 페어차일드코리아반도체 주식회사 슈퍼정션 반도체장치
US7368777B2 (en) 2003-12-30 2008-05-06 Fairchild Semiconductor Corporation Accumulation device with charge balance structure and method of forming the same
US7405452B2 (en) * 2004-02-02 2008-07-29 Hamza Yilmaz Semiconductor device containing dielectrically isolated PN junction for enhanced breakdown characteristics
US7045857B2 (en) * 2004-03-26 2006-05-16 Siliconix Incorporated Termination for trench MIS device having implanted drain-drift region
US7183610B2 (en) * 2004-04-30 2007-02-27 Siliconix Incorporated Super trench MOSFET including buried source electrode and method of fabricating the same
US7352036B2 (en) 2004-08-03 2008-04-01 Fairchild Semiconductor Corporation Semiconductor power device having a top-side drain using a sinker trench
JP4913336B2 (ja) * 2004-09-28 2012-04-11 ルネサスエレクトロニクス株式会社 半導体装置
US7265415B2 (en) 2004-10-08 2007-09-04 Fairchild Semiconductor Corporation MOS-gated transistor with reduced miller capacitance
US7812441B2 (en) 2004-10-21 2010-10-12 Siliconix Technology C.V. Schottky diode with improved surge capability
US7394158B2 (en) * 2004-10-21 2008-07-01 Siliconix Technology C.V. Solderable top metal for SiC device
US7170083B2 (en) * 2005-01-07 2007-01-30 International Business Machines Corporation Bipolar transistor with collector having an epitaxial Si:C region
US7834376B2 (en) 2005-03-04 2010-11-16 Siliconix Technology C. V. Power semiconductor switch
US9419092B2 (en) * 2005-03-04 2016-08-16 Vishay-Siliconix Termination for SiC trench devices
US7504306B2 (en) 2005-04-06 2009-03-17 Fairchild Semiconductor Corporation Method of forming trench gate field effect transistor with recessed mesas
US20060255401A1 (en) * 2005-05-11 2006-11-16 Yang Robert K Increasing breakdown voltage in semiconductor devices with vertical series capacitive structures
US7535057B2 (en) * 2005-05-24 2009-05-19 Robert Kuo-Chang Yang DMOS transistor with a poly-filled deep trench for improved performance
CN103094348B (zh) 2005-06-10 2016-08-10 飞兆半导体公司 场效应晶体管
US20070012983A1 (en) * 2005-07-15 2007-01-18 Yang Robert K Terminations for semiconductor devices with floating vertical series capacitive structures
US7385248B2 (en) 2005-08-09 2008-06-10 Fairchild Semiconductor Corporation Shielded gate field effect transistor with improved inter-poly dielectric
US7514743B2 (en) * 2005-08-23 2009-04-07 Robert Kuo-Chang Yang DMOS transistor with floating poly-filled trench for improved performance through 3-D field shaping
US8368165B2 (en) 2005-10-20 2013-02-05 Siliconix Technology C. V. Silicon carbide Schottky diode
US7446374B2 (en) 2006-03-24 2008-11-04 Fairchild Semiconductor Corporation High density trench FET with integrated Schottky diode and method of manufacture
US7622389B1 (en) * 2006-04-25 2009-11-24 Spansion Llc Selective contact formation using masking and resist patterning techniques
US7319256B1 (en) 2006-06-19 2008-01-15 Fairchild Semiconductor Corporation Shielded gate trench FET with the shield and gate electrodes being connected together
EP2047514A4 (en) * 2006-07-31 2010-12-01 Vishay Siliconix MOLYBDENUM BARRIER METAL FOR SIC SCHOTTKY DIODE AND METHOD FOR MANUFACTURING THE SAME
US7589377B2 (en) * 2006-10-06 2009-09-15 The Boeing Company Gate structure with low resistance for high power semiconductor devices
US9437729B2 (en) * 2007-01-08 2016-09-06 Vishay-Siliconix High-density power MOSFET with planarized metalization
US9947770B2 (en) * 2007-04-03 2018-04-17 Vishay-Siliconix Self-aligned trench MOSFET and method of manufacture
DE102007033839B4 (de) * 2007-07-18 2015-04-09 Infineon Technologies Austria Ag Halbleiterbauelement und Verfahren zur Herstellung desselben
WO2009039441A1 (en) 2007-09-21 2009-03-26 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US9484451B2 (en) * 2007-10-05 2016-11-01 Vishay-Siliconix MOSFET active area and edge termination area charge balance
US7772668B2 (en) 2007-12-26 2010-08-10 Fairchild Semiconductor Corporation Shielded gate trench FET with multiple channels
US20090315103A1 (en) * 2008-06-20 2009-12-24 Force Mos Technology Co. Ltd. Trench mosfet with shallow trench for gate charge reduction
JP5206248B2 (ja) * 2008-09-04 2013-06-12 トヨタ自動車株式会社 半導体装置
US20120273916A1 (en) 2011-04-27 2012-11-01 Yedinak Joseph A Superjunction Structures for Power Devices and Methods of Manufacture
US8304829B2 (en) 2008-12-08 2012-11-06 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US8174067B2 (en) 2008-12-08 2012-05-08 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US20100156513A1 (en) * 2008-12-23 2010-06-24 Pratt & Whitney Rocketdyne, Inc. Charge pump
US8227855B2 (en) 2009-02-09 2012-07-24 Fairchild Semiconductor Corporation Semiconductor devices with stable and controlled avalanche characteristics and methods of fabricating the same
US8148749B2 (en) 2009-02-19 2012-04-03 Fairchild Semiconductor Corporation Trench-shielded semiconductor device
US8049276B2 (en) 2009-06-12 2011-11-01 Fairchild Semiconductor Corporation Reduced process sensitivity of electrode-semiconductor rectifiers
US7800170B1 (en) 2009-07-31 2010-09-21 Alpha & Omega Semiconductor, Inc. Power MOSFET device with tungsten spacer in contact hole and method
US9443974B2 (en) 2009-08-27 2016-09-13 Vishay-Siliconix Super junction trench power MOSFET device fabrication
US9431530B2 (en) * 2009-10-20 2016-08-30 Vishay-Siliconix Super-high density trench MOSFET
JP5633992B2 (ja) 2010-06-11 2014-12-03 トヨタ自動車株式会社 半導体装置および半導体装置の製造方法
US8319290B2 (en) 2010-06-18 2012-11-27 Fairchild Semiconductor Corporation Trench MOS barrier schottky rectifier with a planar surface using CMP techniques
US8563988B2 (en) * 2010-10-29 2013-10-22 Panasonic Corporation Semiconductor element and manufacturing method therefor
CN102130150A (zh) * 2010-12-13 2011-07-20 成都方舟微电子有限公司 半导体器件结终端结构
US8502346B2 (en) * 2010-12-23 2013-08-06 Alpha And Omega Semiconductor Incorporated Monolithic IGBT and diode structure for quasi-resonant converters
JP5717661B2 (ja) * 2011-03-10 2015-05-13 株式会社東芝 半導体装置とその製造方法
US8487371B2 (en) 2011-03-29 2013-07-16 Fairchild Semiconductor Corporation Vertical MOSFET transistor having source/drain contacts disposed on the same side and method for manufacturing the same
US8673700B2 (en) 2011-04-27 2014-03-18 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8836028B2 (en) 2011-04-27 2014-09-16 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8772868B2 (en) 2011-04-27 2014-07-08 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8786010B2 (en) 2011-04-27 2014-07-22 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8872278B2 (en) 2011-10-25 2014-10-28 Fairchild Semiconductor Corporation Integrated gate runner and field implant termination for trench devices
US9431249B2 (en) 2011-12-01 2016-08-30 Vishay-Siliconix Edge termination for super junction MOSFET devices
US9614043B2 (en) 2012-02-09 2017-04-04 Vishay-Siliconix MOSFET termination trench
US9842911B2 (en) 2012-05-30 2017-12-12 Vishay-Siliconix Adaptive charge balanced edge termination
CN103077960B (zh) * 2013-01-28 2016-01-06 上海宝芯源功率半导体有限公司 沟槽功率器件结构及其制造方法
DE102013108518B4 (de) 2013-08-07 2016-11-24 Infineon Technologies Ag Halbleitervorrichtung und verfahren zum herstellen derselben
US9293524B2 (en) * 2014-05-02 2016-03-22 Infineon Technologies Ag Semiconductor device with a field ring edge termination structure and a separation trench arranged between different field rings
US9508596B2 (en) 2014-06-20 2016-11-29 Vishay-Siliconix Processes used in fabricating a metal-insulator-semiconductor field effect transistor
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices
KR102098996B1 (ko) 2014-08-19 2020-04-08 비쉐이-실리코닉스 초접합 금속 산화물 반도체 전계 효과 트랜지스터
CN107078161A (zh) * 2014-08-19 2017-08-18 维西埃-硅化物公司 电子电路
US9627328B2 (en) * 2014-10-09 2017-04-18 Infineon Technologies Americas Corp. Semiconductor structure having integrated snubber resistance
US9536954B2 (en) * 2014-10-31 2017-01-03 Seiko Epson Corporation Substrate with silicon carbide film, semiconductor device, and method for producing substrate with silicon carbide film
US9484452B2 (en) * 2014-12-10 2016-11-01 Alpha And Omega Semiconductor Incorporated Integrating enhancement mode depleted accumulation/inversion channel devices with MOSFETs
US10050154B2 (en) 2015-07-14 2018-08-14 United Silicon Carbide, Inc. Trench vertical JFET with ladder termination
US20170018657A1 (en) * 2015-07-14 2017-01-19 United Silicon Carbide, Inc. Vertical jfet made using a reduced mask set
CN107251233B (zh) * 2015-09-16 2021-04-06 富士电机株式会社 半导体装置
JP6472776B2 (ja) 2016-02-01 2019-02-20 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
DE102016226237A1 (de) 2016-02-01 2017-08-03 Fuji Electric Co., Ltd. Siliziumcarbid-halbleitervorrichtung und verfahren zum herstellen einer siliziumcarbid-halbleitervorrichtung
WO2018132458A1 (en) * 2017-01-13 2018-07-19 United Silicon Carbide, Inc. Trench vertical jfet with ladder termination
US10388758B2 (en) * 2018-01-22 2019-08-20 Vanguard International Semiconductor Corporation Semiconductor structure having a high voltage well region

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5631898B2 (ja) * 1974-01-11 1981-07-24
US4414560A (en) * 1980-11-17 1983-11-08 International Rectifier Corporation Floating guard region and process of manufacture for semiconductor reverse conducting switching device using spaced MOS transistors having a common drain region
JPS57160159A (en) * 1981-03-28 1982-10-02 Toshiba Corp High breakdown voltage planar type semiconductor device
JPS5817676A (ja) * 1981-07-24 1983-02-01 Toshiba Corp 高耐圧プレ−ナ型半導体装置
JPS6189666A (ja) * 1984-10-09 1986-05-07 Fujitsu Ltd 半導体装置
JPS6211272A (ja) * 1985-07-09 1987-01-20 Toshiba Corp 高耐圧プレ−ナ型半導体装置
JPS63227063A (ja) * 1987-03-17 1988-09-21 Tdk Corp 高耐圧半導体装置
US4999684A (en) * 1988-05-06 1991-03-12 General Electric Company Symmetrical blocking high voltage breakdown semiconducotr device
US5003372A (en) * 1988-06-16 1991-03-26 Hyundai Electronics Industries Co., Ltd. High breakdown voltage semiconductor device
US5072266A (en) * 1988-12-27 1991-12-10 Siliconix Incorporated Trench DMOS power transistor with field-shaping body profile and three-dimensional geometry

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ＤＡＩＳＵＫＥ ＵＥＤＡ ｅｔ．ａｌ，Ａｎ Ｕｌｔｒａ−Ｌｏｗ Ｏｎ−Ｒｅｓｉｓｔａｎｃｅ Ｐｏｗｅｒ ＭＯＳＦＥＴ Ｆａｂｒｉｃａｔｅｄ，ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮ ＯＮ ＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥＳ，米国，ＩＥＥＥ，１９８７年 ４月 １日，ＥＤ−３４／Ｎｏ．４，９２６−９３０

Also Published As

Publication number Publication date
EP0645052A1 (en) 1995-03-29
DE69329242T2 (de) 2001-03-15
ATE195612T1 (de) 2000-09-15
AU4528993A (en) 1994-01-04
DE69329242D1 (de) 2000-09-21
EP0645052B1 (en) 2000-08-16
JPH07507661A (ja) 1995-08-24
WO1993026047A1 (en) 1993-12-23
US5233215A (en) 1993-08-03

Similar Documents

Publication Publication Date Title
JP3283262B2 (ja) フローティングフィールドリングおよびフローティングフィールドプレートを有するシリコンカーバイドパワーｍｏｓｆｅｔ
US5396085A (en) Silicon carbide switching device with rectifying-gate
EP1033759B1 (en) MOS-gated device having a buried gate and process for forming same
US4344081A (en) Combined DMOS and a vertical bipolar transistor device and fabrication method therefor
US6927102B2 (en) Semiconductor device and method of forming a semiconductor device
EP1128443B1 (en) Field-effect semiconductor device and fabrication method thereof
US4586064A (en) DMOS with high-resistivity gate electrode
US6198127B1 (en) MOS-gated power device having extended trench and doping zone and process for forming same
US5349224A (en) Integrable MOS and IGBT devices having trench gate structure
JP2004537162A (ja) パワーデバイスとその製造方法
AU2001290068A1 (en) Semiconductor Device and Method of Forming a Semiconductor Device
JPH1093087A (ja) 横ゲート縦ドリフト領域トランジスタ
JPH08222735A (ja) 縦型トレンチｍｉｓｆｅｔおよびその製造方法
GB2418063A (en) SOI power device
US5917204A (en) Insulated gate bipolar transistor with reduced electric fields
CN114256355A (zh) 一种具有源极场板的高可靠性平面型分裂栅SiC MOSFET器件及其制备方法
JPH09199721A (ja) 電界効果トランジスタ
CN113410299A (zh) 一种高耐压的n沟道LDMOS器件及其制备方法
AU2006200447B2 (en) Semiconductor device and method of forming a semiconductor device
JP3152290B2 (ja) 容量素子を含む半導体装置の製造方法
JPH09205212A (ja) 半導体装置
JP2001094083A (ja) 半導体装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090301

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090301

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100301

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100301

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110301

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120301

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130301

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130301

Year of fee payment: 11

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130301

Year of fee payment: 11

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130301

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140301

Year of fee payment: 12

EXPY Cancellation because of completion of term