JPS6189666A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6189666A JPS6189666A JP21170584A JP21170584A JPS6189666A JP S6189666 A JPS6189666 A JP S6189666A JP 21170584 A JP21170584 A JP 21170584A JP 21170584 A JP21170584 A JP 21170584A JP S6189666 A JPS6189666 A JP S6189666A
- Authority
- JP
- Japan
- Prior art keywords
- groove
- junction
- polysilicon
- substrate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000009792 diffusion process Methods 0.000 claims description 14
- 239000004020 conductor Substances 0.000 claims description 5
- 230000005611 electricity Effects 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 16
- 229920005591 polysilicon Polymers 0.000 abstract description 16
- 238000000034 method Methods 0.000 abstract description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 10
- 229910052681 coesite Inorganic materials 0.000 abstract description 5
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 5
- 239000000377 silicon dioxide Substances 0.000 abstract description 5
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 5
- 229910052682 stishovite Inorganic materials 0.000 abstract description 5
- 229910052905 tridymite Inorganic materials 0.000 abstract description 5
- 238000005530 etching Methods 0.000 abstract description 2
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 230000001590 oxidative effect Effects 0.000 abstract 1
- 239000000126 substance Substances 0.000 abstract 1
- 239000012808 vapor phase Substances 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 101100352754 Streptomyces arenae pntM gene Proteins 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置、詳しくはダイオードまたはプレー
ナ型トランジスタのｐｎ接合の降伏電圧が改良された半
導体装置に関する。
ナ型トランジスタのｐｎ接合の降伏電圧が改良された半
導体装置に関する。
例えばマイクロ波用の高周波トランジスタ龜おいて高出
力が要求される場合、外部から供給される直流電力の電
圧を高くするか電流を大にするかいずれかを選ばなけれ
ばならない。電流を大にすると配線層などのパターくを
大にしなければならず、そのことば高周ｍトランジスタ
の小型化の要求に反することになる。そこで、電圧を高
くして前記の要求に答える方式がとられるが、電圧を高
くした場合、ｐｎ接合の降伏電圧の問題がある。従来の
ダイオードやテレーナ形トランジ 合の降伏電圧は第３図（ａｌの断面図に示すように、表
面部分のＡまたはｐｎ接合の曲面部分のＢ点で降伏規定
されている。なお、第３図（ｂｌは同図（ａ）の構造を
もつ半導体装置の平面図である。なお図においそ、１は
ｎ型の±導体基板、２はｐ型領域、３は空乏層領域を示
す。
力が要求される場合、外部から供給される直流電力の電
圧を高くするか電流を大にするかいずれかを選ばなけれ
ばならない。電流を大にすると配線層などのパターくを
大にしなければならず、そのことば高周ｍトランジスタ
の小型化の要求に反することになる。そこで、電圧を高
くして前記の要求に答える方式がとられるが、電圧を高
くした場合、ｐｎ接合の降伏電圧の問題がある。従来の
ダイオードやテレーナ形トランジ 合の降伏電圧は第３図（ａｌの断面図に示すように、表
面部分のＡまたはｐｎ接合の曲面部分のＢ点で降伏規定
されている。なお、第３図（ｂｌは同図（ａ）の構造を
もつ半導体装置の平面図である。なお図においそ、１は
ｎ型の±導体基板、２はｐ型領域、３は空乏層領域を示
す。
前記した表面部分Ａ点では、結晶の不連続欠陥や表面電
荷の影響によりリーク電流の増大や空乏層領域３の拡が
りが図に点線で示されるように狭くな゛す、底部平面接
合部分Ｃより降伏電圧が低くなる。また曲面部分Ｂ点で
は、電界集中が起り底部平面接合部分Ｃより降伏電圧が
低くなる。すなわち、Ａ点とＢ点では濃度設計以下の降
伏電圧となる。
荷の影響によりリーク電流の増大や空乏層領域３の拡が
りが図に点線で示されるように狭くな゛す、底部平面接
合部分Ｃより降伏電圧が低くなる。また曲面部分Ｂ点で
は、電界集中が起り底部平面接合部分Ｃより降伏電圧が
低くなる。すなわち、Ａ点とＢ点では濃度設計以下の降
伏電圧となる。
以上の理由によりＡ点とＢ点の降伏電圧が０点のそれよ
り低下するので、従来このｐｎ接合の降伏電圧の劣化を
改善する方法、構造として、第４図（ａ）、 （ｂ）の
平面図と断面図に示す如く、上部電極を低不純物濃度半
導体領域上まで絶縁膜をはさんで延在させたフィールド
プレートがある。なお第４図において、第３図に示した
部分と同じ部分は同一記号を付して表示し、図において
５は絶縁膜を示す。これにより空乏層の拡がりや曲率を
大きくしてその点の降伏電圧を改善している。なお、前
記した電極延在部分４ａは図において矢印で囲まれた領
域であり、第４図（ａ）で、２ａは拡散窓、４ｂはコン
タクト窓を示す。
り低下するので、従来このｐｎ接合の降伏電圧の劣化を
改善する方法、構造として、第４図（ａ）、 （ｂ）の
平面図と断面図に示す如く、上部電極を低不純物濃度半
導体領域上まで絶縁膜をはさんで延在させたフィールド
プレートがある。なお第４図において、第３図に示した
部分と同じ部分は同一記号を付して表示し、図において
５は絶縁膜を示す。これにより空乏層の拡がりや曲率を
大きくしてその点の降伏電圧を改善している。なお、前
記した電極延在部分４ａは図において矢印で囲まれた領
域であり、第４図（ａ）で、２ａは拡散窓、４ｂはコン
タクト窓を示す。
前記のフィールドプレート構造は表面近傍（第３図のＡ
点）の降伏電圧の改善には効果があるが、それより深部
の曲率部分（第３図のＢ点）の降伏電圧の改善には効果
が低下する。また、延在電極部分と下層の半導体間の静
電容量がｐｎ接合容量に付加され高周波特性を劣化させ
る。
点）の降伏電圧の改善には効果があるが、それより深部
の曲率部分（第３図のＢ点）の降伏電圧の改善には効果
が低下する。また、延在電極部分と下層の半導体間の静
電容量がｐｎ接合容量に付加され高周波特性を劣化させ
る。
他方、高周波トランジスタにおいては、第５図の平面図
に示されるように、ベース・コレクタ接合の内部にエミ
ッタ・ベース接合があるので電極をフィンガーパターン
で形成し、引き出し電極構造の場合ベース・コレクタ接
合が完全にフィールドプレートで覆われない部分が生し
るなどの欠点がある。なお同図において、６はベース電
極、７はエミッタ電極、８はベース領域従ってベース・
コレクタ接合部、９はエミッタ領域を示す。
に示されるように、ベース・コレクタ接合の内部にエミ
ッタ・ベース接合があるので電極をフィンガーパターン
で形成し、引き出し電極構造の場合ベース・コレクタ接
合が完全にフィールドプレートで覆われない部分が生し
るなどの欠点がある。なお同図において、６はベース電
極、７はエミッタ電極、８はベース領域従ってベース・
コレクタ接合部、９はエミッタ領域を示す。
本発明は上記の問題点を解決したｐｎ接合の降伏電圧が
改良されたダイオード、トランジスタの如き半導体装置
を提供するもので、その手段は、一導電型半導体基板に
反対導電型拡散領域を設けてなるｐｎ接合をもつ半導体
装置において、前記反対導電型拡散領域のまわりに該拡
散領域に接しそそれよりも深い溝が形成され、該溝には
その表面の絶縁膜を介して導電性ｉ料のｉ込層が作られ
ており、前記反対導電型拡散領域のための電極ぽ前記導
電性材料埋込層にまで延れて電気的に接Ｐ軒い干構成と
したことを特徴とする半導体装−によってなされる。
改良されたダイオード、トランジスタの如き半導体装置
を提供するもので、その手段は、一導電型半導体基板に
反対導電型拡散領域を設けてなるｐｎ接合をもつ半導体
装置において、前記反対導電型拡散領域のまわりに該拡
散領域に接しそそれよりも深い溝が形成され、該溝には
その表面の絶縁膜を介して導電性ｉ料のｉ込層が作られ
ており、前記反対導電型拡散領域のための電極ぽ前記導
電性材料埋込層にまで延れて電気的に接Ｐ軒い干構成と
したことを特徴とする半導体装−によってなされる。
前記の半導体装置においては、降伏重用の改善を図りた
いｐｎ接合の外周部分！それに接してρｎ接合深さより
も深い溝で囲み、溝の内壁をＳｉ、０２膜。
いｐｎ接合の外周部分！それに接してρｎ接合深さより
も深い溝で囲み、溝の内壁をＳｉ、０２膜。
などで竺縁して半導体材料例えば多結晶シリコン（ポリ
シリコン）で埋め戻し、その表面も５ｉ０２．、。
シリコン）で埋め戻し、その表面も５ｉ０２．、。
膜などで覆うもので、こり、込やポリシリコンｉは適当
な位置で拡散島と電ネ的に□接続され、上記したフィー
ルドプレートと同゛様の作用をし、その近傍の空乏層を
拡げｐｎｎ接合端皿部降伏電圧を改善する。そしてかか
る構造により、ｐｎｔＭ合の曲面部分もなくなるのでそ
の部分の降伏電圧の低下も避けることができるのである
。
な位置で拡散島と電ネ的に□接続され、上記したフィー
ルドプレートと同゛様の作用をし、その近傍の空乏層を
拡げｐｎｎ接合端皿部降伏電圧を改善する。そしてかか
る構造により、ｐｎｔＭ合の曲面部分もなくなるのでそ
の部分の降伏電圧の低下も避けることができるのである
。
本発明の第１と第２の実施例（ダイオードとトランジス
タ）は第１図の（ａ）と（ｂｌに断面図で示され、同図
にお□いて、１１はｎ＋型眉、１２はｎ型層、１３はｐ
型領域、１４は溝、′１５は絶縁膜（５ｉ０２膜）、１
６はポリシリコン埋込層、１７は絶縁膜（ＳｉＯ２膜）
、１８は上部電極、１ｉは空乏層領域、を示す。かかる
構造において、前記し元第３ｔｍ（ａｌのＡ点とＢ点に
おける降伏電圧は上部電極１７の延在部分とポリシリコ
ン埋込層１６とによってそれぞれ改善されている。
タ）は第１図の（ａ）と（ｂｌに断面図で示され、同図
にお□いて、１１はｎ＋型眉、１２はｎ型層、１３はｐ
型領域、１４は溝、′１５は絶縁膜（５ｉ０２膜）、１
６はポリシリコン埋込層、１７は絶縁膜（ＳｉＯ２膜）
、１８は上部電極、１ｉは空乏層領域、を示す。かかる
構造において、前記し元第３ｔｍ（ａｌのＡ点とＢ点に
おける降伏電圧は上部電極１７の延在部分とポリシリコ
ン埋込層１６とによってそれぞれ改善されている。
次に第２図を参照して第１図（ａｌの装置を作る方法を
説明する。
説明する。
第２図（ａｌに示される如く、先ずｎ＋型半導体基板（
例えばシリコンウェハ）１１上にｎ型層１２を通常のエ
ピタキシャル技術で形成する。
例えばシリコンウェハ）１１上にｎ型層１２を通常のエ
ピタキシャル技術で形成する。
次に、第２図（ｂ）に示される如く、ｎ型Ｍ１２にｐ型
領域１３を通常の拡散技術で形成する。
領域１３を通常の拡散技術で形成する。
次いで公知のエツチングで溝１４をｐ型領域の周りに同
ｐ型層よりも深く、溝の周りにｐｎ接合が露出する如く
に形成し、ｐｎ接合部がメサ型状に溝の内部に設けられ
た如くにする。
ｐ型層よりも深く、溝の周りにｐｎ接合が露出する如く
に形成し、ｐｎ接合部がメサ型状に溝の内部に設けられ
た如くにする。
次に、第２図（ｄ）に示される如く、例えば通常の熱酸
化法で溝の表面と基板表面に５ｉ０２膜１５を形成する
。
化法で溝の表面と基板表面に５ｉ０２膜１５を形成する
。
次いで、第２図Ｆ０１に示されるように全面に例えば化
学気相成長法（ＣＶＤ法）でポリシリコンを成長して溝
１４を埋め戻しポリシリコン埋込層１６を形成する。。
学気相成長法（ＣＶＤ法）でポリシリコンを成長して溝
１４を埋め戻しポリシリコン埋込層１６を形成する。。
次に、基板面に沿って前記ポリシリコンを研削し、引続
き例えば熱酸化法で基板表面に５ｉ０２膜１７を形成す
る（第２図（ｆ））。
き例えば熱酸化法で基板表面に５ｉ０２膜１７を形成す
る（第２図（ｆ））。
引続き通常の技術でＳｉＯ２膜１７に窓開けをなし、第
１図に示される上部電極１８を、その延在部分がポリシ
リコン埋込Ｎ１６と接続するように形成する。
１図に示される上部電極１８を、その延在部分がポリシ
リコン埋込Ｎ１６と接続するように形成する。
そのためにはポリシリコン埋込層のためのコンタクト窓
２０を形成する。なお、第１図ｆｃ）は第１図＋ａｌに
示される構造の平面図である。
２０を形成する。なお、第１図ｆｃ）は第１図＋ａｌに
示される構造の平面図である。
本発明の第２実施例は、第２図（ｆ）に示す工程が終っ
た後にＳｉＯ２膜１７にエミツタ窓を窓開けし、エミッ
タ拡散をなして第１図（ｂ）に示される如くエミッタ領
域２１を形成し、プレーナ形トランジスタを作る。
た後にＳｉＯ２膜１７にエミツタ窓を窓開けし、エミッ
タ拡散をなして第１図（ｂ）に示される如くエミッタ領
域２１を形成し、プレーナ形トランジスタを作る。
以上説明したように、溝１４はポリシリコンで埋め戻さ
れるので、その表面に電極を配置することが可能となり
、高周波トランジスタの第５図に示される電極フィンガ
ーを載置するなどの微細加工プロセスに耐え得る。そし
て、埋込み材としてポリシリコンを使用しているので、
その後の高温処理などの加工条件に耐え得る利点がある
。
れるので、その表面に電極を配置することが可能となり
、高周波トランジスタの第５図に示される電極フィンガ
ーを載置するなどの微細加工プロセスに耐え得る。そし
て、埋込み材としてポリシリコンを使用しているので、
その後の高温処理などの加工条件に耐え得る利点がある
。
以上説明したように本発明によれば、ｐｎ接合のパター
ン周辺部をフィールドプレートとして使用するポリシリ
コンで埋められた溝で囲むことによ、１１ す、ｐｎ接合の表面部分と革坂内の湾曲部分で降伏電圧
が改善されるので、本発明は特に高周波トランジスタに
おいて高出力を得るに有効である。
ン周辺部をフィールドプレートとして使用するポリシリ
コンで埋められた溝で囲むことによ、１１ す、ｐｎ接合の表面部分と革坂内の湾曲部分で降伏電圧
が改善されるので、本発明は特に高周波トランジスタに
おいて高出力を得るに有効である。
第１図（ａｌとｆｂｌは本発明の第１と第２の実施例の
断面図、第１図ｆｃ）は第１図１８）の構造の平面図、
第２図（ａ）ないしくｆｌは本発明の第１実施例を作る
工程を示す図、第３図ｔａ＋はｐｎ接合の降伏電圧の変
化を示す断面図、同図（ｂ）は同図（ａｌの構造の平面
図、第４図（ａｌと（ｂ＋はフィールドプレート構造の
平面図と断面図、第５図は高周波トランジスタのフィン
ガーパターンを示す平面図である。 図中、１１はｎ＋型層、１２はｎ型層、１３はｐ型拡散
領域、１４は溝、１′５は５ｉ０２膜、１６はポリシリ
コン埋込層、１７はＳｉ−０２ＭＬ １８は上部電極、
１９は空乏層領域、２０はポ１（シリコン埋込層コンタ
クト窓、２１はエミッタ領域、をそれぞれ示す。 特 許 出願人 富士通株式会社本。 代理人 弁理士 松 岡 宏四部ｉ 、。 第 １（ご 官２ｚ 竿２０ ＋６ １３ １６ 第４図 第５図
断面図、第１図ｆｃ）は第１図１８）の構造の平面図、
第２図（ａ）ないしくｆｌは本発明の第１実施例を作る
工程を示す図、第３図ｔａ＋はｐｎ接合の降伏電圧の変
化を示す断面図、同図（ｂ）は同図（ａｌの構造の平面
図、第４図（ａｌと（ｂ＋はフィールドプレート構造の
平面図と断面図、第５図は高周波トランジスタのフィン
ガーパターンを示す平面図である。 図中、１１はｎ＋型層、１２はｎ型層、１３はｐ型拡散
領域、１４は溝、１′５は５ｉ０２膜、１６はポリシリ
コン埋込層、１７はＳｉ−０２ＭＬ １８は上部電極、
１９は空乏層領域、２０はポ１（シリコン埋込層コンタ
クト窓、２１はエミッタ領域、をそれぞれ示す。 特 許 出願人 富士通株式会社本。 代理人 弁理士 松 岡 宏四部ｉ 、。 第 １（ご 官２ｚ 竿２０ ＋６ １３ １６ 第４図 第５図
Claims (2)
- （１）一導電型半導体基板に反対導電型拡散領域を設け
てなるｐｎ接合をもつ半導体装置において、前記反対導
電型拡散領域のまわりに該拡散領域に接してそれよりも
深い溝が形成され、該溝にはその表面の絶縁膜を介して
導電性材料の埋込層が作られており、前記反対導電型拡
散領域のための電極は前記導電性材料埋込層にまで延在
して電気的に接続されている構成としたことを特徴とす
る半導体装置。 - （２）前記反対導電型拡散領域内に基板と同導電型の領
域が形成されてトランジスタを構成することを特徴とす
る特許請求の範囲第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21170584A JPS6189666A (ja) | 1984-10-09 | 1984-10-09 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21170584A JPS6189666A (ja) | 1984-10-09 | 1984-10-09 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6189666A true JPS6189666A (ja) | 1986-05-07 |
Family
ID=16610222
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21170584A Pending JPS6189666A (ja) | 1984-10-09 | 1984-10-09 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6189666A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2608319A1 (fr) * | 1986-12-16 | 1988-06-17 | Thomson Semiconducteurs | Dispositif de protection contre les surtensions, a jonction plane |
| JPS6437026A (en) * | 1987-07-31 | 1989-02-07 | Rohm Co Ltd | Individual semiconductor device and manufacture thereof |
| JPS6459873A (en) * | 1987-08-31 | 1989-03-07 | Toshiba Corp | Semiconductor device |
| US5233215A (en) * | 1992-06-08 | 1993-08-03 | North Carolina State University At Raleigh | Silicon carbide power MOSFET with floating field ring and floating field plate |
| US5373183A (en) * | 1993-04-28 | 1994-12-13 | Harris Corporation | Integrated circuit with improved reverse bias breakdown |
| JP2003031584A (ja) * | 2001-07-16 | 2003-01-31 | Toshiba Corp | 半導体素子 |
| JP2006216927A (ja) * | 2005-02-03 | 2006-08-17 | Power Integrations Inc | エッジ終端構造を持つ高電圧縦型トランジスタ |
| JP2007311650A (ja) * | 2006-05-19 | 2007-11-29 | Fuji Electric Systems Co Ltd | 塗布拡散法を用いた半導体素子の製造方法及びダイオード構造 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55165650A (en) * | 1979-06-12 | 1980-12-24 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor integrated circuit |
-
1984
- 1984-10-09 JP JP21170584A patent/JPS6189666A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55165650A (en) * | 1979-06-12 | 1980-12-24 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor integrated circuit |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2608319A1 (fr) * | 1986-12-16 | 1988-06-17 | Thomson Semiconducteurs | Dispositif de protection contre les surtensions, a jonction plane |
| JPS6437026A (en) * | 1987-07-31 | 1989-02-07 | Rohm Co Ltd | Individual semiconductor device and manufacture thereof |
| JPS6459873A (en) * | 1987-08-31 | 1989-03-07 | Toshiba Corp | Semiconductor device |
| US5233215A (en) * | 1992-06-08 | 1993-08-03 | North Carolina State University At Raleigh | Silicon carbide power MOSFET with floating field ring and floating field plate |
| US5373183A (en) * | 1993-04-28 | 1994-12-13 | Harris Corporation | Integrated circuit with improved reverse bias breakdown |
| JP2003031584A (ja) * | 2001-07-16 | 2003-01-31 | Toshiba Corp | 半導体素子 |
| JP2006216927A (ja) * | 2005-02-03 | 2006-08-17 | Power Integrations Inc | エッジ終端構造を持つ高電圧縦型トランジスタ |
| JP2011097117A (ja) * | 2005-02-03 | 2011-05-12 | Power Integrations Inc | エッジ終端構造を持つ高電圧縦型トランジスタ |
| JP2007311650A (ja) * | 2006-05-19 | 2007-11-29 | Fuji Electric Systems Co Ltd | 塗布拡散法を用いた半導体素子の製造方法及びダイオード構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4707719A (en) | Semiconductor device having an annular region for improved voltage characteristics | |
| EP0632503B1 (en) | Integrated edge structure for high voltage semiconductor devices and related manufacturing process | |
| JP4702822B2 (ja) | 終端構造及びトレンチ金属酸化膜半導体素子 | |
| JP4685297B2 (ja) | トレンチ金属酸化膜半導体素子及び終端構造の製造方法 | |
| US10685955B2 (en) | Trench diode and method of forming the same | |
| US6190948B1 (en) | Method of forming power semiconductor devices having overlapping floating field plates for improving breakdown voltage capability | |
| JP3904648B2 (ja) | 半導体装置 | |
| EP1425791A2 (en) | Trench dmos transistor with embedded trench schottky rectifier | |
| JP3802935B2 (ja) | 高耐圧型半導体装置 | |
| CN105655402B (zh) | 低压超结mosfet终端结构及其制造方法 | |
| US5882966A (en) | BiDMOS semiconductor device and method of fabricating the same | |
| US4323913A (en) | Integrated semiconductor circuit arrangement | |
| JPS6189666A (ja) | 半導体装置 | |
| CN108417637A (zh) | 一种多沟槽半导体功率器件及其制备方法 | |
| EP1184908B1 (en) | Field effect transistor | |
| JPH10335630A (ja) | 半導体装置及びその製造方法 | |
| JPS6352465B2 (ja) | ||
| JP3152290B2 (ja) | 容量素子を含む半導体装置の製造方法 | |
| KR0163924B1 (ko) | 수평형 트랜지스터 및 그 제조방법 | |
| JP2004511912A (ja) | 無線周波数用パワートランジスタの耐性を改善するための保護ダイオードおよびその保護ダイオードを製造するための自己決定方法 | |
| JP3435171B2 (ja) | 高耐圧半導体素子 | |
| JP3206289B2 (ja) | 絶縁ゲートバイポーラトランジスタとその製造方法 | |
| CN115602716A (zh) | 半导体衬底结构及其制作方法以及半导体器件及其制造方法 | |
| JP3334168B2 (ja) | 半導体集積回路装置の製造方法 | |
| CN116722027A (zh) | 一种具有载流子存储层的超结igbt器件及其制造方法 |