CN113130632B - 横向扩散金属氧化物半导体器件及其制备方法 - Google Patents

横向扩散金属氧化物半导体器件及其制备方法 Download PDF

Info

Publication number
CN113130632B
CN113130632B CN201911418234.7A CN201911418234A CN113130632B CN 113130632 B CN113130632 B CN 113130632B CN 201911418234 A CN201911418234 A CN 201911418234A CN 113130632 B CN113130632 B CN 113130632B
Authority
CN
China
Prior art keywords
region
conductivity type
type
conductive
drift region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911418234.7A
Other languages
English (en)
Other versions
CN113130632A (zh
Inventor
赵景川
张志丽
张森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Fab2 Co Ltd
Original Assignee
CSMC Technologies Fab2 Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CSMC Technologies Fab2 Co Ltd filed Critical CSMC Technologies Fab2 Co Ltd
Priority to CN201911418234.7A priority Critical patent/CN113130632B/zh
Priority to KR1020227024644A priority patent/KR20220113803A/ko
Priority to PCT/CN2020/113361 priority patent/WO2021135342A1/zh
Priority to US17/789,628 priority patent/US20230036341A1/en
Priority to JP2022538131A priority patent/JP7408813B2/ja
Publication of CN113130632A publication Critical patent/CN113130632A/zh
Application granted granted Critical
Publication of CN113130632B publication Critical patent/CN113130632B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及一种横向扩散金属氧化物半导体器件及其制备方法，包括：第一导电类型的衬底；第二导电类型的漂移区，位于第一导电类型的衬底内；纵向浮空场板阵列，包括若干个呈多行多列间隔排布的纵向浮空场板结构；纵向浮空场板结构包括设于沟槽内表面的介质层及填充于沟槽内的导电层，沟槽从第二导电类型的漂移区贯穿第二导电类型的漂移区并延伸至第一导电类型的衬底内；若干个第一导电类型的注入区域，位于第二导电类型的漂移区内，且位于各行相邻两纵向浮空场板结构之间。纵向浮空场板结构从第二导电类型的漂移区表面贯穿第二导电类型的漂移区并延伸至第一导电类型的衬底内，使得纵向浮空场板结构底部的电势被表面限制，从而提高了器件的稳定性。

Description

横向扩散金属氧化物半导体器件及其制备方法
技术领域
本发明涉及半导体技术领域，特别是涉及一种横向扩散金属氧化物半导体器件及其制备方法。
背景技术
对于横向扩散金属氧化物半导体(LDMOS)器件，为了提高器件的击穿电压(BV)，降低导通电阻RDS(on)，场板技术是一种较为常见的结构，即在漂移区内引入纵向浮空场板结构，以在提高器件耐压的同时降低其导通电阻。但是，由于纵向浮空场板结构中的深槽位于器件的导电沟道内，漂移区内的导电路径减少，器件工作时的电流流通的路径被阻挡，使得器件仍具有较高的导通电阻，即现有的横向扩散金属氧化物半导体器件通过引入纵向浮空场板结构只能一定程度的降低器件的导通电阻，降低幅度有限。
发明内容
基于此，有必要提供一种具有新型的场板结构的横向扩散金属氧化物半导体器件及其制备方法，以提高器件的击穿电压并进一步降低器件的导通电阻。
为实现上述目的，本发明提供一种横向扩散金属氧化物半导体器件，包括：
第一导电类型的衬底；
第二导电类型的漂移区，位于所述第一导电类型的衬底内，所述第一导电类型和第二导电类型相反；
纵向浮空场板阵列，包括若干个呈多行多列间隔排布的纵向浮空场板结构，所述纵向浮空场板阵列的行方向为导电沟道的长度方向，列方向为所述导电沟道的宽度方向；所述纵向浮空场板结构包括设于沟槽内表面的介质层及填充于所述沟槽内的导电层，所述沟槽从所述第二导电类型的漂移区表面贯穿所述第二导电类型的漂移区并延伸至所述第一导电类型的衬底内；
若干个第一导电类型的注入区域，位于所述第二导电类型的漂移区内，且位于各行相邻两所述纵向浮空场板结构之间。
在上述示例中，纵向浮空场板结构从第二导电类型的漂移区表面贯穿第二导电类型的漂移区并延伸至第一导电类型的衬底内，使得横向扩散金属氧化物半导体器件表面和第一导电类型的衬底存在等势作用，纵向浮空场板结构底部的电势被表面限制，从而提高了器件的稳定性；纵向浮空场板结构中的导电层与第二导电类型的漂移区及第一导电类型的衬底之间具有一定厚度的介质层，这样第二导电类型的漂移区内的掺杂离子和纵向浮空场板结构之间的电荷更易平衡，电场分布的峰值从第一导电类型的衬底与第二导电类型的漂移区的交界处转移至第一导电类型的衬底中的纵向浮空场板结构的底部，可以有效避免器件在反向耐压时提前击穿；通过在各行相邻纵向浮空场板结构之间的第二导电类型的漂移区内形成第一导电类型的注入区域，可以在相邻两列纵向浮空场板结构之间形成超结结构，第一导电类型的注入区域与纵向浮空场板结构共同作用，辅助器件耗尽，在提高器件耐压的同时，提高器件的电流能力，降低器件的导通电阻；又各行相邻纵向浮空场板结构之间的注入区域的导电类型与第二导电类型的漂移区的导电类型相反，相当于在电路不导通的路径增加了第一导电类型的电荷，使得第二导电类型的漂移区内的掺杂浓度可以得到提升，从而进一步降低了器件的导通电阻。
在其中一个实施例中，所述第一导电类型的注入区域的宽度小于等于所述纵向浮空场板结构的宽度。
在上述示例中，第一导电类型的注入区域的宽度小于等于纵向浮空场板结构的宽度，可以确保第一导电类型的注入区域不会阻碍器件导通时电子的流动。
在其中一个实施例中，所述纵向浮空场板阵列中，若干个所述纵向浮空场板结构沿行方向及列方向均等间距间隔排布。
在其中一个实施例中，所述第一导电类型的注入区域的深度小于所述第二导电类型的漂移区的深度。
在其中一个实施例中，所述第一导电类型的注入区域包括若干个沿所述第二导电类型的漂移区的深度方向排布的第一导电类型的子注入区域。
在上述示例中，通过形成多个排布的第一导电类型的子注入区域，可以更好的辅助第二导电类型的漂移区的耗尽，相较于深度方向只有一个注入区域的方案，可以进一步提升器件的性能。
在其中一个实施例中，所述第一导电类型的注入区域位于所述第二导电类型的漂移区的上部，且所述第一导电类型的注入区域的顶部与所述第二导电类型的漂移区的上表面相平齐或与所述第二导电类型的漂移区的上表面具有间距；或所述第一导电类型的注入区域位于所述第二导电类型的漂移区的中部；或所述第一导电类型的注入区域位于所述第二导电类型的漂移区的下部，且所述第一导电类型的注入区域的底部与所述第二导电类型的漂移区的下表面具有间距。
在其中一个实施例中，各行中所述纵向浮空场板结构的数量等于所述纵向浮空场板阵列的列数，各列中所述纵向浮空场板结构的数量等于所述纵向浮空场板阵列的行数。
在其中一个实施例中，还包括：
第一导电类型的阱区，位于所述第二导电类型的漂移区一侧，且与所述第二导电类型的漂移区接触；
第二导电类型的阱区，位于所述第二导电类型的漂移区内，且位于所述纵向浮空场板阵列远离所述第一导电类型的阱区一侧，与所述纵向浮空场板阵列具有间距；
源区，位于所述第一导电类型的阱区内，且与所述第二导电类型的漂移区具有间距；
漏区，位于所述第二导电类型的阱区内；
第一导电类型的体区，位于所述第一导电类型的阱区内，且位于所述源区远离所述纵向浮空场板阵列的一侧，并与所述源区接触；
场氧化层，位于所述第二导电类型的漂移区上，且覆盖所述纵向浮空场板阵列；
栅极，自所述第一导电类型阱区延伸至所述场氧化层的表面。
在其中一个实施例中，还包括若干条导电等势条，位于所述场氧化层上；各所述导电等势条均沿所述导电沟道宽度方向延伸，且通过从所述场氧化层的表面贯穿所述场氧化层的导电结构与位于其下方的一列所述纵向浮空场板结构电连接。
在上述示例中，通过设置导电等势条，且导电等势条与位于其下方的一列纵向浮空场板结构电连接，相邻两导电等势条可以看成一对平行板电容，其电势差为一个常数，器件的耐压可以随纵向浮空场板结构的增加而增加。
在其中一个实施例中，所述导电等势条在版图上为围成跑道结构的等势环。
在其中一个实施例中，相邻两列所述导电等势条的间距相等。
本发明还提供一种横向扩散金属氧化物半导体器件的制备方法，包括如下步骤：
提供第一导电类型的衬底；
于所述第一导电类型的衬底内形成第二导电类型的漂移区；
于所述第二导电类型的漂移区内形成第一导电类型的注入区域；
于所述第二导电类型的漂移区内形成纵向浮空场板阵列，所述纵向浮空场板阵列包括若干个呈多行多列间隔排布的纵向浮空场板结构，所述纵向浮空场板结构包括设于沟槽内表面的介质层及填充于所述沟槽内的导电层，所述沟槽从所述第二导电类型的漂移区表面贯穿所述第二导电类型的漂移区并延伸至所述第一导电类型的衬底内；所述第一导电类型的注入区域位于各行相邻两所述纵向浮空场板结构之间。
在其中一个实施例中，于所述第二导电类型的漂移区内形成第一导电类型的注入区域包括如下步骤：
于所述第二导电类型的漂移区内进行一次第一导电类型离子的注入，以于所述第二导电类型的漂移区内形成所述第一导电类型的注入区域；其中，
所述第一导电类型的注入区域位于所述第二导电类型的漂移区的上部，且所述第一导电类型的注入区域的顶部与所述第二导电类型的漂移区的上表面相平齐或与所述第二导电类型的漂移区的上表面具有间距；或所述第一导电类型的注入区域位于所述第二导电类型的漂移区的中部；或所述第一导电类型的注入区域位于所述第二导电类型的漂移区的下部，且所述第一导电类型的注入区域的底部与所述第二导电类型的漂移区的下表面具有间距。
在其中一个实施例中，于所述第二导电类型的漂移区内形成第一导电类型的注入区域包括如下步骤：
于所述第二导电类型的漂移区内进行多次第一导电类型离子的注入，以于所述第二导电类型的漂移区内形成包括若干个沿所述第二导电类型的漂移区的深度方向排布的第一导电类型的子注入区域的所述第一导电类型的注入区域；其中，
所述第一导电类型的注入区域位于所述第二导电类型的漂移区的上部，且所述第一导电类型的注入区域的顶部与所述第二导电类型的漂移区的上表面相平齐或与所述第二导电类型的漂移区的上表面具有间距；或所述第一导电类型的注入区域位于所述第二导电类型的漂移区的中部；或所述第一导电类型的注入区域位于所述第二导电类型的漂移区的下部，且所述第一导电类型的注入区域的底部与所述第二导电类型的漂移区的下表面具有间距。
在其中一个实施例中，于所述第二导电类型的漂移区内形成纵向浮空场板阵列之后还包括如下步骤：
于所述第二导电类型的漂移区一侧形成第一导电类型的阱区，并于所述第二导电类型的漂移区内形成第二导电类型的阱区，所述第二导电类型的阱区位于所述纵向浮空场板阵列远离所述第一导电类型的阱区一侧，且与所述纵向浮空场板阵列具有间距；
于所述第二导电类型的漂移区上形成场氧化层，所述场氧化层覆盖所述纵向浮空场板阵列；
于所述第一导电类型的阱区上及所述场氧化层上形成栅极，所述栅极自所述第一导电类型的阱区延伸至所述场氧化层的表面；
于所述第一导电类型的阱区内形成源区及第一导电类型的体区，并于所述第二导电类型的阱区内形成漏区；所述源区与所述第二导电类型的漂移区具有间距，所述第一导电类型的体区位于所述源区远离所述纵向浮空场板阵列的一侧，并与所述源区接触；
于所述场氧化层内形成若干个互连孔，所述互连孔与所述纵向浮空场板结构一一对应设置，且暴露出各所述纵向浮空场板结构中的所述导电层；
于所述互连孔内形成导电结构；
于所述场氧化层上形成若干条导电等势条，各所述导电等势条均沿所述导电沟道宽度方向延伸，且通过所述导电结构与位于其下方的一列所述纵向浮空场板结构电连接。
附图说明
为了更好地描述和说明这里公开的那些发明的实施例和/或示例，可以参考一幅或多幅附图。用于描述附图的附加细节或示例不应当被认为是对所公开的发明、目前描述的实施例和/或示例以及目前理解的这些发明的最佳模式中的任何一者的范围的限制。
图1显示为本发明一个实施例中提供的横向扩散金属氧化物半导体器件的制备方法的流程图；
图2显示为本发明一个实施例中提供的横向扩散金属氧化物半导体器件的制备方法中步骤S10所得结构的截面结构示意图；
图3显示为本发明一个实施例中提供的横向扩散金属氧化物半导体器件的制备方法中步骤S11所得结构的截面结构示意图；
图4显示为本发明一个实施例中提供的横向扩散金属氧化物半导体器件的制备方法中步骤S12所得结构的立体结构示意图；
图5显示为图4的截面结构示意图；
图6显示为本发明一个实施例中提供的横向扩散金属氧化物半导体器件的制备方法中步骤S13所得结构的立体结构示意图；
图7显示为图6的截面结构示意图；
图8显示为本发明一个实施例中提供的横向扩散金属氧化物半导体器件的制备方法中步骤S14所得结构的截面结构示意图；
图9显示为本发明一个实施例中提供的横向扩散金属氧化物半导体器件的制备方法中步骤S15所得结构的截面结构示意图；
图10显示为本发明一个实施例中提供的横向扩散金属氧化物半导体器件的制备方法中步骤S16所得结构的截面结构示意图；
图11显示为本发明一个实施例中提供的横向扩散金属氧化物半导体器件的制备方法中步骤S17所得结构的截面结构示意图；
图12显示为本发明一个实施例中提供的横向扩散金属氧化物半导体器件的制备方法中步骤S18所得结构的立体结构示意图；
图13显示为图12的截面结构示意图；
图14显示为本发明一个实施例中提供的横向扩散金属氧化物半导体器件的制备方法中步骤S18至步骤S20所得结构的整体俯视结构示意图；
图15显示为图14中A区域的放大示意图；
图16显示为本发明另一个实施例中提供的横向扩散金属氧化物半导体器件的制备方法中所得结构的立体结构示意图；
图17显示为图16的截面结构示意图。
附图标记说明：101-第一导电类型的衬底，102-第二导电类型的漂移区。103-第一导电类型的注入区域，1031-第一导电类型的子注入区域，104-纵向浮空场板结构，1041-介质层，1042-导电层，105-第一导电类型的阱区，106-第二导电类型的阱区，107-场氧化层，108-栅极，109-第一导电类型的体区，110-源区，111-漏区，112-导电等势条，113-导电结构，20-跑道区域。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
在一个实施例中，请参阅图1,本发明提供一种横向扩散金属氧化物半导体器件的制备方法，包括如下步骤：
S10：提供第一导电类型的衬底；
S11：于所述第一导电类型的衬底内形成第二导电类型的漂移区；
S12：于所述第二导电类型的漂移区内形成第一导电类型的注入区域；
S13：于所述第二导电类型的漂移区内形成纵向浮空场板阵列，所述纵向浮空场板阵列包括若干个呈多行多列间隔排布的纵向浮空场板结构，所述纵向浮空场板结构包括设于沟槽内表面的介质层及填充于所述沟槽内的导电层，所述沟槽从所述第二导电类型的漂移区的表面贯穿所述第二导电类型的漂移区并延伸至所述第一导电类型的衬底内；所述第一导电类型的注入区域位于各行相邻两所述纵向浮空场板结构之间。
在上述示例中，纵向浮空场板结构从第二导电类型的漂移区表面贯穿第二导电类型的漂移区并延伸至第一导电类型的衬底内，使得横向扩散金属氧化物半导体器件表面和第一导电类型的衬底存在等势作用，纵向浮空场板结构底部的电势被表面限制，从而提高了器件的稳定性；纵向浮空场板结构中的导电层与第二导电类型的漂移区及第一导电类型的衬底之间具有一定厚度的介质层，这样第二导电类型的漂移区内的掺杂离子和纵向浮空场板结构之间的电荷更易平衡，电场分布的峰值从第一导电类型的衬底与第二导电类型的漂移区的交界处转移至第一导电类型的衬底中的纵向浮空场板结构的底部，可以有效避免器件在反向耐压时提前击穿；通过在各行相邻纵向浮空场板结构之间的第二导电类型的漂移区内形成第一导电类型的注入区域，可以在相邻两列纵向浮空场板结构之间形成超结结构，第一导电类型的注入区域与纵向浮空场板结构共同作用，辅助器件耗尽，在提高器件耐压的同时，提高器件的电流能力，降低器件的导通电阻；又各行相邻纵向浮空场板结构之间的注入区域的导电类型与第二导电类型的漂移区的导电类型相反，相当于在电路不导通的路径增加了第一导电类型的电荷，使得第二导电类型的漂移区内的掺杂浓度可以得到提升，从而进一步降低了器件的导通电阻。
在一个示例中，如图2所示，步骤S10中提供的第一导电类型的衬底10包括高电阻率的衬底，具体的，所述第一导电类型的衬底10可以包括但不仅限于第一导电类型的硅衬底、第一导电类型的氮化镓衬底或第一导电类型的锗硅衬底等等。
在一个示例中，如图3所示，可以采用离子注入工艺在第一导电类型的衬底10内进行第二导电类型的离子注入，以使得所述第一导电类型的衬底10的部分区域反型为第二导电类型，以作为第二导电类型的漂移区102；第二导电类型的漂移区102的深度小于第一导电类型的衬底10的厚度。
在一个示例中，如图4及图5所示，步骤S12可以包括如下步骤：于第二导电类型的漂移区102内进行一次第一导电类型离子的注入，以于第二导电类型的漂移区102内形成第一导电类型的注入区域103。第一导电类型的注入区域103的数量为若干个，若干个第一导电类型的注入区域103可以呈多行多列的阵列排布，即若干个第一导电类型的注入区域103可以呈多行多列的间隔排布。具体的，若干个第一导电类型的注入区域103的列方向为后续形成的器件的导电沟道的宽度方向，行方向为后续形成的器件的导电沟道的长度方向。
在一个示例中，若干个第一导电类型的注入区域103等间距间隔排布，即若干个第一导电类型的注入区域103沿行方向及列方向均等间距间隔排布。
在一个示例中，第一导电类型的注入区域103的深度小于第二导电类型的漂移区102的深度。
具体的，步骤S12可以包括如下步骤：
S121：于第二导电类型的漂移区102表面形成图形化掩膜层(未示出)，图形化掩膜层内形成有开口图形，开口图形暴露出第二导电类型的漂移区102，且开口图形定义出第一导电类型的注入区域103的形状及位置；
S122：基于图形化掩膜层对第二导电类型的漂移区102进行一次离子注入，经高温推结后形成若干个第一导电类型的注入区域103；
S123：去除图形化掩膜层。
在一个可选地示例中，第一导电类型的注入区域103位于第二导电类型的漂移区102的上部，且第一导电类型的注入区域103的顶部可以与第二导电类型的漂移区102的上表面相平齐，如图4至图5所示，也可以为第一导电类型的注入区域103的顶部与第二导电类型的漂移区102的上表面具有间距。
在另一个可选地示例中，第一导电类型的注入区域103还可以位于第二导电类型的漂移区102的中部。
在又一个可选地示例中，第一导电类型的注入区域103还可以位于第二导电类型的漂移区102的下部，且第一导电类型的注入区域103的底部与第二导电类型的漂移区102的下表面具有间距。
需要说明的是，在上述示例中，可以通过离子注入的能量来控制第一导电类型的注入区域103的深度，即第一导电类型的注入区域103的深度越大所需的离子注入能量越大。
在一个示例中，如图6至图7所示，步骤S13可以包括如下步骤：
S131：于第二导电类型的漂移区102内形成若干个多行多列间隔排布的沟槽(未标示出)，沟槽的行方向为后续形成的导电沟道的长度方向，列方向为后续形成的导电结构的宽度方向；沟槽第二导电类型的漂移区102表面贯穿第二导电类型的漂移区102并延伸至第一导电类型的衬底101内；
S132：于沟槽的内表面(即侧壁及底部)形成介质层1041；
S133：于介质层1041的表面形成导电层1042，导电层1042填满沟槽。
具体的，步骤S131中，具体的，可以采用光刻及刻蚀工艺形成沟槽。
具体的，步骤S132中，可以采用但不仅限于热氧化工艺于沟槽的内表面形成氧化层(譬如，氧化硅层等等)作为介质层1041；当然，在其他示例中也可以采用物理气相沉积工艺、化学气相沉积工艺或原子层沉积工艺等形成介质层1041，介质层1041也可以为氮化物层或氮氧化物层等等。
具体的，步骤S133中可以采用物理气相沉积工艺、化学气相沉积工艺或原子层沉积工艺形成导电层1042，导电层1042可以包括但不仅限于掺杂多晶硅层。导电层1042与介质层1041共同构成纵向浮空场板结构104。
在一个示例中，形成纵向浮空场板结构104之后，沿行方向，纵向浮空场板结构104与第一导电类型的注入区域103交替排布；第一导电类型的注入区域103的宽度(即第一导电类型的注入区域103沿列方向的尺寸)小于等于浮空场板结构104的宽度(浮空场板结构104沿列方向的尺寸)。
在上述示例中，第一导电类型的注入区域103的宽度小于等于纵向浮空场板结构104的宽度，可以确保第一导电类型的注入区域103不会阻碍后续形成的器件导通时电子的流动。
在一个示例中，纵向浮空场板阵列中，若干个纵向浮空场板结构104沿行方向及列方向均等间距间隔排布。
在一个示例中，各行中纵向浮空场板结构104的数量等于纵向浮空场板阵列的列数，各列中纵向浮空场板结构104的数量等于纵向浮空场板阵列的行数；即相邻两行浮空场板结构104一一对应设置而并非错位排布，且相邻两列浮空场板结构104一一对应设置而并非错位排布。
需要说明的是，导电层1042需从第二导电类型的漂移区102表面贯穿第二导电类型的漂移区102,并延伸至第一导电类型的衬底101内，以使得最终形成的器件的表面和第一导电类型的衬底101等电势，从而提高了器件的稳定性。
需要进一步说明的是，在其他示例中，步骤S12可以与步骤S13互换，即在其他示例中也可以先于第二导电类型的漂移区102内形成纵向浮空场板阵列结构，再于第二导电类型的漂移区102内形成第一导电类型的注入区域103。
需要更进一步说明的是，纵向浮空场板结构104中的“浮空”表示纵向浮空场板结构104不外接电位。
在一个可选的示例中，如图8至图11，步骤S13之后还包括如下步骤：
S14：于第二导电类型的漂移区102一侧形成第一导电类型的阱区105，并于第二导电类型的漂移区102内形成第二导电类型的阱区106，第二导电类型的阱区106位于纵向浮空场板阵列远离第一导电类型的阱区105一侧，且与纵向浮空场板阵列具有间距，如图8所示。第二导电类型的阱区106作为漏区111的漂移缓冲区，可以提高LDMOS器件在正向工作时的开态击穿电压；第一导电类型的阱区105作为器件的导电沟道形成区域，其浓度将影响第二导电类型的漂移区102的耗尽和导通电压。
S15：于第二导电类型的漂移区102上形成场氧化层107，场氧化层107覆盖纵向浮空场板阵列，如图9所示；
S16：于第一导电类型的阱区105上及场氧化层107上形成栅极108，栅极108自第一导电类型的阱区105延伸至场氧化层107的表面，如图10所示；
S17：于第一导电类型的阱区105内形成源区110及第一导电类型的体区(即第一导电类型的衬底101的引出区)109，并于第二导电类型的阱区106内形成漏区111；源区110与第二导电类型的漂移区102具有间距，第一导电类型的体区109位于源区110远离纵向浮空场板阵列的一侧，并与源区110接触，如图11所示；
S18：于场氧化层107内形成若干个互连孔(未标示出)，互连孔与纵向浮空场板结构104一一对应设置，且暴露出各纵向浮空场板结构104中的导电层1042；
S19：于互连孔内形成导电结构113；
S20：于场氧化层107上形成若干条导电等势条112，各导电等势条112均沿导电沟道宽度方向延伸，且通过导电结构113与位于其下方的一列纵向浮空场板结构104电连接，如图12至图13所示。
具体的，在步骤S14中，可以采用离子注入工艺形成第一导电类型的阱区105及第二导电类型的阱区106；第一导电类型的阱区105的深度可以等于第二导电类型的漂移区102的深度，第二导电类型的阱区106的深度小于第二导电类型的漂移区102的深度。
具体的，步骤S15中，可以采用但不仅限于热氧化工艺形成场氧化层107。
具体的，步骤S16中形成的栅极108可以包括但不仅限于多晶硅栅极，具体的，栅极108可以包括掺杂多晶硅栅极。
具体的，步骤S17中，可以采用离子注入工艺形成源区110、漏区111及体区109。体区109为第一导电类型的区域，源区110为第二导电类型的区域，漏区111为第二导电类型的区域；更为具体的，体区109、源区110及漏区111均为重掺杂区域，而第一导电类型的衬底101、第二导电类型的漂移区102、第一导电类型的注入区域103、第一导电类型的阱区105及第二导电类型的阱区106均为轻掺杂区域；所谓“重掺杂区域”是指掺杂浓度大于等于1×1018atom/cm3的区域，所谓“轻掺杂区域”是指掺杂浓度小于等于1×1018atom/cm3的区域。
需要说明的是，如图12所示，上述示例中，行方向均为图12中所示的X方向，列方向均为图12中所示的Z方向，即X方向为器件的导电沟道的长度方向，Z方向为器件的导电沟道的宽度方向，Y方向为器件的竖直方向；图13为图12沿Y方向的截面结构示意图。
在一个示例中，导电等势条112及导电结构113的材料均可以为金属，具体的，可以为铝、铜、金或镍等等。
在一个示例中，相邻两列导电等势条112的间距相等，即各导电等势条112的列间距相等，列间距相等，可以使得相邻的两个纵向浮空场板结构104之间的电容可以看成是相等的。
在一个示例中，导电等势条112在版图上为围成跑道结构的等势环，如图14中所示的各导电等势条112、第一导电类型的注入区域103及纵向浮空场板结构104均位于跑道区域20内。
在一个示例中，如图15所示，各纵向浮空场板结构104并排设置。
在另一个实施例中，请结合图1至图15继续参阅图16至图17，本发明还提供一种横向扩散金属氧化物半导体器件的制备方法，本实施例中的横向扩散金属氧化物半导体器件的制备方法与上述实施例中图1至图15所示的横向扩散金属氧化物半导体器件的制备方法大致相同，二者的区别仅在于步骤S12不同：如图1至图15所示的横向扩散金属氧化物半导体器件的制备方法中的步骤S12仅于第二导电类型的漂移区102内进行一次第一导电类型离子的注入，形成的第一导电类型的注入区域103的深度减小；而本实施例中的步骤S12中于第二导电类型的漂移区102内进行多次第一导电类型离子的注入，以于第二导电类型的漂移区102内形成包括若干个沿第二导电类型的漂移区102的深度方向排布的第一导电类型的子注入区域1031的所述第一导电类型的注入区域103。在本实施例中，通过进行多次子注入形成多个排布的第一导电类型的子注入区域1031，可以更好的辅助第二导电类型的漂移区102的耗尽，相较于如图1至图15的方案，可以进一步提升器件的性能。在该实施例中，第一导电类型的注入区域103的深度同样要小于第二导电类型的漂移区102的深度。
在一个示例中，若干个沿第二导电类型的漂移区102的深度方向排布的第一导电类型的子注入区域1031可以依次串接，也可以间隔排布。
在上述各横向扩散金属氧化物半导体器件的制备方法中，在一个示例中，第一导电类型可以为P型，且第二导电类型可以为N型；在另一个示例中，第一导电类型也可以为N型，且第二导电类型可以为P型。
在又一个实施例中，请继续参阅图12至图15，本发明还提供一种横向扩散金属氧化物半导体器件，包括：第一导电类型的衬底101；第二导电类型的漂移区102，第二导电类型的漂移区102位于第一导电类型的衬底101内，第一导电类型和第二导电类型相反；纵向浮空场板阵列，纵向浮空场板阵列包括若干个呈多行多列间隔排布的纵向浮空场板结构104，纵向浮空场板结构104的行方向为导电沟道的长度方向，列方向为导电沟道的宽度方向；纵向浮空场板结构104包括设于沟槽(未标示出)内表面的介质层1041及填充于沟槽内的导电层1042，沟槽从第二导电类型的漂移区102表面贯穿第二导电类型的漂移区102并延伸至第一导电类型的衬底101内；若干个第一导电类型的注入区域103，第一导电类型的注入区域103位于第二导电类型的漂移区102内，且位于各行相邻两纵向浮空场板结构104之间。
在上述示例中，纵向浮空场板结构104从第二导电类型的漂移区102表面贯穿第二导电类型的漂移区102并延伸至第一导电类型的衬底101内，使得横向扩散金属氧化物半导体器件表面和第一导电类型的衬底101存在等势作用，纵向浮空场板结构104底部的电势被表面限制，从而提高了器件的稳定性；纵向浮空场板结构104中的导电层1042与第二导电类型的漂移区102及第一导电类型的衬底101之间具有一定厚度的介质层1041，这样第二导电类型的漂移区102内的掺杂离子和纵向浮空场板结构104之间的电荷更易平衡，电场分布的峰值从第一导电类型的衬底101与第二导电类型的漂移区102的交界处转移至第一导电类型的衬底101中的纵向浮空场板结构104的底部，可以有效避免器件在反向耐压时提前击穿；通过在各行相邻纵向浮空场板结构104之间的第二导电类型的漂移区102内形成第一导电类型的注入区域103，可以在相邻两列纵向浮空场板结构104之间形成超结结构，第一导电类型的注入区域103与纵向浮空场板结构104共同作用，辅助器件耗尽，在提高器件耐压的同时，提高器件的电流能力，降低器件的导通电阻；又各行相邻纵向浮空场板结构104之间的注入区域的导电类型与第二导电类型的漂移区102的导电类型相反，相当于在电路不导通的路径增加了第一导电类型的电荷，使得第二导电类型的漂移区102内的掺杂浓度可以得到提升，从而进一步降低了器件的导通电阻。
需要说明的是，如图12所示，本实施例中，行方向均为图12中所示的X方向，列方向均为图12中所示的Z方向，即X方向为器件的导电沟道的长度方向，Z方向为器件的导电沟道的宽度方向，Y方向为器件的竖直方向；图13为图12沿Y方向的截面结构示意图。
在一个示例中，第一导电类型的衬底10包括高电阻率的衬底，具体的，所述第一导电类型的衬底10可以包括但不仅限于第一导电类型的硅衬底、第一导电类型的氮化镓衬底或第一导电类型的锗硅衬底等等。
在一个示例中，第二导电类型的漂移区102的深度小于第一导电类型的衬底10的厚度。
在一个示例中，若干个第一导电类型的注入区域103等间距间隔排布，即若干个第一导电类型的注入区域103沿行方向及列方向均等间距间隔排布。
在一个示例中，第一导电类型的注入区域103的深度小于第二导电类型的漂移区102的深度。
在一个可选地示例中，第一导电类型的注入区域103位于第二导电类型的漂移区102的上部，且第一导电类型的注入区域103的顶部可以与第二导电类型的漂移区102的上表面相平齐，如图12至图13所示，也可以为第一导电类型的注入区域103的顶部与第二导电类型的漂移区102的上表面具有间距。
在另一个可选地示例中，第一导电类型的注入区域103还可以位于第二导电类型的漂移区102的中部。
在又一个可选地示例中，第一导电类型的注入区域103还可以位于第二导电类型的漂移区102的下部，且第一导电类型的注入区域103的底部与第二导电类型的漂移区102的下表面具有间距。
需要说明的是，在上述示例中，可以通过离子注入的能量来控制第一导电类型的注入区域103的深度，即第一导电类型的注入区域103的深度越大所需的离子注入能量越大。
在一个示例中，介质层1041可以包括但不仅限于氧化层，譬如氧化硅层等等；在其他示例中，介质层1041也可以包括氮化物层或但氧化物层。
在一个示例中，导电层1042可以包括但不仅限于掺杂多晶硅层。
在一个示例中，沿行方向，纵向浮空场板结构104与第一导电类型的注入区域103交替排布；第一导电类型的注入区域103的宽度(即第一导电类型的注入区域103沿列方向的尺寸)小于等于浮空场板结构104的宽度(浮空场板结构104沿列方向的尺寸)。
在上述示例中，第一导电类型的注入区域103的宽度小于等于纵向浮空场板结构104的宽度，可以确保第一导电类型的注入区域103不会阻碍后续形成的器件导通时电子的流动。
在一个示例中，纵向浮空场板阵列中，若干个纵向浮空场板结构104沿行方向及列方向均等间距间隔排布。
在一个示例中，各行中纵向浮空场板结构104的数量等于纵向浮空场板阵列的列数，各列中纵向浮空场板结构104的数量等于纵向浮空场板阵列的行数；即相邻两行浮空场板结构104一一对应设置而并非错位排布，且相邻两列浮空场板结构104一一对应设置而并非错位排布。
需要说明的是，导电层1042需从第二导电类型的漂移区102表面贯穿第二导电类型的漂移区102,并延伸至第一导电类型的衬底101内，以使得最终形成的器件的表面和第一导电类型的衬底101等电势，从而提高了器件的稳定性。
需要进一步说明的是，纵向浮空场板结构104中的“浮空”表示纵向浮空场板结构104不外接电位。
在一个示例中，横向扩散金属氧化物半导体器件还包括：第一导电类型的阱区105，第一导电类型的阱区105位于第二导电类型的漂移区102一侧，且与第二导电类型的漂移区102接触；第二导电类型的阱区106，第二导电类型的阱区106位于第二导电类型的漂移区102内，且位于纵向浮空场板阵列远离第一导电类型的阱区105一侧，与纵向浮空场板阵列具有间距；源区110，源区110位于第一导电类型的阱区105内，且与第二导电类型的漂移区102具有间距；漏区111，漏区111位于第二导电类型的阱区106内；第一导电类型的体区109，第一导电类型的体区109位于第一导电类型的阱区105内，且位于源区110远离所述纵向浮空场板阵列的一侧，并与源区110接触；场氧化层107，场氧化层107位于第二导电类型的漂移区102上，且覆盖纵向浮空场板阵列；栅极108，栅极108自第一导电类型阱区105延伸至场氧化层107的表面。第二导电类型的阱区106作为漏区111的漂移缓冲区，可以提高LDMOS器件在正向工作时的开态击穿电压；第一导电类型的阱区105作为器件的导电沟道形成区域，其浓度将影响第二导电类型的漂移区102的耗尽和导通电压。
在一个示例中，第一导电类型的阱区105的深度可以等于第二导电类型的漂移区102的深度，第二导电类型的阱区106的深度小于第二导电类型的漂移区102的深度。
在一个示例中，栅极108可以包括但不仅限于多晶硅栅极，具体的，栅极108可以包括掺杂多晶硅栅极。
具体的，体区109为第一导电类型的区域，源区110为第二导电类型的区域，漏区111为第二导电类型的区域；更为具体的，体区109、源区110及漏区111均为重掺杂区域，而第一导电类型的衬底101、第二导电类型的漂移区102、第一导电类型的注入区域103、第一导电类型的阱区105及第二导电类型的阱区106均为轻掺杂区域；所谓“重掺杂区域”是指掺杂浓度大于等于1×1018atom/cm3的区域，所谓“轻掺杂区域”是指掺杂浓度小于等于1×1018atom/cm3的区域。
在一个示例中，横向扩散金属氧化物半导体器件还包括若干条导电等势条112，导电等势条112位于场氧化层107上；各导电等势条112均沿导电沟道宽度方向延伸，且通过从场氧化层107的表面贯穿场氧化层107的导电结构113与位于其下方的一列纵向浮空场板结构104电连接。
在上述示例中，通过设置导电等势条112，且导电等势条112与位于其下方的一列纵向浮空场板结构104电连接，相邻两导电等势条112可以看成一对平行板电容，其电势差为一个常数，器件的耐压可以随纵向浮空场板结构104的增加而增加。
在一个示例中，导电等势条112及导电结构113的材料均可以为金属，具体的，可以为铝、铜、金或镍等等。
在一个示例中，相邻两列导电等势条112的间距相等，即各导电等势条112的列间距相等，列间距相等，可以使得相邻的两个纵向浮空场板结构104之间的电容可以看成是相等的。
在一个示例中，导电等势条112两两首尾连接围成跑道结构的等势环，如图14中所示的各导电等势条112、第一导电类型的注入区域103及纵向浮空场板结构104均位于跑道区域20内。
在一个示例中，如图15所示，各纵向浮空场板结构104并排设置。
在又一个实施例中，请结合图12至图15继续参阅图16至图17，本发明还提供一种横向扩散金属氧化物半导体器件的制备方法，本实施例中的横向扩散金属氧化物半导体器件与上述实施例中图12至图15所示的横向扩散金属氧化物半导体器件大致相同，二者的区别仅在于：如图12至图15所示的横向扩散金属氧化物半导体器件仅于第二导电类型的漂移区102内进行一次第一导电类型离子的注入，形成的第一导电类型的注入区域103的深度减小；而本实施例中于第二导电类型的漂移区102内进行多次第一导电类型离子的注入，第二导电类型的漂移区102内形成有包括若干个沿第二导电类型的漂移区102的深度方向排布的第一导电类型的子注入区域1031的所述第一导电类型的注入区域103。在本实施例中，通过进行多次子注入形成多个排布的第一导电类型的子注入区域1031，可以更好的辅助第二导电类型的漂移区102的耗尽，相较于如图1至图15的方案，可以进一步提升器件的性能。在该实施例中，第一导电类型的注入区域103的深度同样要小于第二导电类型的漂移区102的深度。
在一个示例中，若干个沿第二导电类型的漂移区102的深度方向排布的第一导电类型的子注入区域1031可以依次串接，也可以间隔排布。
在上述各横向扩散金属氧化物半导体器件中，在一个示例中，第一导电类型可以为P型，且第二导电类型可以为N型；在另一个示例中，第一导电类型也可以为N型，且第二导电类型可以为P型。
需要说明的是，在上述各实施例中，图4至图13、图16及图17中的省略号标示改成有若干个省略的第一导电类型的注入区域103及若干个纵向浮空场板结构104。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (15)

1.一种横向扩散金属氧化物半导体器件，其特征在于，包括：
第一导电类型的衬底；
第二导电类型的漂移区，位于所述第一导电类型的衬底内，所述第一导电类型和第二导电类型相反；
纵向浮空场板阵列，包括若干个呈多行多列间隔排布的纵向浮空场板结构，所述纵向浮空场板阵列的行方向为导电沟道的长度方向，列方向为所述导电沟道的宽度方向；所述纵向浮空场板结构包括设于沟槽内表面的介质层及填充于所述沟槽内的导电层，所述沟槽从所述第二导电类型的漂移区表面贯穿所述第二导电类型的漂移区并延伸至所述第一导电类型的衬底内；
若干个第一导电类型的注入区域，位于所述第二导电类型的漂移区内，且位于各行相邻两所述纵向浮空场板结构之间。
2.根据权利要求1所述的横向扩散金属氧化物半导体器件，其特征在于，所述第一导电类型的注入区域的宽度小于等于所述纵向浮空场板结构的宽度。
3.根据权利要求1所述的横向扩散金属氧化物半导体器件，其特征在于，所述纵向浮空场板阵列中，若干个所述纵向浮空场板结构沿行方向及列方向均等间距间隔排布。
4.根据权利要求1所述的横向扩散金属氧化物半导体器件，其特征在于，所述第一导电类型的注入区域的深度小于所述第二导电类型的漂移区的深度。
5.根据权利要求1所述的横向扩散金属氧化物半导体器件，其特征在于，所述第一导电类型的注入区域包括若干个沿所述第二导电类型的漂移区的深度方向排布的第一导电类型的子注入区域。
6.根据权利要求1所述的横向扩散金属氧化物半导体器件，其特征在于，所述第一导电类型的注入区域位于所述第二导电类型的漂移区的上部，且所述第一导电类型的注入区域的顶部与所述第二导电类型的漂移区的上表面相平齐或与所述第二导电类型的漂移区的上表面具有间距；或所述第一导电类型的注入区域位于所述第二导电类型的漂移区的中部；或所述第一导电类型的注入区域位于所述第二导电类型的漂移区的下部，且所述第一导电类型的注入区域的底部与所述第二导电类型的漂移区的下表面具有间距。
7.根据权利要求1所述的横向扩散金属氧化物半导体器件，其特征在于，各行中所述纵向浮空场板结构的数量等于所述纵向浮空场板阵列的列数，各列中所述纵向浮空场板结构的数量等于所述纵向浮空场板阵列的行数。
8.根据权利要求1所述的横向扩散金属氧化物半导体器件，其特征在于，还包括：
第一导电类型的阱区，位于所述第一导电类型的衬底内，且与所述第二导电类型的漂移区邻接；
第二导电类型的阱区，位于所述第二导电类型的漂移区内，且位于所述纵向浮空场板阵列远离所述第一导电类型的阱区一侧，与所述纵向浮空场板阵列具有间距；
源区，位于所述第一导电类型的阱区内，且与所述第二导电类型的漂移区具有间距；
漏区，位于所述第二导电类型的阱区内；
第一导电类型的体区，位于所述第一导电类型的阱区内，且位于所述源区远离所述纵向浮空场板阵列的一侧，并与所述源区接触；
场氧化层，位于所述第二导电类型的漂移区上，且覆盖所述纵向浮空场板阵列；
栅极，跨设在所述源区和所述第一导电类型阱区上并延伸至所述场氧化层的表面。
9.根据权利要求8所述的横向扩散金属氧化物半导体器件，其特征在于，还包括若干条设于所述场氧化层上的导电等势条；各所述导电等势条均沿所述导电沟道宽度方向延伸，且通过贯穿所述场氧化层的导电结构与位于其下方的一列所述纵向浮空场板结构电连接。
10.根据权利要求9所述的横向扩散金属氧化物半导体器件，其特征在于，各所述导电等势条在版图上为围成跑道结构的等势环。
11.根据权利要求9所述的横向扩散金属氧化物半导体器件，其特征在于，相邻两列所述导电等势条的间距相等。
12.一种横向扩散金属氧化物半导体器件的制备方法，其特征在于，包括如下步骤：
提供第一导电类型的衬底；
于所述第一导电类型的衬底内形成第二导电类型的漂移区；
于所述第二导电类型的漂移区内形成第一导电类型的注入区域；
于所述第二导电类型的漂移区内形成纵向浮空场板阵列，所述纵向浮空场板阵列包括若干个呈多行多列间隔排布的纵向浮空场板结构，所述纵向浮空场板结构包括设于沟槽内表面的介质层及填充于所述沟槽内的导电层，所述沟槽从所述第二导电类型的漂移区表面贯穿所述第二导电类型的漂移区并延伸至所述第一导电类型的衬底内；所述第一导电类型的注入区域位于各行相邻两所述纵向浮空场板结构之间。
13.根据权利要求12所述的横向扩散金属氧化物半导体器件的制备方法，其特征在于，于所述第二导电类型的漂移区内形成第一导电类型的注入区域包括如下步骤：
于所述第二导电类型的漂移区内进行一次第一导电类型离子的注入，以于所述第二导电类型的漂移区内形成所述第一导电类型的注入区域；其中，
所述第一导电类型的注入区域位于所述第二导电类型的漂移区的上部，且所述第一导电类型的注入区域的顶部与所述第二导电类型的漂移区的上表面相平齐或与所述第二导电类型的漂移区的上表面具有间距；或所述第一导电类型的注入区域位于所述第二导电类型的漂移区的中部；或所述第一导电类型的注入区域位于所述第二导电类型的漂移区的下部，且所述第一导电类型的注入区域的底部与所述第二导电类型的漂移区的下表面具有间距。
14.根据权利要求12所述的横向扩散金属氧化物半导体器件的制备方法，其特征在于，于所述第二导电类型的漂移区内形成第一导电类型的注入区域包括如下步骤：
于所述第二导电类型的漂移区内进行多次第一导电类型离子的注入，以于所述第二导电类型的漂移区内形成包括若干个沿所述第二导电类型的漂移区的深度方向排布的第一导电类型的子注入区域的所述第一导电类型的注入区域；其中，
所述第一导电类型的注入区域位于所述第二导电类型的漂移区的上部，且所述第一导电类型的注入区域的顶部与所述第二导电类型的漂移区的上表面相平齐或与所述第二导电类型的漂移区的上表面具有间距；或所述第一导电类型的注入区域位于所述第二导电类型的漂移区的中部；或所述第一导电类型的注入区域位于所述第二导电类型的漂移区的下部，且所述第一导电类型的注入区域的底部与所述第二导电类型的漂移区的下表面具有间距。
15.根据权利要求12至14中任一项所述的横向扩散金属氧化物半导体器件的制备方法，其特征在于，于所述第二导电类型的漂移区内形成纵向浮空场板阵列之后还包括如下步骤：
于所述第二导电类型的漂移区一侧形成第一导电类型的阱区，并于所述第二导电类型的漂移区内形成第二导电类型的阱区，所述第二导电类型的阱区位于所述纵向浮空场板阵列远离所述第一导电类型的阱区一侧，且与所述纵向浮空场板阵列具有间距；
于所述第二导电类型的漂移区上形成场氧化层，所述场氧化层覆盖所述纵向浮空场板阵列；
于所述第一导电类型的阱区上及所述场氧化层上形成栅极，所述栅极自所述第一导电类型的阱区延伸至所述场氧化层的表面；
于所述第一导电类型的阱区内形成源区及第一导电类型的体区，并于所述第二导电类型的阱区内形成漏区；所述源区与所述第二导电类型的漂移区具有间距，所述第一导电类型的体区位于所述源区远离所述纵向浮空场板阵列的一侧，并与所述源区接触；
于所述场氧化层内形成若干个互连孔，所述互连孔与所述纵向浮空场板结构一一对应设置，且暴露出各所述纵向浮空场板结构中的所述导电层；
于所述互连孔内形成导电结构；
于所述场氧化层上形成若干条导电等势条，各所述导电等势条均沿所述导电沟道宽度方向延伸，且通过所述导电结构与位于其下方的一列所述纵向浮空场板结构电连接。
CN201911418234.7A 2019-12-31 2019-12-31 横向扩散金属氧化物半导体器件及其制备方法 Active CN113130632B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201911418234.7A CN113130632B (zh) 2019-12-31 2019-12-31 横向扩散金属氧化物半导体器件及其制备方法
KR1020227024644A KR20220113803A (ko) 2019-12-31 2020-09-04 측방향 확산 금속 산화물 반도체 소자 및 그 제조 방법
PCT/CN2020/113361 WO2021135342A1 (zh) 2019-12-31 2020-09-04 横向扩散金属氧化物半导体器件及其制备方法
US17/789,628 US20230036341A1 (en) 2019-12-31 2020-09-04 Laterally diffused metal oxide semiconductor device and method for preparing the same
JP2022538131A JP7408813B2 (ja) 2019-12-31 2020-09-04 横方向拡散金属酸化物半導体デバイス及び横方向拡散金属酸化物半導体デバイスを製造する方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911418234.7A CN113130632B (zh) 2019-12-31 2019-12-31 横向扩散金属氧化物半导体器件及其制备方法

Publications (2)

Publication Number Publication Date
CN113130632A CN113130632A (zh) 2021-07-16
CN113130632B true CN113130632B (zh) 2022-08-12

Family

ID=76687106

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911418234.7A Active CN113130632B (zh) 2019-12-31 2019-12-31 横向扩散金属氧化物半导体器件及其制备方法

Country Status (5)

Country Link
US (1) US20230036341A1 (zh)
JP (1) JP7408813B2 (zh)
KR (1) KR20220113803A (zh)
CN (1) CN113130632B (zh)
WO (1) WO2021135342A1 (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010050375A1 (en) * 2000-03-23 2001-12-13 U.S. Philips Corporation Semiconductor device
US20050082610A1 (en) * 2003-10-17 2005-04-21 Shibib Muhammed A. Metal-oxide-semiconductor device having improved performance and reliability
CN106571388A (zh) * 2015-10-08 2017-04-19 无锡华润上华半导体有限公司 具有resurf结构的横向扩散金属氧化物半导体场效应管
CN110518059A (zh) * 2019-08-31 2019-11-29 电子科技大学 具有电荷平衡耐压层的纵向浮空场板器件及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8624302B2 (en) 2010-02-05 2014-01-07 Fairchild Semiconductor Corporation Structure and method for post oxidation silicon trench bottom shaping
CN103811546B (zh) * 2012-11-13 2016-11-23 上海华虹宏力半导体制造有限公司 带面结型场效应管的ldmos复合管
US9660053B2 (en) 2013-07-12 2017-05-23 Power Integrations, Inc. High-voltage field-effect transistor having multiple implanted layers
CN107871778B (zh) * 2017-10-30 2020-09-04 济南大学 带有电位浮动型场板的横向双扩散金属氧化物半导体场效应管
CN110518056B (zh) * 2019-08-02 2021-06-01 无锡华润上华科技有限公司 横向扩散金属氧化物半导体器件及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010050375A1 (en) * 2000-03-23 2001-12-13 U.S. Philips Corporation Semiconductor device
US20050082610A1 (en) * 2003-10-17 2005-04-21 Shibib Muhammed A. Metal-oxide-semiconductor device having improved performance and reliability
CN106571388A (zh) * 2015-10-08 2017-04-19 无锡华润上华半导体有限公司 具有resurf结构的横向扩散金属氧化物半导体场效应管
CN110518059A (zh) * 2019-08-31 2019-11-29 电子科技大学 具有电荷平衡耐压层的纵向浮空场板器件及其制造方法

Also Published As

Publication number Publication date
CN113130632A (zh) 2021-07-16
JP7408813B2 (ja) 2024-01-05
WO2021135342A1 (zh) 2021-07-08
JP2023508015A (ja) 2023-02-28
KR20220113803A (ko) 2022-08-16
US20230036341A1 (en) 2023-02-02

Similar Documents

Publication Publication Date Title
CN110518056B (zh) 横向扩散金属氧化物半导体器件及其制造方法
CN103828058B (zh) 包括垂直半导体元件的半导体器件
KR101296984B1 (ko) 전하 균형 전계 효과 트랜지스터
US7557409B2 (en) Super trench MOSFET including buried source electrode
CN113745116B (zh) 超级结器件及其制造方法
KR100879588B1 (ko) 슈퍼접합 장치를 제조하기 위한 평탄화 방법
EP1717865A2 (en) Methods of making a power MOS transistor and power MOS transistor
JP2009004805A (ja) 従来の端子を備えた超接合装置の製造方法
CN101290936A (zh) 半导体器件及其制造方法
CN111081779A (zh) 一种屏蔽栅沟槽式mosfet及其制造方法
CN113658999B (zh) 具有无结终端技术功率半导体器件及制造方法和应用
CN112864219A (zh) 超结器件及其制造方法
CN110943119A (zh) 窄台面超结mosfet
JP6870516B2 (ja) 半導体装置および半導体装置の製造方法
CN113130632B (zh) 横向扩散金属氧化物半导体器件及其制备方法
KR102400895B1 (ko) 반도체 장치 및 그 제조 방법
CN112397506A (zh) 沟槽栅功率器件及其制造方法
KR102554248B1 (ko) 수퍼 정션 반도체 장치 및 이의 제조 방법
CN207233743U (zh) 超结金属氧化物半导体场效晶体管
KR101361067B1 (ko) 수퍼 정션 금속 산화물 반도체 전계 효과 트랜지스터의 제조 방법
CN114695511B (zh) 一种横向扩散金属氧化物半导体器件及其制造方法
CN113113463B (zh) 半导体器件、用于半导体器件的超级结结构及其制造方法
CN114695510A (zh) 横向扩散金属氧化物半导体器件及其制造方法
KR20220124345A (ko) 에피택셜층의 유효 두께 차등 구조를 가지는 슈퍼정션 반도체 소자 및 제조방법
CN116364752A (zh) 超结器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
PE01 Entry into force of the registration of the contract for pledge of patent right
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: Lateral diffusion metal oxide semiconductor devices and their preparation methods

Effective date of registration: 20231007

Granted publication date: 20220812

Pledgee: Bank of China Limited Wuxi Branch

Pledgor: CSMC TECHNOLOGIES FAB2 Co.,Ltd.

Registration number: Y2023980059915