KR20220113803A - 측방향 확산 금속 산화물 반도체 소자 및 그 제조 방법 - Google Patents

측방향 확산 금속 산화물 반도체 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR20220113803A
KR20220113803A KR1020227024644A KR20227024644A KR20220113803A KR 20220113803 A KR20220113803 A KR 20220113803A KR 1020227024644 A KR1020227024644 A KR 1020227024644A KR 20227024644 A KR20227024644 A KR 20227024644A KR 20220113803 A KR20220113803 A KR 20220113803A
Authority
KR
South Korea
Prior art keywords
conductivity type
region
regions
floating field
field plate
Prior art date
Application number
KR1020227024644A
Other languages
English (en)
Other versions
KR102707263B1 (ko
Inventor
징촨 자오
즈리 장
센 장
Original Assignee
씨에스엠씨 테크놀로지스 에프에이비2 코., 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 씨에스엠씨 테크놀로지스 에프에이비2 코., 엘티디. filed Critical 씨에스엠씨 테크놀로지스 에프에이비2 코., 엘티디.
Publication of KR20220113803A publication Critical patent/KR20220113803A/ko
Application granted granted Critical
Publication of KR102707263B1 publication Critical patent/KR102707263B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

측방향 확산 금속 산화물 반도체 소자 및 그 제조 방법이 개시된다. 이 소자는 제1 도전 유형의 기판(101), 제2 도전 유형의 드리프트 영역(102), 종방향 플로팅 필드 플레이트 어레이 및 복수의 제1 도전 유형의 주입 영역(103)을 포함한다. 제2 도전 유형의 드리프트 영역은 제1 도전 유형의 기판 내에 위치한다. 종방향 플로팅 필드 플레이트 어레이는 행과 열로 간격을 두고 배열된 복수의 종방향 플로팅 필드 플레이트 구조(104)를 포함한다. 복수의 종방향 플로팅 필드 플레이트 구조 각각은 트렌치의 내측면 상에 배치된 유전체 층(1041) 및 트렌치를 채우는 도전층(1042)을 포함한다. 복수의 제1 도전 유형의 주입 영역은 제2 도전 유형의 드리프트 영역 내에 위치하고, 복수의 제1 도전 유형의 주입 영역 각각은 각 행 내의 2개의 인접한 종방향 플로팅 필드 플레이트 구조 사이에 위치한다. 종방향 플로팅 필드 플레이트 구조는 제2 도전 유형의 드리프트 영역의 표면에서 제2 도전 유형의 드리프트 영역을 관통하여 제1 도전 유형의 기판으로 확장되어, 종방향 플로팅 필드 플레이트 구조의 바닥의 전위가 표면에 의해 제한될 수 있고 장치의 안정성은 향상될 수 있다.

Description

측방향 확산 금속 산화물 반도체 소자 및 그 제조 방법
(관련 출원)
본 출원은 2019년 12월 31일에 출원된 "측방향 확산 금속 산화물 반도체 소자 및 그 제조 방법"이라는 제목의 중국 특허 출원번호 제201911418234.7호에 대한 우선권을 주장하며, 해당 출원의 명세서에 개시된 모든 내용은 인용에 의해 본 출원에 원용된다.
(기술분야)
본 발명은 반도체 기술에 관한 것이며, 보다 상세하게는 측방향 확산 금속 산화물 반도체 소자 및 그 제조 방법에 관한 것이다.
필드 플레이트(field plate)는 측방향 확산 금속 산화물 반도체(LDMOS: laterally diffused metal oxide semiconductor) 소자에서 항복 전압(BV: breakdown voltage)을 증가시키고 소자의 온-저항, RDS(on)을 감소시키기 위해 사용되는 일반적인 구조이다. 즉, 종방향 플로팅 필드 플레이트 구조는 드리프트 영역으로 도입되어 소자의 내전압을 증가시키면서 온-저항을 감소시킨다. 그러나, 종방향 플로팅 필드 플레이트 구조의 깊은 트렌치가 소자의 도전 채널 내에 위치하기 때문에, 드리프트 영역은 더 적은 도전 경로를 가질 수 있다. 즉, 소자가 여전히 높은 온-저항을 가질 수 있도록 소자의 전류 경로는 작동 중에 차단될 수 있다. 다시 말하자면, 종방향 플로팅 필드 플레이트 구조를 도입함으로써 기존의 측방향 확산 금속 산화물 반도체 소자의 온-저항은 어떤 제한적인 정도로만 감소될 수 있다.
이를 바탕으로, 새로운 필드 플레이트 구조를 갖는 측방향 확산 금속 산화물 반도체 소자 및 측방향 확산 금속 산화물 반도체 소자의 제조 방법을 제공함으로써, 항복 전압을 증가시키면서 소자의 온-저항을 더욱 감소시키는 것이 바람직하다.
상기 목적을 달성하기 위해, 본 발명은 제1 도전 유형의 기판, 제2 도전 유형의 드리프트 영역, 종방향 플로팅 필드 플레이트 어레이 및 복수의 제1 도전 유형의 주입 영역(implantation region)을 포함하는 측방향 확산 금속 산화물 반도체 소자를 제공한다. 제2 도전 유형의 드리프트 영역은 제1 도전 유형의 기판 내에 위치하고, 제1 도전 유형은 제2 도전 유형과 반대이다. 종방향 플로팅 필드 플레이트 어레이는 행과 열로 간격을 두고 배열된 복수의 종방향 플로팅 필드 플레이트 구조를 포함하고, 종방향 플로팅 필드 플레이트 어레이는 도전 채널의 길이 방향을 따른 행 방향 및 도전 채널의 폭 방향을 따른 열 방향을 갖는다. 복수의 종방향 플로팅 필드 플레이트 구조 각각은 트렌치의 내측면 상에 배치된 유전체 층 및 트렌치를 채우는 도전층을 포함한다. 트렌치는 제2 도전 유형의 드리프트 영역의 표면으로부터 제2 도전 유형의 드리프트 영역을 관통하고 제1 도전 유형의 기판으로 연장된다. 복수의 제1 도전 유형의 주입 영역은 제2 도전 유형의 드리프트 영역 내에 위치하고, 복수의 제1 도전 유형의 주입 영역 각각은 각 행 내의 2개의 인접한 종방향 플로팅 필드 플레이트 구조 사이에 위치한다.
본 발명은 측방향 확산 금속 산화물 반도체 소자의 제조 방법을 더 제공한다. 이 방법은:
제1 도전 유형의 기판을 제공하는 단계;
제1 도전 유형의 기판 내에 제2 도전 유형의 드리프트 영역을 형성하는 단계;
제2 도전 유형의 드리프트 영역 내에 복수의 제1 도전 유형의 주입 영역을 형성하는 단계;
제2 도전 유형의 드리프트 영역 내에 종방향 플로팅 필드 플레이트 어레이를 형성하는 단계를 포함하고, 종방향 플로팅 필드 플레이트 어레이는 행과 열로 간격을 두고 배열된 복수의 종방향 플로팅 필드 플레이트 구조를 포함하고, 복수의 종방향 플로팅 필드 플레이트 구조 각각은 트렌치의 내측면 상에 배치된 유전체 층 및 트렌치를 채우는 도전층을 포함하고, 트렌치는 제2 도전 유형의 드리프트 영역의 표면으로부터 상기 제2 도전 유형의 드리프트 영역을 관통하여 제1 도전 유형의 기판 내로 연장되고, 복수의 제1 도전 유형의 주입 영역의 각각은 각 행 내의 2개의 인접한 종방향 플로팅 필드 플레이트 구조 사이에 위치한다.
본 발명의 하나 이상의 실시예의 세부사항은 아래의 설명 및 첨부 도면에 기재되어 있다. 본 발명의 다른 특징, 목적 및 이점은 상세한 설명, 도면 및 청구범위로부터 명백해질 것이다.
본 발명의 실시예 및/또는 예는 아래의 도면 중 하나 이상을 참조하여 더 잘 설명되고 예시될 수 있다. 도면을 설명하기 위한 첨부된 세부사항 또는 예는 이해되는 바와 같이 현재 설명되는 발명, 현재 설명되는 실시예 및/또는 예, 뿐만 아니라 본 발명의 최선의 모드 중 임의의 것의 범위를 제한하는 것을 의미하지 않는다.
도 1은 본 발명의 일 실시예에 따른 측방향 확산 금속 산화물 반도체 소자의 제조 방법을 나타내는 순서도이다.
도 2는 본 발명의 일 실시예에 따른 측방향 확산 금속 산화물 반도체 소자의 제조 방법의 단계(S10)에서 얻어진 구조의 개략적인 단면 구조도이다.
도 3은 본 발명의 일 실시예에 따른 측방향 확산 금속 산화물 반도체 소자의 제조 방법의 단계(S11)에서 얻어진 구조의 개략적인 단면 구조도이다.
도 4는 본 발명의 일 실시예에 따른 측방향 확산 금속 산화물 반도체 소자의 제조 방법의 단계(S12)에서 얻어진 구조의 개략적인 입체도이다.
도 5는 도 4의 개략적인 단면도이다.
도 6은 본 발명의 일 실시예에 따른 측방향 확산 금속 산화물 반도체 소자의 제조 방법의 단계(S13)에서 얻어진 구조의 개략적인 입체도이다.
도 7은 도 6의 개략적인 단면도이다.
도 8은 본 발명의 일 실시예에 따른 측방향 확산 금속 산화물 반도체 소자의 제조 방법의 단계(S14)에서 얻어진 구조의 개략적인 단면 구조도이다.
도 9는 본 발명의 일 실시예에 따른 측방향 확산 금속 산화물 반도체 소자의 제조 방법의 단계(S15)에서 얻어진 구조의 개략적인 단면 구조도이다.
도 10은 본 발명의 일 실시예에 따른 측방향 확산 금속 산화물 반도체 소자의 제조 방법의 단계(S16)에서 얻어진 구조의 개략적인 단면 구조도이다.
도 11은 본 발명의 일 실시예에 따른 측방향 확산 금속 산화물 반도체 소자의 제조 방법의 단계(S17)에서 얻어진 구조의 개략적인 단면 구조도이다.
도 12는 본 발명의 일 실시예에 따른 측방향 확산 금속 산화물 반도체 소자의 제조 방법의 단계(S18)에서 얻어진 구조의 개략적인 입체도이다.
도 13은 도 12의 개략적인 단면도이다.
도 14는 본 발명의 일 실시예에 따른 측방향 확산 금속 산화물 반도체 소자의 제조 방법의 단계(S18 내지 S20)에서 얻어진 개략적인 구조의 평면도이다.
도 15는 도 14의 A 영역의 확대도이다.
도 16은 본 발명의 다른 실시예에 따른 측방향 확산 금속 산화물 반도체 소자의 제조 방법에 의해 얻어진 구조의 개략적인 입체도이다.
도 17은 도 16의 개략적인 단면도이다.
본 발명의 이해를 용이하게 하기 위해 첨부된 도면을 참조하여 본 발명이 보다 상세하게 설명된다. 본 발명의 바람직한 실시예는 첨부된 도면에 제시되어 있다. 그러나, 본 발명은 많은 다양한 형태로 구현될 수 있으며 본 명세서에 설명된 실시예로 제한되지 않는다. 반대로, 이러한 실시예를 제공하는 목적은 본 발명을 보다 철저하고 완벽하게 하기 위한 것일 뿐이다.
달리 정의되지 않는 한, 본 명세서에서 사용되는 모든 기술 및 과학 용어는 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 본 명세서에서 사용된 용어들은 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 제한하려고 의도된 것은 아니다. 본 명세서에 사용된 바와 같이, "및/또는"이라는 용어는 관련된 나열된 항목 중 하나 이상의 임의의 모든 조합을 포함한다.
일 실시예에서, 도 1을 참조하면, 본 발명은 아래의 단계들을 포함하는 측방향 확산 금속 산화물 반도체 소자의 제조 방법을 제공한다.
단계(S10)에서, 제1 도전 유형의 기판이 제공된다.
단계(S11)에서, 제2 도전 유형의 드리프트 영역이 제1 도전 유형의 기판 내에 형성된다.
단계(S12)에서, 복수의 제1 도전 유형의 주입 영역이 제2 도전 유형의 드리프트 영역 내에 형성된다.
단계(S13)에서, 종방향 플로팅 필드 플레이트 어레이가 제2 도전 유형의 드리프트 영역 내에 형성되고, 종방향 플로팅 필드 플레이트 어레이는 행과 열로 간격을 두고 배열된 복수의 종방향 플로팅 필드 플레이트 구조를 포함하고, 종방향 플로팅 필드 플레이트 구조는 트렌치의 내측면 상에 배치된 유전체 층 및 트렌치를 채우는 도전층을 포함하고, 트렌치는 제2 도전 유형의 드리프트 영역의 표면으로부터 제2 도전 유형의 드리프트 영역을 관통하여 제1 도전 유형의 기판 내로 연장하고, 복수의 제1 도전 유형의 주입 영역의 각각은 각 행 내의 2개의 인접한 종방향 플로팅 필드 플레이트 구조 사이에 위치한다.
상기 실시예에 따르면, 복수의 종방향 플로팅 필드 플레이트 구조는 제2 도전 유형의 드리프트 영역의 표면으로부터 제2 도전 유형의 드리프트 영역을 관통하고 제1 도전 유형의 기판 내로 연장하여, 측방향 확산 금속 산화물 반도체 소자의 표면과 제1 도전 유형의 기판이 등전위가 되고 복수의 종방향 플로팅 필드 플레이트 구조 각각의 바닥의 전위가 표면에 의해 제한됨으로써, 소자의 안정성이 향상된다. 복수의 종방향 플로팅 필드 플레이트 구조 각각에서, 특정 두께를 갖는 유전체 층이 제1 도전 유형의 기판 뿐만 아니라 제2 도전 유형의 드리프트 영역과 도전층 사이에 배치되어 제2 도전 유형의 드리프트 영역 내의 도핑된 이온과 종방향 플로팅 필드 플레이트 구조 내의 전하가 더 쉽게 균형을 이룬다. 전기장 분포의 피크는 제1 도전 유형의 기판과 제2 도전 유형의 드리프트 영역 사이의 접합부로부터 제1 도전 유형의 기판 내의 종방향 플로팅 필드 플레이트 구조의 바닥으로 이동될 수 있고, 이는 역 내전압 하에서 소자가 고장나는 것을 사전에 효과적으로 방지할 수 있다. 각 열 내의 2개의 인접한 종방향 플로팅 필드 플레이트 구조 사이에 초접합 구조가 형성될 수 있는데, 이는 각 행 내의 2개의 인접한 종방향 플로팅 필드 플레이트 구조 사이의 제2 도전 유형의 드리프트 영역 내에 제1 도전 유형의 주입 영역이 형성되기 때문이다. 복수의 제1 도전 유형의 주입 영역은 복수의 종방향 플로팅 필드 플레이트 구조와 협력할 수 있으며, 이는 소자의 공핍(depletion)에 유리하고, 내전압을 증가시키고 소자의 온-저항을 감소시키면서도 소자의 전류 능력을 향상시킨다. 또한, 인접한 종방향 플로팅 필드 플레이트 구조 사이의 복수의 주입 영역의 도전 유형은 제2 도전 유형의 드리프트 영역의 도전 유형과 반대이며, 이는 회로가 도전되지 않는 경로 내에 제1 도전 유형의 전하를 추가하는 것과 동등하여, 제2 도전 유형의 드리프트 영역의 도핑 농도가 증가될 수 있도록 함으로써 소자의 온-저항을 더욱 감소시킬 수 있다.
일 예에서, 도 2에 도시된 바와 같이, 단계(S10)에서 제공된 제1 도전 유형의 기판(101)은 고저항 기판을 포함하고, 구체적으로 제1 도전 유형의 기판(101)은 제1 도전 유형의 실리콘 기판, 제1 도전 유형의 질화갈륨 기판, 또는 제1 도전 유형의 게르마늄 실리콘 기판 등을 포함할 수 있지만, 이에 제한되지 않는다.
일 예에서, 도 3에 도시된 바와 같이, 제2 도전 유형의 이온의 주입은 이온 주입 공정을 사용함으로써 제1 도전 유형의 기판(101)에서 수행될 수 있고, 이로 인해 제1 도전 유형의 기판(101)의 일부 영역이 제2 도전 유형의 드리프트 영역(102)으로서 역할하도록 제2 도전 유형으로 반전될 수 있다. 제2 도전 유형의 드리프트 영역(102)의 깊이는 제1 도전 유형의 기판(101)의 두께보다 작다.
일 예에서, 도 4 및 도 5에 도시된 바와 같이, 단계(S12)는 아래의 단계를 포함할 수 있다. 즉, 제2 도전 유형(102)의 드리프트 영역 내에서의 제1 도전 유형의 이온의 주입은 1회 수행되어 제2 도전 유형의 드리프트 영역(102) 내에 복수의 제1 도전 유형의 주입 영역(103)을 형성한다. 복수의 행과 열의 어레이로 배열된 복수의 제1 도전 유형의 주입 영역(103)이 존재한다. 즉, 복수의 제1 도전 유형의 주입 영역(103)은 행과 열로 간격을 두고 배열될 수 있다. 구체적으로, 복수의 제1 도전 유형의 주입 영역(103)의 열 방향은 후속적으로 형성되는 소자의 도전 채널의 폭 방향이고, 복수의 제1 도전 유형의 주입 영역(103)의 행 방향은 후속적으로 형성되는 소자의 도전 채널의 길이 방향이다.
일 예에서, 복수의 제1 도전 유형의 주입 영역(103)은 등간격으로 배열된다. 즉, 복수의 제1 도전 유형의 주입 영역(103)은 행 방향 및 열 방향을 따라 등간격으로 배열된다.
일 예에서, 복수의 제1 도전 유형의 주입 영역(103) 각각의 깊이는 제2 도전 유형의 드리프트 영역(102)의 깊이보다 작다.
구체적으로, 단계(S12)는 아래의 단계들을 포함할 수 있다.
단계(S121)에서, 패턴화된 마스크 층(부재번호 없음)이 제2 도전 유형의 드리프트 영역(102)의 표면 상에 형성된다. 패턴화된 마스크 층은 내부에 형성된 개방 패턴을 갖고, 이 개방 패턴은 제2 도전 유형의 드리프트 영역(102)을 노출시키고, 1 도전 유형의 주입 영역(103) 각각의 형상 및 위치를 정한다.
단계(S122)에서, 패턴화된 마스크 층을 사용함으로써 제2 도전 유형의 드리프트 영역(102)에서 이온 주입이 1회 수행되고, 고온 접합 드라이브인 공정(high temperature junction drive-in process)이 더 수행되어 복수의 제1 도전 유형의 주입 영역(103)을 형성한다.
단계(S123)에서, 패턴화된 마스크층이 제거된다.
선택적인 예에서, 도 4 및 도 5에 도시된 바와 같이, 복수의 제1 도전 유형의 주입 영역(103)은 제2 도전 유형의 드리프트 영역(102)의 상부에 위치하고, 복수의 제1 도전 유형의 주입 영역(103) 각각의 최상부는 제2 도전 유형의 드리프트 영역(102)의 상면과 같은 높이일 수 있다. 대안으로서, 복수의 제1 도전 유형의 주입 영역(103) 각각의 최상부는 제2 도전 유형의 드리프트 영역(102)의 상면으로부터 이격될 수 있다.
다른 선택적인 예에서, 복수의 제1 도전 유형의 주입 영역(103)은 제2 도전 유형의 드리프트 영역(102)의 중간 부분에 위치할 수 있다.
또 다른 선택적인 예에서, 제1 도전 유형의 주입 영역(103)은 제2 도전 유형의 드리프트 영역(102)의 하부에 위치할 수 있고, 복수의 제1 도전 유형의 주입 영역(103) 각각의 바닥은 제2 도전 유형의 드리프트 영역(102)의 하면으로부터 이격된다.
상기 예에서 복수의 제1 도전 유형의 주입 영역(103) 각각의 깊이가 이온 주입 에너지에 의해 조절될 수 있다는 것을 이해해야 한다. 즉, 제1 도전 유형의 주입 영역(103)의 깊이가 깊을수록 더 많은 이온 주입 에너지가 필요하다.
일 예에서, 도 6 및 도 7에 도시된 바와 같이, 단계(S13)는 아래 단계들을 포함할 수 있다.
단계(S131)에서, 복수의 행과 열로 간격을 두고 배열된 복수의 트렌치(미도시)가 제2 도전 유형의 드리프트 영역(102) 내에 형성되며, 복수의 트렌치의 행 방향은 후속하여 형성된 도전 채널의 길이 방향이고, 복수의 트렌치의 열 방향은 후속하여 형성된 도전 채널의 폭 방향이다. 복수의 트렌치 각각은 제2 도전 유형의 드리프트 영역(102)의 표면으로부터 제2 도전 유형의 드리프트 영역(102)을 관통하고 제1 도전 유형의 기판(101) 내로 연장된다.
단계(S132)에서, 유전체 층(1041)이 복수의 트렌치 각각의 내측면(즉, 측벽 및 바닥)에 형성된다.
단계(S133)에서, 도전층(1042)이 유전체 층(1041)의 표면 상에 형성되고 복수의 트렌치 각각을 채운다.
구체적으로, 단계(S131)에서, 포토리소그래피 공정 및 에칭 공정을 이용하여 복수의 트렌치가 형성될 수 있다.
구체적으로, 단계(S132)에서, 유전체 층(1041)으로서 역할하는 산화물 층(예컨대, 실리콘 산화물 층 등)을 형성하기 위해 복수의 트렌치 각각의 내측면 상에 제한하는 것은 아니지만 열 산화 공정을 이용하여 유전체 층(1041)이 형성될 수 있다. 물론, 유전체 층(1041)은 물리적 기상 증착(PVD: physical vapor deposition) 공정, 화학적 기상 증착(CVD: chemical vapor deposition) 공정, 또는 원자층 증착(ALD: atomic layer deposition) 공정 등을 이용하여 형성될 수 있다. 유전체 층(1041)은 질화물 층 또는 질소산화물 층 등일 수 있다.
구체적으로, 단계(S133)에서 도전층(1042)은 물리적 기상 증착 공정, 화학적 기상 증착 공정, 또는 원자층 증착 공정을 이용하여 형성될 수 있다. 도전층(1042)은 도핑된 폴리실리콘 층을 포함할 수 있지만, 이에 제한되지 않는다. 도전층(1042) 및 유전체 층(1041)은 함께 종방향 플로팅 필드 플레이트 구조(104)를 형성한다.
일 예에서, 복수의 종방향 플로팅 필드 플레이트 구조(104)는 행 방향을 따라 제1 도전 유형의 주입 영역(103)과 교대로 배열되도록 형성되고 구성된다. 복수의 제1 도전 유형의 주입 영역(103) 각각의 폭(즉, 열 방향을 따른 복수의 제1 도전 유형의 주입 영역(103) 각각의 크기)는 복수의 플로팅 필드 플레이트 구조(104) 각각의 폭(즉, 열 방향으로의 복수의 플로팅 필드 플레이트 구조(104) 각각의 크기) 보다 작거나 같다.
상기 예에서, 복수의 제1 도전 유형의 주입 영역(103) 각각의 폭은 복수의 플로팅 필드 플레이트 구조(104) 각각의 폭보다 작거나 같고, 이에 의해 복수의 제1 도전 유형의 주입 영역(103)이 후속적으로 형성된 소자가 턴온될 때 전자의 흐름을 방해하지 않을 것임이 보장된다.
일 예에서, 종방향 플로팅 필드 플레이트 어레이에서, 복수의 종방향 플로팅 필드 플레이트 구조(104)는 각각 행 방향 및 열 방향을 따라 등간격으로 배열된다.
일 예에서, 각 행 내의 종방향 플로팅 필드 플레이트 구조(104)의 개수는 종방향 플로팅 필드 플레이트 어레이의 열(104)의 개수와 동일하고, 각 열 내의 종방향 플로팅 필드 플레이트 구조(104)의 개수는 종방향 플로팅 필드 플레이트 어레이의 행의 개수와 동일하다. 즉, 각 행 내의 인접한 플로팅 필드 플레이트 구조(104)는 일대일 대응으로 배열되고 엇갈리게 배열되지 않고, 각 열 내의 인접한 플로팅 필드 플레이트 구조(104) 또한 일대일 대응으로 배열되고 엇갈리게 배열되지 않는다.
도전층(1042)이 제2 도전 유형의 드리프트 영역(102)의 표면으로부터 제2 도전 유형의 드리프트 영역(102)을 관통하여 제1 도전 유형의 기판(101) 내로 연장되도록 구성됨으로써, 최종적으로 형성되는 소자의 표면과 제1 도전 유형의 기판(101)이 등전위가 되어 소자의 안정성이 향상된다는 것을 이해해야 한다.
또한, 다른 예에서 단계(S12)가 단계(S13)와 교환될 수 있다는 것을 이해해야 한다. 즉, 다른 예에서, 제2 도전 유형의 드리프트 영역(102) 내에 종방향 플로팅 필드 플레이트 어레이가 형성되는 것은 제2 도전 유형의 드리프트 영역(102) 내에 형성된 복수의 제1 도전 유형의 주입 영역(103)의 형성 전에 수행될 수 있다.
또한, 종방향 플로팅 필드 플레이트 구조(104)에서 "플로팅"이라는 용어는 종방향 플로팅 필드 플레이트 구조(104)가 외부 전압에 연결되지 않음을 나타낸다는 것을 이해해야 한다.
선택적인 예에서, 도 8 내지 도 11에 도시된 바와 같이, 이 방법은 단계(S13) 후에 아래의 단계들을 더 포함한다.
단계(S14)에서, 제1 도전 유형의 웰 영역(105)이 제2 도전 유형의 드리프트 영역(102)의 한 측면에 형성되고, 제2 도전 유형의 웰 영역(106)이 제2 도전 유형의 드리프트 영역(102) 내에 형성된다. 도 8에 도시된 바와 같이, 제2 도전 유형의 웰 영역(106)은 제1 도전 유형의 웰 영역(105)으로부터 먼 쪽의 종방향 플로팅 필드 플레이트 어레이의 한 측면에 위치하고 종방향 플로팅 필드 플레이트 어레이로부터 이격된다. 제2 도전 유형의 웰 영역(106)(드레인 영역(111)을 위한 드리프트 영역의 버퍼)은 순방향 동작 동안 LDMOS 소자의 온-상태 항복 전압을 증가시킬 수 있다. 제1 도전 유형의 웰 영역(105)은 소자의 도전 채널을 형성하기 위한 영역으로서 역할하고, 제1 도전 유형의 웰 영역(105)의 농도는 제2 도전 유형의 드리프트 영역(102)의 온-상태 전압 강하 및 공핍에 영향을 미칠 수 있다.
단계(S15)에서, 필드 산화물 층(107)이 제2 도전 유형의 드리프트 영역(102) 상에 형성되고, 이 필드 산화물 층(107)은 도 9에 도시된 바와 같이 종방향 플로팅 필드 플레이트 어레이를 덮도록 구성된다.
단계(S16)에서, 게이트(108)가 제1 도전 유형의 웰 영역(105) 및 필드 산화물 층(107) 상에 형성되고, 이 게이트 전극(108)은 도 10에 도시된 바와 같이 제1 도전 유형의 웰 영역(105)으로부터 필드 산화물 층(107)의 표면까지 연장된다.
단계(S17)에서, 소스 영역(110) 및 제1 도전 유형의 바디 영역(109)(즉, 제1 도전 유형의 기판(101)의 리드-아웃 영역)이 제1 도전 유형의 웰 영역(105) 내에 형성되고, 드레인 영역(111)이 제2 도전 유형의 웰 영역(106) 내에 형성된다. 도 11에 도시된 바와 같이, 소스 영역(110)은 제2 도전 유형의 드리프트 영역(102)으로부터 이격되고, 제1 도전 유형의 바디 영역(109)은 종방향 플로팅 필드 플레이트 어레이로부터 먼 쪽의 소스 영역(110)의 한 측면에 위치하며 소스 영역(110)과 접촉한다.
단계(S18)에서, 필드 산화물 층(107) 내에 복수의 상호연결 홀(부재번호 없음)이 형성되고, 이 복수의 상호연결 홀은 복수의 종방향 플로팅 필드 플레이트 구조(104)와 일대일 대응하고, 복수의 종방향 플로팅 필드 플레이트 구조(104) 각각의 도전층(1042)을 노출시킨다.
단계(S19)에서, 도전성 구조(113)는 복수의 상호연결 홀 각각에 형성된다.
단계(S20)에서, 복수의 도전성 등전위 스트립(112)이 필드 산화물 층(107) 상에 형성되고, 이 복수의 도전성 등전위 스트립(112) 각각은 도 12 및 도 13에 도시된 바와 같이 도전 채널의 폭 방향을 따라 연장되고, 도전성 구조(113)를 통해 필드 산화물 층 아래에 대응하게 위치하는 종방향 플로팅 필드 플레이트 구조의 열에 전기적으로 연결된다.
구체적으로, 단계(S14)에서, 제1 도전 유형의 웰 영역(105) 및 제2 도전 유형의 웰 영역(106)이 이온 주입 공정에 의해 형성될 수 있다. 제1 도전 유형의 웰 영역(105)의 깊이는 제2 도전 유형의 드리프트 영역(102)의 깊이와 동일할 수 있고, 제2 도전 유형의 웰 영역(106)의 깊이는 제2 도전 유형의 드리프트 영역(102)의 깊이보다 작다.
구체적으로, 단계(S15)에서, 필드 산화물 층(107)이 열 산화 공정을 이용하여 형성될 수 있으나, 이에 제한되지는 않는다.
구체적으로, 단계(S16)에서 형성된 게이트(108)는 제한하는 것은 아니지만 폴리실리콘 게이트를 포함할 수 있고, 구체적으로 게이트(108)는 도핑된 폴리실리콘 게이트를 포함할 수 있다.
구체적으로, 단계(S17)에서, 이온 주입 공정이 사용되어 소스 영역(110), 드레인 영역(111) 및 바디 영역(109)을 형성할 수 있다. 바디 영역(109)은 제1 도전 유형의 영역이고, 소스 영역(110)은 제2 도전 유형의 영역이고, 드레인 영역(111)은 제2 도전 유형의 영역이다. 보다 구체적으로, 바디 영역(109), 소스 영역(110) 및 드레인 영역(111)은 모두 고농도로 도핑된 영역이다. 제1 도전 유형의 기판(101), 제2 도전 유형의 드리프트 영역(102), 제1 도전 유형의 주입 영역(103), 제1 도전 유형의 웰 영역(105), 제2 도전 유형의 웰 영역(106)은 모든 저농도로 도핑된 영역이다. 소위 "고농도로 도핑된 영역"은 도핑 농도가 1×1018 atom/cm3 이상인 영역을 나타내며, 소위 "저농도로 도핑된 영역"은 도핑 농도가 1×1018atom/cm3 이하인 영역을 나타낸다.
도 12에 도시된 바와 같이, 상기 예에서, 행 방향은 도 12에 도시된 X 방향이고, 열 방향은 도 12에 도시된 Z 방향임을 이해해야 한다. 즉, X 방향은 소자의 도전 채널의 길이 방향이고, Z 방향은 소자의 도전 채널의 폭 방향이고, Y 방향은 소자의 수직 방향이다. 도 13은 Y 방향을 따른 도 12의 단면 구조도이다.
일 예에서, 도전성 등전위 스트립(112) 및 도전성 구조(113)의 재료는 금속일 수 있으며, 구체적으로는 알루미늄, 구리, 금 또는 니켈 등일 수 있다.
일 예에서, 열로 배열된 복수의 도전성 등전위 스트립은 등간격이다. 즉, 복수의 도전성 등전위 스트립(112)은 열 방향으로 등간격으로 배치되어 2개의 인접한 종방향 플로팅 필드 플레이트 구조(104)는 동일한 커패시턴스를 가질 수 있다.
일 예에서, 복수의 도전성 등전위 스트립은 레이아웃에서 레이스트랙 형상의 구조를 형성하는 등전위 링을 더 구성한다. 도 14에 도시된 바와 같이, 복수의 도전성 등전위 스트립(112), 복수의 제1 도전 유형의 주입 영역(103) 및 복수의 종방향 플로팅 필드 플레이트 구조(104)는 레이스트랙 형상의 영역(20) 내에 위치한다.
일 예에서, 도 15에 도시된 바와 같이, 복수의 종방향 플로팅 필드 플레이트 구조(104)는 나란히 배열된다.
다른 실시예에서, 도 12 내지 도 15와 조합하여 도 16 내지 도 17을 참조하면, 본 발명은 측방향 확산 금속 산화물 반도체 소자의 제조 방법을 더 제공한다. 본 실시예에서 측방향 확산 금속 산화물 반도체 소자의 제조 방법은 상기 실시예에서 도 12 내지 도 15에 도시된 것과 실질적으로 동일하고, 이들의 차이점은 단계(S12)에 있을 수 있다. 도 12 내지 도 15에 도시된 측방향 확산 금속 산화물 반도체 소자의 제조 방법에서는, 제2 도전 유형의 드리프트 영역(102)에서의 제1 도전 유형의 이온의 주입이 1회 수행되고, 형성된 제1 도전 유형의 주입 영역(103)의 깊이는 감소된다. 그러나, 본 실시예에서는, 제2 도전 유형의 드리프트 영역(102)에서의 제1 도전 유형의 이온의 주입이 여러 번 수행되어, 제2 도전 유형의 드리프트 영역 내에 복수의 제1 도전 유형의 주입 영역(103)을 형성하고, 복수의 제1 도전 유형의 주입 영역(103) 각각은 제2 도전 유형의 드리프트 영역(102)의 깊이 방향을 따라 배열된 제1 도전 유형의 복수의 서브-주입 영역(1031)을 포함한다. 본 실시예에서, 제1 도전 유형의 복수의 서브-주입 영역이 복수의 서브-주입 공정을 수행함으로써 형성되며, 이는 제2 도전 유형의 드리프트 영역(102)의 더 나은 공핍에 유리하다. 도 1 내지 도 15에 도시된 솔루션과 비교하여, 소자의 성능이 더욱 향상될 수 있다. 일 예에서, 복수의 제1 도전 유형의 주입 영역(103) 각각의 깊이는 또한 제2 도전 유형의 드리프트 영역(102)의 깊이보다 작을 수 있다.
일 예에서, 제2 도전 유형의 드리프트 영역(102)의 깊이 방향을 따라 배열된 제1 도전 유형의 복수의 서브-주입 영역(1031)은 순차적으로 직렬로 연결될 수 있고 또는 간격을 두고 배열될 수 있다.
상기 측방향 확산 금속 산화물 반도체 소자의 제조 방법에 있어서, 일 예에서, 제1 도전 유형은 P형일 수 있고 제2 도전 유형은 N형일 수 있다. 다른 예에서, 제1 도전 유형은 N형일 수 있고 제2 도전 유형은 P형일 수 있다.
또 다른 실시예에서, 도 12 내지 도 15를 참조하면, 본 발명은 또한 제1 도전 유형의 기판(101), 제2 도전 유형의 드리프트 영역(102), 종방향 플로팅 필드 플레이트 어레이 및 복수의 제1 도전 유형의 주입 영역(103)을 포함하는 측방향 확산 금속 산화물 반도체 소자를 제공한다. 제2 도전 유형의 드리프트 영역(102)은 제1 도전 유형의 기판(101) 내에 위치하고, 제1 도전 유형은 제2 도전 유형과 반대이다. 종방향 플로팅 필드 플레이트 어레이는 행과 열로 간격을 두고 배열된 복수의 종방향 플로팅 필드 플레이트 구조(104)를 포함하고, 복수의 종방향 플로팅 필드 플레이트 구조(104)의 행 방향은 도전 채널의 길이 방향을 따르고, 복수의 종방향 플로팅 필드 플레이트 구조(104)의 열 방향은 도전 채널의 폭 방향을 따른다. 복수의 종방향 플로팅 필드 플레이트 구조(104) 각각은 트렌치(부재번호 없음)의 내측면 상에 배치된 유전체 층(1041) 및 트렌치를 채우는 도전층(1042)을 포함하고, 트렌치는 제2 도전 유형의 드리프트 영역(102)의 표면으로부터 제2 도전 유형의 드리프트 영역(102)을 관통하고 제1 도전 유형의 기판(101)으로 연장된다. 복수의 제1 도전 유형의 주입 영역(103)은 제2 도전 유형의 드리프트 영역(102) 내에 위치하고, 복수의 제1 도전 유형의 주입 영역의 각각은 각 행 내의 2개의 인접한 종방향 플로팅 필드 플레이트 구조 사이에 위치한다.
상기 실시예에 따르면, 복수의 종방향 플로팅 필드 플레이트 구조(104)는 제2 도전 유형의 드리프트 영역(102)의 표면으로부터 제2 도전 유형의 드리프트 영역(102)을 관통하여 제1 도전성 유성의 기판(101) 내로 연장되어, 측방향 확산 금속 산화물 반도체 소자의 표면과 제1 도전 유형의 기판(101)이 등전위가 되고, 복수의 종방향 플로팅 필드 플레이트 구조(104) 각각의 바닥의 전위는 표면에 의해 제한되어 소자의 안정성이 향상된다. 복수의 종방향 플로팅 필드 플레이트 구조(104) 각각에서, 특정 두께를 갖는 유전체 층(1041)이 제1 도전 유형의 기판(101) 뿐만 아니라 제2 도전 유형의 드리프트 영역(102)과 도전층(1042) 사이에 배치되어, 제2 도전 유형의 드리프트 영역(102) 내의 도핑된 이온과 종방향 플로팅 필드 플레이트 구조(104) 내의 전하가 보다 쉽게 균형을 이루게 된다. 전계 분포의 피크는 제1 도전 유형의 기판(101)과 제2 도전 유형의 드리프트 영역(102) 사이의 접합부로부터 제1 도전 유형의 기판(101)에서 종방향 플로팅 필드 플레이트 구조(104)의 바닥으로 이동될 수 있고, 이는 역 내전압 하에서 소자가 고장나는 것을 사전에 효과적으로 방지할 수 있다. 각 열 내의 2개의 인접한 종방향 플로팅 필드 플레이트 구조(104) 사이에 초접합 구조가 형성될 수 있는데, 이는 각 행 내의 2개의 인접한 종방향 플로팅 필드 플레이트 구조(104) 사이의 제2 도전 유형의 드리프트 영역(102) 내에 제1 도전 유형의 주입 영역(103)이 형성되기 때문이다. 복수의 제1 도전 유형의 주입 영역(103)은 복수의 종방향 플로팅 필드 플레이트 구조(104)와 협력할 수 있고, 이는 소자의 공핍에 유리하며, 내전압을 증가시키고 소자의 온-저항을 감소시키면서 소자의 전류 능력을 향상시킨다. 또한, 인접한 종방향 플로팅 필드 플레이트 구조(104) 사이의 복수의 주입 영역(103)의 도전 유형은 제2 도전 유형의 드리프트 영역(102)의 도전 유형과 반대이고, 이는 회로가 비도전성인 경로 내에 제1 도전 유형의 전하를 추가하는 것과 동등하여, 제2 도전 유형의 드리프트 영역(102)의 도핑 농도가 증가될 수 있고, 이에 의해 소자의 온-저항이 더 감소될 수 있다.
도 12에 도시된 바와 같이, 본 실시예에서, 행 방향은 도 12에 도시된 X 방향이고, 열 방향은 도 12에 도시된 Z 방향이라는 것을 이해해야 한다. 즉, X 방향은 소자의 도전 채널의 길이 방향이고, Z 방향은 소자의 도전 채널의 폭 방향이며, Y 방향은 소자의 수직 방향이다. 도 13은 Y 방향을 따른 도 12의 단면 구조도이다.
일 예에서, 제1 도전 유형의 기판(101)은 고저항 기판을 포함하고, 보다 구체적으로 제1 도전 유형의 기판(101)은 제1 도전 유형의 실리콘 기판, 제1 도전 유형의 질화갈륨 기판, 또는 제1 도전 유형의 게르마늄 실리콘 기판 등을 포함할 수 있지만, 이에 제한되지는 않는다.
일 예에서, 제2 도전 유형의 드리프트 영역(102)의 깊이는 제1 도전 유형의 기판(101)의 두께보다 작다.
일 예에서, 복수의 제1 도전 유형의 주입 영역(103)은 등간격으로 배열된다. 즉, 복수의 제1 도전 유형의 주입 영역(103)은 행 방향 및 열 방향을 따라 등간격으로 배열된다.
일 예에서, 복수의 제1 도전 유형의 주입 영역(103) 각각의 깊이는 제2 도전 유형의 드리프트 영역(102)의 깊이보다 작다.
선택적인 예에서, 도 12 및 도 13에 도시된 바와 같이, 복수의 제1 도전 유형의 주입 영역(103)은 제2 도전 유형의 드리프트 영역(102)의 상부에 위치하고, 복수의 제1 도전 유형의 주입 영역(103) 각각의 최상부는 제2 도전 유형의 드리프트 영역(102)의 상면과 같은 높이일 수 있다. 대안으로서, 복수의 제1 도전 유형의 주입 영역(103) 각각의 최상부는 제2 도전 유형의 드리프트 영역(102)의 상면으로부터 이격될 수 있다.
다른 선택적인 예에서, 복수의 제1 도전 유형의 주입 영역(103)은 제2 도전 유형의 드리프트 영역(102)의 중간 부분에 위치할 수 있다.
또 다른 선택적인 예에서, 복수의 제1 도전 유형의 주입 영역(103)은 제2 도전 유형의 드리프트 영역(102)의 하부에 위치할 수 있고, 복수의 제1 도전 유형의 주입 영역(103) 각각의 바닥은 제2 도전 유형의 드리프트 영역(102)의 하면으로부터 이격될 수 있다.
상기 예에서, 복수의 제1 도전 유형의 주입 영역(103) 각각의 깊이가 이온 주입 에너지에 의해 조절될 수 있다는 것을 이해해야 한다. 즉, 제1 도전 유형의 주입 영역(103)의 깊이가 깊을수록 더 많은 이온 주입 에너지가 필요하다.
일 예에서, 유전체 층(1041)은 실리콘 산화물 층 등과 같은 산화물 층을 포함할 수 있지만, 이에 제한되지는 않는다. 다른 예에서, 유전체 층(1041)은 또한 질화물 층 또는 질소 산화물 층을 포함할 수 있다.
일 예에서, 도전층(1042)은 도핑된 폴리실리콘 층을 포함할 수 있지만, 이에 제한되지는 않는다.
일 예에서, 복수의 종방향 플로팅 필드 플레이트 구조(104)는 행 방향을 따라 복수의 제1 도전 유형의 주입 영역(103)과 교대로 배열된다. 복수의 제1 도전 유형의 주입 영역(103) 각각의 폭(즉, 열 방향을 따른 복수의 제1 도전 유형의 주입 영역(103) 각각의 크기)은 복수의 플로팅 필드 플레이트 구조(104) 각각의 폭(즉, 열 방향으로 복수의 플로팅 필드 플레이트 구조체(104) 각각의 크기)보다 작거나 같다.
상기 예에서, 복수의 제1 도전 유형의 주입 영역(103) 각각의 폭은 복수의 플로팅 필드 플레이트 구조(104) 각각의 폭보다 작거나 같고, 이에 의해 복수의 제1 도전 유형의 주입 영역(103)이 후속적으로 형성된 소자가 턴온될 때 전자의 흐름을 방해하지 않을 것임이 보장된다.
일 예에서, 종방향 플로팅 필드 플레이트 어레이에서, 복수의 종방향 플로팅 필드 플레이트 구조(104)는 각각 행 방향 및 열 방향을 따라 등간격으로 배열된다.
일 예에서, 각 행 내의 종방향 플로팅 필드 플레이트 구조(104)의 개수는 종방향 플로팅 필드 플레이트 어레이의 열(104)의 개수와 동일하고, 각 열 내의 종방향 플로팅 필드 플레이트 구조(104)의 개수는 종방향 플로팅 필드 플레이트 어레이의 행의 개수와 동일하다. 즉, 각 행 내의 인접한 플로팅 필드 플레이트 구조(104)는 일대일 대응으로 배열되고 엇갈리게 배열되지 않으며, 각 열 내의 인접한 플로팅 필드 플레이트 구조(104) 또한 일대일 대응으로 배열되고 엇갈리게 배열되지 않는다.
도전층(1042)이 제2 도전 유형의 드리프트 영역(102)의 표면으로부터 제2 도전 유형의 드리프트 영역(102)을 관통하고 제1 도전 유형의 기판(101) 내로 연장되도록 구성되어, 최종적으로 형성된 소자의 표면과 제1 도전 유형의 기판(101)이 동전위가 됨으로써 소자의 안정성이 향상된다는 것을 이해해야 한다.
또한, 종방향 플로팅 필드 플레이트 구조(104)에서 "플로팅"이라는 용어는 종방향 플로팅 필드 플레이트 구조(104)가 외부 전압에 연결되지 않음을 나타낸다는 것을 이해해야 한다.
일 예에서, 측방향 확산 금속 산화물 반도체 소자는 제1 도전 유형의 웰 영역(105), 제2 도전 유형의 웰 영역(106), 소스 영역(110), 드레인 영역(111), 제1 도전 유형의 바디 영역(109), 필드 산화물 층(107) 및 게이트(108)를 더 포함한다. 제1 도전 유형의 웰 영역(105)은 제2 도전 유형의 드리프트 영역(102) 내에 위치하고 제2 도전 유형의 드리프트 영역(102)과 접한다. 제2 도전 유형의 웰 영역(106)은 제2 도전 유형의 드리프트 영역(102) 내에 위치하고, 제1 도전 유형의 웰 영역(105)으로부터 먼 쪽의 종방향 플로팅 필드 플레이트 어레이의 한 측면에 위치하고 종방향 플로팅 필드 플레이트 어레이로부터 이격된다. 소스 영역(110)은 제1 도전 유형의 웰 영역(105) 내에 위치하고 제2 도전 유형(102)의 드리프트 영역(102)과 이격되어 있다. 드레인 영역(111)은 제2 도전 유형의 웰 영역(106) 내에 위치한다. 제1 도전 유형의 바디 영역(109)은 제1 도전 유형의 웰 영역(105) 내에 위치하며, 종방향 플로팅 필드 플레이트 어레이로부터 먼 쪽의 소스 영역(110)의 한 측면에 위치하고 소스 영역(110)과 접촉한다. 필드 산화물 층(107)은 제2 도전 유형의 드리프트 영역(102) 상에 위치하고 종방향 플로팅 필드 플레이트 어레이를 덮는다. 게이트(108)는 제1 도전 유형의 웰 영역(105)으로부터 필드 산화물 층(107)의 표면까지 연장된다. 제2 도전 유형의 웰 영역(106)은 드레인 영역(111)에 대한 드리프트 영역의 버퍼 역할을 하며, 이는 순방향 동작 동안 LDMOS 소자의 온-상태 항복 전압을 증가시킬 수 있다. 제1 도전 유형의 웰 영역(105)은 소자의 도전 채널을 형성하기 위한 영역으로서 역할하고, 제1 도전 유형의 웰 영역(105)의 농도는 제2 도전 유형의 드리프트 영역(102)의 온-상태 전압 강하 및 공핍에 영향을 미칠 수 있다.
일 예에서, 제1 도전 유형의 웰 영역(105)의 깊이는 제2 도전 유형의 드리프트 영역(102)의 깊이와 동일할 수 있고, 제2 도전 유형의 웰 영역(106)의 깊이는 제2 도전 유형의 드리프트 영역(102)의 깊이보다 작다.
일 예에서, 게이트(108)는 폴리실리콘 게이트를 포함할 수 있고, 구체적으로 게이트(108)는 도핑된 폴리실리콘 게이트를 포함할 수 있으나, 이에 제한되는 것은 아니다.
구체적으로, 바디 영역(109)은 제1 도전 유형의 영역이고, 소스 영역(110)은 제2 도전 유형의 영역이며, 드레인 영역(111)은 제2 도전 유형의 영역이다. 보다 구체적으로, 바디 영역(109), 소스 영역(110) 및 드레인 영역(111)은 모두 고농도로 도핑된 영역이다. 제1 도전 유형의 기판(101), 제2 도전 유형의 드리프트 영역(102), 제1 도전 유형의 주입 영역(103), 제1 도전 유형의 웰 영역(105), 제2 도전 유형의 웰 영역(106)은 모두 저농도로 도핑된 영역이다. 소위 "고농도로 도핑된 영역"은 도핑 농도가 1×1018 atom/cm3 이상인 영역을 말하며, 소위 "저농도로 도핑된 영역"은 도핑 농도가 1×1018atom/cm3 이하인 영역을 말한다.
일 예에서, 측방향 확산 금속 산화물 반도체 소자는 필드 산화물 층(107) 상에 배치된 복수의 도전성 등전위 스트립(112)을 더 포함한다. 복수의 도전성 등전위 스트립(112) 각각은 도전 채널의 폭 방향을 따라 연장되며, 필드 산화물 층(107)을 관통하는 도전성 구조를 통해, 필드 산화물 층(107) 아래에 위치한 종방향 플로팅 필드 플레이트 구조(104)의 열에 전기적으로 연결된다.
상기 예에서, 복수의 도전성 등전위 스트립(112)을 설정하고 복수의 도전성 등전위 스트립(112) 각각이 도전성 등전위 스트립(112) 아래에 위치한 종방향 플로팅 필드 플레이트 구조(104)의 열에 전기적으로 연결되도록 함으로써 인접한 2개의 도전성 등전위 스트립(112)은 일정한 전위차를 갖는 한 쌍의 평행판 커패시터로서 간주될 수 있으며, 이에 의해 소자의 내전압은 종방향 플로팅 필드 플레이트 구조(104)의 개수 증가에 따라 증가할 수 있다.
일 예에서, 도전성 등전위 스트립(112) 및 도전성 구조(113)의 재료는 금속일 수 있으며, 보다 구체적으로는 알루미늄, 구리, 금 또는 니켈 등일 수 있다.
일 예에서, 열로 배열된 복수의 도전성 등전위 스트립은 등간격이다. 즉, 복수의 도전성 등전위 스트립(112)은 열 방향으로 등간격으로 배치되어, 2개의 인접한 종방향 플로팅 필드 플레이트 구조(104)는 동일한 커패시턴스를 가질 수 있다.
일 예에서, 복수의 도전성 등전위 스트립은 끝과 끝을 붙여 레이스트랙 형상의 구조를 형성하는 등전위 링을 추가로 구성한다. 도 14에 도시된 바와 같이, 복수의 도전성 등전위 스트립(112), 복수의 제1 도전 유형의 주입 영역(103) 및 복수의 종방향 플로팅 필드 플레이트 구조(104)는 레이스트랙 형상의 영역(20) 내에 위치한다.
일 예에서, 도 15에 도시된 바와 같이, 복수의 종방향 플로팅 필드 플레이트 구조(104)는 나란히 배열된다.
또 다른 실시예에서, 도 12 내지 도 15와 조합하고 도 16 내지 도 17을 참조하여, 본 발명은 측방향 확산 금속 산화물 반도체 소자를 제조하기 위한 방법을 추가로 제공한다. 본 실시예에서의 측방향 확산 금속 산화물 반도체 소자는 상기 실시예에서 도 12 내지 도 15에 도시된 것과 실질적으로 동일하고, 이들의 차이점은 도 12 내지 도 15에 도시된 측방향 확산 금속 산화물 반도체 소자에서는 제2 도전 유형의 드리프트 영역(102)에서의 제1 도전 유형의 이온의 주입이 1회 수행되고 형성된 제1 도전 유형의 주입 영역(103)의 깊이가 감소된다는 점에 있다. 그러나, 본 실시예에서는, 제2 도전 유형의 드리프트 영역(102)에서의 제1 도전 유형의 이온의 주입이 여러 번 수행되어, 제2 도전 유형의 드리프트 영역 내에 복수의 제1 도전 유형의 주입 영역(103)을 형성하고 복수의 제1 도전 유형의 주입 영역(103) 각각은 제2 도전 유형의 드리프트 영역(102)의 깊이 방향을 따라 배열된 제1 도전 유형의 복수의 서브-주입 영역(1031)을 포함한다. 본 실시예에서, 제1 도전 유형의 복수의 서브-주입 영역은 복수의 서브-주입 공정을 수행함으로써 형성되며, 이는 제2 도전 유형의 드리프트 영역(102)의 더 나은 공핍에 유리하다. 도 1 내지 도 15에 도시된 솔루션과 비교하여, 소자의 성능이 더욱 향상될 수 있다. 일 예에서, 복수의 제1 도전 유형의 주입 영역(103) 각각의 깊이는 또한 제2 도전 유형의 드리프트 영역(102)의 깊이보다 작을 수 있다.
일 예에서, 제2 도전 유형의 드리프트 영역(102)의 깊이 방향을 따라 배열된 제1 도전 유형의 복수의 서브-주입 영역(1031)은 직렬로 순차적으로 연결될 수 있고, 또는 간격을 두고 배열될 수 있다.
상기 측방향 확산 금속 산화물 반도체 소자에서, 일 예에서, 제1 도전 유형은 P형일 수 있고 제2 도전 유형은 N형일 수 있다. 다른 예에서, 제1 도전 유형은 N형일 수 있고 제2 도전 유형은 P형일 수 있다.
상기 실시예에서, 도 4 내지 13, 16 및 17의 타원은 제1 도전 유형의 몇몇 생략된 주입 영역(103) 및 몇몇 생략된 종방향 플로팅 필드 플레이트 구조(104)를 보여준다는 것을 이해해야 한다.
상기 실시예는 본 발명의 여러 실시예를 나타내는 것일 뿐, 본 발명의 설명은 보다 구체적이고 상세하지만, 본 발명의 범위를 제한하는 것으로 해석되어서는 안 된다. 당업자들이 본 발명의 개념을 벗어나지 않고도 여러 변형 및 개선을 만들 수 있으며, 이는 모두 본 발명의 보호 범위 내에 속한다는 것을 이해해야 한다. 따라서, 본 발명의 보호 범위는 첨부된 청구범위에 의해 정의되어야 한다.

Claims (15)

  1. 측방향 확산 금속 산화물 반도체 소자로서,
    제1 도전 유형의 기판;
    상기 제1 도전 유형의 기판 내에 위치한 제2 도전 유형의 드리프트 영역으로서, 상기 제1 도전 유형은 상기 제2 도전 유형과 반대인, 상기 제2 도전 유형의 드리프트 영역;
    행과 열로 간격을 두고 배열된 복수의 종방향 플로팅 필드 플레이트 구조를 포함하는 종방향 플로팅 필드 플레이트 어레이로서, 상기 종방향 플로팅 필드 플레이트 어레이는 도전 채널의 길이 방향을 따른 행 방향 및 상기 도전 채널의 폭 방향을 따른 열 방향을 형성하고, 상기 복수의 종방향 플로팅 필드 플레이트 구조 각각은 트렌치의 내측면 상에 배치된 유전체 층 및 상기 트렌치를 채우는 도전층을 포함하고, 상기 트렌치는 상기 제2 도전 유형의 드리프트 영역의 표면으로부터 상기 제2 도전 유형의 드리프트 영역을 관통하여 상기 제1 도전 유형의 기판 내로 연장된 것인, 상기 종방향 플로팅 필드 플레이트 어레이; 및
    상기 제2 도전 유형의 드리프트 영역 내에 위치하는 복수의 제1 도전 유형의 주입 영역을 포함하고, 상기 복수의 제1 도전 유형의 주입 영역 각각은 각 행 내의 2개의 인접한 종방향 플로팅 필드 플레이트 구조 사이에 위치하는 것을 특징을 하는 측방향 확산 금속 산화물 반도체 소자.
  2. 제 1 항에 있어서, 상기 복수의 제1 도전 유형의 주입 영역 각각의 폭은 상기 복수의 종방향 플로팅 필드 플레이트 구조 각각의 폭보다 작거나 같은 것을 특징을 하는 측방향 확산 금속 산화물 반도체 소자.
  3. 제 1 항에 있어서, 상기 종방향 플로팅 필드 플레이트 어레이에서, 상기 복수의 종방향 플로팅 필드 플레이트 구조는 각각 상기 행 방향 및 상기 열 방향을 따라 등간격으로 배열된 것을 특징을 하는 측방향 확산 금속 산화물 반도체 소자.
  4. 제 1 항에 있어서, 상기 복수의 제1 도전 유형의 주입 영역 각각의 깊이는 상기 제2 도전 유형의 드리프트 영역의 깊이보다 작은 것을 특징을 하는 측방향 확산 금속 산화물 반도체 소자.
  5. 제 1 항에 있어서, 상기 복수의 제1 도전 유형의 주입 영역의 각각은 상기 제2 도전 유형의 드리프트 영역의 깊이 방향을 따라 배열된 복수의 제1 도전 유형의 서브-주입 영역을 포함하는 것을 특징을 하는 측방향 확산 금속 산화물 반도체 소자.
  6. 제 1 항에 있어서, 상기 복수의 제1 도전 유형의 주입 영역은 상기 제2 도전 유형의 드리프트 영역의 상부에 위치하고, 상기 복수의 제1 도전 유형의 주입 영역 각각의 최상부는 상기 제2 도전 유형의 드리프트 영역의 상면과 같은 높이이거나 또는 상기 제2 도전 유형의 드리프트 영역의 상면으로부터 이격되거나;
    상기 복수의 제1 도전 유형의 주입 영역은 상기 제2 도전 유형의 드리프트 영역의 중간 부분에 위치하거나; 또는
    상기 복수의 제1 도전 유형의 주입 영역은 상기 제2 도전 유형의 드리프트 영역의 하부에 위치하고, 상기 복수의 제1 도전 유형의 주입 영역 각각의 바닥은 상기 제2 도전 유형의 드리프트 영역의 하면으로부터 이격된 것을 특징을 하는 측방향 확산 금속 산화물 반도체 소자.
  7. 제 1 항에 있어서, 각 행 내의 상기 종방향 플로팅 필드 플레이트 구조의 개수는 상기 종방향 플로팅 필드 플레이트 어레이의 열의 개수와 동일하고, 각 열 내의 상기 종방향 플로팅 필드 플레이트 구조의 개수는 상기 종방향 플로팅 필드 플레이트 어레이의 행의 개수와 동일한 것을 특징을 하는 측방향 확산 금속 산화물 반도체 소자.
  8. 제 1 항에 있어서,
    상기 제1 도전 유형의 기판 내에 위치하고 상기 제2 도전 유형의 드리프트 영역과 접하는 제1 도전 유형의 웰 영역;
    상기 제2 도전 유형의 드리프트 영역 내에 위치하고, 상기 제1 도전 유형의 웰 영역으로부터 먼 쪽의 상기 종방향 플로팅 필드 플레이트 어레이의 한 측면에 위치하고, 상기 종방향 플로팅 필드 플레이트 어레이로부터 이격되어 있는 제2 도전 유형의 웰 영역;
    상기 제1 도전 유형의 웰 영역 내에 위치하고 상기 제2 도전 유형의 드리프트 영역과 이격된 소스 영역;
    상기 제2 도전 유형의 웰 영역 내에 위치한 드레인 영역;
    상기 제1 도전 유형의 웰 영역 내에 위치하고, 상기 종방향 플로팅 필드 플레이트 어레이로부터 먼 쪽의 상기 소스 영역의 한 측면에 위치하고, 상기 소스 영역과 접촉하는 상기 제1 도전 유형의 바디 영역;
    상기 제2 도전 유형의 드리프트 영역 상에 위치하며 상기 종방향 플로팅 필드 플레이트 어레이를 덮는 필드 산화물 층; 및
    상기 제1 도전 유형의 웰 영역 및 상기 소스 영역을 가로질러 배치되고 상기 필드 산화물 층의 표면까지 연장되는 게이트를 더 포함하는 것을 특징으로 하는 측방향 확산 금속 산화물 반도체 소자.
  9. 제 8 항에 있어서, 상기 필드 산화물 층 상에 배치된 복수의 도전성 등전위 스트립을 더 포함하고; 상기 복수의 도전성 등전위 스트립 각각은 상기 도전 채널의 폭 방향을 따라 연장되고, 상기 필드 산화물 층을 관통하는 도전성 구조를 통해 아래에 대응하게 위치하는 상기 종방향 플로팅 필드 플레이트 구조의 열에 전기적으로 연결된 것을 특징을 하는 측방향 확산 금속 산화물 반도체 소자.
  10. 제 9 항에 있어서, 상기 복수의 도전성 등전위 스트립은 레이아웃에서 레이스트랙 형상의 구조를 형성하는 등전위 링을 구성하는 것을 특징을 하는 측방향 확산 금속 산화물 반도체 소자.
  11. 제 9 항에 있어서, 열로 배열된 상기 복수의 도전성 등전위 스트립은 등간격인 것을 특징을 하는 측방향 확산 금속 산화물 반도체 소자.
  12. 측방향 확산 금속 산화물 반도체 소자의 제조 방법으로서,
    제1 도전 유형의 기판을 제공하는 단계;
    상기 제1 도전 유형의 기판 내에 제2 도전 유형의 드리프트 영역을 형성하는 단계;
    상기 제2 도전 유형의 드리프트 영역 내에 복수의 제1 도전 유형의 주입 영역을 형성하는 단계;
    상기 제2 도전 유형의 드리프트 영역 내에 종방향 플로팅 필드 플레이트 어레이를 형성하는 단계를 포함하고, 상기 종방향 플로팅 필드 플레이트 어레이는 행과 열로 간격을 두고 배열된 복수의 종방향 플로팅 필드 플레이트 구조를 포함하고, 상기 복수의 종방향 플로팅 필드 플레이트 구조 각각은 트렌치의 내측면 상에 배치된 유전체 층 및 상기 트렌치를 채우는 도전층을 포함하고, 상기 트렌치는 상기 제2 도전 유형의 드리프트 영역의 표면으로부터 상기 제2 도전 유형의 드리프트 영역을 관통하고 상기 제1 도전 유형의 기판 내로 연장되고, 상기 복수의 제1 도전 유형의 주입 영역 각각은 각 행 내의 2개의 인접한 종방향 플로팅 필드 플레이트 구조 사이에 위치하는 것을 특징을 하는 측방향 확산 금속 산화물 반도체 소자의 제조 방법.
  13. 제 12 항에 있어서, 상기 제2 도전 유형의 드리프트 영역 내에 상기 복수의 제1 도전 유형의 주입 영역을 형성하는 단계는:
    상기 제2 도전 유형의 드리프트 영역 내에 상기 복수의 제1 도전 유형의 주입 영역을 형성하기 위해 상기 제2 도전 유형의 드리프트 영역 내에서의 상기 제1 도전 유형의 이온의 주입을 1회 수행하는 단계를 포함하고;
    상기 복수의 제1 도전 유형의 주입 영역은 상기 제2 도전 유형의 드리프트 영역의 상부에 위치하고, 상기 복수의 제1 도전 유형의 주입 영역 각각의 최상부는 상기 제2 도전 유형의 드리프트 영역의 상면과 같은 높이이거나 또는 상기 제2 도전 유형의 드리프트 영역의 상면으로부터 이격되어 있고;
    상기 복수의 제1 도전 유형의 주입 영역은 상기 제2 도전 유형의 드리프트 영역의 중간 부분에 위치하고; 또는
    상기 복수의 제1 도전 유형의 주입 영역은 상기 제2 도전 유형의 드리프트 영역의 하부에 위치하고, 상기 복수의 제1 도전 유형의 주입 영역 각각의 바닥은 상기 제2 도전 유형의 드리프트 영역의 하면으로부터 이격된 것을 특징을 하는 측방향 확산 금속 산화물 반도체 소자의 제조 방법.
  14. 제 12 항에 있어서, 상기 제2 도전 유형의 드리프트 영역 내에 상기 복수의 제1 도전 유형의 주입 영역을 형성하는 단계는:
    상기 제2 도전 유형의 드리프트 영역 내에 상기 복수의 제1 도전 유형의 주입 영역을 형성하기 위해 상기 제2 도전 유형의 드리프트 영역 내에서의 상기 제1 도전 유형의 이온의 주입을 여러 번 수행하는 단계를 포함하고, 상기 복수의 제1 도전 유형의 주입 영역 각각은 상기 제2 도전 유형의 드리프트 영역의 깊이 방향을 따라 배열된 상기 제1 도전 유형의 복수의 서브-주입 영역을 포함하고;
    상기 복수의 제1 도전 유형의 주입 영역은 상기 제2 도전 유형의 드리프트 영역의 상부에 위치하고, 상기 복수의 제1 도전 유형의 주입 영역 각각의 최상부는 상기 제2 도전 유형의 드리프트 영역의 상면과 같은 높이이거나 또는 상기 제2 도전 유형의 드리프트 영역의 상면으로부터 이격되거나;
    상기 복수의 제1 도전 유형의 주입 영역은 상기 제2 도전 유형의 드리프트 영역의 중간 부분에 위치하거나; 또는
    상기 복수의 제1 도전 유형의 주입 영역은 상기 제2 도전 유형의 드리프트 영역의 하부에 위치하고, 상기 복수의 제1 도전 유형의 주입 영역 각각의 바닥은 상기 제2 도전 유형의 드리프트 영역의 하면으로부터 이격된 것을 특징을 하는 측방향 확산 금속 산화물 반도체 소자의 제조 방법.
  15. 제 12 항 내지 제 14 항 중 어느 한 항에 있어서, 상기 제2 도전 유형의 드리프트 영역 내에 종방향 플로팅 필드 플레이트 어레이를 형성하는 단계 후, 상기 방법은:
    상기 제2 도전 유형의 드리프트 영역의 한 측면에 상기 제1 도전 유형의 웰 영역을 형성하는 단계;
    상기 제2 도전 유형의 드리프트 영역 내에 상기 제2 도전 유형의 웰 영역을 형성하는 단계로서, 상기 제2 도전 유형의 웰 영역은 상기 제1 도전 유형의 웰 영역으로부터 먼 쪽의 상기 종방향 플로팅 필드 플레이트 어레이의 한 측면에서 상기 제2 도전 유형의 드리프트 영역 내에 위치하고 상기 종방향 플로팅 필드 플레이트 어레이로부터 이격되어 있는 것인, 상기 제2 도전 유형의 드리프트 영역 내에 상기 제2 도전 유형의 웰 영역을 형성하는 단계;
    상기 제2 도전 유형의 드리프트 영역 상에 상기 종방향 플로팅 필드 플레이트 어레이를 덮는 필드 산화물 층을 형성하는 단계;
    상기 제1 도전 유형의 웰 영역 및 필드 산화막 상에 상기 제1 도전 유형의 웰 영역으로부터 상기 필드 산화막의 표면까지 연장되는 게이트를 형성하는 단계;
    상기 제1 도전 유형의 웰 영역 내에 상기 제1 도전 유형의 바디 영역 및 소스 영역을 형성하고, 상기 제2 도전 유형의 웰 영역 내에 드레인 영역을 형성하는 단계로서, 상기 소스 영역은 상기 제2 도전 유형의 드리프트 영역으로부터 이격되어 있고, 상기 제1 도전 유형의 바디 영역은 상기 종방향 플로팅 필드 플레이트 어레이로부터 떨어진 상기 소스 영역의 측면에 위치하고 상기 소스 영역과 접촉하는 것인, 상기 바디 영역 및 소스 영역, 및 드레인 영역을 형성하는 단계;
    상기 필드 산화물 층에 복수의 상호연결 홀을 형성하는 단계로서, 상기 복수의 상호연결 홀은 상기 복수의 종방향 플로팅 필드 플레이트 구조와 일대일로 대응하고 상기 복수의 종방향 플로팅 필드 플레이트 구조 각각의 상기 도전층을 노출시키는 것인, 상기 필드 산화물 층에 복수의 상호연결 홀을 형성하는 단계;
    상기 복수의 상호연결 홀 각각에 도전성 구조를 형성하는 단계; 및
    상기 필드 산화물 층 상에 복수의 도전성 등전위 스트립을 형성하는 단계를 포함하고, 상기 복수의 도전성 등전위 스트립 각각은 상기 도전 채널의 폭 방향을 따라 연장되고 상기 도전성 구조를 통해 아래에 대응하게 위치하는 상기 종방향 플로팅 필드 플레이트 구조의 하나의 열에 전기적으로 연결되어 있는 것을 특징을 하는 측방향 확산 금속 산화물 반도체 소자의 제조 방법.
KR1020227024644A 2019-12-31 2020-09-04 측방향 확산 금속 산화물 반도체 소자 및 그 제조 방법 KR102707263B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201911418234.7 2019-12-31
CN201911418234.7A CN113130632B (zh) 2019-12-31 2019-12-31 横向扩散金属氧化物半导体器件及其制备方法
PCT/CN2020/113361 WO2021135342A1 (zh) 2019-12-31 2020-09-04 横向扩散金属氧化物半导体器件及其制备方法

Publications (2)

Publication Number Publication Date
KR20220113803A true KR20220113803A (ko) 2022-08-16
KR102707263B1 KR102707263B1 (ko) 2024-09-20

Family

ID=

Also Published As

Publication number Publication date
US20230036341A1 (en) 2023-02-02
JP2023508015A (ja) 2023-02-28
WO2021135342A1 (zh) 2021-07-08
CN113130632B (zh) 2022-08-12
CN113130632A (zh) 2021-07-16
JP7408813B2 (ja) 2024-01-05

Similar Documents

Publication Publication Date Title
US6521497B2 (en) Method of manufacturing a field effect transistor
US7649223B2 (en) Semiconductor device having superjunction structure and method for manufacturing the same
US7868394B2 (en) Metal-oxide-semiconductor transistor and method of manufacturing the same
US7521755B2 (en) Trench semiconductor device of improved voltage strength, and method of fabrication
CN100487915C (zh) 具有超结结构的半导体器件及其制造方法
US8653586B2 (en) Superjunction device and method for manufacturing the same
US9837358B2 (en) Source-gate region architecture in a vertical power semiconductor device
CN110620152A (zh) 沟槽式金属氧化物半导体场效应管
US10886397B2 (en) Semiconductor device and method of manufacturing semiconductor device
US20200119147A1 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
EP2939272B1 (en) Adaptive charge balance techniques for mosfet
JP7443702B2 (ja) 半導体装置
CN112397506A (zh) 沟槽栅功率器件及其制造方法
US10651277B2 (en) Semiconductor device and method of manufacturing the same
JP7408813B2 (ja) 横方向拡散金属酸化物半導体デバイス及び横方向拡散金属酸化物半導体デバイスを製造する方法
KR102707263B1 (ko) 측방향 확산 금속 산화물 반도체 소자 및 그 제조 방법
JP7272071B2 (ja) 半導体装置及び半導体装置の製造方法
US20230246102A1 (en) Superjunction semiconductor device
KR20100021801A (ko) 트렌치 구조 탄화규소 모스 전계효과 트랜지스터

Legal Events

Date Code Title Description
E902 Notification of reason for refusal