CN114695510A - 横向扩散金属氧化物半导体器件及其制造方法 - Google Patents

横向扩散金属氧化物半导体器件及其制造方法 Download PDF

Info

Publication number
CN114695510A
CN114695510A CN202011630768.9A CN202011630768A CN114695510A CN 114695510 A CN114695510 A CN 114695510A CN 202011630768 A CN202011630768 A CN 202011630768A CN 114695510 A CN114695510 A CN 114695510A
Authority
CN
China
Prior art keywords
doped
type
conductivity type
drift region
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011630768.9A
Other languages
English (en)
Inventor
赵景川
何乃龙
张森
张志丽
王浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Fab2 Co Ltd
Original Assignee
CSMC Technologies Fab2 Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CSMC Technologies Fab2 Co Ltd filed Critical CSMC Technologies Fab2 Co Ltd
Priority to CN202011630768.9A priority Critical patent/CN114695510A/zh
Priority to US17/912,760 priority patent/US20230146299A1/en
Priority to PCT/CN2021/104142 priority patent/WO2022142229A1/zh
Publication of CN114695510A publication Critical patent/CN114695510A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7823—Lateral DMOS transistors, i.e. LDMOS transistors with an edge termination structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及一种横向扩散金属氧化物半导体器件及其制造方法，所述器件包括：衬底，具有第二导电类型；漂移区，设于所述衬底上，具有第一导电类型，第一导电类型和第二导电类型为相反的导电类型；多层掺杂结构，设于所述漂移区中，每层掺杂结构包括至少一根沿导电沟道长度方向延伸的掺杂条；多根掺杂多晶硅柱,设于所述漂移区中,并从上至下贯穿至少一层掺杂结构的掺杂条，各所述掺杂多晶硅柱的掺杂离子的导电类型与各所述掺杂条的掺杂离子的导电类型相反。本发明由于形成了注入孔，因此离子注入不受深度的约束，并且可以在漂移区体内形成多重RESURF结构/多个导电通道。能够提高击穿电压/降低导通电阻。

Description

横向扩散金属氧化物半导体器件及其制造方法
技术领域
本发明涉及半导体制造领域，特别是涉及一种横向扩散金属氧化物半导体器件，还涉及一种横向扩散金属氧化物半导体的制造方法。
背景技术
对于横向扩散金属氧化物半导体(LDMOS)器件，其击穿电压(BV)和导通电阻存在相互制约的关系，在保证其击穿电压的情况下，尽可能减少LDMOS的导通电阻成为设计者的追求目标。
发明内容
基于此，有必要提供一种能够提高击穿电压/降低导通电阻的横向扩散金属氧化物半导体器件及其制造方法。
一种横向扩散金属氧化物半导体器件，包括：衬底，具有第二导电类型；漂移区，设于所述衬底上，具有第一导电类型，第一导电类型和第二导电类型为相反的导电类型；多层掺杂结构，设于所述漂移区中，每层掺杂结构包括至少一根沿导电沟道长度方向延伸的掺杂条；多根掺杂多晶硅柱,设于所述漂移区中,并从上至下贯穿至少一层掺杂结构的掺杂条，各所述掺杂多晶硅柱的掺杂离子的导电类型与各所述掺杂条的掺杂离子的导电类型相反。
在其中一个实施例中，所述第一导电类型是N型，所述第二导电类型是P型，各所述掺杂条为N型掺杂，各所述掺杂多晶硅柱是P型掺杂。
在其中一个实施例中，各所述掺杂条的掺杂离子的浓度大于所述漂移区的掺杂离子的浓度。
在其中一个实施例中，所述第一导电类型是N型，所述第二导电类型是P型，各所述掺杂条为P型掺杂，各所述掺杂多晶硅柱是N型掺杂。
在其中一个实施例中，还包括：源极区，具有第一导电类型；漏极区，具有第一导电类型；场氧化层，设于各所述掺杂多晶硅柱上，场氧化层的底部与各所述掺杂多晶硅柱的顶部接触；栅极，从所述场氧化层邻近所述源极区的位置向所述源极区延伸；衬底引出区，具有第二导电类型，设于所述源极区背离所述栅极的一侧。
在其中一个实施例中，所述衬底引出区与所述源极区接触。
在其中一个实施例中，各所述掺杂多晶硅柱从场氧化层下方向下贯穿各层掺杂条并停止于最下层的掺杂条中。
在其中一个实施例中，在各层掺杂结构的横截面上，形成有多条相互平行的所述掺杂条且各所述掺杂多晶硅柱呈矩阵分布。
在其中一个实施例中，每层掺杂结构的掺杂条在导电沟道宽度方向上不连通。
一种横向扩散金属氧化物半导体器件的制造方法，包括：步骤A，获取形成有漂移区的衬底，所述漂移区具有第一导电类型并形成于第二导电类型的所述衬底上；第一导电类型和第二导电类型为相反的导电类型；步骤B，在所述漂移区刻蚀出多个注入孔；步骤C，向各所述注入孔的底部注入掺杂离子；步骤D，向各所述注入孔内填充一定厚度的掺杂多晶硅，所述掺杂多晶硅的导电类型与所述掺杂离子的导电类型相反；步骤E，向各所述注入孔中的掺杂多晶硅顶部位置的所述漂移区注入导电类型与所述掺杂多晶硅相反的掺杂离子；重复执行步骤D和步骤E预设次数，之后通过所述掺杂多晶硅将所述注入孔填满，非同次注入的掺杂离子在所述漂移区中形成不同深度的掺杂区；步骤F，通过热处理使相同深度的掺杂区扩散后在导电沟道长度方向上连通，形成沿导电沟道长度方向延伸的掺杂条。
在其中一个实施例中，所述步骤D还包括：刻蚀各所述注入孔内的掺杂多晶硅，刻蚀深度浅于前一次对注入孔的刻蚀，使得部分所述掺杂多晶硅保留在孔中。
在其中一个实施例中，所述步骤F之后，还包括：在各所述注入孔上方形成场氧化层；形成栅极；形成第一导电类型的源极区、第一导电类型的漏极区及第二导电类型的衬底引出区。
上述横向扩散金属氧化物半导体器件及其制造方法，在漂移区内形成纵向掺杂多晶硅柱和横向掺杂条交叉设置的网状结构，对于掺杂条为第一导电类型、掺杂多晶硅柱为第二导电类型的结构，掺杂多晶硅柱深入漂移区体内，可以优化体内电场，使得器件反向耐压时达到最大的击穿电压，横向的第一导电类型掺杂条可以形成不同深度的导电通道，达到降低导通电阻的目的；对于掺杂条为第二导电类型、掺杂多晶硅柱为第一导电类型的结构，掺杂条与第一导电类型的漂移区形成多重RESURF(降低表面电场)的结构，在器件反向耐压时，漂移区体内不同深度的掺杂条可以显著辅助漂移区的第一导电类型杂质耗尽，达到击穿电压最优化值，同时，漂移区体内的纵向掺杂多晶硅柱，可以有效增加漂移区内第一导电类型杂质离子的浓度，降低导通电阻。
附图说明
为了更好地描述和说明这里公开的那些发明的实施例和/或示例，可以参考一幅或多幅附图。用于描述附图的附加细节或示例不应当被认为是对所公开的发明、目前描述的实施例和/或示例以及目前理解的这些发明的最佳模式中的任何一者的范围的限制。
图1是示例性的在漂移区中形成有P型埋层的LDMOS结构示意图；
图2是一实施例中横向扩散金属氧化物半导体器件的结构示意图；
图3a、图3b各是一实施例中横向扩散金属氧化物半导体器件的制造方法的流程图；
图4是一实施例中注入孔的俯视图；
图5是一实施例中步骤S320完成后器件的剖面示意图；
图6是一实施例中步骤S330完成后器件的剖面示意图；
图7是一实施例步骤S340完成后器件的剖面示意图；
图8是一实施例步骤S350完成后器件的剖面示意图；
图9是在图8得到的结构基础上再重复执行了一次步骤S340和S350后得到的结构；
图10是一实施例步骤S360完成后器件的剖面示意图；
图11是图2所示结构的剖面示意图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
本文所使用的半导体领域词汇为本领域技术人员常用的技术词汇，例如对于P型和N型杂质，为区分掺杂浓度，简易的将P+型代表重掺杂浓度的P型，P型代表中掺杂浓度的P型，P-型代表轻掺杂浓度的P型，N+型代表重掺杂浓度的N型，N型代表中掺杂浓度的N型，N-型代表轻掺杂浓度的N型。
图1是示例性的在漂移区中形成有P型埋层的LDMOS结构示意图，该结构中是直接通过离子注入的方式，向漂移区202(Nwell)中注入P型离子(如硼离子)形成P型埋层204(Pburied)。该结构在P型埋层204上方的漂移区202存在一个导电通道，在P型埋层204下方的漂移区202也存在一个导电通道(如图中的两个箭头所示)。LDMOS器件在关断反向耐压状态时，P型埋层204可以显著辅助漂移区202的N型杂质耗尽，使得漂移区N型杂质的浓度提升，导通电阻得到降低。
发明人认为，P型埋层204上方的N型导电通道是源极(source)到漏极(drain)之间的最短导电路径，其深度越深，LDMOS整体的导通电阻越小。然而，离子注入的机台因为注入能量限制等原因，对P型离子的注入深度是有限的，从而导致P型埋层204上方的N型导电通道区狭窄，导电能力弱，LDMOS导通电阻不能显著降低。
本申请提出一种新型的LDMOS的制造方法及其结构,该结构可以提升LDMOS的反向耐压并降低LDMOS导通电阻。图2是一实施例中横向扩散金属氧化物半导体器件的结构示意图，包括衬底101、漂移区102、多根掺杂多晶硅柱106、多层掺杂结构。各层掺杂结构设于漂移区102中，每层掺杂结构包括至少一根沿导电沟道长度方向(即图2中X方向)延伸的掺杂条105。在图2所示的实施例中，器件为NLDMOS，衬底101为P型衬底，漂移区102为设于衬底101上的N型漂移区(具体可以是N-漂移区)。各掺杂多晶硅柱106设于漂移区102中,并从上至下贯穿至少一层掺杂结构的掺杂条105，在漂移区102内形成纵向掺杂的多晶硅柱106和横向(即导电沟道长度方向)的掺杂条105交叉设置的网状结构，各掺杂多晶硅柱106的掺杂离子的导电类型与各掺杂条的掺杂离子的导电类型相反。
在本申请的一个实施例中，掺杂条105为N型掺杂，掺杂多晶硅柱106是P型掺杂。P型的掺杂多晶硅柱106深入N型的漂移区102体内，可以优化体内电场，使得器件反向耐压时达到最大的击穿电压；横向的N型掺杂条可以形成不同深度的导电通道，达到降低导通电阻的目的。进一步地，掺杂条105的掺杂离子的浓度大于漂移区102的掺杂离子的浓度，这样N型掺杂条形成的导电通道的电阻较低。
在本申请的另一个实施例中，掺杂条105为P型掺杂，掺杂多晶硅柱106是N型掺杂。P型的掺杂条105与N型的漂移区102形成多重RESURF(降低表面电场)的结构，在器件反向耐压时，漂移区102体内不同深度的掺杂条105可以显著辅助漂移区102的N型杂质耗尽，达到击穿电压最优化值；同时，漂移区102体内纵向的P型掺杂多晶硅柱，可以有效增加漂移区102内N型杂质离子的浓度，降低导通电阻。
在图2所示的实施例中，横向扩散金属氧化物半导体器件还包括源极区104、漏极区110、场氧化层112、栅极108及衬底引出区103。掺杂多晶硅柱106在横向(即导电沟道长度方向，图2中的X方向)上位于N型的源极区104和N型的漏极区110之间(图2所示实施例的源极区104和漏极区110均为N+区)，图2中的省略号表示多个掺杂多晶硅柱106未绘出。场氧化层112设于漂移区102上，场氧化层112的底部与掺杂多晶硅柱106的顶部接触，图2中为了示出掺杂多晶硅柱106的位置，因此没有绘出场氧化层112在Y方向上的结构。多晶硅材质的栅极108从场氧化层112邻近源极区104的位置向源极区104延伸。衬底引出区103为P型掺杂区(具体可以是P+掺杂区)，设于源极区104背离栅极108的一侧，并与源极区104接触。
在图2所示的实施例中，横向扩散金属氧化物半导体器件还包括第二导电类型阱区107。第二导电类型阱区107为LDMOS器件的源端第二导电类型区域，源极区104和衬底引出区103设于第二导电类型阱区107中，第二导电类型阱区107的浓度将影响漂移区耗尽和阈值电压。在本申请的一个实施例中，第二导电类型阱区107的第二导电类型离子浓度小于衬底引出区103的第二导电类型离子浓度。
在图2所示的实施例中，横向扩散金属氧化物半导体器件还包括第一导电类型阱区109。第一导电类型阱区109为漏端周围N型区域，漏极区110设于第一导电类型阱区109中，起到优化正向导通电流的作用。
在图2所示的实施例中，掺杂多晶硅柱106从场氧化层112下方向下贯穿各层的掺杂条105并停止于最下层的掺杂条105中。进一步地，在各层掺杂结构的横截面上，形成有多条相互平行的掺杂条105，且各掺杂多晶硅柱106在横截面上呈矩阵分布。
在图2所示的实施例中，每层掺杂结构的掺杂条105在Y方向(即导电沟道的宽度方向)上不连通。
在一个实施例中，衬底101为半导体衬底，其材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。在图2所示的实施例中，衬底101的构成材料选用单晶硅。
在图2所示的实施例中，栅极108为多晶硅材料，在其他实施例中也可使用金属、金属氮化物、金属硅化物或类似化合物作为栅极108的材料。
在一个实施例中，场氧化层112的材质为二氧化硅。
本申请相应提供一种横向扩散金属氧化物半导体器件的制造方法，可以用于制造以上任一实施例所述的横向扩散金属氧化物半导体器件。图3a是一实施例中横向扩散金属氧化物半导体器件的制造方法的流程图，包括：
S310，获取形成有漂移区的衬底。
第一导电类型的漂移区形成在第二导电类型的衬底上。在本实施例中，横向扩散金属氧化物半导体器件为NLDMOS器件，第一导电类型为N型、第二导电类型为P型；在其他的实施例中，也可以是第一导电类型为P型、第二导电类型为N型。
S320，在漂移区刻蚀出多个注入孔。
在本实施例中，是光刻后在漂移区的局部刻蚀出注入孔。在本申请的一个实施例中，注入孔的深度是根据最下层的掺杂条所要达到的深度进行设置。图4是一实施例中注入孔的俯视图，这些注入孔306呈矩阵排列。在本申请的一个实施例中，步骤S310之后、步骤S320之前还包括在衬底上形成第二导电类型阱区107的步骤，图5是一实施例中步骤S320完成后器件的剖面示意图。第二导电类型阱区107作为器件的沟道形成区域，其浓度也将影响漂移区耗尽和阈值电压。
S330，向各注入孔的底部注入掺杂离子。
在本申请的一个实施例中，是在保留步骤S320光刻形成的光刻胶图案的情况下进行离子注入，从而在注入孔306的底部形成掺杂区105a。图6是一实施例中步骤S330完成后器件的剖面示意图。
S340，向各注入孔内填充掺杂多晶硅。
填充一定厚度的掺杂多晶硅，掺杂多晶硅的导电类型与步骤S330注入的掺杂离子的导电类型相反。参见图3b，在本申请的一个实施例中，步骤S340是通过物理汽相淀积(PVD)或者化学气相淀积(CVD)淀积式填充N型或P型多晶硅，之后再于步骤S342中用CMP(化学机械抛光)等工艺将晶圆(wafer)表面的多晶硅去除后，再次对注入孔306内填充的掺杂多晶硅106进行一定深度的刻蚀，刻蚀深度浅于前一次对注入孔306的刻蚀，使得部分掺杂多晶硅106保留在孔中。图7是一实施例步骤S340完成后器件的剖面示意图。
S350，向各注入孔中的掺杂多晶硅顶部位置的漂移区注入导电类型与掺杂多晶硅相反的掺杂离子。
参见图8，离子注入后，在前一次刻蚀形成的新的注入孔306底部形成掺杂区105a，本次注入形成的掺杂区105a的结深与前一次注入不同。
之后多次重复步骤S340和S350，直到形成了预设层数的掺杂区105a。可以理解的，非同次注入的掺杂离子在漂移区102中形成不同深度的掺杂区105a。图9是在图8得到的结构基础上再重复执行了一次步骤S340和S350后得到的结构。
S360，通过掺杂多晶硅将注入孔填满。
填充的掺杂多晶硅与步骤S340相同。图10是一实施例步骤S360完成后器件的剖面示意图。在本申请的一个实施例中，通过物理汽相淀积(PVD)或者化学气相淀积(CVD)淀积式填充N型或P型多晶硅，之后再用CMP(化学机械抛光)等工艺将晶圆(wafer)表面的多晶硅去除。
S370，通过热处理使相同深度的掺杂区扩散后在导电沟道长度方向上连通。
对完成步骤S360后的器件结构进行热处理(热扩散)，各掺杂区105a扩散后在导电沟道长度方向上连通，形成沿导电沟道长度方向延伸的掺杂条105。在本申请的一个实施例中，每层的掺杂条105在导电沟道宽度方向上不连通。
上述横向扩散金属氧化物半导体器件的制造方法，由于形成了注入孔，因此离子注入不受深度的约束，并且可以在漂移区体内形成多重RESURF结构/多个导电通道。通过上述横向扩散金属氧化物半导体器件的制造方法制得的LDMOS，各掺杂条105的实际结深与期望的结深比较吻合。
在本申请的一个实施例中，掺杂条105为N型掺杂，掺杂多晶硅柱106是P型掺杂。P型的掺杂多晶硅柱106深入N型的漂移区102体内，可以优化体内电场，使得器件反向耐压时达到最大的击穿电压；横向的N型掺杂条可以形成不同深度的导电通道，达到降低导通电阻的目的。步骤S380能够使注入的P型杂质离子被激活并在漂移区102体内扩散，并修复N型掺杂多晶硅的损伤。进一步地，掺杂条105的掺杂离子的浓度大于漂移区102的掺杂离子的浓度，这样N型掺杂条形成的导电通道的电阻较低。
在本申请的另一个实施例中，掺杂条105为P型掺杂，掺杂多晶硅柱106是N型掺杂。P型的掺杂条105与N型的漂移区102形成多重RESURF(降低表面电场)的结构，在器件反向耐压时，漂移区102体内不同深度的掺杂条105可以显著辅助漂移区102的N型杂质耗尽，达到击穿电压最优化值；同时，漂移区102体内纵向的P型掺杂多晶硅柱，可以有效增加漂移区102内N型杂质离子的浓度，降低导通电阻。
步骤S370完成后，继续形成LDMOS器件的其余结构(步骤S380)。在本申请的一个实施例中，步骤S380可以按照现有技术来制作。
在本申请的一个实施例中，步骤S380包括：
形成第一导电类型阱区109。第一导电类型阱区109作为漏端的漂移区缓冲层，能够提高LDMOS在正向工作时的开态击穿电压，起到优化正向导通电流的作用。在本实施例中，第一导电类型阱区109为N阱、第二导电类型阱区107为P阱。
在漂移区102上形成场氧化层112。
形成栅极108。在本实施例中，栅极108为多晶硅材质，从场氧化层112的边缘延伸出场氧化层112搭在第二导电类型阱区107上。
形成源极区104、漏极区110及衬底引出区103。通过离子注入工艺，在第二导电类型阱区107中形成源极区104和衬底引出区103，在第一导电类型阱区109中形成漏极区110。在本实施例中，源极区104和漏极区110为N+掺杂区，衬底引出区103为P+掺杂区，参见图11。
形成层间介质层。在前一步得到的晶圆表面形成层间介质层(ILD)。
形成接触孔。可以通过刻蚀工艺，在需要引出至器件表面的结构处刻蚀形成贯穿ILD的接触孔。
形成栅、漏、源的金属电极。
在本说明书的描述中，参考术语“有些实施例”、“其他实施例”、“理想实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性描述不一定指的是相同的实施例或示例。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种横向扩散金属氧化物半导体器件，其特征在于，包括：
衬底，具有第二导电类型；
漂移区，设于所述衬底上，具有第一导电类型，第一导电类型和第二导电类型为相反的导电类型；
多层掺杂结构，设于所述漂移区中，每层掺杂结构包括至少一根沿导电沟道长度方向延伸的掺杂条；
多根掺杂多晶硅柱,设于所述漂移区中,并从上至下贯穿至少一层掺杂结构的掺杂条，各所述掺杂多晶硅柱的掺杂离子的导电类型与各所述掺杂条的掺杂离子的导电类型相反。
2.根据权利要求1所述的横向扩散金属氧化物半导体器件，其特征在于，所述第一导电类型是N型，所述第二导电类型是P型，各所述掺杂条为N型掺杂，各所述掺杂多晶硅柱是P型掺杂。
3.根据权利要求2所述的横向扩散金属氧化物半导体器件，其特征在于，各所述掺杂条的掺杂离子的浓度大于所述漂移区的掺杂离子的浓度。
4.根据权利要求1所述的横向扩散金属氧化物半导体器件，其特征在于，所述第一导电类型是N型，所述第二导电类型是P型，各所述掺杂条为P型掺杂，各所述掺杂多晶硅柱是N型掺杂。
5.根据权利要求1所述的横向扩散金属氧化物半导体器件，其特征在于，还包括：
源极区，具有第一导电类型；
漏极区，具有第一导电类型；
场氧化层，设于各所述掺杂多晶硅柱上，场氧化层的底部与各所述掺杂多晶硅柱的顶部接触；
栅极，从所述场氧化层邻近所述源极区的位置向所述源极区延伸；
衬底引出区，具有第二导电类型，设于所述源极区背离所述栅极的一侧。
6.根据权利要求5所述的横向扩散金属氧化物半导体器件，其特征在于，各所述掺杂多晶硅柱从场氧化层下方向下贯穿各层掺杂条，并停止于最下层的掺杂条中。
7.根据权利要求6所述的横向扩散金属氧化物半导体器件，其特征在于，在各层掺杂结构的横截面上，形成有多条相互平行的所述掺杂条且各所述掺杂多晶硅柱呈矩阵分布。
8.一种横向扩散金属氧化物半导体器件的制造方法，包括：
步骤A，获取形成有漂移区的衬底，所述漂移区具有第一导电类型并形成于第二导电类型的所述衬底上；第一导电类型和第二导电类型为相反的导电类型
步骤B，在所述漂移区刻蚀出多个注入孔；
步骤C，向各所述注入孔的底部注入掺杂离子；
步骤D，向各所述注入孔内填充掺杂多晶硅，所述掺杂多晶硅的导电类型与所述掺杂离子的导电类型相反；
步骤E，向各所述注入孔中的掺杂多晶硅顶部位置的所述漂移区注入导电类型与所述掺杂多晶硅相反的掺杂离子；
重复执行步骤D和步骤E预设次数，之后通过所述掺杂多晶硅将所述注入孔填满，非同次注入的掺杂离子在所述漂移区中形成不同深度的掺杂区；
步骤F，通过热处理使相同深度的掺杂区扩散后在导电沟道长度方向上连通，形成沿导电沟道长度方向延伸的掺杂条。
9.根据权利要求8所述的横向扩散金属氧化物半导体器件的制造方法，其特征在于，所述步骤D还包括：刻蚀各所述注入孔内的掺杂多晶硅，刻蚀深度浅于前一次对注入孔的刻蚀，使得部分所述掺杂多晶硅保留在孔中。
10.根据权利要求8所述的横向扩散金属氧化物半导体器件的制造方法，其特征在于，所述步骤F之后，还包括：
在各所述注入孔上方形成场氧化层；
形成栅极；
形成第一导电类型的源极区、第一导电类型的漏极区及第二导电类型的衬底引出区。
CN202011630768.9A 2020-12-30 2020-12-30 横向扩散金属氧化物半导体器件及其制造方法 Pending CN114695510A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202011630768.9A CN114695510A (zh) 2020-12-30 2020-12-30 横向扩散金属氧化物半导体器件及其制造方法
US17/912,760 US20230146299A1 (en) 2020-12-30 2021-07-02 Lateral diffusion metal oxide semiconductor device and manufacturing method therefor
PCT/CN2021/104142 WO2022142229A1 (zh) 2020-12-30 2021-07-02 横向扩散金属氧化物半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011630768.9A CN114695510A (zh) 2020-12-30 2020-12-30 横向扩散金属氧化物半导体器件及其制造方法

Publications (1)

Publication Number Publication Date
CN114695510A true CN114695510A (zh) 2022-07-01

Family

ID=82133787

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011630768.9A Pending CN114695510A (zh) 2020-12-30 2020-12-30 横向扩散金属氧化物半导体器件及其制造方法

Country Status (3)

Country Link
US (1) US20230146299A1 (zh)
CN (1) CN114695510A (zh)
WO (1) WO2022142229A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103426913B (zh) * 2013-08-09 2016-08-31 电子科技大学 一种部分soi超结高压功率半导体器件
CN103579351A (zh) * 2013-11-22 2014-02-12 电子科技大学 一种具有超结埋层的横向扩散金属氧化物半导体器件
US10680099B2 (en) * 2018-02-19 2020-06-09 Globalfoundries Singapore Pte. Ltd. Isolated laterally diffused metal oxide semiconductor (LDMOS) transistor having low drain to body capacitance
CN109119479A (zh) * 2018-09-04 2019-01-01 深圳市福来过科技有限公司 一种功率器件及其制作方法
CN109378343A (zh) * 2018-11-12 2019-02-22 深圳市富裕泰贸易有限公司 超结金属氧化物场效应晶体管及其制作方法
CN110518056B (zh) * 2019-08-02 2021-06-01 无锡华润上华科技有限公司 横向扩散金属氧化物半导体器件及其制造方法

Also Published As

Publication number Publication date
WO2022142229A1 (zh) 2022-07-07
US20230146299A1 (en) 2023-05-11

Similar Documents

Publication Publication Date Title
CN110518056B (zh) 横向扩散金属氧化物半导体器件及其制造方法
US10263070B2 (en) Method of manufacturing LV/MV super junction trench power MOSFETs
CN101290936B (zh) 半导体器件及其制造方法
JP7099369B2 (ja) 半導体装置およびその製造方法
CN104380471A (zh) 碳化硅半导体装置及其制造方法
JP2004342660A (ja) 半導体装置及びその製造方法
CN110718546A (zh) 在源极接触沟槽中具有集成的伪肖特基二极管的功率mosfet
US9013005B2 (en) Semiconductor device and method for manufacturing same
CN104051540A (zh) 超级结器件及其制造方法
CN104637821A (zh) 超级结器件的制造方法
JP4990140B2 (ja) パワー半導体デバイス
CN116741828A (zh) 沟渠式栅极晶体管组件
CN114695511B (zh) 一种横向扩散金属氧化物半导体器件及其制造方法
CN114695510A (zh) 横向扩散金属氧化物半导体器件及其制造方法
KR102554248B1 (ko) 수퍼 정션 반도체 장치 및 이의 제조 방법
CN104037206A (zh) 超级结器件及制造方法
CN113937167A (zh) Vdmos器件及其制造方法
CN112531026B (zh) 横向扩散金属氧化物半导体器件及其制造方法
KR102159418B1 (ko) 슈퍼 정션 mosfet 및 그 제조 방법
TWI628791B (zh) 具有立體超接面的金氧半場效功率元件及其製造方法
CN113130632B (zh) 横向扩散金属氧化物半导体器件及其制备方法
US20070111456A1 (en) Power semiconductor device and method of fabricating the same
CN116190446B (zh) 高可靠性的碳化硅基mosfet器件及其制作方法
CN115148812A (zh) 半导体器件及其制造方法
CN116978945A (zh) 绝缘体上硅横向器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination