DE112015006812B4 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE112015006812B4
DE112015006812B4 DE112015006812.0T DE112015006812T DE112015006812B4 DE 112015006812 B4 DE112015006812 B4 DE 112015006812B4 DE 112015006812 T DE112015006812 T DE 112015006812T DE 112015006812 B4 DE112015006812 B4 DE 112015006812B4
Authority
DE
Germany
Prior art keywords
type
layer
dummy
substrate
diffusion layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112015006812.0T
Other languages
English (en)
Other versions
DE112015006812T5 (de
Inventor
Tomohito KUDO
Yoshihumi TOMOMATSU
Hideki Haruguchi
Yasuo ATA
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112015006812T5 publication Critical patent/DE112015006812T5/de
Application granted granted Critical
Publication of DE112015006812B4 publication Critical patent/DE112015006812B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Halbleitervorrichtung, aufweisend:ein n-Typ-Substrat (1), das einen aktiven Zellbereich und einen Dummy-Zellbereich, welcher einen Dummy-Zellbereich eines Substratendbereichs und eines Substratmittenbereichs umfasst, aufweist;eine p-Typ-Diffusionsschicht (3, 4, 15), die auf einer oberen Oberflächenseite des n-Typ-Substrats (1) vorgesehen ist;eine n-Typ-Emitterschicht (5), die an einem Teil auf der p-Typ-Diffusionsschicht (3, 4, 15) in dem aktiven Zellbereich vorgesehen ist;einen Gate-Graben (6), der die p-Typ-Diffusionsschicht (3, 4, 15) und die n-Typ-Emitterschicht (5) in dem aktiven Zellbereich einschneidet, sodass die n-Typ-Emitterschicht (5) auf beiden Seiten des Gate-Grabens (6) ausgebildet ist;erste und zweite Dummy-Gräben (9, 10), die in einer Draufsicht parallel zu dem Gate-Graben (6) vorgesehen sind und die p-Typ-Diffusionsschicht (3, 4, 15) in dem Dummy-Zellbereich einschneiden;einen dritten Dummy-Graben (11), der die p-Typ-Diffusionsschicht (3, 4, 15) in dem Dummy-Zellbereich des Substratendbereichs einschneidet und orthogonal zu den ersten und zweiten Dummy-Gräben (9, 10) liegt;eine Emitterelektrode (14), die mit der n-Typ-Emitterschicht (5), der p-Typ-Diffusionsschicht (3, 4, 15) in dem aktiven Zellbereich und der p-Typ-Diffusionsschicht (3, 4, 15) in dem Dummy-Zellbereich des Substratendbereichs verbunden ist;eine Zwischenlagenisolierungsschicht (13), die die p-Typ-Diffusionsschicht (3, 4, 15) in dem Dummy-Zellbereich des Substratmittenbereichs, der sich zwischen den ersten und zweiten Dummy-Gräben (9, 10) befindet, von der Emitterelektrode (14) isoliert;eine p-Typ-Kollektorschicht (17), die auf einer unteren Oberflächenseite des n-Typ-Substrats (1) vorgesehen ist; undeine Kollektorelektrode (18), die mit der p-Typ-Kollektorschicht (17) verbunden ist,wobei der dritte Dummy-Graben (11) die p-Typ-Diffusionsschicht (3, 4, 15) in dem Dummy-Zellbereich des Substratmittenbereichs von der p-Typ-Diffusionsschicht (3, 4, 15) in dem Dummy-Zellbereich des Substratendbereichs, der mit der Emitterelektrode (14) verbunden ist, trennt,die p-Typ-Diffusionsschicht (3, 4, 15) eine p-Typ-Wannenschicht (15) aufweist, die tiefer als der dritte Dummy-Graben (11) in dem Substratendbereich und tiefer als die p-Typ-Diffusionsschicht (3) in dem Substratmittenbereich vorgesehen ist, undder dritte Dummy-Graben (11) näher an einer Mitte des n-Typ-Substrats (1) vorgesehen ist, als die p-Typ-Wannenschicht.

Description

  • Gebiet
  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung.
  • Hintergrund
  • Leistungshalbleitervorrichtungen, die einen Gate-Graben, der eine MOS-Gate-Funktion hat, und einen Dummy-Graben, der keine MOS-Gate-Funktion hat, aufweisen, werden verwendet. In solchen Vorrichtungen ist ein Kontakt zwischen einem Dummy-Zellbereich, der sich zwischen Dummy-Gräben befindet, und einer Emitterelektrode nur an einem Substratendbereich vorgesehen (siehe z.B. PTL 1).
  • EP 1 835 542 A2 offenbart ein Halbleiterbauelement mit einem Trench-Gate, umfassend: eine erste Halbleiterschicht vom ersten Leitfähigkeitstyp; eine zweite Halbleiterschicht vom zweiten Leitfähigkeitstyp, die in der ersten Halbleiterschicht angeordnet ist, um Träger vom zweiten Leitfähigkeitstyp in die erste Halbleiterschicht zu injizieren; eine dritte Halbleiterschicht des zweiten Leitfähigkeitstyps, die auf der ersten Halbleiterschicht angeordnet ist, um die Träger des zweiten Leitfähigkeitstyps in der ersten Halbleiterschicht aus der ersten Halbleiterschicht abzuleiten; ein Paar Gate-Elektroden, die über ein Gate in einem Paar Gräben angeordnet sind Isolierfolien; das Paar Gräben erstreckt sich durch die dritte Halbleiterschicht und erreicht die erste Halbleiterschicht; ein Paar vierte Halbleiterschichten des ersten Leitfähigkeitstyps, die jeweils entlang des Grabenpaars in einer Oberfläche der dritten Halbleiterschicht gebildet sind, die dies nicht ist zwischen dem Paar von Gräben angeordnet, wobei jede der vierten Halbleiterschichten so angeordnet ist, dass sie Ladungsträger des ersten Leitfähigkeitstyps durch einen Kanal, der in der dritten Halbleiterschicht durch eine entsprechende der Gate-Elektroden induziert wird, in die erste Halbleiterschicht injiziert und darin eine erste Hauptleitfähigkeitsmodulation verursacht eine Elektrode, die in Kontakt mit der zweiten Halbleiterschicht angeordnet ist; eine zweite Hauptelektrode, die in Kontakt mit der dritten und vierten Halbleiterschicht angeordnet ist; und eine fünfte Halbleiterschicht vom zweiten Leitfähigkeitstyp, die einen niedrigeren Widerstand als die dritte Halbleiterschicht aufweist; und wird in einem Nichtstrompfadbereich zwischen dem Paar von Grabenabschnitten gebildet, so dass die fünfte Halbleiterschicht mindestens eine Tiefe in der Nähe von Bodenabschnitten der Gräben erreicht und die erste und fünfte Halbleiterschicht einen pn-Übergang bilden.
  • US 9 111 990 B1 offenbart eine Halbleitervorrichtung umfassend: ein Halbleitersubstrat, erste Halbleiterschichten eines ersten Leitfähigkeitstyps, die auf einer Oberfläche des Halbleitersubstrats vorgesehen sind, sich in eine erste Richtung erstrecken und von einer Gateschicht umgeben sind, sowie zweite Halbleiterschichten des ersten Leitfähigkeitstyps; zwischen den ersten Halbleiterschichten ist eine dritte Halbleiterschicht des ersten Leitfähigkeitstyps vorgesehen, die an Enden der ersten Richtung der ersten Halbleiterschichten vorgesehen und von der Gate-Schicht umgeben ist; und eine vierte Halbleiterschicht eines zweiten Leitfähigkeitstyps ist im Halbleitersubstrat vorgesehen; eine sechste Halbleiterschicht des ersten Leitfähigkeitstyps, die auf einer Rückseite des Halbleitersubstrats bereitgestellt ist; eine siebte Halbleiterschicht des zweiten Leitfähigkeitstyps, die zwischen der sechsten Halbleiterschicht und den ersten Halbleiterschichten bereitgestellt ist; eine Emitterelektrode; und eine Kollektorelektrode.
  • DE 11 2011 105 411 T5 offenbart einen Bipolartransistor mit isoliertem Gate mit einer Gateelektrode und einer Emitterelektrode, welche in einem Transistorbereich vorgesehen ist. Ein Abschlussbereich ist um den Transistorbereich angeordnet. Eine erste Pufferschicht vom N-Typ ist unter einer Driftschicht vom N-Typ im Transistorbereich vorgesehen. Eine Kollektorschicht vom P-Typ ist unter der ersten Pufferschicht vom N-Typ vorgesehen. Eine zweite Pufferschicht vom N-Typ ist unter der Driftschicht vom N-Typ im Abschlussbereich vorgesehen. Eine Kollektorelektrode ist direkt mit der Kollektorschicht vom P-Typ und der zweiten Pufferschicht vom N-Typ verbunden. Eine Störstellenkonzentration der zweiten Pufferschicht vom N-Typ nimmt mit abnehmendem Abstand von der Kollektorelektrode ab. Die zweite Pufferschicht vom N-Typ bildet keinen ohmschen Kontakt mit der Kollektorelektrode.
  • Literaturliste
  • Patentliteratur
  • [PTL 1] JP 2009 - 277 792 A
  • Zusammenfassung
  • Technisches Problem
  • Es ist möglich, durch einen Löcherakkumulationseffekt eines Dummy-Zellbereichs ein Ausgleichsverhältnis zwischen einer EIN-Spannung und einem Schaltverlust zu verbessern. Ein Potential des Dummy-Zellbereichs ist jedoch zwischen einem Endbereich eines Substrats und einem Mittenbereich des Substrats unterschiedlich, und so unterscheidet sich der Löcherakkumulationseffekt zwischen dem Endbereich des Substrats und dem Mittenbereich des Substrats. Eine dadurch verursachte Differenz eines EIN-Widerstands ruft eine Stromunausgeglichenheit in dem Substrat hervor.
  • Die vorliegende Erfindung ist implementiert worden, um das vorstehend beschriebene Problem zu lösen, und es ist eine Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung zur Verfügung zu stellen, die in der Lage ist, eine Stromunausgeglichenheit in einem Substrat zu reduzieren.
  • Lösung des Problems
  • Eine Halbleitervorrichtung gemäß der vorliegenden Erfindung weist auf: ein n-Typ-Substrat, das einen aktiven Zellbereich und einen Dummy-Zellbereich aufweist; eine p-Typ-Diffusionsschicht, die auf einer oberen Oberflächenseite des n-Typ-Substrats vorgesehen ist; eine n-Typ-Emitterschicht, die an einem Teil der p-Typ-Diffusionsschicht in dem aktiven Zellbereich vorgesehen ist; einen Gate-Graben, der die p-Typ-Diffusionsschicht und die n-Typ-Emitterschicht in dem aktiven Zellbereich einschneidet; erste und zweite Dummy-Gräben, die in einer Draufsicht parallel zu dem Gate-Graben vorgesehen sind und die p-Typ-Diffusionsschicht in dem Dummy-Zellbereich einschneiden; einen dritten Dummy-Graben, der die p-Typ-Diffusionsschicht in dem Dummy-Zellbereich eines Substratendbereichs einschneidet und orthogonal zu den ersten und zweiten Dummy-Gräben liegt; eine Emitterelektrode, die mit der n-Typ-Emitterschicht, der p-Typ-Diffusionsschicht in dem aktiven Zellbereich und der p-Typ-Diffusionsschicht in dem Dummy-Zellbereich des Substratendbereichs verbunden ist; eine Zwischenlagenisolierungsschicht, die die p-Typ-Diffusionsschicht in dem Dummy-Zellbereich eines Substratmittenbereichs, der sich zwischen den ersten und zweiten Dummy-Gräben befindet, von der Emitterelektrode isoliert; eine p-Typ-Kollektorschicht, die auf einer unteren Oberflächenseite des n-Typ-Substrats vorgesehen ist; und eine Kollektorelektrode, die mit der p-Typ-Kollektorschicht verbunden ist, wobei der dritte Dummy-Graben die p-Typ-Diffusionsschicht in dem Dummy-Zellbereich des Substratmittenbereichs von der p-Typ-Diffusionsschicht in dem Dummy-Zellbereich des Substratendbereichs, der mit der Emitterelektrode verbunden ist, trennt, die p-Typ-Diffusionsschicht eine p-Typ-Wannenschicht aufweist, die tiefer als der dritte Dummy-Graben in dem Substratendbereich vorgesehen ist, und der dritte Dummy-Graben näher an einer Mitte des n-Typ-Substrats vorgesehen ist als die p-Typ-Wannenschicht.
  • Vorteilhafte Wirkungen der Erfindung
  • In der vorliegenden Erfindung trennt der dritte Dummy-Graben die p-Typ-Diffusionsschicht in dem Dummy-Zellbereich in dem Substratmittenbereich von der p-Typ-Diffusionsschicht in dem Dummy-Zellbereich des Substratendbereichs, der mit der Emitterelektrode verbunden ist. Weiter ist der dritte Dummy-Graben näher an einer Mitte des n-Typ-Substrats vorgesehen als die p-Typ-Wannenschicht, und dies verhindert, dass die tiefe p-Typ-Wannenschicht die Trennfunktion zwischen dem Substratmittenbereich und dem Substratendbereich beeinträchtigt. Dies ermöglicht, dass der Substratmittenbereich und der Substratendbereich einen Löcherakkumulationseffekt in einer gleichmäßigen Kondition beibehalten. Als ein Ergebnis ist es möglich, eine Stromunausgeglichenheit innerhalb des Substrats zu reduzieren, ohne ein Ausgleichsverhältnis zwischen einer EIN-Spannung und einem Schaltverlust zu verschlechtern.
  • Kurze Beschreibung der Zeichnungen
    • 1 ist eine perspektivische Ansicht, die eine Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung darstellt.
    • 2 ist eine Querschnittsansicht, die die Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung darstellt.
    • 3 ist eine Draufsicht, die das Substrat der Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung darstellt.
    • 4 ist eine perspektivische Ansicht, die eine Modifikation 1 der Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung darstellt.
    • 5 ist eine Draufsicht, die ein Substrat einer Modifikation 2 der Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung darstellt.
    • 6 ist eine Draufsicht, die ein Substrat einer Modifikation 3 der Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung darstellt.
    • 7 ist eine Draufsicht, die ein Substrat einer Modifikation 4 der Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung darstellt.
    • 8 ist eine perspektivische Ansicht, die eine Halbleitervorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung darstellt.
    • 9 ist eine Draufsicht, die ein Substrat der Halbleitervorrichtung gemäß der zweiten Ausführungsform der vorliegenden Erfindung darstellt.
    • 10 ist eine Draufsicht, die ein Substrat einer Modifikation der Halbleitervorrichtung gemäß der zweiten Ausführungsform der vorliegenden Erfindung darstellt.
    • 11 ist eine perspektivische Ansicht, die eine Halbleitervorrichtung gemäß einer dritten Ausführungsform der vorliegenden Erfindung darstellt.
    • 12 ist eine Unteransicht, die ein Substrat der Halbleitervorrichtung gemäß der dritten Ausführungsform der vorliegenden Erfindung darstellt.
  • Beschreibung der Ausführungsformen
  • Eine Halbleitervorrichtung gemäß den Ausführungsformen der vorliegenden Erfindung wird mit Bezug auf die Zeichnungen beschrieben. Die gleichen Komponenten werden durch die gleichen Bezugszeichen gekennzeichnet, und die wiederholte Beschreibung derselben kann weggelassen sein.
  • Erste Ausführungsform
  • 1 ist eine perspektivische Ansicht, die eine Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung darstellt. 2 ist eine Querschnittsansicht, die die Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung darstellt. 3 ist eine Draufsicht, die das Substrat der Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung darstellt. Diese Halbleitervorrichtung ist ein IGBT (Bipolartransistor mit isoliertem Gate), der eine CSTBT- (Carrier-Stored-Trench-Gate-Bipolar-Transistor-) Struktur aufweist.
  • Ein n-Typ-Substrat 1 weist einen aktiven Zellbereich, der im Wesentlichen als ein Transistor arbeitet, und einen Dummy-Zellbereich, der nicht als ein Transistor arbeitet, auf. Eine n-Typ-Ladungsträgerspeicherschicht 2 und eine p-Typ-Basisschicht 3 sind nacheinander auf einer oberen Oberflächenseite des n-Typ-Substrats 1 vorgesehen. Eine p+-Typ-Kontaktschicht 4 ist an einem Teil auf der p-Typ-Basisschicht 3 vorgesehen. Eine n+-Typ-Emitterschicht 5 ist an einem Teil auf der p-Typ-Basisschicht 3 in dem aktiven Zellbereich vorgesehen.
  • Ein Gate-Graben 6 schneidet die n-Typ-Ladungsträgerspeicherschicht 2, die p-Typ-Basisschicht 3, die p+-Typ-Kontaktschicht 4 und die n+-Typ-Emitterschicht 5 in dem aktiven Zellbereich ein. Ein aktives Gate 7 ist in dem Gate-Graben 6 über eine Gate-Oxidschicht 8 vorgesehen.
  • Erste und zweite Dummy-Gräben 9 und 10, die in einer Draufsicht parallel zu dem Gate-Graben 6 vorgesehen sind, schneiden die n-Typ-Ladungsträgerspeicherschicht 2, die p-Typ-Basisschicht 3 und die p+-Typ-Kontaktschicht 4 in dem Dummy-Zellbereich ein. Ein dritter Dummy-Graben 11 schneidet die p-Typ-Basisschicht 3 in dem Dummy-Zellbereich eines Substratendbereichs ein und liegt orthogonal zu den ersten und zweiten Dummy-Gräben 9 und 10. Ein Dummy-Gate 12 ist in den ersten, zweiten und dritten Dummy-Gräben 9, 10 und 11 über eine Gate-Oxidschicht 8 vorgesehen.
  • In dem Substratendbereich ist eine p-Typ-Wannenschicht 15 tiefer als die p-Typ-Basisschicht 3 und der dritte Dummy-Graben 11 vorgesehen. Eine Zwischenlagenisolierungsschicht 13 ist auf der p-Typ-Basisschicht 3 oder dergleichen vorgesehen, und eine Emitterelektrode 14 ist darauf vorgesehen. Eine n-Typ-Pufferschicht 16 und eine p-Typ-Kollektorschicht 17 sind nacheinander auf einer unteren Oberflächenseite des n-Typ-Substrats 1 vorgesehen. Eine Kollektorelektrode 18 ist mit der p-Typ-Kollektorschicht 17 verbunden.
  • Die Emitterelektrode 14 ist mit der n+-Typ-Emitterschicht 5, der p-Typ-Basisschicht 3 und der p+-Typ-Kontaktschicht 4 in dem aktiven Zellbereich und der p-Typ-Wannenschicht 15 in dem Dummy-Zellbereich des Substratendbereichs durch ein Lochmuster der Zwischenlagenisolierungsschicht 13 verbunden. Die Zwischenlagenisolierungsschicht 13 isoliert die p-Typ-Basisschicht 3 und die p+-Typ-Kontaktschicht 4 in dem Dummy-Zellbereich des Substratmittenbereichs, der sich zwischen den ersten und zweiten Dummy-Gräben 9 und 10 befindet, von der Emitterelektrode 14. Der dritte Dummy-Graben 11 trennt eine p-Typ-Diffusionsschicht wie die p-Typ-Basisschicht 3 in dem Dummy-Zellbereich des Substratmittenbereichs von einer p-Typ-Diffusionsschicht wie der p-Typ-Wannenschicht 15 in dem Dummy-Zellbereich des Substratendbereichs, der mit der Emitterelektrode 14 verbunden ist.
  • Die p-Typ-Diffusionsschicht, die durch die ersten, zweiten und dritten Gräben 9, 10, und 11 eingeschlossen ist, weist ein unverbundenes Potential auf. Die p-Typ-Wannenschicht 15 ist in dem Substratendbereich vorgesehen, um eine elektrische Feldstärke mit einer Krümmung an dem Endbereich dieser potentialfreien p-Typ-Diffusionsschicht zu reduzieren. Der dritte Dummy-Graben 11 ist jedoch näher an der Mitte des n-Typ-Substrats 1 vorgesehen als die p-Typ-Wannenschicht 15, um zu verhindern, dass die Substratmittenbereichsseite und die Substratendbereichsseite über dem dritten Dummy-Graben 11 über die p-Typ-Wannenschicht 15 elektrisch verbunden werden.
  • Wie vorstehend beschrieben, trennt gemäß der vorliegenden Ausführungsform der dritte Dummy-Graben 11 die p-Typ-Diffusionsschicht in dem Dummy-Zellbereich in dem Substratmittenbereich von der p-Typ-Diffusionsschicht in dem Dummy-Zellbereich des Substratendbereichs, der mit der Emitterelektrode 14 verbunden ist. Weiter ist der dritte Dummy-Graben 11 näher an der Mitte des n-Typ-Substrats 1 vorgesehen als die p-Typ-Wannenschicht 15, und dies verhindert, dass die tiefe p-Typ-Wannenschicht 15 die Trennfunktion zwischen dem Substratmittenbereich und dem Substratendbereich beeinträchtigt. Dies ermöglicht, dass der Substratmittenbereich und der Substratendbereich einen Löcherakkumulationseffekt in einer gleichmäßigen Kondition aufrechterhalten. Als ein Ergebnis ist es möglich, eine Stromunausgeglichenheit innerhalb des Substrats zu reduzieren, ohne ein Ausgleichsverhältnis zwischen einer EIN-Spannung und einem Schaltverlust zu verschlechtern.
  • 4 ist eine perspektivische Ansicht, die eine Modifikation 1 der Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung darstellt. In der Modifikation 1 ist der Gate-Graben 6 so tief wie die ersten, zweiten und dritten Dummy-Gräben 9, 10 und 11. Deshalb ist es möglich, die ersten, zweiten und dritten Dummy-Gräben 9, 10 und 11 simultan mit dem gewöhnlichen Gate-Graben 6 auszubilden und dadurch die Anzahl von Schritten zu reduzieren.
  • 5 ist eine Draufsicht, die ein Substrat einer Modifikation 2 der Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung darstellt. 6 ist eine Draufsicht, die ein Substrat einer Modifikation 3 der Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung darstellt. 7 ist eine Draufsicht, die ein Substrat einer Modifikation 4 der Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung darstellt. Kreuzungen zwischen den ersten und zweiten Dummy-Gräben 9 und 10 und dem dritten Dummy-Graben 11 sind in einer Draufsicht in der Modifikation 2 halbkreisförmig, wogegen sie in der Modifikation 3 vieleckig sind. In der Modifikation 4 sind die Kreuzungen zwischen Gräben mit einem Bogen versehen. Ein Festlegen solcher Formen für die Kreuzungen zwischen Gräben macht es möglich, eine lokale Konzentration eines elektrischen Felds zu verhindern.
  • Zweite Ausführungsform
  • 8 ist eine perspektivische Ansicht, die eine Halbleitervorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung darstellt. 9 ist eine Draufsicht, die ein Substrat der Halbleitervorrichtung gemäß der zweiten Ausführungsform der vorliegenden Erfindung darstellt. In der vorliegenden Ausführungsform ist eine Verunreinigungskonzentration der p-Typ-Basisschicht 3 und der p+-Typ-Kontaktschicht 4 in dem Dummy-Zellbereich geringer ausgelegt als eine Verunreinigungskonzentration der p-Typ-Basisschicht 3 und der p+-Typ-Kontaktschicht 4 in dem aktiven Zellbereich anstelle des dritten Dummy-Grabens 11 der ersten Ausführungsform. Der Rest der Anordnung ist der gleiche wie derjenige der ersten Ausführungsform.
  • Da ein Diffusionswiderstand der p-Typ-Diffusionsschicht in dem Dummy-Zellbereich höher ist als ein Diffusionswiderstand der p-Typ-Diffusionsschicht in dem aktiven Zellbereich, ist es möglich, einen Löcherakkumulationseffekt in einer gleichmäßigen Kondition zwischen dem Substratmittenbereich und dem Substratendbereich in der potentialfreien p-Typ-Diffusionsschicht des Dummy-Zellbereichs aufrecht zu erhalten. Es ist dadurch möglich, eine Stromunausgeglichenheit in dem Substrat zu reduzieren.
  • 10 ist eine Draufsicht, die ein Substrat einer Modifikation der Halbleitervorrichtung gemäß der zweiten Ausführungsform der vorliegenden Erfindung darstellt. Ähnliche Wirkungen können ebenfalls erzielt werden, ohne eine p+-Typ-Kontaktschicht 4 in dem Dummy-Zellbereich vorzusehen.
  • Dritte Ausführungsform
  • 11 ist eine perspektivische Ansicht, die eine Halbleitervorrichtung gemäß einer dritten Ausführungsform der vorliegenden Erfindung darstellt. 12 ist eine Unteransicht, die ein Substrat der Halbleitervorrichtung gemäß der dritten Ausführungsform der vorliegenden Erfindung darstellt. In der vorliegenden Ausführungsform sind anstelle des dritten Dummy-Grabens 11 der ersten Ausführungsform eine erste p-Typ-Kollektorschicht 17a, die in dem aktiven Zellbereich und dem Dummy-Zellbereich des Substratmittenbereichs vorgesehen ist, und eine zweite p-Typ-Kollektorschicht 17b, die in dem Dummy-Zellbereich des Substratendbereichs vorgesehen ist und eine höhere Verunreinigungskonzentration als diejenige der ersten p-Typ-Kollektorschicht 17a aufweist, als die p-Typ-Kollektorschichten vorgesehen. Die zweite p-Typ-Kollektorschicht 17b ist nicht auf direkt unter der p-Typ-Wannenschicht 15 begrenzt und weist eine potenzialfreie Struktur auf, in welcher eine Verunreinigungskonzentration in Richtung des Substratmittenbereichs allmählich abnimmt.
  • Es ist wahrscheinlicher, dass Löcher in dem Dummy-Zellbereich des Substratendbereichs entweichen, der mit der Emitterelektrode 14 verbunden ist. Somit wird in der vorliegenden Ausführungsform bewirkt, dass die p-Typ-Kollektorschicht eine hohe Konzentration in dem relevanten Bereich aufweist, um die Menge einer Löcherinjektion zu erhöhen. Dies macht es möglich, eine Stromunausgeglichenheit in dem Substrat zu reduzieren.
  • Es ist zu beachten, dass die Halbleitervorrichtungen gemäß der ersten bis dritten Ausführungsformen nicht auf diejenigen beschränkt sind, die aus Silizium ausgebildet sind, sondern aus Halbleitern mit breiter Bandlücke ausgebildet sein können, die eine größere Bandlücke aufweisen. Beispiele der Halbleiter mit breiter Bandlücke schließen Siliziumkarbid, auf Galliumnitrid basierendes Material oder Diamant ein. Eine Halbleitervorrichtung, die aus einem solchen Halbleiter mit breiter Bandlücke ausgebildet ist, weist eine hohe Durchbruchspannung und eine hohe zulässige Stromdichte auf und kann dadurch verkleinert werden. Ein Verwenden einer solchen verkleinerten Halbleitervorrichtung erlaubt auch, dass ein Halbleitermodul, welches diese Halbleitervorrichtung beinhaltet, verkleinert wird. Weiter ist es möglich, da die Halbleitervorrichtung einen hohen Wärmewiderstand aufweist, die Größe von Abstrahllamellen eines Kühlkörpers zu reduzieren und ein luftgekühltes System anstelle eines wassergekühlten Systems einzusetzen und dadurch das Halbleitermodul weiter zu verkleinern. Weiter ist es möglich, da die Halbleitervorrichtung einen geringeren Leistungsverlust aufweist und eine hohe Effizienz erzielt, das Halbleitermodul hocheffizient auszulegen.
  • Bezugszeichenliste
  • 1 n-Typ-Substrat; 3 p-Typ-Basisschicht (p-Typ-Diffusionsschicht); 4 p+-Typ-Kontaktschicht (p-Typ-Diffusionsschicht); 5 n+-Typ-Emitterschicht; 6 Gate-Graben; 9 erster Dummy-Graben; 10 zweiter Dummy-Graben; 11 dritter Dummy-Graben; 13 Zwischenlagenisolierungsschicht; 14 Emitterelektrode; 15 p-Typ-Wannenschicht (p-Typ-Diffusionsschicht); 17 p-Typ-Kollektorschicht; 17a erste p-Typ-Kollektorschicht; 17b zweite p-Typ-Kollektorschicht; 18 Kollektorelektrode

Claims (6)

  1. Halbleitervorrichtung, aufweisend: ein n-Typ-Substrat (1), das einen aktiven Zellbereich und einen Dummy-Zellbereich, welcher einen Dummy-Zellbereich eines Substratendbereichs und eines Substratmittenbereichs umfasst, aufweist; eine p-Typ-Diffusionsschicht (3, 4, 15), die auf einer oberen Oberflächenseite des n-Typ-Substrats (1) vorgesehen ist; eine n-Typ-Emitterschicht (5), die an einem Teil auf der p-Typ-Diffusionsschicht (3, 4, 15) in dem aktiven Zellbereich vorgesehen ist; einen Gate-Graben (6), der die p-Typ-Diffusionsschicht (3, 4, 15) und die n-Typ-Emitterschicht (5) in dem aktiven Zellbereich einschneidet, sodass die n-Typ-Emitterschicht (5) auf beiden Seiten des Gate-Grabens (6) ausgebildet ist; erste und zweite Dummy-Gräben (9, 10), die in einer Draufsicht parallel zu dem Gate-Graben (6) vorgesehen sind und die p-Typ-Diffusionsschicht (3, 4, 15) in dem Dummy-Zellbereich einschneiden; einen dritten Dummy-Graben (11), der die p-Typ-Diffusionsschicht (3, 4, 15) in dem Dummy-Zellbereich des Substratendbereichs einschneidet und orthogonal zu den ersten und zweiten Dummy-Gräben (9, 10) liegt; eine Emitterelektrode (14), die mit der n-Typ-Emitterschicht (5), der p-Typ-Diffusionsschicht (3, 4, 15) in dem aktiven Zellbereich und der p-Typ-Diffusionsschicht (3, 4, 15) in dem Dummy-Zellbereich des Substratendbereichs verbunden ist; eine Zwischenlagenisolierungsschicht (13), die die p-Typ-Diffusionsschicht (3, 4, 15) in dem Dummy-Zellbereich des Substratmittenbereichs, der sich zwischen den ersten und zweiten Dummy-Gräben (9, 10) befindet, von der Emitterelektrode (14) isoliert; eine p-Typ-Kollektorschicht (17), die auf einer unteren Oberflächenseite des n-Typ-Substrats (1) vorgesehen ist; und eine Kollektorelektrode (18), die mit der p-Typ-Kollektorschicht (17) verbunden ist, wobei der dritte Dummy-Graben (11) die p-Typ-Diffusionsschicht (3, 4, 15) in dem Dummy-Zellbereich des Substratmittenbereichs von der p-Typ-Diffusionsschicht (3, 4, 15) in dem Dummy-Zellbereich des Substratendbereichs, der mit der Emitterelektrode (14) verbunden ist, trennt, die p-Typ-Diffusionsschicht (3, 4, 15) eine p-Typ-Wannenschicht (15) aufweist, die tiefer als der dritte Dummy-Graben (11) in dem Substratendbereich und tiefer als die p-Typ-Diffusionsschicht (3) in dem Substratmittenbereich vorgesehen ist, und der dritte Dummy-Graben (11) näher an einer Mitte des n-Typ-Substrats (1) vorgesehen ist, als die p-Typ-Wannenschicht.
  2. Halbleitervorrichtung gemäß Anspruch 1, wobei der Gate-Graben (6) so tief ist wie die ersten, zweiten und dritten Dummy-Gräben (9, 10, 11).
  3. Halbleitervorrichtung gemäß Anspruch 1 oder 2, wobei Kreuzungen zwischen den ersten und zweiten Dummy-Gräben (9, 10) und dem dritten Dummy-Graben (11) in einer Draufsicht halbkreisförmig oder mehreckig oder mit einem Bogen versehen sind.
  4. Halbleitervorrichtung, aufweisend: ein n-Typ-Substrat (1), das einen aktiven Zellbereich und einen Dummy-Zellbereich, welcher einen Dummy-Zellbereich eines Substratendbereichs und eines Substratmittenbereichs umfasst, aufweist; eine p-Typ-Diffusionsschicht (3, 4, 15), die auf einer oberen Oberflächenseite des n-Typ-Substrats (1) vorgesehen ist; eine n-Typ-Emitterschicht (5), die an einem Teil auf der p-Typ-Diffusionsschicht (3, 4, 15) in dem aktiven Zellbereich vorgesehen ist; einen Gate-Graben (6), der die p-Typ-Diffusionsschicht (3, 4, 15) und die n-Typ-Emitterschicht (5) in dem aktiven Zellbereich einschneidet; erste und zweite Dummy-Gräben (9, 10), die in einer Draufsicht parallel zu dem Gate-Graben (6) vorgesehen sind und die p-Typ-Diffusionsschicht (3, 4, 15) in dem Dummy-Zellbereich einschneiden, eine Emitterelektrode (14), die mit der n-Typ-Emitterschicht (5), der p-Typ-Diffusionsschicht (3, 4, 15) in dem aktiven Zellbereich und der p-Typ-Diffusionsschicht (3, 4, 15) in dem Dummy-Zellbereich des Substratendbereichs verbunden ist; eine Zwischenlagenisolierungsschicht (13), die die p-Typ-Diffusionsschicht (3, 4, 15) in dem Substratmittenbereich, der sich zwischen den ersten und zweiten Dummy-Gräben (9, 10) befindet, von der Emitterelektrode (14) isoliert; eine p-Typ-Kollektorschicht (17), die auf einer unteren Oberflächenseite des n-Typ-Substrats (1) vorgesehen ist; und eine Kollektorelektrode (18), die mit der p-Typ-Kollektorschicht (17) verbunden ist, wobei eine Verunreinigungskonzentration der p-Typ-Diffusionsschicht (3, 4,15) in dem Dummy-Zellbereich geringer ist als eine Verunreinigungskonzentration der p-Typ-Diffusionsschicht (3, 4, 15) in dem aktiven Zellbereich, der aktive Zellbereich und der Dummy-Zellbereich durch den ersten oder zweiten Dummy-Graben (10) voneinander getrennt sind, und keine p+-Typ-Kontaktschicht (4) in dem Dummy-Zellbereich vorgesehen ist.
  5. Halbleitervorrichtung, aufweisend: ein n-Typ-Substrat (1), das einen aktiven Zellbereich und einen Dummy-Zellbereich, welcher einen Dummy-Zellbereich eines Substratendbereichs und eines Substratmittenbereichs umfasst, aufweist; eine p-Typ-Diffusionsschicht (3, 4, 15), die auf einer oberen Oberflächenseite des n-Typ-Substrats (1) vorgesehen ist; eine n-Typ-Emitterschicht (5), die an einem Teil auf der p-Typ-Diffusionsschicht (3, 4, 15) in dem aktiven Zellbereich vorgesehen ist; einen Gate-Graben (6), der die p-Typ-Diffusionsschicht (3, 4, 15) und die n-Typ-Emitterschicht (5) in dem aktiven Zellbereich einschneidet; erste und zweite Dummy-Gräben (9, 10), die in einer Draufsicht parallel zu dem Gate-Graben (6) vorgesehen sind und die p-Typ-Diffusionsschicht (3, 4, 15) in dem Dummy-Zellbereich einschneiden; eine Emitterelektrode (14), die mit der n-Typ-Emitterschicht (5), der p-Typ-Diffusionsschicht (3, 4, 15) in dem aktiven Zellbereich und der p-Typ-Diffusionsschicht (3, 4, 15) in dem Dummy-Zellbereich des Substratendbereichs verbunden ist; eine Zwischenlagenisolierungsschicht (13), die die p-Typ-Diffusionsschicht (3, 4, 15) in dem Substratmittenbereich, der sich zwischen den ersten und zweiten Dummy-Gräben (9, 10) befindet, von der Emitterelektrode (14) isoliert; eine p-Typ-Kollektorschicht (17), die auf einer unteren Oberflächenseite des n-Typ-Substrats (1) vorgesehen ist; und eine Kollektorelektrode (18), die mit der p-Typ-Kollektorschicht (17) verbunden ist, wobei die p-Typ-Kollektorschicht (17) eine erste p-Typ-Kollektorschicht (17a), die in dem aktiven Zellbereich und dem Dummy-Zellbereich des Substratmittenbereichs vorgesehen ist, und eine zweite p-Typ-Kollektorschicht (17b), die in dem Dummy-Zellbereich des Substratendbereichs vorgesehen ist und eine höhere Verunreinigungskonzentration aufweist als die erste p-Typ-Kollektorschicht (17a), aufweist.
  6. Halbleitervorrichtung, aufweisend: ein n-Typ-Substrat (1), das einen aktiven Zellbereich und einen Dummy-Zellbereich, welcher einen Dummy-Zellbereich eines Substratendbereichs und eines Substratmittenbereichs umfasst, aufweist; eine p-Typ-Diffusionsschicht (3, 4, 15), die auf einer oberen Oberflächenseite des n-Typ-Substrats (1) vorgesehen ist; eine n-Typ-Emitterschicht (5), die an einem Teil auf der p-Typ-Diffusionsschicht (3, 4, 15) in dem aktiven Zellbereich vorgesehen ist; einen Gate-Graben (6), der die p-Typ-Diffusionsschicht (3, 4, 15) und die n-Typ-Emitterschicht (5) in dem aktiven Zellbereich einschneidet; erste und zweite Dummy-Gräben (9, 10), die in einer Draufsicht parallel zu dem Gate-Graben (6) vorgesehen sind und die p-Typ-Diffusionsschicht (3, 4, 15) in dem Dummy-Zellbereich einschneiden; einen dritten Dummy-Graben (11), der die p-Typ-Diffusionsschicht (3, 4, 15) in dem Dummy-Zellbereich des Substratendbereichs einschneidet und orthogonal zu den ersten und zweiten Dummy-Gräben (9, 10) liegt; eine Emitterelektrode (14), die mit der n-Typ-Emitterschicht (5), der p-Typ-Diffusionsschicht (3, 4, 15) in dem aktiven Zellbereich und der p-Typ-Diffusionsschicht (3, 4, 15) in dem Dummy-Zellbereich des Substratendbereichs verbunden ist; eine Zwischenlagenisolierungsschicht (13), die die p-Typ-Diffusionsschicht (3, 4, 15) in dem Dummy-Zellbereich des Substratmittenbereichs, der sich zwischen den ersten und zweiten Dummy-Gräben (9, 10) befindet, von der Emitterelektrode (14) isoliert; eine p-Typ-Kollektorschicht (17), die auf einer unteren Oberflächenseite des n-Typ-Substrats (1) vorgesehen ist; und eine Kollektorelektrode (18), die mit der p-Typ-Kollektorschicht (17) verbunden ist, wobei der dritte Dummy-Graben (11) die p-Typ-Diffusionsschicht (3, 4, 15) in dem Dummy-Zellbereich des Substratmittenbereichs von der p-Typ-Diffusionsschicht (3, 4, 15) in dem Dummy-Zellbereich des Substratendbereichs, der mit der Emitterelektrode (14) verbunden ist, trennt, die p-Typ-Diffusionsschicht (3, 4, 15) eine p-Typ-Wannenschicht (15) aufweist, die tiefer als der dritte Dummy-Graben (11) in dem Substratendbereich und tiefer als die p-Typ-Diffusionsschicht (3) in dem Substratmittenbereich vorgesehen ist, der dritte Dummy-Graben (11) näher an einer Mitte des n-Typ-Substrats (1) vorgesehen ist, als die p-Typ-Wannenschicht, und wobei Kreuzungen zwischen den ersten und zweiten Dummy-Gräben (9, 10) und dem dritten Dummy-Graben (11) in einer Draufsicht halbkreisförmig oder mehreckig oder mit einem Bogen versehen sind.
DE112015006812.0T 2015-08-19 2015-08-19 Halbleitervorrichtung Active DE112015006812B4 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/073209 WO2017029719A1 (ja) 2015-08-19 2015-08-19 半導体装置

Publications (2)

Publication Number Publication Date
DE112015006812T5 DE112015006812T5 (de) 2018-04-26
DE112015006812B4 true DE112015006812B4 (de) 2024-02-22

Family

ID=58051180

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112015006812.0T Active DE112015006812B4 (de) 2015-08-19 2015-08-19 Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US10355082B2 (de)
JP (1) JP6399228B2 (de)
CN (1) CN107924940B (de)
DE (1) DE112015006812B4 (de)
WO (1) WO2017029719A1 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105226090B (zh) * 2015-11-10 2018-07-13 株洲中车时代电气股份有限公司 一种绝缘栅双极晶体管及其制作方法
US10636877B2 (en) 2016-10-17 2020-04-28 Fuji Electric Co., Ltd. Semiconductor device
DE102018112344A1 (de) * 2017-05-29 2018-11-29 Infineon Technologies Ag Leistungshalbleitervorrichtung mit dV/dt-Steuerbarkeit und Quergrabenanordnung
DE102018130095B4 (de) * 2018-11-28 2021-10-28 Infineon Technologies Dresden GmbH & Co. KG Halbleiterleistungsschalter mit verbesserter Steuerbarkeit
CN109755300B (zh) * 2018-11-28 2020-11-10 株洲中车时代半导体有限公司 一种沟槽igbt芯片
US11004969B2 (en) * 2019-10-07 2021-05-11 Nami MOS CO., LTD. Trench MOSFETs having dummy cells for avalanche capability improvement
JP7438080B2 (ja) * 2020-10-30 2024-02-26 三菱電機株式会社 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1835542A2 (de) 1999-09-30 2007-09-19 Kabushiki Kaisha Toshiba Halbleitervorrichtung mit Graben-Gate
DE112011105411T5 (de) 2011-07-05 2014-04-10 Mitsubishi Electric Corp. Halbleitervorrichtung
US9111990B1 (en) 2014-02-27 2015-08-18 Kabushiki Kaisha Toshiba Semiconductor device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3410913B2 (ja) * 1996-11-29 2003-05-26 株式会社東芝 電力用半導体装置
JP3971327B2 (ja) * 2003-03-11 2007-09-05 株式会社東芝 絶縁ゲート型半導体装置
JP3906181B2 (ja) * 2003-05-26 2007-04-18 株式会社東芝 電力用半導体装置
JP2009188290A (ja) * 2008-02-08 2009-08-20 Toshiba Corp 電力用半導体装置
JP4688901B2 (ja) 2008-05-13 2011-05-25 三菱電機株式会社 半導体装置
US8304829B2 (en) * 2008-12-08 2012-11-06 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
JP5488691B2 (ja) * 2010-03-09 2014-05-14 富士電機株式会社 半導体装置
JP5287835B2 (ja) * 2010-04-22 2013-09-11 株式会社デンソー 半導体装置
JP6037499B2 (ja) * 2011-06-08 2016-12-07 ローム株式会社 半導体装置およびその製造方法
JP2014132620A (ja) * 2013-01-07 2014-07-17 Mitsubishi Electric Corp 半導体装置
JP2015023118A (ja) * 2013-07-18 2015-02-02 株式会社東芝 半導体装置
JP6158123B2 (ja) * 2014-03-14 2017-07-05 株式会社東芝 半導体装置
CN106062964B (zh) * 2014-04-21 2019-07-26 三菱电机株式会社 功率用半导体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1835542A2 (de) 1999-09-30 2007-09-19 Kabushiki Kaisha Toshiba Halbleitervorrichtung mit Graben-Gate
DE112011105411T5 (de) 2011-07-05 2014-04-10 Mitsubishi Electric Corp. Halbleitervorrichtung
US9111990B1 (en) 2014-02-27 2015-08-18 Kabushiki Kaisha Toshiba Semiconductor device

Also Published As

Publication number Publication date
CN107924940B (zh) 2021-02-05
WO2017029719A1 (ja) 2017-02-23
US20180083101A1 (en) 2018-03-22
CN107924940A (zh) 2018-04-17
JPWO2017029719A1 (ja) 2017-11-30
DE112015006812T5 (de) 2018-04-26
US10355082B2 (en) 2019-07-16
JP6399228B2 (ja) 2018-10-03

Similar Documents

Publication Publication Date Title
DE112015006812B4 (de) Halbleitervorrichtung
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE102015221061B4 (de) Halbleitervorrichtung
DE112016003509B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE112015004374B4 (de) Halbleitervorrichtung
DE102004052678B3 (de) Leistungs- Trenchtransistor
DE102012219645B4 (de) Halbleitervorrichtungen und Verfahren zu ihrer Herstellung
DE112012002956B4 (de) Bipolarer Transistor mit isoliertem Gate
DE102013113939B4 (de) Halbleiterbauelemente mit stufenförmigem Randabschluss und Verfahren zum Fertigen eines Halbleiterbauelements
DE10303335B4 (de) Halbleiterbauteil
DE112013006308B4 (de) Siliziumcarbid - halbleitervorrichtung und verfahren zu ihrer herstellung
DE112015007172B4 (de) Siliciumcarbid-halbleitereinheit
DE112016000210T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung
DE102018103849B4 (de) Siliziumcarbid-Halbleiterbauelement mit einer in einer Grabenstruktur ausgebildeten Gateelektrode
DE112014006296T5 (de) Leistungshalbleitervorrichtung
DE102016219094B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE112016007257B4 (de) Siliziumcarbid-Halbleitervorrichtung
DE112014006289T5 (de) Leistungshalbleitervorrichtung
DE102014104061B4 (de) Bipolartransistor mit isolierter gateelektrode mit emitterkurzschlussbereichen
DE102012220166B4 (de) Verfahren zur Herstellung eines IGBT mit vertikalen Gräben
DE112014006692B4 (de) Halbleiteranordnung
DE112017002113B4 (de) Halbleitereinheit
DE102019005973A1 (de) Graben- mosfet-kontakte
DE102016120292A1 (de) Halbleitervorrichtung, die eine Transistorvorrichtung enthält
DE112015006098T5 (de) Leistungshalbleiterelement und Leistungshalbleitermodul, welches dieses verwendet

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division