CN103069546B - 半导体器件的制造方法 - Google Patents
半导体器件的制造方法 Download PDFInfo
- Publication number
- CN103069546B CN103069546B CN201180039092.9A CN201180039092A CN103069546B CN 103069546 B CN103069546 B CN 103069546B CN 201180039092 A CN201180039092 A CN 201180039092A CN 103069546 B CN103069546 B CN 103069546B
- Authority
- CN
- China
- Prior art keywords
- chip
- cut
- polyimides
- invalid
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 107
- 238000000034 method Methods 0.000 title claims description 57
- 238000004519 manufacturing process Methods 0.000 title claims description 50
- 229920001721 polyimide Polymers 0.000 claims abstract description 96
- 239000004642 Polyimide Substances 0.000 claims abstract description 95
- 230000002093 peripheral effect Effects 0.000 claims abstract description 52
- 229910052751 metal Inorganic materials 0.000 claims abstract description 15
- 239000002184 metal Substances 0.000 claims abstract description 15
- 238000005520 cutting process Methods 0.000 claims description 56
- 239000004411 aluminium Substances 0.000 claims description 31
- 229910052782 aluminium Inorganic materials 0.000 claims description 31
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 29
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 24
- 238000007747 plating Methods 0.000 claims description 16
- 229910052759 nickel Inorganic materials 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 235000012431 wafers Nutrition 0.000 description 110
- 208000037656 Respiratory Sounds Diseases 0.000 description 42
- 238000010586 diagram Methods 0.000 description 26
- 239000010410 layer Substances 0.000 description 26
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 229910052710 silicon Inorganic materials 0.000 description 12
- 239000010703 silicon Substances 0.000 description 12
- 239000011229 interlayer Substances 0.000 description 10
- 230000015556 catabolic process Effects 0.000 description 8
- 230000002159 abnormal effect Effects 0.000 description 7
- 230000008021 deposition Effects 0.000 description 7
- 238000000227 grinding Methods 0.000 description 7
- 239000011248 coating agent Substances 0.000 description 6
- 238000000576 coating method Methods 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 239000004952 Polyamide Substances 0.000 description 4
- 150000001412 amines Chemical class 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 229920002647 polyamide Polymers 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- KMWBBMXGHHLDKL-UHFFFAOYSA-N [AlH3].[Si] Chemical compound [AlH3].[Si] KMWBBMXGHHLDKL-UHFFFAOYSA-N 0.000 description 2
- 150000001398 aluminium Chemical class 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 150000003949 imides Chemical class 0.000 description 2
- 150000002466 imines Chemical class 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 241000208340 Araliaceae Species 0.000 description 1
- 206010011376 Crepitations Diseases 0.000 description 1
- 244000290594 Ficus sycomorus Species 0.000 description 1
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 description 1
- 235000003140 Panax quinquefolius Nutrition 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- -1 aluminium copper silicon Chemical compound 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 235000008434 ginseng Nutrition 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/782—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67092—Apparatus for mechanical treatment
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Dicing (AREA)
- Formation Of Insulating Films (AREA)
Abstract
在半导体晶片（1）的周边形成无效芯片（22），在由无效芯片包围的区域中形成有效芯片（21），在有效芯片和无效芯片上形成表面电极，且在限定有效芯片和无效芯片的切割线（23）上设置绝缘膜（7）。形成具有从半导体晶片的外周端部起算的一预定宽度的聚酰亚胺（26），所述聚酰亚胺覆盖半导体晶片的外周部，从而聚酰亚胺从半导体晶片的外周端部向内连续地覆盖无效芯片、并且聚酰亚胺还连续地覆盖位于夹在无效芯片之间的切割线上且相对于有效芯片位于与半导体芯片的外周端部相距一预定距离处的部分。在有效芯片上形成的表面电极涂敷有金属膜，并且使用刀片沿着切割线将半导体晶片切分成半导体芯片。
Description
技术领域
本发明涉及一种半导体器件的制造方法，更具体地涉及使用刀片切分来制造半导体晶片（在下文中简称为晶片）的一种半导体器件制造方法。
背景技术
近年来，在诸如IGBT（绝缘栅双极晶体管）、MOSFET（MOS场效应晶体管）、以及设置在逆变器中的二极管之类的功率半导体器件中，将用于形成功率半导体器件的硅基板的厚度减薄以改进功率半导体器件的电特性。
图13是示出FS（场阻断）-IGBT的主要部分的截面结构的示图。在图13中，FS-IGBT包括在n硅基板51d的表面层中设置（形成）的厚度约为150μm的p阱层52（当晶片51被切割成多个芯片时）、以及穿过p阱层52的沟槽53。
另外，FS-IGBT包括n发射极层54，该n发射极层54设置在p阱层52的表面层中从而与沟槽53接触。栅氧化膜55设置在沟槽53的内壁上，并且栅电极56经由栅氧化膜55设置在沟槽53中。
层间绝缘膜57设置在栅电极56上，并且发射电极58设置在层间绝缘膜57上从而电连接到n发射极层54。n-FS层60和p集电极层61设置在n硅基板51d的后表面上，并且集电电极62设置在p集电极层61上从而电连接到p集电极层61。接着，将描述FS-IGBT的制造工艺。
（1）在厚晶片的前表面上形成包括例如p阱层52、n发射极层54、栅电极56、以及铝电极58a（该铝电极58a是前电极并且是发射电极58的一部分）的表面结构。在栅电极56上形成层间绝缘膜57，并且在层间绝缘膜57上形成铝电极58a。
（2）将保护带附连到厚晶片的前表面，并且研磨厚晶片的后表面。然后，剥离保护带，并且对研磨表面进行湿法蚀刻以去除断裂层。以此方式，获取厚度约为150μm的薄晶片51。
（3）将磷（P）和硼（B）离子注入后表面，并且进行退火以形成n-FS层60和p集电极层61。
（4）将聚酰亚胺76施加到晶片51的整个上表面上，并且去除有效芯片71的发射电极58上的聚酰亚胺76（参见图14的（a））。图14是示出根据现有技术的晶片的示图。在图14中，（a）是示出根据现有技术的其中只去除有效芯片的发射电极上的聚酰亚胺的晶片的平面图，（b）是示出沿（a）的线X1-X1取得的主要部分的截面图，并且（c）是示出沿（a）的线X2-X2取得的主要部分的截面图。
在图14的（b）和（c）中，附图标记74指示切割线73的中心线，并且附图标记57a指示覆盖IGBT的击穿电压结构和切割线73的绝缘膜。另外，在图14的（a）和（c）中，箭头（a）的前端是露出的发射电极的一端并指示聚酰亚胺76的发射电极侧端，并且箭头（b）的前端是切割线73的一端并指示聚酰亚胺76的一端。
在施加到晶片51的整个上表面上的聚酰亚胺76中，当去除了有效芯片71的发射电极58上的聚酰亚胺76（参见图14的（a））时，也去除了分割有效芯片71的切割线73上的聚酰亚胺76，并且露出切割线73上的绝缘膜57a（参见图14的（c））。另一方面，绝缘膜57a用分割无效芯片72的切割线73上的聚酰亚胺76覆盖（参见图14的（b））。
有效芯片71是指在多个芯片配置在晶片51的中心时的可用芯片。无效芯片72是指配置在晶片51的外周且不可用作元件的芯片，因为其边缘被切断或者因为未完全地执行诸如沉积之类的必要工艺。
（5）在晶片51的后表面上通过溅射形成作为后电极的集电电极62。
（6）只在由聚酰亚胺76的一端76b包围的表面上的铝电极58a上通过无电镀覆形成镍膜58b和金膜58c，从而形成发射电极58（参见图14的（c））。这将发射电极58焊接到外部引线导体所需的。如图14的（c）所示，还去除切割线73上的聚酰亚胺。然而，由于露出了绝缘膜57a，因此不通过无电镀覆来沉积镍膜58b和金膜58c。
使用刀片82沿着切割线73将晶片51切分成多个芯片。
接着，将描述为什么在上述工艺中晶片51的外周部以及除有效芯片71以外的部分用聚酰亚胺76覆盖的原因。图15示出进行边缘漂洗的晶片的结构的示图，并且图16是示出其上未形成有聚酰亚胺的晶片的结构的示图。在图15中，（a）是示出主要部分的平面图，并且（b）是示出沿（a）的线X-X取得的主要部分的截面图。在图15中，附图标记55a指示与栅氧化膜55同时形成的氧化膜，附图标记56a指示与栅电极56同时形成的聚酰亚胺膜，附图标记57a指示与层间绝缘膜57同时形成的绝缘膜，并且附图标记58d指示与铝电极58a同时形成的铝膜。
（原因1）如图15所示，对晶片51的外周部进行边缘漂洗90，并且例如从晶片51的外周部露出用于形成晶片51的硅、用于形成栅电极56的多晶硅膜、以及作为层间绝缘膜57的BPSG膜。边缘漂洗90是用于去除覆盖晶片51的外周部的光致抗蚀剂的工艺。
由此，当通过边缘漂洗90从外周部露出在晶片51上形成的各个膜时，在镀覆工艺中，镀覆金属异常地沉积在诸如多晶硅膜56a或铝膜58d之类的导电膜上。当剥离异常沉积物91且在镀覆工艺或者后续工艺中将其附连到半导体芯片（在下文中简称为芯片）的表面时，所制造的半导体器件（诸如FS-IGBT）的可靠性降低。为了防止可靠性降低，晶片51的外周部用聚酰亚胺76覆盖，从而不镀覆晶片51的外周部。
（原因2）如图16所示，当晶片51的整个表面不用聚酰亚胺76覆盖时，无效芯片72的铝电极58a镀覆有镀覆金属92（例如，镍膜或金属膜）。由此，要镀覆的区域增加且镀覆溶液的化学寿命降低，这导致制造成本的增加。为了解决这些问题，除有效芯片71以外的部分用聚酰亚胺76覆盖。然而，绝缘膜57a覆盖击穿电压结构70和切割线73。
专利文献1公开了在晶片的主表面上形成由抗蚀剂制成的钝化膜的技术，其中多个芯片被形成为通过切割线彼此分开，去除切割线上的钝化膜、同时将钝化膜保留在与晶片的外周部相距数毫米的区域中切割线，将保护带附连到晶片的主表面，并且研磨晶片的后表面。以此方式，切割线和保护带之间的间隙闭合，直至它到达晶片的外周部，并且在研磨晶片的后表面时防止研磨水渗透。因此，有可能防止芯片的焊盘部分被由研磨水的混合引起的硅废料污染。
引用列表
专利文献
专利文献1：JP2007-36129A
发明内容
本发明要解决的问题
然而，在根据现有技术的上述技术中，当使用刀片82沿着切割线73切分晶片时，在聚酰亚胺76的一端76b的阶梯部分附近异常应力被施加到晶片51，并且裂纹83有可能在附连有切割带81的晶片51的后表面中出现（参见图17）。图17是示出在切分期间由于聚酰亚胺而出现裂纹的一方面的示图。在图17中，（a）是示出主要部分的平面图，并且（b）是示出沿切割线73取得的主要部分的截面图。虽然在图17中未示出，但是绝缘膜57a在晶片51的前表面上的切割线73上形成，并且作为后电极的集电电极62在后表面上形成。裂纹83延伸到有效芯片71的部分A，并且导致有效芯片71的特性劣化或者有效芯片71的可靠性降低。
此外，专利文献1公开了其中晶片的外周部由抗蚀剂膜包围以使研磨溶液在晶片减薄时不渗透到晶片的表面中的结构。然而，专利文献1未公开其中在元件的前电极（铝电极）上形成镀覆膜从而在切分期间在有效芯片的后表面中不出现由聚酰亚胺引起的裂纹的措施。因此，专利文献1所公开的结构无法防止由聚酰亚胺引起的裂纹的出现。
为了解决现有技术的上述问题，本发明的目的在于，提供一种半导体器件的制造方法，该制造方法可防止在使用刀片沿着切割线切分晶片时由聚酰亚胺引起的裂纹的出现、以及镀覆金属在晶片的外周部中的异常沉积，并且可增加镀覆溶液的化学寿命以降低制造成本。
用于解决问题的手段
为了解决上述问题并实现本发明的目的，根据本发明的半导体器件的制造方法包括：在半导体晶片的第一主表面的周边形成无效芯片；在由无效芯片包围的区域中形成有效芯片；在有效芯片和无效芯片上形成前电极；在分割有效芯片和无效芯片的切割线上设置绝缘膜；在半导体晶片的第二主表面上形成后电极；在半导体晶片的第一主表面的外周部上形成具有从半导体晶片的外周端部起算的一预定宽度的聚酰亚胺，以使聚酰亚胺从半导体晶片的外周端部起向内连续地覆盖无效芯片、并且沿着无效芯片之间的切割线连续地覆盖从与半导体晶片的外周端部相距一预定距离的部位到有效芯片的部分；使用镀覆在形成于有效芯片上的前电极上形成金属膜；以及使用刀片沿着切割线将半导体晶片切割成半导体芯片。
根据本发明的半导体器件的制造方法包括：在半导体晶片的第一主表面的周边形成无效芯片；在由无效芯片包围的区域中形成有效芯片；在有效芯片和无效芯片上形成前电极；在分割有效芯片和无效芯片的切割线上设置绝缘膜；在半导体晶片的第二主表面上形成后电极；在半导体晶片的第一主表面的外周部上形成具有从半导体晶片的外周端部起算的一预定宽度的聚酰亚胺；以及使用镀覆在形成于有效芯片上的前电极上形成金属膜。在形成聚酰亚胺时，聚酰亚胺被形成为从半导体晶片的外周端部起向内连续地覆盖无效芯片。对切割线预先确定初始切割方向、与初始切割方向相交的方向、以及初始切割方向的切割端侧。另外，聚酰亚胺被形成为沿着无效芯片之间的切割线在切割线的切割端侧在初始切割方向上连续地覆盖从与半导体晶片的外周端部相距一预定距离的部位到有效芯片的部分。使用刀片沿着切割线在初始切割方向上将半导体晶片切割成半导体芯片。
根据本发明的半导体器件的制造方法包括：在半导体晶片的第一主表面的周边形成无效芯片；在由无效芯片包围的区域中形成有效芯片；在有效芯片上形成前电极；在无效芯片上形成绝缘膜；以在分割有效芯片和无效芯片的切割线上延伸的方式形成绝缘膜；在半导体晶片的第二主表面上形成后电极；在半导体晶片的第一主表面的外周部上形成具有从半导体晶片的外周端部起算的一预定宽度的聚酰亚胺，以使聚酰亚胺连续地覆盖从与半导体晶片的外周端部相距一预定距离的部位到有效芯片的部分；使用镀覆在形成于有效芯片上的前电极上形成金属膜；以及使用刀片沿着切割线将半导体晶片切割成半导体芯片。
在根据本发明的半导体器件的制造方法中，聚酰亚胺的从半导体晶片的外周端部起算的预定宽度可大于或等于2mm且小于或等于10mm。
在根据本发明的半导体器件的制造方法中，聚酰亚胺的从半导体晶片的外周端部起算的预定宽度可大于或等于5mm且小于或等于10mm。
在根据本发明的半导体器件的制造方法中，有效芯片和聚酰亚胺之间的预定距离可大于或等于2mm。
在根据本发明的半导体器件的制造方法中，前电极可以是铝电极。绝缘膜可以是氧化膜。金属膜可以是通过在镍膜上形成金膜而获取的镀覆膜。镀覆可以是无电镀覆。后电极可以是铝膜、镍膜和金膜的层叠膜。
附图说明
[图1]图1是示出根据本发明第一实施例的半导体器件的主要部分的制造工艺的示图（部分1）。
[图2]图2是示出根据本发明第一实施例的半导体器件的主要部分的制造工艺的示图（部分2）。
[图3]图3是示出根据本发明第一实施例的半导体器件的主要部分的制造工艺的示图（部分3）。
[图4]图4是示出根据本发明第一实施例的半导体器件的主要部分的制造工艺的示图（部分4）。
[图5]图5是示出根据本发明第一实施例的半导体器件的主要部分的制造工艺的示图（部分5）。
[图6]图6是示出根据本发明第一实施例的半导体器件的主要部分的制造工艺的示图（部分6）。
[图7]图7是示出根据本发明第一实施例的半导体器件的主要部分的制造工艺的示图（部分7）。
[图8]图8是示出根据本发明第一实施例的半导体器件的主要部分（单元）的截面的示图。
[图9]图9是示出在晶片的后表面中出现的裂纹的状态的示图（部分1）。
[图10]图10是示出在晶片的后表面中出现的裂纹的状态的示图（部分2）。
[图11]图11是示出根据本发明第二实施例的半导体器件的主要部分的制造方法的主要工艺图。
[图12]图12是示出根据本发明第三实施例的半导体器件的主要部分的制造方法的主要工艺图。
[图13]图13是示出FS-IGBT的主要部分的截面结构的示图。
[图14]图14是示出根据现有技术的晶片的示图。
[图15]图15是示出进行边缘漂洗的晶片的结构的示图。
[图16]图16是示出其上未形成有聚酰亚胺的晶片的结构的示图。
[图17]图17是示出在切分期间由于聚酰亚胺而出现裂纹的一方面的示图。
具体实施方式
在下文中，将参考附图详细描述根据本发明的示例性实施例的半导体器件的制造方法。在各个实施例和附图的以下描述中，相同的组件由相同的附图标记表示，并且其描述将不再重复。
（第一实施例）
首先，将描述根据本发明第一实施例的半导体器件的制造方法。图1、图2、图3、图4、图5、图6和图7是示出根据本发明第一实施例的半导体器件的主要部分的制造工艺的示图。图8是示出根据本发明第一实施例的半导体器件的主要部分（单元）的截面的示图。图1至7按照工艺的次序示出通过根据本发明第一实施例的半导体器件制造方法而制造的半导体器件的主要部分。图8示出FS-IGBT作为根据本发明第一实施例的半导体器件制造方法的示例。FS-IGBT的结构与图14所示的FS-IGBT的结构相同，并且由此其详细描述将不再重复。
在图1至8中，附图标记1a指示n硅基板（晶片1），附图标记2指示p阱层，附图标记3指示沟槽，附图标记4指示n发射极层，附图标记5指示栅氧化膜，附图标记6指示栅电极，附图标记7指示层间绝缘膜，附图标记8指示发射电极，附图标记8a指示铝电极，附图标记8b指示镍膜，附图标记8c指示金膜，附图标记10指示n-FS层，附图标记11指示p集电极层，并且附图标记12指示集电电极。然而，图8未示出栅极焊盘。发射电极8包括铝电极8a、以及覆盖铝电极8a的镍膜8b和金膜8c。接着，将参考图1至7描述图8所示的FS-IGBT的制造工艺。
（1）如图1所示，在n硅晶片1a的前表面上形成包括例如p阱层2、n发射极层4、栅电极6、以及铝电极8a（该铝电极8a是前电极并且是发射电极8的一部分）的表面结构9。在栅电极6和铝电极8a之间形成层间绝缘膜7。铝电极8a可由除铝（Al）膜以外的铝硅（Al-Si）膜或铝硅铜（Al-Si-Cu）膜制成。
（2）如图2所示，将保护带9a贴附到表面结构的表面，研磨后表面1b，并且剥离保护带9a。另外，对经研磨的表面进行湿法蚀刻。通过湿法蚀刻将厚晶片（n硅基板）1a变成厚度为例如约150μm的薄晶片1。该厚度根据FS-IGBT的击穿电压而变化。
（3）如图3所示，将磷和硼离子注入后表面1b，进行退火以形成n-FS层10和p集电极层11。
图4示出根据本实施例的由聚酰亚胺制成的晶片的结构。在图4中，（a）是示出主要部分的平面图，（b）是示出沿（a）的线X1-X1取得的主要部分的截面图，并且（c）是示出沿（a）的线X2-X2取得的主要部分的截面图。如图4所示，在晶片1的整个上表面上施加厚度约为15μm的聚酰亚胺（外周部中的聚酰亚胺由附图标记25表示，并且与外周部中的聚酰亚胺连续且配置在该聚酰亚胺内部的聚酰亚胺由附图标记26表示）。然后，去除覆盖有效芯片21的铝电极8a的聚酰亚胺26以及切割线23上的用绝缘膜7a覆盖的聚酰亚胺26，而保留晶片1的外周部中的聚酰亚胺25和无效芯片上的聚酰亚胺26。绝缘膜7a是例如与层间绝缘膜7同时形成的场氧化膜或绝缘膜。
在图4的（b）中，在一些情况下，有效芯片21的击穿电压结构20（例如，RESURF结构）用绝缘膜7a覆盖，并且绝缘膜7a用聚酰亚胺26覆盖。然而，如图4所示，当整个击穿电压结构20用绝缘膜7a覆盖时，只可覆盖无效芯片22的发射电极8a，并且可露出有效芯片21的发射电极8a和绝缘膜7a。虽然在附图中未示出，但是当露出诸如保护环之类的金属电极作为击穿电压结构20时，击穿电压结构20也用聚酰亚胺26覆盖，从而防止镀覆膜沉积在击穿电压结构20的金属电极上并且在后续工艺中保护击穿结构。
有效芯片21是指在多个芯片配置在晶片1的中心时的可用芯片。具体地，与外周部中的聚酰亚胺25的一端25a的距离L大于或等于2mm的芯片是有效芯片21。无效芯片22是指配置在晶片1的外周且不可用作元件的芯片，因为其边缘被切断或者因为未完全地执行诸如沉积之类的必要工艺。
其中去除切割线23上的聚酰亚胺26的部分延伸到置于无效芯片22之间的切割线23（附图标记28指示延伸部）。绝缘膜7a从去除部露出。绝缘膜7a是例如BPSG（硼磷玻璃）。
从晶片1的一端1c起算的在该晶片的外周部中形成的聚酰亚胺25的宽度W大于或等于2mm。当宽度W小于2mm时，通过边缘漂洗来露出硅或多晶硅，并且镀覆膜可能异常地沉积在硅或多晶硅上，如在现有技术中描述的。当宽度W大于或等于5mm时，可靠地涂敷通过边缘漂洗而露出的多晶硅或硅，这是优选的。当宽度W太大时，有效芯片21的数量减少。因此，宽度W至多可小于或等于约10mm。
在一些情况下，在切分期间出现的裂纹（参见图9中的附图标记33）延伸到有效芯片21的后表面，这对半导体器件产生了不利影响。因此，有效芯片21与外周部中的聚酰亚胺25之间的最小距离W大于或等于2mm。当距离W小于2mm时，在切割线23中出现的裂纹33可能到达有效芯片21。切割线23的宽度为例如约80μm。在下文中将描述在有效芯片21的后表面中出现的裂纹（参见图9）。在图4中，附图标记24指示切割线23的中心线，并且附图标记27指示取向平面（OF）。
（5）如图5所示，在晶片1的后表面1b上通过溅射形成后电极（集电电极12）。集电电极12是从晶片1的表面起的铝膜12a（或铝硅膜）/钛膜12b/镍膜12c/金膜12d的层叠膜。
（6）如图6所示，将晶片1的后表面1b上的集电电极12附连到玻璃板29。将整个叠层放入无电镀覆层，并且通过无电镀覆在晶片表面的铝电极8a上顺序地形成镍膜8b和金膜8c以形成发射电极8。在铝电极8a的表面上形成镍膜8b和金膜8c，因为需要焊接到外部引线导体（外部引线布线）。
在一些情况下，在工艺（2）之前执行工艺（4）。在此情况下，按（1）、（4）、（2）、（3）、（5）和（6）的次序执行这些工艺。另外，在一些情况下，在工艺（3）之后执行形成铝电极8a的工艺（1）。
（7）如图7所示，使用刀片32（金刚石切割器）沿着切割线23的中心线24将晶片1切分（切割）成直径为例如约50mm的多个芯片。当使用刀片32的边缘沿着切割线23切分该晶片时，切割宽度（切分宽度）为例如约40μm。图7示出其中在箭头指示的从图7的上侧到OF27的方向上切分晶片1的一方面。在图7中，附图标记31指示用于贴附晶片1的切割带。
如图4所示，去除从切割线23到置于无效芯片之间的切割线（由附图标记28表示的部分）的部分上的聚酰亚胺26，从而尽可能地防止裂纹（参见图9中的附图标记33）在有效芯片21的后表面中出现。当防止裂纹33的出现时，还防止（由于裂纹33的集中，硅片剥离并将其从晶片1碎裂下来）碎屑的出现。
由于在无效芯片22的铝电极8a上涂敷有聚酰亚胺，因此不镀覆铝电极8a。因此，镀覆区（镀覆沉积区）变窄，并且有可能增加无电镀覆溶液的化学寿命。由此，有可能降低制造成本。
由于晶片1的外周部用聚酰亚胺25覆盖，因此通过边缘漂洗而露出的硅或多晶硅用聚酰亚胺25覆盖。由此，防止晶片1的外周部中的异常镀覆沉积。另外，由于晶片1的外周部用聚酰亚胺25覆盖，因此防止了裂纹33的出现。因此，改进芯片的强度，并且有可能改进产品的可靠性。
接着，将描述根据现有技术的在以图14所示的聚酰亚胺图案切分晶片1时在晶片1的后表面中出现的裂纹33的状态的详细研究结果。对于聚酰亚胺26的图案，置于无效芯片22之间的切割线23上的聚酰亚胺26也被覆盖。因此，在图9中，附图标记26b对应于图14中的附图标记76b。
图9是示出在晶片的后表面中出现的裂纹33的状态的示图（部分1）。图9示出在未沿着水平和垂直切割线23进行切分时首先沿着切割线23进行切分的状态。在图9中，（a）是示出从晶片的一端1c插入刀片32（切割开始）的情况的示图，并且（b）是示出刀片32与晶片的一端1c分开（切割结束）的情况的示图。置于无效芯片22之间的切割线23用聚酰亚胺25和聚酰亚胺26覆盖。另外，外周部中的聚酰亚胺25的宽度W为2mm。在晶片1上形成发射电极8或集电电极12，但是为了简化解释，将省略其描述。
如图9的（a）所示，裂纹33开始于晶片的一端1c且结束于设置在聚酰亚胺正下方的部分26b。另外，如图9的（b）所示，裂纹33开始于设置在聚酰亚胺正下方的部分26a之前的部分（聚酰亚胺端26b）且结束于设置在聚酰亚胺正下方的部分26a。从聚酰亚胺的一端26b起算的距离T小于2mm且一般约为1mm。
在图9的（a）中，由于裂纹33在设置于聚酰亚胺正下方的部分26a中出现，因此裂纹33未延伸到有效芯片21。另一方面，如图9的（b）所示，当裂纹33在设置于聚酰亚胺正下方的部分26a之前开始且裂纹33接近切割线23上的聚酰亚胺26时，裂纹33可能延伸到有效芯片21的后表面。
图10是示出在晶片的后表面中出现的裂纹33的状态的示图（部分2）。图10示出当使用刀片32沿着水平和垂直切割线23之一切割（切分）晶片并且随后沿着尚未切割且垂直于切割线23a的其他切割线23切割（切分）该晶片（切割线由23a表示）时在晶片1的后表面中出现的裂纹33的状态。在图10中，（a）是示出从晶片的一端1c插入刀片32（切割开始）的情况的示图，并且（b）是示出刀片32与晶片的一端1c分开（切割结束）的情况的示图。
如图10的（a）所示，裂纹33开始于晶片的一端1c且结束于设置在聚酰亚胺正下方的部分26b。另外，如图10的（b）所示，裂纹33于设置在聚酰亚胺正下方的部分26a开始和结束。在图10中，在两种情况下，裂纹33在设置于聚酰亚胺正下方且未到达有效芯片21的部分26a中出现。因此，裂纹33不会对有效芯片21产生不利影响。
如从上述内容可见，与设置在聚酰亚胺正下方的部分26a分离开且出现裂纹33的位置是首先插入刀片32的切割线23上的刀片32与晶片1分离开的位置。在以上内容的基础上，在第二实施例中描述其中防止裂纹33的出现的示例。
（第二实施例）
接着，将描述根据本发明第二实施例的半导体器件的制造方法。图11是示出根据本发明第二实施例的半导体器件的制造方法的主要工艺图。在图11中，（a）是示出主要部分的平面图，（b）是示出沿（a）的线X1-X1取得的主要部分的截面图，并且（c）是示出沿（a）的线X2-X2取得的主要部分的截面图。
第二实施例与第一实施例的不同之处在于，在以上所述的工艺（4）中，首先去除置于插入刀片32的切割线23的一端附近的无效芯片22之间的切割线23上的聚酰亚胺26，并且保留与其他无效芯片22相邻的切割线23上的聚酰亚胺。
在图11中，带括号的数字（1）至（13）指示切分次序，并且箭头指示切分方向。首先，沿着第一至第七垂直切割线23（（1）至（7））进行切分。该方向是初始切割方向。然后，沿着第八至第十三水平切割线23（（8）至（13））进行切分。在第一至第七垂直切割线23上，将刀片32插入晶片1的上端，并且刀片32的端点是在晶片1的下端的OF27。保留在外周部中的端点处的切割线23上的聚酰亚胺25，并且去除配置在聚酰亚胺25内部的聚酰亚胺26（在图11中为区域B）。
由于除了外周部中的聚酰亚胺25以外、聚酰亚胺26未在刀片32的切割端侧的切割线23（部分B）上形成，因此裂纹33在设置在置于无效芯片22之间的切割线23的外周中的聚酰亚胺正下方的部分26a以及位于从聚酰亚胺端25a起算约1mm（至多小于或等于2mm）的距离T处的部分中出现。
由于有效芯片21位于从聚酰亚胺端25a起算大于或等于2mm的距离（在图4中为距离L）处，因此在设置于外周部中的聚酰亚胺正下方的部分26a中出现的裂纹33未到达有效芯片21。因此，裂纹33不会对有效芯片21产生不利影响。
在沿着第一至第七垂直切割线23a切分晶片之后，使用刀片32沿着第八至第十三水平切割线23切分晶片。此时，已切割出分割有效芯片21和无效芯片22的垂直切割线23a。因此，即使当裂纹33在设置于通过沿着第八至第十三水平切割线进行切分的聚酰亚胺正下方的部分26a中出现时，它也不会到达切割线上的有效芯片21。由此，裂纹不会对有效芯片21产生不利影响。
因此，未形成有聚酰亚胺的区域（诸如图11的（a）所示的区域B）可不设置在与初始切割方向垂直的方向上置于切割线的切割端侧的无效芯片之间的切割线上。
第二实施例是确定其中插入刀片32以切分晶片1的部分的位置或者确定首先要切分的水平和垂直切割线23（23a）之一时的有效方法。
在上述实施例中，垂直方向（面向取向平面27的方向）是初始切割方向，但是切割方向不限于此。与图11所示的切割方向相反的垂直方向（从取向平面27开始切割的方向）可以是初始切割方向，或者水平方向（与取向平面27平行的方向）可以是初始切割方向。替换地，当芯片被配置成相对于取向平面27倾斜时，可预先确定初始切割方向以及与初始切割方向垂直的切割方向的次序。
如上所述，当预先确定初始切割方向时，对于在初始切割方向上配置的切割线，沿置于切割端侧的无效芯片之间的切割线连续地覆盖位于从半导体晶片的外周端起算的一预定距离处的部分。换句话说，聚酰亚胺未沿置于该切割侧的无效芯片之间的切割线在位于从有效芯片起算的一预定距离处的部分上形成。在不预先确定切割方向的次序时，可应用根据第一实施例的方法。
（第三实施例）
接着，将描述根据本发明第三实施例的半导体器件的制造方法。图12是示出根据本发明第三实施例的半导体器件的制造方法的主要工艺图。在图12中，（a）是示出主要部分的平面图，（b）是示出沿（a）的线X1-X1取得的主要部分的截面图，并且（c）是示出沿（a）的线X2-X2取得的主要部分的截面图。第三实施例与第一实施例的不同之处在于，在以上所述的工艺（4）中，铝电极8a未在无效芯片22的表面上形成，并且无效芯片22的表面用从切割线23延伸的绝缘膜7a覆盖。
根据本发明第三实施例的半导体器件的制造方法，在以上所述的工艺（4）中，只有晶片1的外周部用聚酰亚胺25覆盖。因此，裂纹33在设置于聚酰亚胺正下方的部分26a中出现。然而，即使当裂纹33从聚酰亚胺端25a向内延伸时，它也只到达从聚酰亚胺端25a起算向内约1mm的部分。由于有效芯片21位于从聚酰亚胺端25a起算大于或等于2mm的距离处，因此裂纹33未到达有效芯片21并且不会对有效芯片21产生不利影响。
由于铝电极8a未在无效芯片22上形成且绝缘膜7a在无效芯片22上形成，因此不进行镀覆。因此，有可能增加无电镀覆溶液的化学寿命并降低制造成本。另外，由于晶片1的外周部用聚酰亚胺25覆盖，因此不会发生由无电镀覆引起的异常沉积。
在上述第一至第三实施例中，根据本发明的半导体器件的制造方法应用于制造FS-IGBT。然而，根据本发明的半导体器件的制造方法不限于制造FS-IGBT。根据本发明的半导体器件的制造方法可应用于制造例如除FS-IGBT、MOSFET和二极管以外的IGBT。
如上所述，根据本发明，晶片的外周部和无效芯片用聚酰亚胺覆盖，并且去除了置于无效芯片之间的切割线上的聚酰亚胺。以此方式，有可能防止由于使用刀片切分而在有效芯片的后表面中出现裂纹。
根据本发明，由于晶片的外周壁用聚酰亚胺覆盖，因此有可能防止由无电镀覆引起的异常沉积在晶片的外周端中的发生。
根据本发明，由于无效芯片用聚酰亚胺覆盖，因此有可能防止无效芯片镀覆。因此，有可能增加镀覆溶液的化学寿命并降低制造成本。
根据本发明，由于晶片的外周部用聚酰亚胺覆盖且无效芯片的整个上表面用氧化膜覆盖，因此有可能防止由于使用刀片切分而在无效芯片的后表面中出现裂纹以及由无电镀覆引起的异常沉积在晶片的外周壁中的发生。另外，有可能增加镀覆溶液的化学寿命并降低制造成本。
工业实用性
如上所述，本发明涉及一种半导体器件的制造方法，并且特别适用于使用刀片切分来制造半导体晶片（简称为晶片）的一种半导体器件制造方法。
附图标记的说明
1晶片（薄）
1a晶片（厚）
1b晶片的后表面
1c晶片的一端
2p阱层
3沟槽
4n发射极层
5栅氧化膜
6栅电极
7层间绝缘膜
7a绝缘膜
8发射电极
8a铝电极
8b镍膜
8c金膜
9表面结构
10n-FS层
11p集电极层
12集电电极
12a铝膜
12b钛膜
12c镍膜
12d金膜
20击穿电压结构
21有效芯片
22无效芯片
23切割线
24中心线
25聚酰亚胺（外周部）
25a聚酰亚胺25的一端
26聚酰亚胺（内部）
26a设置在聚酰亚胺正下方的部分
26b聚酰亚胺26的一端
27取向平面（OF）
28延伸部
29玻璃板
31切割带
32刀片
33裂纹
Claims (7)
1.一种制造半导体器件的方法，包括：
在半导体晶片的第一主表面的周边形成无效芯片；
在由所述无效芯片包围的区域中形成有效芯片；
在所述有效芯片和所述无效芯片上形成前电极；
在分割所述有效芯片和所述无效芯片的切割线上设置绝缘膜；
在所述半导体晶片的第二主表面上形成后电极；
按照以下方式形成聚酰亚胺：即，从所述半导体晶片的外周端部起以一预定宽度覆盖所述半导体晶片的所述第一主表面的外周部，以使得从所述半导体晶片的外周端部起向内连续地覆盖所述无效芯片，并且在所述无效芯片之间的切割线上，从所述半导体芯片的外周端起连续覆盖到与所述有效芯片相距预定距离的部分为止；
使用镀覆在形成于所述有效芯片上的前电极上形成金属膜；以及
使用刀片沿着所述切割线将所述半导体晶片切割成半导体芯片。
2.一种制造半导体器件的方法，包括：
在半导体晶片的第一主表面的周边形成无效芯片；
在由所述无效芯片包围的区域中形成有效芯片；
在所述有效芯片和所述无效芯片上形成前电极；
在分割所述有效芯片和所述无效芯片的切割线上设置绝缘膜；
在所述半导体晶片的第二主表面上形成后电极；
在所述半导体晶片的第一主表面的外周部上形成具有从所述半导体晶片的外周端部起算的一预定宽度的聚酰亚胺；以及
使用镀覆在形成于所述有效芯片上的前电极上形成金属膜，
其中在形成所述聚酰亚胺时，所述聚酰亚胺被形成为从所述半导体晶片的外周端部起向内连续地覆盖所述无效芯片，
对所述切割线确定初始切割方向、与所述初始切割方向相交的方向、以及所述初始切割方向的切割端侧，
所述聚酰亚胺被形成为沿着所述切割线的在初始切割方向上的切割线切割端侧的所述无效芯片之间的切割线连续地覆盖从与所述半导体晶片的外周端部相距一预定距离的部位到所述有效芯片的部分，以及
使用刀片沿着所述初始切割方向上的切割线将所述半导体晶片切割成半导体芯片。
3.一种制造半导体器件的方法，包括：
在半导体晶片的第一主表面的周边形成无效芯片；
在由所述无效芯片包围的区域中形成有效芯片；
在所述有效芯片上形成前电极；
在所述无效芯片上形成绝缘膜；
以在分割所述有效芯片和所述无效芯片的切割线上延伸的方式形成所述绝缘膜；
在所述半导体晶片的第二主表面上形成后电极；
在所述半导体晶片的第一主表面的外周部上形成具有从所述半导体晶片的外周端部起算的一预定宽度的聚酰亚胺，以使所述聚酰亚胺连续地覆盖从与所述半导体晶片的外周端部相距一预定距离的部位到所述有效芯片的部分；
使用镀覆在形成于所述有效芯片上的前电极上形成金属膜；以及
使用刀片沿着所述切割线将所述半导体晶片切割成半导体芯片。
4.如权利要求1至3中任一项所述的制造半导体器件的方法，其特征在于，
所述聚酰亚胺的从所述半导体晶片的外周端部起算的预定宽度大于或等于2mm且小于或等于10mm。
5.如权利要求1至3中任一项所述的制造半导体器件的方法，其特征在于，
所述聚酰亚胺的从所述半导体晶片的外周端部起算的预定宽度大于或等于5mm且小于或等于10mm。
6.如权利要求1至3中任一项所述的制造半导体器件的方法，其特征在于，
所述有效芯片和所述聚酰亚胺之间的所述预定距离大于或等于2mm。
7.如权利要求1至3中任一项所述的制造半导体器件的方法，其特征在于，
所述前电极是铝电极，
所述绝缘膜是氧化膜，
所述金属膜是通过在镍膜上形成金膜而获取的镀覆膜，
所述镀覆是无电镀覆，以及
所述后电极是铝膜、镍膜和金膜的层叠膜。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010211487 | 2010-09-22 | ||
| JP2010-211487 | 2010-09-22 | ||
| PCT/JP2011/071408 WO2012039403A1 (ja) | 2010-09-22 | 2011-09-20 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103069546A CN103069546A (zh) | 2013-04-24 |
| CN103069546B true CN103069546B (zh) | 2016-05-04 |
Family
ID=45873887
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201180039092.9A Active CN103069546B (zh) | 2010-09-22 | 2011-09-20 | 半导体器件的制造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8865567B2 (zh) |
| EP (1) | EP2587525B1 (zh) |
| JP (1) | JP5609981B2 (zh) |
| CN (1) | CN103069546B (zh) |
| WO (1) | WO2012039403A1 (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6265594B2 (ja) | 2012-12-21 | 2018-01-24 | ラピスセミコンダクタ株式会社 | 半導体装置の製造方法、及び半導体装置 |
| TWD174921S (zh) * | 2014-12-17 | 2016-04-11 | 日本碍子股份有限公司 | 複合基板之部分 |
| JP6770443B2 (ja) * | 2017-01-10 | 2020-10-14 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法および半導体ウェハ |
| CN109616414A (zh) * | 2018-11-06 | 2019-04-12 | 深圳方正微电子有限公司 | 晶圆加工方法和半导体器件的制备方法 |
| KR20220023019A (ko) | 2020-08-20 | 2022-03-02 | 삼성전자주식회사 | 반도체 기판 및 반도체 기판의 소잉 방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1722406A (zh) * | 2004-07-12 | 2006-01-18 | 精工爱普生株式会社 | 切割薄片及其制造方法、半导体装置的制造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05315304A (ja) * | 1992-05-12 | 1993-11-26 | Sony Corp | ウエハの裏面研削方法 |
| JP3094939B2 (ja) * | 1997-03-19 | 2000-10-03 | 株式会社村田製作所 | 電子部品の製造方法 |
| JP3829860B2 (ja) * | 2004-01-30 | 2006-10-04 | 株式会社デンソー | 半導体チップの製造方法 |
| JP2007036129A (ja) * | 2005-07-29 | 2007-02-08 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP2007214268A (ja) * | 2006-02-08 | 2007-08-23 | Seiko Instruments Inc | 半導体装置の製造方法 |
| JP2007287780A (ja) * | 2006-04-13 | 2007-11-01 | Toshiba Corp | 半導体装置の製造方法及び半導体装置 |
-
2011
- 2011-09-20 US US13/817,112 patent/US8865567B2/en active Active
- 2011-09-20 JP JP2012535042A patent/JP5609981B2/ja active Active
- 2011-09-20 WO PCT/JP2011/071408 patent/WO2012039403A1/ja active Application Filing
- 2011-09-20 EP EP11826848.1A patent/EP2587525B1/en active Active
- 2011-09-20 CN CN201180039092.9A patent/CN103069546B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1722406A (zh) * | 2004-07-12 | 2006-01-18 | 精工爱普生株式会社 | 切割薄片及其制造方法、半导体装置的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP2587525A1 (en) | 2013-05-01 |
| US8865567B2 (en) | 2014-10-21 |
| EP2587525A4 (en) | 2017-07-26 |
| EP2587525B1 (en) | 2020-03-25 |
| JP5609981B2 (ja) | 2014-10-22 |
| JPWO2012039403A1 (ja) | 2014-02-03 |
| US20130203238A1 (en) | 2013-08-08 |
| WO2012039403A1 (ja) | 2012-03-29 |
| CN103069546A (zh) | 2013-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7713785B1 (en) | Surface mountable direct chip attach device and method including integral integrated circuit | |
| EP1085570A2 (en) | Chip scale surface mount package for semiconductor device and process of fabricating the same | |
| EP2419930B1 (en) | Through substrate vias | |
| CN103069546B (zh) | 半导体器件的制造方法 | |
| TWI479620B (zh) | 晶片級表面封裝的半導體裝置封裝及其製備過程 | |
| CN113964106A (zh) | 贯穿衬底通孔结构及其制造方法 | |
| US9887152B2 (en) | Method for manufacturing semiconductor devices having a metallisation layer | |
| CN103311317B (zh) | 碳化硅半导体装置及其制造方法 | |
| US11081457B2 (en) | Semiconductor package and methods of manufacturing a semiconductor package | |
| JPH11297980A (ja) | のこ引きにより切り離されるメサ構造の半導体チップ | |
| CN104867898B (zh) | 具有镀覆的引线框架的半导体器件及其制造方法 | |
| CN103839910B (zh) | 包括芯片载体的半导体器件组件、半导体晶片和制造半导体器件的方法 | |
| CN105336718A (zh) | 源极向下半导体器件及其制造方法 | |
| US10600736B2 (en) | Semiconductor backmetal (BM) and over pad metallization (OPM) structures and related methods | |
| CN105140139B (zh) | 厚金属焊盘的处理 | |
| CN102117770B (zh) | 支撑与握持半导体晶片的支撑结构的形成方法 | |
| CN110197815B (zh) | 半导体装置以及切割方法 | |
| CN113436971A (zh) | 使用对准结构和多步骤切单进行电子管芯切单的结构和方法 | |
| EP4358131A1 (en) | Semiconductor device with stacked conductive layers and related methods | |
| JP2022125387A (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| US20230352438A1 (en) | Support structure to reinforce stacked semiconductor wafers | |
| JP2024024452A (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| CN109940285B (zh) | 一种扇出形晶圆激光隐形切割方法 | |
| CN116631942A (zh) | 形成半导体结构的方法和形成集成芯片的方法 | |
| TW201727778A (zh) | 用於帶有厚背面金屬化的模壓晶片級封裝的晶圓製程 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |