JP2015103705A - 半導体装置の製造方法および半導体装置ならびに半導体製造装置 - Google Patents

半導体装置の製造方法および半導体装置ならびに半導体製造装置 Download PDF

Info

Publication number
JP2015103705A
JP2015103705A JP2013244148A JP2013244148A JP2015103705A JP 2015103705 A JP2015103705 A JP 2015103705A JP 2013244148 A JP2013244148 A JP 2013244148A JP 2013244148 A JP2013244148 A JP 2013244148A JP 2015103705 A JP2015103705 A JP 2015103705A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
semiconductor
eaves
outer peripheral
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013244148A
Other languages
English (en)
Inventor
茂朗 田和
Shigero Tawa
茂朗 田和
靖也 木下
Yasunari Kinoshita
靖也 木下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2013244148A priority Critical patent/JP2015103705A/ja
Publication of JP2015103705A publication Critical patent/JP2015103705A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Grinding Of Cylindrical And Plane Surfaces (AREA)
  • Weting (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

【課題】半導体基板の割れや欠けが抑制される半導体装置の製造方法、半導体装置および半導体製造装置を提供する。
【解決手段】半導体基板の外周部に表面保護膜のパターンが形成され、表面保護テープが貼り付けられた後、裏面研削することによって半導体基板が薄板化される。次に、半導体基板の裏面に、スピンエッチング処理を施すことによって、半導体基板がさらに薄板化される。このとき、外周部では、表面保護膜によるひさしが形成され、薬液がひさしに溜まりやすくなることで、半導体基板の側面側のエッチング速度が、裏面側のエッチング速度に比べて高くなり、半導体基板の外周部では、断面形状が半導体基板の内側に向かって緩やかな凹型の円弧状となる面が形成される。
【選択図】図1

Description

本発明は半導体装置の製造方法および半導体装置ならびに半導体製造装置に関し、特に、パワーデバイスを備えた半導体装置の製造方法と、その製造方法によって製造される半導体装置と、それに用いられる半導体製造装置とに関するものである。
近年、絶縁ゲート型バイポーラトランジスタ(IGBT:Insulated Gate Bipolar Transistor)やダイオードなどに代表されるパワーデバイスを含む半導体装置の一つに、電流を半導体基板(ウェハ)の厚さ方向に流す構造を有する半導体装置がある。この種の半導体装置では、半導体装置の高性能化を実現するために、電気的な損失を低減する必要がある。
電気的な損失を低減する一般的な方法として、取り扱いやすさを考慮して一定の厚み以上に仕上げられた半導体基板の表面側に電気的素子構造を形成した後に、その半導体基板の裏面側を切削または研削して薄板化する方法がある。この方法では、半導体基板が薄板化された後に、裏面電極構造が形成されることになる。また、半導体装置では、パッケージの高密度化の要求の点からも、半導体基板の厚みを薄くすることが求められている。
一般に、電気的素子構造が形成された半導体基板では、要求される加工精度と生産性に基づき、グラインダ等による機械的な研削手法によって、裏面側から半導体基板が薄板化される。外周部の断面形状が半円形状である半導体基板の場合、その半導体基板の厚みを当初の厚みの半分以下まで薄板化すると、外周部では、断面形状がナイフエッジ形状と呼ばれる先端が鋭利な形状になる。
このため、半導体基板が、半導体基板を収容するケースや半導体製造装置の機構の一部と接触すると、クラックと呼ばれるひびやチッピングと呼ばれる欠けなどが発生し、これが、半導体基板の割れの誘因となる。このようなひびや欠けを防止する手法として、特許文献1および特許文献2には、半導体基板の外周部を種々の形状に研削するエッジ研削の手法が提案されている。
半導体基板のエッジ研削の後に行われる裏面研削によって、半導体基板の裏面には、少なくとも10μm程度の厚みを有する加工歪み層が形成されることになる。この加工歪み層は破砕層と称される。破砕層は、通常の半導体の単結晶層よりも強度の低い層であり、クラックやチッピングなどの半導体基板の割れの起点となる。このため、裏面研削した後に、破砕層を除去する必要がある。
破砕層を除去する手法の一つとして、スピンエッチングと称される、薬液を用いた化学的エッチング処理を半導体基板の裏面に施す手法がある。この手法では、半導体基板の裏面を上方に向けた状態で、半導体基板の中心を軸として半導体基板を回転させながら半導体基板の裏面に、所定の薬液が滴下される。半導体基板の裏面に滴下された薬液は、遠心力によって半導体基板の外周側へ流され、所定の回収方法によって回収される。
ところが、薬液の一部が、表面張力と重力によって、半導体基板の外周部の側面を伝って表面側に回り込むことがある。このとき、外周部に、半導体基板そのものが剥き出している場合には、回り込んだ薬液によって、その外周部の表面(半導体基板)がエッチングされて、削られてしまうことになる。
このような問題に対して、特許文献3では、半導体基板の外周部に沿ってリング状の表面保護膜を形成する手法が提案されている。この手法では、表面保護膜を形成することで、半導体基板の表面に回り込む薬液によるエッチングを阻止し、半導体基板の外周部がナイフエッジ形状になるのを防止することができるとされる。
特開2008−108837号公報 特開平7−45568号公報 特開2011−60893号公報
パワーデバイスを備えた半導体装置では、半導体基板の仕上がりの厚みとして、仕様に応じて種々の厚みが求められている。このため、半導体装置の製造工程では、種々の厚みの半導体基板を形成する際に、半導体基板が割れたり欠けたりするのを確実に抑制することが求められている。
本発明は、そのような開発の一環でなされたものであり、一つの目的は、半導体基板の割れや欠けが抑制される半導体装置の製造方法を提供することであり、他の目的は、そのような半導体装置の製造方法によって製造された半導体装置を提供することであり、さらに他の目的は、そのような半導体装置の製造に用いられる半導体製造装置を提供することである。
本発明に係る半導体装置の製造方法は、以下の工程を備えている。第1主表面および第2主表面を有し、第1厚さを有する半導体基板を用意する。半導体基板の第1主表面側に、半導体基板の外周部における外周先端から第1主表面に至る幅をもって外周部に沿って延在する被覆膜を形成する。半導体基板の第2主表面を研削することにより、半導体基板の厚さを第1厚さよりも薄い第2厚さにする。第2主表面を上に向けた状態で半導体基板を回転させながら、第2主表面に薬液を吐出して第2主表面にエッチング処理を施すことにより、半導体基板の厚さを第2厚さよりも薄い第3厚さにする。半導体基板を第3厚さにする工程は、半導体基板の第2主表面にエッチング処理を施し、外周先端に位置する被覆膜の、半導体基板側との接触面を徐々に露出することによって、被覆膜によるひさしを形成する工程と、ひさしを残しながら、露出する接触面を拡げる態様で、半導体基板の外周部をエッチングする工程と、ひさしを除去する工程とを備えている。
本発明に係る半導体装置は、請求項1〜7のいずれか1項に記載の半導体装置の製造方法によって製造された半導体装置である。
本発明に係る半導体製造装置は、請求項1〜7のいずれか1項に記載の半導体装置の製造方法に適用される半導体製造装置であって、第1ユニットと第2ユニットと第3ユニットとを備えている。第1ユニットでは、半導体基板の裏面が研削される。第2ユニットでは、研削された半導体基板の裏面にエッチング処理が施される。第3ユニットでは、ひさしが除去される。
本発明に係る半導体装置の製造方法によれば、半導体基板の割れや欠けを抑制することができる。
本発明に係る半導体装置によれば、異物が抑えられて信頼性を確保することができる。
本発明に係る半導体製造装置によれば、半導体基板の割れや欠けを大幅に抑制することができる。
本発明の実施の形態1に係る半導体装置の製造方法のフローチャートを示す図である。 同実施の形態において、半導体装置の製造方法の一工程を示す断面図である。 同実施の形態において、図2に示す工程の後に行われる工程の一例を示す部分平面図である。 同実施の形態において、図2に示す工程の後に行われる工程の他の例を示す部分平面図である。 同実施の形態において、図3に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図5に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図6に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図7に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図8に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図9に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図10に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図11に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図10に示す工程の後に行われる工程の他の例を示す断面図である。 同実施の形態において、図12に示す工程の後に行われる工程を示す断面図である。 比較例に係る半導体装置の製造方法の一工程を示す断面図である。 図15に示す工程の後に行われる工程を示す断面図である。 他の比較例に係る半導体装置の製造方法の一工程を示す断面図である。 図17に示す工程の後に行われる工程を示す断面図である。 さらに他の比較例に係る半導体装置の製造方法の一工程を示す断面図である。 図19に示す工程の後に行われる工程を示す断面図である。 さらに他の比較例に係る半導体装置の製造方法の問題点を説明するための断面図である。 本発明の実施の形態2に係る半導体製造装置の構造を概念的に示す図である。 本発明の実施の形態3に係る半導体装置の製造方法の一工程を示す断面図である。 同実施の形態において、図23に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図24に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図25に示す工程の後に行われる工程を示す断面図である。
実施の形態1
ここでは、半導体装置の製造方法の第1例について説明する。図1に、製造工程のフローチャートを示し、そのフローチャートにしたがって説明する。
図1に示すように、まず、ステップS1では、所定の厚さの半導体基板がウェハプロセスに投入される。半導体基板として、一般的に取り扱いやすさを考慮し一定の厚さ以上に仕上げられた半導体基板(ウェハ)が用いられる。図2に示すように、たとえば、直径150mm以上のシリコンからなる半導体基板1では、0.7mm以上の厚さ有し、外周部2に、断面形状が半円形状の面取り部2bが形成された半導体基板1が用意される。
次に、ステップS2では、半導体基板1の表面側1aにIGBTやダイオード等の所定の電気的素子が形成される。半導体基板1の表面側1aに、所定の洗浄、成膜、写真製版、エッチング、不純物注入、拡散等を繰り返し行うことで、電気的素子構造4が形成される。電気的素子構造4は、たとえば、ダイオードやMOS(Metal Oxide Semiconductor)等の構造と、これらの素子を電気的に接続する配線素子構造等が含まれる。
次に、ステップS3では、半導体基板の全面を覆うように表面保護膜が形成される。表面保護膜(図示せず)は、電気的素子構造4を保護するために形成される。その表面保護膜として、たとえば、シリコン窒化膜またはシリコン酸化膜とシリコン窒化膜との積層膜が形成される。シリコン窒化膜は、0.5μm程度以上の膜厚をもって形成される。
次に、ステップS4では、表面保護膜をパターニングすることによって、半導体基板の外周部に表面保護膜のパターンが形成される。写真製版工程において、レジストを塗布する際に、半導体基板1の外周部表面側2aにレジスト溶解液を滴下しないようにして、たとえば、約1mm以上数mm以下の幅をもって外周部表面側2aにレジストが残される。
次に、露光工程において、図3に示すように、外周部表面側2aにおける約1mm以上数mm以下の幅をもって延在する領域11にレジストが残されるように露光が行われる。また、このとき、図4に示すように、その領域11と、製品として不完全な領域12との双方の領域にレジストが残されるように露光してもよい。
次に、残されたレジストをエッチングマスクとして、薬液を用いた化学的エッチング処理または物理化学的エッチング処理を施すことにより、図5に示すように、外周部表面側2aの領域に表面保護膜5がパターニングされる。この加工工程を経て、ウェハプロセスの主要工程が完了する。なお、この工程以降、半導体基板の裏面に対して処理が施されること、また、裏面を上に向けた状態でスピンエッチング処理が施されることを考慮して、断面図としては、半導体基板1の裏面を上に向けた状態を示す。
次に、ステップS5では、半導体基板の表面に表面保護テープが貼り付けられる。裏面電極を形成する前に、そのプロセス工程中に起こり得る、表面側1aに形成された電気的素子構造4への汚染や欠損を防止するために、図6に示すように、半導体基板1のウェハ径と同じ直径か、または、その直径よりも小さい直径を有する表面保護テープ6が貼り付けられる。
次に、ステップS6では、半導体基板1の裏面を研削することによって半導体基板1が薄板化される。図7に示すように、半導体基板1の外周部2の面取り部2b(図2参照)を加工することなく、半導体基板1の裏面を研削することにより、半導体基板1の厚さを、たとえば、当初の厚さの半分未満の約300μm以下に薄板化する。
次に、ステップS7では、半導体基板1の裏面に、所定の薬液によるスピンエッチング処理を施すことによって、半導体基板1がさらに薄板化される。図8に示すように、裏面の研削によって生じた破砕層を除去するために、半導体基板1の裏面を上に向けた状態で、ノズル16から薬液を半導体基板1の裏面に向けて吐出してスピンエッチング処理を施すことによって、たとえば、裏面から約40μm以上の部分が除去される。薬液として、たとえば、混酸が用いられる。
このとき、半導体基板1の裏面が徐々にエッチングされることによって、外周部先端2cに位置する表面保護膜5の半導体基板1側との接触面が露出して、被覆膜としての表面保護膜5によるひさしが形成される。また、半導体基板1の外周部表面側2aは表面保護膜5によって覆われているため、たとえ、薬液が半導体基板1の表面側に回り込んだとしても、外周部表面側2aがエッチングされることはない。
図9に示すように、ひさし8が形成されることで薬液がひさし8に溜まりやすくなり、外周部先端2cからエッチングが進行する。エッチングの進行とともに、露出する半導体基板1側との接触面が徐々に拡がることでひさし8が大きくなり、薬液がさらに溜まりやすくなる。これにより、半導体基板の側面側のエッチング速度が、裏面側のエッチング速度に比べて高くなる。
半導体基板を厚さ方向に40μm以上エッチングすることで、径方向には、100μm以上エッチングされることになり、半導体基板1の外周部2では、図10に示すように、断面形状が半導体基板1の内側に向かって緩やかな凹型の円弧状となる面2dが形成される。なお、表面保護膜5からなるひさし8は、その膜応力によって多少変形することがある。
次に、ステップS8では、半導体基板の外周部に位置するひさし8(表面保護膜)が除去される。表面保護膜5を化学的にエッチングする薬液を外周部に局所的に滴下することによって、ひさし8が除去される。薬液として、たとえば、フッ酸やリン酸を用いることができる。この工程では、表面保護膜5によるひさし8を除去することができればよく、外周部表面側2aに表面保護膜5が一部残存してもよい。
また、このとき、図11および図12に示すように、表面保護膜5を化学的にエッチングする薬液を染み込ませた変形しやすい材質として、たとえば、スポンジ15を半導体基板1の外周部2へ押し当てることによって、ひさし8を除去するようにしてもよい。さらに、図13に示すように、超音波を伝搬した純水、純水とキャリアガスとを混合した2流体、または、超音波を伝搬した薬液を、半導体基板の上方に配置されたノズル17から外周部2に吐出することによって、ひさし8を除去するようにしてもよい。
次に、ステップS9では、図14に示すように、半導体基板1を覆っていた表面保護テープ6が剥離される。次に、ステップS10では、半導体装置の構造に応じて、半導体基板の裏面に裏面電極(図示せず)が形成される。次に、ステップS11では、半導体基板が所定の部材にマウントされる。次に、ステップS12では、半導体基板をダイシングすることによって、半導体チップが完成する。なお、半導体装置の構造によっては、裏面電極を形成せずに、表面保護テープを剥離した後、ダイシングによって半導体チップを完成させる方法もある。こうして、半導体装置の主要部分が完成する。
上述した半導体装置の製造方法によれば、半導体基板1の外周部2では、図14に示すように、断面形状が半導体基板1の内側に向かって緩やかな凹型の円弧状となる面2dが形成されることで、クラックやチッピングを抑制することができる。このことについて、比較例に係る、エッジ研削を適用した半導体装置の製造方法と比べて説明する。
まず、エッジ研削された半導体基板として、図15に示すように、裏面研削される厚み分については、断面形状が緩やかな円弧状となる面102fが確保されるようにエッジ研削された半導体基板101が用いられる。このような半導体基板101を用いることで、裏面研削を行う際に、チッピングが発生するのを抑えることができる。
また、図16に示すように、半導体基板101の裏面側101bに裏面研削を行った後の半導体基板101において、断面形状が直線状になる面102eの幅の値が、半導体基板101の仕上がり厚さ(板厚)に近い値であると、その後の半導体基板の搬送等において、クラックやチッピングが発生するのを抑えることができる。
しかしながら、この手法では、種々の仕上がり板厚を有する半導体基板に対して、裏面研削において、砥石が緩やかな円弧状となる面102fを研削し、この面が裏面研削後になくならないように、あらかじめ半導体基板のエッジ研削を行う必要があるが、そのためには、砥石や治具を交換する作業が必要となり、半導体製造装置の稼働率が低下することになる。
一方、仕上げ板厚を考慮せずにエッジ研削を行うと、裏面研削の途中において、断面形状が緩やかな円弧状となる面がなくなり、断面形状が直線状になる面だけが残されるか、あるいは、エッジ研削の時点で、断面形状が直線状になる面がなくなり、たとえば、図17に示すように、断面形状が緩やかな円弧状になる面102fだけが残されることになる。このような半導体基板101に裏面研削を行うと、図18に示すように、その面102fと半導体基板の表面との境界部分102gの断面形状が鋭利になり、クラックやチッピングが発生しやすくなる。
また、図19に示すように、半導体基板101の外周部102として、断面形状が凸型の半円形状になる面(面A)と、凹型の半円形状になる面(面B)とを、面Aと面Aとの間に面Bを挟み込んだ態様の面102hを有する外周部102をエッジ研削によって形成し、次に、図20に示すように、その半導体基板101に裏面研削を行って、断面形状が外側に向かって凸型の半円形状となる面102jを形成する手法がある。しかしながら、この手法では、仕上げ板厚に対応するように、凸型の半円形状の大きさ(サイズ)を合わせる必要がある。このため、砥石や治具を交換する作業が必要になり、半導体製造装置の稼働率が低下してしまう。
また、半導体基板の外周部を所望の形状に研削するエッジ研削では、半導体基板の径方向の加工精度が要求されるため、半導体基板の厚さ方向の加工精度が要求される裏面研削とは、その研削機構が異なる。このため、エッジ研削専用の半導体製造装置が必要となり、設備費用、設置スペースおよび製作工数が増大することになる。
さらに、半導体基板の外周部に半導体化合物の薄膜を残した状態で、半導体基板の裏面の破砕層だけを除去するエッチング量をもってスピンエッチングを行うと、図21に示すように、半導体基板101の外周部102のナイフエッジ形状(断面)を抑制することができるが、半導体基板101の表面側に回り込んだ薬液によって、半導体基板101の外周部102の側方からもエッチングが進行し、表面保護膜105はエッチングされずにわずかにひさしとして残されることがある。
厚さ約20μm分のエッチング量に対して、表面保護膜105は約10μm程度突き出すことになる。このため、裏面電極を形成する工程や半導体基板のダイシング工程における半導体製造装置に半導体基板101を投入する際に、半導体基板101を固定する機構に表面保護膜105のひさしが接触して、表面保護膜105が剥がれたり、飛散するなどして、半導体基板101上に異物として残り、チップが不良となって歩留まりが低下することがある。
比較例に対して、上述した半導体装置の製造方法では、図14に示すように、半導体基板1の外周部2に、断面形状が、矩形の断面を内側に向かって緩やかに凹ませた態様の凹型の円弧状となる面2dが形成されている。これにより、割れを誘発するクラックやチッピングの発生を抑制することができる。
なお、この外周部2では、面2dと外周部表面側2aとの境界部2gが、ウェハケースや半導体製造装置の機構等に接触した場合に、非常に微小なチッピングが形成される場合も想定されるが、半導体基板の割れには寄与しない程度のものであると考えられる。
また、上述した半導体装置の製造方法では、薬液によるエッチングによって外周部2が形成されることで、半導体基板1の仕上げ板厚に応じて、断面形状が緩やかな凹型の円弧状となる面2dを形成することができる。これにより、エッジ研削によって、半導体基板の厚さに応じて半導体基板の外周部の形状を調整する必要がなくなる。
また、エッジ研削の工程を省くことができることで、エッジ研削のための半導体製造装置を導入する必要がなく、生産コストの削減や製造工期の短縮に寄与することができる。また、ひさしを除去することで、ひさしが残されることに起因する異物によってチップが不良になるのを防止することができる。
実施の形態2
ここでは、前述した半導体装置の製造に適用される半導体製造装置の一例について説明する。
図22に示すように、半導体製造装置51は、少なくとも3つのユニット51a、51b、51cを備えている。ユニット51aでは、半導体基板の裏面研削が行われる。ユニット51bでは、半導体基板の裏面にエッチングが施される。ユニット51cでは、ひさしが除去される。また、一つのユニット51a、51b、51cから他のユニット51a、51b、51cへ半導体基板1を搬送する搬送機構として、半導体基板1の表面側に張り付けられた表面保護テープ6にのみ接触した状態で半導体基板を搬送する搬送機構52が設けられている。
上述した半導体製造装置51によれば、実施の形態1において説明した、一連の半導体装置の製造工程のうち、半導体基板の裏面研削を行う工程(図7参照)、半導体基板の裏面をエッチングする工程(図8〜図10参照)およびひさしを除去する工程(図11および図12等参照)の3つの処理が、半導体製造装置51内で行われる。また、その半導体製造装置51内では、半導体基板1は、表面保護テープ6にのみ接触した状態で搬送されることになる。
これにより、各処理を別個の半導体製造装置で処理し、一の半導体製造装置から他の半導体製造装置へ、半導体基板をウェハケースに収容して搬送させる場合と比べて、半導体基板1の外周部がウェハケースに接触することがなくなるとともに、半導体製造装置内の機構等と接触する頻度が大幅に低減される。これにより、半導体基板のクラックやチッピングを大幅に削減することができる。また、ひさしが途中で剥離するのを確実に抑制することができる。
実施の形態3
ここでは、半導体装置の製造方法の第2例について説明する。
まず、実施の形態1において説明した図2に示す工程と同様に、所定の厚さを有する半導体基板が用意される。次に、その半導体基板の表面側に、所定の洗浄、成膜、写真製版、エッチング、不純物注入、拡散等を繰り返し行うことで、図23に示すように、電気的素子構造4が形成される。
また、このとき、電気的素子構造4を電気的に絶縁するために層間絶縁膜7が形成される。層間絶縁膜7として、たとえば、シリコン窒化膜、シリコン酸化膜またはシリコン窒化膜とシリコン酸化膜との積層膜が形成される。層間絶縁膜7が形成された後、図3(または図4)に示す工程と同様に、写真製版とエッチングを行うことにより、外周部表面側2aの領域に層間絶縁膜7がパターニングされる。
電気的素子構造4が形成された後、電気的素子構造4を覆うように表面保護膜(図示せず)が形成される。表面保護膜として、たとえば、シリコン窒化膜またはシリコン酸化膜とシリコン窒化膜との積層膜が形成される。シリコン窒化膜は、0.5μm程度以上の膜厚をもって形成される。また、層間絶縁膜7におけるシリコン窒化膜の膜厚と表面保護膜におけるシリコン窒化膜の膜厚とを併せた膜厚が、0.5μm程度以上になるように、表面保護膜を形成するようにしてもよい。
次に、図3(または図4)に示す工程と同様に、写真製版とエッチングを行うことにより、図24に示すように、外周部表面側2aの領域に表面保護膜5がパターニングされる。なお、層間絶縁膜7におけるシリコン窒化膜が0.5μm以上の膜厚を有している場合には、写真製版において、外周部表面側2aの領域にレジストを残さないようにして、表面保護膜5を除去するようにしてもよい。
次に、図6〜図10に示す工程と同様の工程を経て、図25に示すように、層間絶縁膜7と表面保護膜5によるひさし8が形成され、半導体基板1の外周部2では、断面形状が半導体基板1の内側に向かって緩やかな凹型の円弧状となる面2dが形成される。次に、図11〜図14に示す工程と同様の工程を経て、図26に示すように、ひさし8および表面保護テープ6が除去される。その後、半導体装置に応じて、半導体基板の裏面に裏面電極(図示せず)が形成され、さらに、半導体基板をダイシングすることによって、半導体チップが完成する。
上述した半導体装置の製造方法では、実施の形態1において説明したように、図25に示すように、半導体基板1の外周部2では、断面形状が半導体基板1の内側に向かって緩やかな凹型の円弧状となる面2dが形成される。これにより、クラックやチッピングを抑制することができる。
これに加えて、上述した半導体装置の製造方法では、層間絶縁膜7と表面保護膜5によるひさし8が形成される。このため、表面保護膜5によるひさし8の場合に比べて、ひさし8としての膜厚はより厚くなる。これにより、スピンエッチングを行って半導体基板を薄板化した後、ひさしを除去する前に、半導体基板がウェハケースや半導体製造装置の機構等と接触することによって、ひさしが剥離するのを抑制することができる。また、シリコン酸化膜とシリコン窒化膜との積層膜とすることで、膜応力によるひさしの変形や変形に伴う欠けを抑えることができる。これにより、異物の発生を抑えることができ、チップが不良になるのを防止することができる。
なお、実施の形態1、3では、最終的に半導体基板をダイシングし、チップを形成するまでの工程を説明したが、半導体基板をダイシングする前の状態で、半完成品の半導体装置として提供することも可能である。この場合、半導体基板の外周部では、断面形状が半導体基板1の内側に向かって緩やかな凹型の円弧状となる面2dが形成された状態になっている(図14参照)。
今回開示された実施の形態は例示であってこれに制限されるものではない。本発明は上記で説明した範囲ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲でのすべての変更が含まれることが意図される。
本発明は、パワーデバイスを備えた半導体装置の製造方法に有効に利用される。
1 半導体基板、1a 表面側、1b 裏面側、2 外周部、2a 外周部表面側、2b 面取り部、2c 外周部先端、2d 面、2g 境界部、3a 内側領域、4 電気的素子構造、5 表面保護膜、6 表面保護テープ、7 層間絶縁膜、8 ひさし、11、12 領域、15 スポンジ、16、17 ノズル、51 半導体製造装置、51a、51b、51c ユニット、52 搬送機構。

Claims (10)

  1. 第1主表面および第2主表面を有し、第1厚さを有する半導体基板を用意する工程と、
    前記半導体基板の前記第1主表面側に、前記半導体基板の外周部における外周先端から前記第1主表面に至る幅をもって前記外周部に沿って延在する被覆膜を形成する工程と、
    前記半導体基板の前記第2主表面を研削することにより、前記半導体基板の厚さを前記第1厚さよりも薄い第2厚さにする工程と、
    前記第2主表面を上に向けた状態で前記半導体基板を回転させながら、前記第2主表面に薬液を吐出して前記第2主表面にエッチング処理を施すことにより、前記半導体基板の厚さを前記第2厚さよりも薄い第3厚さにする工程と
    を有し、
    前記半導体基板を前記第3厚さにする工程は、
    前記半導体基板の前記第2主表面にエッチング処理を施し、前記外周先端に位置する前記被覆膜の、前記半導体基板側との接触面を徐々に露出することによって、前記被覆膜によるひさしを形成する工程と、
    前記ひさしを残しながら、露出する前記接触面を拡げる態様で、前記半導体基板の前記外周部をエッチングする工程と、
    前記ひさしを除去する工程と
    を備えた、半導体装置の製造方法。
  2. 前記外周部をエッチングする工程では、断面形状が前記半導体基板の内側に向かって凹型の円弧状となる面が前記外周部に形成される、請求項1記載の半導体装置の製造方法。
  3. 前記ひさしを除去する工程では、前記半導体基板を回転させながら前記被覆膜を溶解させる薬液を前記ひさしに滴下することによって、前記ひさしが除去される、請求項1または2に記載の半導体装置の製造方法。
  4. 前記薬液には超音波が伝搬される、請求項3記載の半導体装置の製造方法。
  5. 前記ひさしを除去する工程では、前記被覆膜を溶解させる薬液を染み込ませた海綿体状部材を、前記半導体基板を回転させながら前記半導体基板の前記外周先端側から前記ひさしに接触させることによって、前記ひさしが除去される、請求項1または2に記載の半導体装置の製造方法。
  6. 前記ひさしを除去する工程では、前記半導体基板を回転させながら前記ひさしに向けて超音波を伝搬させた純水を吐出することによって、前記ひさしが除去される、請求項1または2に記載の半導体装置の製造方法。
  7. 前記ひさしを除去する工程では、前記半導体基板を回転させながら前記ひさしに向けて純水とキャリアガスとを吐出することによって、前記ひさしが除去される、請求項1または2に記載の半導体装置の製造方法。
  8. 請求項1〜7のいずれか1項に記載の半導体装置の製造方法によって形成された、半導体装置。
  9. 請求項1〜7のいずれか1項に記載の半導体装置の製造方法に適用される半導体製造装置であって、
    前記半導体基板の前記裏面を研削する第1ユニットと、
    研削された前記半導体基板の前記裏面にエッチング処理を施す第2ユニットと、
    前記ひさしを除去する第3ユニットと
    を備えた、半導体製造装置。
  10. 前記第1ユニットと前記第2ユニットとの間を、前記半導体基板の前記第1主表面側を保持した状態で前記半導体基板を搬送する第1搬送部と、
    前記第2ユニットと前記第3ユニットとの間を、前記半導体基板の前記第1主表面側を保持した状態で前記半導体基板を搬送する第2搬送部と
    を備えた、請求項9記載の半導体製造装置。
JP2013244148A 2013-11-26 2013-11-26 半導体装置の製造方法および半導体装置ならびに半導体製造装置 Pending JP2015103705A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013244148A JP2015103705A (ja) 2013-11-26 2013-11-26 半導体装置の製造方法および半導体装置ならびに半導体製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013244148A JP2015103705A (ja) 2013-11-26 2013-11-26 半導体装置の製造方法および半導体装置ならびに半導体製造装置

Publications (1)

Publication Number Publication Date
JP2015103705A true JP2015103705A (ja) 2015-06-04

Family

ID=53379173

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013244148A Pending JP2015103705A (ja) 2013-11-26 2013-11-26 半導体装置の製造方法および半導体装置ならびに半導体製造装置

Country Status (1)

Country Link
JP (1) JP2015103705A (ja)

Similar Documents

Publication Publication Date Title
JP5591181B2 (ja) 半導体チップの製造方法
US20060205182A1 (en) Method for manufacturing semiconductor device
JP5473879B2 (ja) 半導体ウェハのダイシングライン加工方法および半導体チップの製造方法
JP2004055684A (ja) 半導体装置及びその製造方法
JP2006179768A (ja) 半導体チップの製造方法
US11688639B2 (en) Semiconductor device and method
TWI640036B (zh) 晶圓之加工方法
US8435417B2 (en) Method of manufacturing semiconductor device
JP2007096115A (ja) 半導体装置の製造方法
JP2018046208A (ja) ウエーハの加工方法
JP5509057B2 (ja) 半導体チップの製造方法
JP2010016188A (ja) 半導体装置の製造方法および半導体装置
CN110931428A (zh) 分割多个半导体管芯的方法
JP4867627B2 (ja) 半導体装置の製造方法
JP5471064B2 (ja) 半導体装置の製造方法
JP5609981B2 (ja) 半導体装置の製造方法
JP5936312B2 (ja) 半導体ウエーハの加工方法
JP2007242699A (ja) 半導体素子の製造方法及び半導体基板
JP2015103705A (ja) 半導体装置の製造方法および半導体装置ならびに半導体製造装置
CN109979879B (zh) 半导体芯片制造方法
JPS6226839A (ja) 半導体基板
JP6028325B2 (ja) 半導体装置の製造方法
JP2011054914A (ja) 半導体装置の製造方法および半導体ウエハ
CN111799166A (zh) 边缘环移除方法
US20230018710A1 (en) Wafer with test structure and method of dicing wafer