CN100377333C - 带有一个或更多通孔的半导体结构 - Google Patents

带有一个或更多通孔的半导体结构 Download PDF

Info

Publication number
CN100377333C
CN100377333C CNB028252926A CN02825292A CN100377333C CN 100377333 C CN100377333 C CN 100377333C CN B028252926 A CNB028252926 A CN B028252926A CN 02825292 A CN02825292 A CN 02825292A CN 100377333 C CN100377333 C CN 100377333C
Authority
CN
China
Prior art keywords
hole
semiconductor structure
layer
etching
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB028252926A
Other languages
English (en)
Other versions
CN1605126A (zh
Inventor
M·赫舍尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yuanxin Optoelectronics Co ltd
Epistar Corp
Original Assignee
Hymite AS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hymite AS filed Critical Hymite AS
Publication of CN1605126A publication Critical patent/CN1605126A/zh
Application granted granted Critical
Publication of CN100377333C publication Critical patent/CN100377333C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4236—Fixing or mounting methods of the aligned elements
    • G02B6/4245—Mounting of the opto-electronic elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4274—Electrical aspects
    • G02B6/4279—Radio frequency signal propagation aspects of the electrical connection, high frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Element Separation (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Optical Integrated Circuits (AREA)
  • Weting (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

公开了带有一个或更多通孔的半导体结构。可以使用馈通金属化过程来对通孔进行密封。

Description

带有一个或更多通孔的半导体结构
技术领域
本发明涉及一种带有一个或更多通孔的半导体结构。
背景技术
光电子装置或光电子混合集成电路所用的子配件可以包括一种形成为一盖的半导体结构。盖可以密封于一例如包括一光波导件或连接至一光波导件的基部上。盖可以为光学耦合至光波导件上的一个或更多的光电芯片或部件提供外罩。典型地，可能需要为安装于组件之中的芯片或部件提供电子或光学连接件。
发明内容
根据一个方面，公开了一种用于提供一种半导体结构的方法，这种半导体结构具有前、背表面以及大致一个或更多通孔。这种方法包括在与一个或更多通孔位置相对应的一个或更多背表面区域处从背表面蚀刻半导体结构，以及在与这一个或更多通孔位置相对应的一个或更多前表面区域处从前表面蚀刻半导体结构。前、背表面可以按照任一顺序进行蚀刻。
在一些实施方式中，可能存在一个或更多的下述特征。半导体结构可以包括一朝向背表面的第一半导体层，一朝向所述前表面的第二半导体层以及一位于第一、第二半导体层之间的基本上抗蚀刻的层。于是，这种方法可以包括从背表面通过第一半导体层进行蚀刻，并且当抗蚀刻层的背部露出时则停止从背表面进行蚀刻，其中抗蚀刻层的背部与一个或更多的背表面区域相对应。这种方法还可以包括从前表面通过第二半导体层进行蚀刻，并且当抗蚀刻层的前部露出时则停止从前表面进行蚀刻，其中抗蚀刻层的前部与一个或更多的前表面区域相对应。与一个或更多通孔中的每一个的位置相对应的抗蚀刻层的至少部分可以在蚀刻之后除去以便形成一个或更多通孔。
背蚀刻步骤与前蚀刻中的至少一个可以包括使用一种液态化学蚀刻过程、一种各向异性蚀刻过程或一种氢氧化钾的水溶液。
优选地，通孔密封。例如，通孔可以使用馈通金属化过程进行密封。在一种特殊实施方式中，对通孔进行密封包括提供一粘附层、一镀基层、一馈通金属化层、一扩散阻层、一润湿层以及一抗氧化阻层。
对背表面区域进行蚀刻可以包括露出抗蚀刻层的大部分背部，其面积大于抗蚀刻层的任何露出前部。抗蚀刻层可以包括一种选自例如氮化硅、氧氮化硅、二氧化硅的材料。抗蚀刻层可以包括一夹层，其包括至少二氧化硅、氮化硅以及氧氮化硅的交替层。
半导体结构可以用作用于封装光电子部件的盖。在那种情况下，通孔可以用于形成穿过封盖而连向部件的连接。例如，这种连接可以是电连接、光学连接或需要与部件连通或者使部件能够工作的任何其它适用类型的连接。
在另一个方面中，一半导体结构包括一前表面、一设置成基本与前表面相对的背表面以及至少一个馈通互连件，每个馈通互连件包括通孔连接件。每个通孔包括馈通金属化层以便在结构下部与结构上部之间提供导电通路。
一些实施方式可以包括一个或更多的下述特征。对于每个馈通互连件，通孔的馈通金属化层可以在结构下部与结构上部内互相保持电连接。通孔可以进行密封，例如，通过馈通金属化层而进行密封。
在一个相关方面中，一光电子组件结构可包括一带有一主表面的半导体基部以及一沿主表面一体形成的光波导件。一光电子芯片可与波导件保持光学耦合，一半导体盖可以密封于基部上并且形成一覆盖着芯片的外壳。盖包括一前表面、一设置成基本与前表面相对的背表面以及至少一个馈通互连件，每个馈通互连件包括通孔连接件。至少一个通孔可带有馈通金属化层以便提供穿过盖到达光电子芯片的电流通路。例如，光电子芯片可以包括激光器或其他装置。通孔连接件可为光电子芯片提供密封。
各种实施方式可以包括一个或更多的下述优点。带有通孔的半导体结构的形成可得以简化。使用抗蚀刻层可以使得这种方法易于控制。因此，各通孔的截面尺寸可以很好地限定。这种技术便于形成穿过半导体结构的电或光学连通通路而同时保持结构密封。而且，这种技术可适于批量生产。
在本文中，短语“一种基本上抗蚀刻的层”应当理解成一种至少基本上能抵抗在第一半导体层上进行的蚀刻过程与在第二半导体层上进行的蚀刻过程的材料层。因此，基本上抗蚀刻的层应当能够抵抗所述蚀刻过程，至少在第一与第二半导体层上执行蚀刻过程后，基本上抗蚀刻的层的至少部分材料可以保留。
较高的结构总导电能力可以通过使用大量通孔而提供。
其它特征和优点通过阅读以下详细描述、附图及权利要求将易于得到清楚了解。
附图说明
图1a-1s为一种半导体结构在根据本发明方法的多个实施例的各个步骤期间的剖面图，其中图1a-1j示出了蚀刻过程的各个步骤，而图1k-1s示出了金属化过程的各个步骤；
图2示出了根据本发明的一种半导体结构的第一实施例的顶视图或前视图；
图3示出了图2中的半导体结构的底视图或背视图；
图4示出了根据本发明的一种半导体结构的第二实施例的顶视图或前视图；
图5示出了图4中的半导体结构的侧剖视图；
图6示出了图5中的半导体结构的底视图或背视图；以及
图7示出了根据本发明的一种光电子组件结构的一个实施例。
具体实施方式
根据本发明的一个实施例，制作了一种半导体结构，这种结构可具有一种半导体盖的形式并且可用作光电集成电路的子组件所用的盖，这时盖可以为光电子芯片或任选地联接于波导上的部件提供外罩。
制作根据本发明的半导体结构或盖所用的典型衬底包括带有<100>或<110>表面定向的单晶硅晶片。以下将参看图1a-1s对一种与本发明相符合的半导体结构的制作方法进行详细地描述。
图1a-1s中所示的结构具有半导体盖的形式。在此，在一具有一种位于绝缘体上的硅结构(SOI)的晶片上制作多个盖，参看图1a。晶片具有一<100>单晶硅前层11、一二氧化硅绝缘层12以及一<100>单晶硅背层13。晶片的直径为100mm±0.5mm，前层11的厚度为20μm±2μm，二氧化硅层12的厚度约为1μm，支承背硅层13的厚度为350μm±25μm。重要的是二氧化硅绝缘层12的厚度要足以抵抗双边通孔蚀刻操作。前层11与背层13的电阻率约为1-20Ωcm。
上述SOI结构的晶片可以通过晶片供应者输送，例如德国的SICOWafer GmbH。
SOI结构的晶片可通过利用一种热硅熔接结合过程将第一和第二硅衬底互相粘合起来而制成。然后，前硅衬底的厚度可以通过研磨过程以及随后的化学机械抛光CMP过程而减小至所需厚度。
图1a-1j示出了根据本发明的蚀刻过程的各种步骤，其中图1a-1c示出了第一步骤，其中在硅前层11的前侧上限定了一个或更多通孔开口的一个或更多区域。第一步骤为硅的局部氧化(LOCOS)过程。这种过程包括一形成前、背第一二氧化硅层14a、14b的硅的热氧化过程，一形成第一氮化硅层15a、15b的低压化学气相沉积(LPCVD)过程，以及一对氮化硅表面的热氧化过程，后者形成转化氧化物16a、16b。
前侧面上的转化氧化物16a的图案根据前层通孔开口的区域确定，而无图案的转化氧化物利用含有缓冲的氢氟酸(BHF)从前、背侧去除，参看图1b。
剩下的转化氧化物17用作掩模，以便使用磷酸确定氮化硅层15a的图案。露出的第一二氧化硅层14a、14b和剩下的转化氧化物17随后在BHF中剥离，留下一个或更多的氮化硅层15a的区域，从而限定了通孔开口的区域，参看图1c。
然后，如图1d中所示，热第二二氧化硅层18a、18b通过LOCOS过程产生，该过程还将氮化硅表面转化成转化氧化物19。氮化硅20的边缘被抬起，形成众所周知的鸟喙形部分21。
现在，通过LPCVD过程沉积第二氮化硅层22a、22b以便在随后的通孔蚀刻过程中用作蚀刻掩模，参看图1e。
然后，通过一光刻过程限定位于背侧面上的通孔开口的区域，其中光致抗蚀剂层24a、24b覆盖着前侧面和背侧面的剩余部分。随后，利用活性离子蚀刻方法(RIE)对这种露出的第二氮化硅22b与第二二氧化硅18b进行蚀刻，参看图1f。
在剥离光致抗蚀剂层24a、24b的剩余部分后，位于结构背侧上的硅的露出区域23在氢氧化钾(KOH)中进行非均质地蚀刻，从而形成一从结构的背侧向上一直到但并不穿过二氧化硅绝缘层12的锥形。参看图1g，由于蚀刻过程在浸入的绝缘层12处停止，从而留下了绝缘区域12的露出的背部26。KOH蚀刻可以使用温度为80℃的KOH重量占28％的热水溶液。背侧蚀刻的蚀刻时间可为大约5小时。
现在，在160℃的热磷酸中剥离第二氮化硅层22a、22b。经过短时间BHF浸沾而去除位于限定为一个或更多通孔开口的区域中的剩余转化二氧化硅层19。现在，在160℃的热磷酸中剥离第一氮化硅层15a的露出剩余部分。经短时间BHF浸沾而去除第一热二氧化硅层14a的剩余部分，从而使得位于前侧上的通孔开口27的硅露出，参看图1h。在此，短时间BHF浸沾约为20秒。
位于前侧上的这种露出的硅27在KOH中进行蚀刻，从而形成一从结构的前侧向下直到但并不穿过二氧化硅绝缘层12的锥形12，由于蚀刻过程在二氧化硅绝缘层12处停止，从而留下绝缘层12的露出前部29，其中这一阶段留下为一种薄膜，参看图11。同样在此，KOH蚀刻可以使用温度为80℃的KOH重量占28％的热水溶液。前侧蚀刻的蚀刻时间可为大约20分钟。
现在，在BHF中剥离剩下的露出二氧化硅层18a、18b以及12，参看图1j，由此一通孔30在锥形28下方形成，这时硅已经从前侧进行了蚀刻。
在此应当指出，通过利用本发明的双侧蚀刻过程，结合图1a-1j所述的实施例中，由于背硅层13的厚度的变动，所以绝缘二氧化硅层12的露出背部26的区域可以变动许多，在此可在±25μm之内变动。然而，前硅层11要薄得多，并且厚度的变动也要小得多，在此可以在约±2μm之内变动。因此，露出前部29的区域将只在不同的例子内有非常小的变动，从而产生一的截面尺寸得到良好限定的通孔30。如果在随后的处理步骤中要实现密封，则这一点极其重要。
应当理解，尽管图1j中只示出了一个通孔30，但是在上述过程中可以形成许多通孔。各个通孔的截面尺寸将由为进行前侧蚀刻所露出的硅27的相应区域与前硅层11的厚度限定。
图1k-1s示出了根据本发明的金属化过程的各个步骤。这些步骤示出了透过预先形成的通孔30而进行的馈通金属化层的形成过程，其产生对通孔30的密封。
图1k中示出了馈通金属化层形成过程的第一步骤。在此，热二氧化硅31在所有露出的硅区域中生长。二氧化硅层用作介电层。然后，在晶片两侧上蒸发出第一薄金属化层32a、32b。第一金属化层32a、32b包括一粘结层(例如10nm钛)和一适于用作电镀的镀基层的金属层(例如100nm金，但也可使用钯或铜)。然后，在晶片的两侧上电沉积一可电沉积的光致抗蚀剂层33a、33b(例如Shipley的Eagle2100ED/PR)。
两侧上的光致抗蚀剂33a、33b现在利用馈通金属化层所用的掩模确定图案，其后使用光致抗蚀剂作为模具电镀上馈通金属化层(例如3-4μm铜)34a、34b进行电镀之后，参看图11。在馈通金属化层的顶部，在一个步骤中电镀上一扩散阻层(例如200nm镍)与一润湿层(例如800nm镍)35a、35b。
然后，如图1m所示，剥离光致抗蚀剂层33a、33b，将镀基层32a、32b的露出部分有选择地蚀刻于馈通金属化层34a、34b以及组合阻层/润湿层35a、35b上。
随后利用等离子增强型化学气相沉积(PECVD)方法在两侧上沉积降低应力的氧氮化硅层36a、36b。这些层36a、36b用作焊接障碍和钝化层，其厚度约1μm，参看1n。
现在，在随后的蒸发或溅射过程中在两侧上沉积铬层37a、37b。铬用作随后在两侧上对可电沉积的光致抗蚀剂38a、38b(例如Shipley的Eagle2100ED/PR)新层进行电沉积的镀基层，参看图1o。
可电沉积的光致抗蚀剂38a、38b随后在两侧利用对应的结合及接触垫39a、39b所用的掩模确定图案，并且在铈(IV)硫酸盐/硝酸中剥离露出的铬37a、37b。现在，露出的氧氮化硅36a、36bPECVD层利用光致抗蚀剂层38a、38b和铬层37a、37b的剩余部分作为掩模在BHF中进行蚀刻，参看图1p。
由此，光致抗蚀剂38a、38b和铬层37a、37b的剩余部分得以剥离，参看图1q。
所露出的润湿层(结合和接触垫)的表面通过抗氧化阻层40a、40b(例如100nm金，从Engelhard利用ORMEX)的离子交换喷镀方法转化成一种非氧化金属，参看图1r。
最后，焊接材料41(例如铅/锡或锡/银)通过电镀于可电沉积的光致抗蚀剂的模具中或使用预型沉积于结合垫39b上。图1s中示出了所沉积的焊接材料。
应当理解，根据本发明的半导体盖可以选择不同的尺寸。然而，重要的是，在抗蚀刻层12上要得到较小且良好限定的通孔30，以便通过馈通金属化层保证严格密封。在本发明盖的一个实施例的尺寸实例中，盖的半导体结构可是外部边长约为3mm的正方形。背层13可已在表面边长约为2mm的正方形的背表面区域23中进行了蚀刻，因此背层的蚀刻足够大以便产生有待于由盖所覆盖的电子或光电子部件所需的空间。对于每个通孔，蚀刻相应的分离的前表面区域27。在此，对于约为20μm的前层厚度，每个这种前表面区域可为边长约为33μm的正方形。这会在抗蚀刻层12中得到呈边长约为5μm的正方形的露出前部29。如果需要几个通孔或一通孔阵列，则这些通孔就可以设置成使得位于盖前表面的两个相邻通孔之间的距离至少为5μm，例如至少10μm。
使用SOI材料的上述双侧通孔形成过程供可再生产的、良好限定的通孔开口30之用。当使用不带有抗蚀刻界面层的标准、纯硅材料时，则用于限定通孔的掩模尺寸必须适应于硅的厚度，或者硅的厚度必须适应于掩模尺寸。优选地，所产生的通孔开口30的偏差必须不能超过较小的、一位数的微米值(例如3μm)。这易于利用具有厚度为20μm的前层11的SOI材料的晶片而实现。在此，厚度的变动通常为±10％或更小，其产生的侧向通孔开口变动的最大值为2.8μm。
图2和3中示出了根据本发明一个实施例的半导体盖，其可以根据结合图1a-1s所述的过程制作。在此，图2示出了盖201的顶(前侧)视图，其中，盖带有三个通孔连接件202a、202b、202c。在盖201的前侧，每个通孔连接件202a、202b、202c从通孔203a、203b、203c的前侧部分伸到结合或接触垫204a、204b、204c，它们可以涂敷上金。通孔203a、203b、203c通过用作通孔连接件202a、202b、202c的基部的电镀馈通金属化层而封闭或密封。除了通向结合或接触垫204a、204b、204c的开口之外，盖201的前侧与通孔连接件202a、202b、202c上均覆盖着一钝化层205a。
半导体盖201的剖面侧视图与图1s的结构相对应。
图3示出了图2的半导体结构的底视图或后视图。在此，通孔连接件202a、202b、202c从通孔203a、203b、203c的背侧部分延伸至具有焊接互连隆起206a、206b、206c的结合垫上。当为焊接隆起206a、206b、206c沉积焊接材料时，焊接密封环207也形成于盖的背侧上。同样，除了通向焊接隆起206a、206b、206c的开口与焊接密封环207之外，盖201的背侧与通孔连接件202a、202b、202c上都覆盖着一钝化层205b。
对于结合图1a-1s所述的半导体结构，前层11与背层13所选定的低电阻率约为1-20Ωcm。
然而，在本发明的实施例内，同样可以使用具有高电阻率的半导体或半导体结构，如SOI结构。这种高电阻率半导体或结构可适于高频用途，这时一个或更多高频信号将通过其可包括根据本发明的馈通金属化层的通孔连接件传导。
高频信号的频率根据公式1/RC由互连电路的欧姆电阻和电容限定。因此，问题在于获得连接件与硅底层之间的欧姆电阻与电容很低的通孔连接件。高频率盖可以用于光电子部件中，包括用于通讯用途的信号激光器和/或探测器。频率可以高达100GHz。
低欧姆电阻需要连接件具有高横截面积，而低电容则需要连接件与硅具有较小的界面面积并且底层硅具有较高的电阻率。因此，解决问题的方法是使用一种高电阻率的硅层或衬底，并且将硅表面上的互连件的长度和宽度减至最小，而同时将互联件保持尽可能地厚。电阻率可为大约或在3kΩcm至4kΩcm的范围内或甚至更高。前层和背层可都考虑这种要求。因此，对于高频率用途，也可便于使用无掺杂的硅。
也需要使得通孔连接件尽可能地厚。然而，馈通金属化层仍应当提供密封。并不需要各通孔截面面积相同。因此，高频率的盖可以由纯单晶硅晶片形成。然而，优选地使用结合图1和2所述的SOI结构与技术。
本发明还提供了一种解决方法，其中高电流可以通过半导体结构或盖。在此，问题在于为了允许高强度电流通过盖，需要通过盖的金属化部分具有较大的截面面积，而同时保持盖的高机械稳定性。而且，应当同样易于实现盖的密封。例如，可以利用高电流的盖来覆盖泵激光器。
根据本发明的一个实施例，提供的一种解决方法中，利用几个或一阵列的通孔连接件或金属化部分来进行高电流连接，每通孔连接件或金属化部分穿过半导体结构或盖的一个通孔。各通孔应当具有较小的截面面积，由此可以保持盖的机械强度。由所用数量的通孔的给定的总截面面积应当足够大以便容许所需要的高电流，在此位置的电流密度低于或适当低于馈通金属化层的临界电流密度(最大密度)。
应当指出，如果高电流连接件制成一个厚馈通件的形式，则由于半导体和金属的热膨胀不同，所以半导体结构或盖受热时可能断裂为多片。
半导体结构或盖可具有几个高电流连接件，每个连接件具有多个或一阵列的通孔连接件或金属化部分。
并不需要各通孔的截面面积相同。因此，高电流的盖可以由纯单晶硅晶片形成。然而，优选地使用结合图1和2所述的SOI结构与技术。由于SOI结构的通孔为锥形，因此馈通金属化层的金属在受热时可向上膨胀，结果形成更高强度的盖。
图4示出了一种半导体盖的一个实施例的顶视图或前视图，其带有两个适用于引导高电流的电流连接件402a、402b。每个连接件402a、402b包括一若干通孔连接件403a、403b构成的阵列，其中各通孔连接件具有从盖前侧穿过通孔至盖背侧的金属化部分。各馈通金属化层从前侧向下逐渐变细，因此底部的截面面积比顶部的截面面积更小。因此，各个通孔完全由馈通金属化层覆盖和密封。一个电流连接件402a或402b的馈通金属在通孔的两侧和盖401的前侧上互相形成电连接，前侧金属化部分405a或405b连接着通孔连接件403a或403b和相应的结合或接触垫406a或406b，它们可以涂上金。除了通向结合或接触垫406a、406b的通孔之外，盖401的前侧与通孔连接件403a、403b均由钝化层407a覆盖着。
图5示出了图4的半导体盖的剖面侧视图。在此，盖401具有一硅前层411、一二氧化硅层412、以及一硅背层413。图5还示出了通孔连接件403a、403b以及相应的前侧金属化部分405a、405b与结合或接触垫406a、406b。一个电流连接件402a、402b的通孔连接件403a、403b在盖401的底侧连接于底侧金属化部分414a、414b上，而底侧金属化部分414a、414b又连接于焊接隆起415a、415b上。盖401的底部还包括一焊接密封环416以用于将盖密封地连接于衬底上。
图6中示出了图4和5的半导体盖的底视图或后视图。在此，各底侧金属化部分414a、414b从相应通孔的背侧部分向相应焊接隆起415a、415b延伸。同样，除了通往焊接隆起415a、415b的开口与焊接密封环416之外，盖401与底侧金属化部分414a、414b的背侧都由钝化层407b覆盖着。
本发明还提供了一种解决方法，其中半导体结构或盖可将一集成电子电路集成于结构或盖的前层中。因此，就可提供一种简单且低成本的解决方法来将集成电子电路设置于光电子组件中。
根据一种优选的解决方法，使用硅晶片，其中许多集成电子电路已经加工于顶部表面上或前层中。晶片将进一步加工成多个结构或盖。如果每个盖或结构需要一个电子电路，则在与每个盖或结构的设置相对应的设置中加工一个电路。如果每个盖或结构需要两个电子电路，则在与每个盖或结构的设置相对应的设置中加工两个电路。
为了获得从盖的前部通向盖内部的通孔连接件，由此可在利用盖覆盖着的光电子组件之内的元件与集成电路之间提供电连接，优选地使用结合图1和2所述的SOI结构和双侧蚀刻过程。
因此，根据本发明的一个方面，提供了一种半导体盖，其具有一个或多个在盖的外侧半导体上表面层中加工的整体成型的电子电路，以及多个传导通路或通孔连接件，这些传导通路或通孔连接件从盖的外表面或外表面层伸至盖内部而穿过盖以便形成一个或更多通过所述盖的电连接。优选地，至少一部分所述通孔连接件与处于外侧半导体表面层中的所述电子电路之一结合或保持电接触。各个通孔连接件可以具有形成于盖中的相应通孔，并且所述通孔可以通过通孔连接件的形成而得以密封。这种通孔可以通过一个或更多蚀刻过程形成，可包括前层蚀刻与背层蚀刻。
各个通孔并不需要具有相同的截面面积。因此，盖可以由一种纯单晶硅晶片形成。然而，优选地使用上述的SOI结构。
在许多应用情况中，需要半导体盖包括一冷却元件或一有源冷却元件。这些应用情况可包括设计用于高电流的半导体盖。优选地，将一呈Peltier元件形式的有源冷却元件设置于半导体盖的顶部。
Peltier元件可通过在盖顶上加工不同的金属层而形成。因此，当已对整个硅晶片进行处理以便获得多个半导体盖时，可以增加一些额外的处理步骤以便在整个晶片顶部上形成不同的金属层。在完成这些金属化步骤之后，可以将晶片分成许多单独的盖，每个盖具有一形成于外上表面上的Peltier元件。在一些实施例中，优选地，还在Peltier元件的顶部上设置散热片。
因此，根据本发明的一个方面，提供了一种在许多半导体盖的每个的顶部上形成一有源冷却元件的方法，其中所述数量的盖在一整个半导体晶片上进行加工，并且其中所述冷却元件的形成包括在整个晶片顶上或彼此顶上形成若干不同的金属层。优选地，当所处理的晶片已经分成许多单独的盖时，要选择所形成的金属层以便在各个盖上形成一Peltier元件。半导体晶片可以是单晶硅晶片，或者其可以是具有SOI(位于绝缘体上的硅)结构的晶片。半导体盖可以是高电流型盖，其中利用若干通孔连接件来提供高电流连接。高电流盖可以具有上述结构，包括SOI结构。
本发明还包括其中利用半导体盖来作为一种光电子组件或子配件的外罩的实施例。在此，盖可以具有一个或更多带有相应的通孔连接件的通孔，以便提供从盖的外表面至盖的内表面的电连接。通孔连接件可以具有形成于盖中的相应通孔，而所述通孔可以通过通孔连接件的形成而得以密封。这种通孔可以通过一个或更多蚀刻过程形成，蚀刻过程可以包括前层蚀刻与背层蚀刻。
盖可以由纯单晶硅晶片形成。然而，优选地使用上述SOI结构。
图7示出了根据本发明的光电子组件的一个实施例。在此，光电子组件701具有一半导体基部702以及一形成于或设置于基部702上表面上的光波导件703。一光电子部件704也设置于基部702的上表面上，其与光波导件703保持光学耦合。一半导体盖705通过一焊接密封环706密封地设置于基部702的上表面上，并且盖705覆盖着部件704。盖705具有馈通金属化层707，其提供从盖705的上表面经通孔向下至盖底部的电流通路。馈通金属化层通过一位于基部702表面上的连接金属化部分708及一焊接互连件709而与部件704保持电连接。在此，波导件703由一底部包层710、一核心层711以及一顶部包层712形成。在波导件703区域的外部，没有提供核心层711，而是一包层713覆盖着基部702的表面。焊接密封环706焊接于包层712与713上。所示的盖705具有一种SOI结构，并且盖705可以使用结合图1所述的过程制作。
到目前为止，都是利用硅晶片来示出本发明的实施例。然而，也可以使用其它半导体材料，例如III-IV复合半导体。
其它实施方式也在下述权利要求的范围内。

Claims (23)

1.一种用于提供带有一个或更多个通孔的半导体结构的方法，所述半导体结构具有前表面、基本与该前表面相对的背表面、朝向该背表面的第一半导体层、朝向该前表面的第二半导体层以及一布置于所述第一和第二半导体层之间的基本上抗蚀刻的层，所述方法包括：
从该背表面起蚀刻透过所述第一半导体层；
当所述抗蚀刻层的背部露出时，停止从该背表面进行蚀刻，该抗蚀刻层的露出的背部与所述至少一个或更多个通孔的位置相对应；
从该前表面蚀刻透过所述第二半导体层；
当所述抗蚀刻层的前部露出时，停止从该前表面进行蚀刻，所述抗蚀刻层的露出的前部与所述一个或更多个通孔的位置相对应；
至少将所述抗蚀刻层的、与所述一个或更多个通孔中的位置相对应的部分除去，以便在蚀刻之后形成所述一个或更多个通孔；和
对所述一个或更多个通孔进行密封。
2.根据权利要求1所述的方法，其特征在于，所述方法包括使用馈通金属化过程来密封所述一个或更多个通孔。
3.根据权利要求2所述的方法，其特征在于，对所述一个或更多个通孔进行密封包括：
提供一粘附层；
提供一镀基层；
提供一馈通金属化层；
提供一扩散阻层；
提供一润湿层；以及
提供一抗氧化阻层。
4.根据权利要求1所述的方法，其特征在于，对所述背表面进行蚀刻包括露出所述抗蚀刻层的背部，所述背部的面积大于所述抗蚀刻层的任何露出的前部。
5.根据权利要求1所述的方法，其特征在于，所述抗蚀刻层包括一种选自氮化硅、氧氮化硅和二氧化硅的材料。
6.根据权利要求1所述的方法，其特征在于，所述抗蚀刻层包括一夹层，该夹层包括至少二氧化硅、氮化硅以及氧氮化硅的交替层。
7.根据权利要求2所述的方法，其特征在于，包括使用所述半导体结构作为用于封装光电子部件的盖。
8.根据权利要求1所述的方法，其特征在于，在对所述一个或更多个通孔进行密封的过程中，使用电镀技术提供所述溃通金属化层、所述扩散阻层和所述润湿层。
9.根据权利要求2所述的方法，其特征在于，包括将所述半导体结构用作集成电路的盖，其中所述集成电路设置在由背表面上蚀刻的开口所限定的区域中，其中所述馈通金属化提供了所述半导体结构的外部与所述集成电路的导电接触。
10.根据权利要求7所述的方法，其特征在于，所述馈通金属化提供了所述半导体结构的外部与所述光电子部件的导电接触。
11.根据权利要求7所述的方法，其特征在于，包括通过所述一个或更多个通孔形成与所述光电子部件的导电连接。
12.根据权利要求7所述的方法，其特征在于，蚀刻所述背表面包括在所述半导体结构的背表面上形成凹面，并且将所述光电子部件定位在由所述凹面限定的区域内。
13.一种半导体结构，包括：
一前表面；
一设置成基本与所述前表面相对的背表面；
形成在所述半导体结构的上部上的导电触点；
形成在所述半导体结构的下部上的导电触点；和
至少一个馈通互连件，所述馈通互连件包括馈通金属化层，用于在所述的形成在所述半导体结构下部上的导电触点和所述的形成在所述半导体结构上部上的导电触点之间提供导电通路。
14.根据权利要求13所述的半导体结构，其特征在于，每个所述馈通互连件包括多个密封的通孔，并且对于每个所述的馈通互连件，所述通孔的馈通金属化层在所述半导体结构的下部与上部内互相保持电连接。
15.根据权利要求13所述的半导体结构，其特征在于，每个所述馈通互连件包括多个密封的通孔，所述通孔中的至少一个是密封的。
16.根据权利要求13所述的半导体结构，其特征在于，每个所述馈通互连件包括多个密封的通孔，所有的所述通孔是密封的。
17.根据权利要求15所述的半导体结构，其特征在于，密封通过所述馈通金属化层来提供。
18.一种光电子组件结构，包括：
一带有主表面的半导体基部；
一沿该主表面一体形成的光波导件；
一与该波导件保持光学耦合的光电子芯片；
一密封于基部上并且形成一覆盖该芯片的外壳的半导体盖，该盖包括：
一前表面；
一设置成基本与所述前表面相对的背表面；以及
至少一个馈通互连件，每个所述馈通互连件包括多个通孔连接件。
19.根据权利要求18所述的光电子组件结构，其特征在于，至少一个通孔设置有馈通金属化层，以便提供穿过所述盖到达所述光电子芯片的电流通路。
20.根据权利要求19所述的光电子组件结构，其特征在于，所述光电子芯片包括激光器。
21.根据权利要求18所述的光电子组件结构，其特征在于，所述通孔连接件为光电子芯片提供密封。
22.一种提供具有一个或多个通孔的半导体结构的方法，该方法包括：
进行双侧蚀刻以形成一个或多个从所述半导体结构的第一表面朝向与该第一表面相对的第二表面的通孔，其中进行双侧蚀刻包括：
从所述半导体结构的所述第一表面起进行蚀刻，以便为所述一个或多个通孔中的每个形成开口；和
从所述第二表面起进行蚀刻，以便形成一个横截面大于所述一个或多个通孔中的每个通孔的横截面的孔；
为所述一个或多个通孔提供密封。
23.一种提供带有一个或更多个通孔的半导体结构的方法，包括：
进行双侧蚀刻以形成一个或多个从所述半导体结构的第一表面到与该第一表面相对的第二表面的通孔；
给所述一个或多个通孔提供密封；
将所述半导体结构用作集成电路或光电子部件上的盖，其中所述光电部件或者集成电路设置在由所述半导体结构的背表面上蚀刻的开口所限定的区域中；和
通过所述一个或多个通孔形成与所述集成电路或光电子部件的电连接。
CNB028252926A 2001-10-17 2002-10-15 带有一个或更多通孔的半导体结构 Expired - Lifetime CN100377333C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US32969901P 2001-10-17 2001-10-17
US60/329,699 2001-10-17
US10/264,440 US6818464B2 (en) 2001-10-17 2002-10-04 Double-sided etching technique for providing a semiconductor structure with through-holes, and a feed-through metalization process for sealing the through-holes
US10/264,440 2002-10-04

Publications (2)

Publication Number Publication Date
CN1605126A CN1605126A (zh) 2005-04-06
CN100377333C true CN100377333C (zh) 2008-03-26

Family

ID=26950546

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028252926A Expired - Lifetime CN100377333C (zh) 2001-10-17 2002-10-15 带有一个或更多通孔的半导体结构

Country Status (9)

Country Link
US (3) US6818464B2 (zh)
EP (1) EP1436837B1 (zh)
JP (1) JP4546087B2 (zh)
CN (1) CN100377333C (zh)
AT (1) ATE464656T1 (zh)
AU (1) AU2002351771A1 (zh)
DE (1) DE60236007D1 (zh)
HK (1) HK1074913A1 (zh)
WO (1) WO2003034490A2 (zh)

Families Citing this family (115)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7345316B2 (en) * 2000-10-25 2008-03-18 Shipley Company, L.L.C. Wafer level packaging for optoelectronic devices
US6932519B2 (en) 2000-11-16 2005-08-23 Shipley Company, L.L.C. Optical device package
US6827503B2 (en) * 2000-12-01 2004-12-07 Shipley Company, L.L.C. Optical device package having a configured frame
US6883977B2 (en) * 2000-12-14 2005-04-26 Shipley Company, L.L.C. Optical device package for flip-chip mounting
US7078671B1 (en) * 2001-08-06 2006-07-18 Shipley Company, L.L.C. Silicon optical microbench devices and wafer-level testing thereof
US6818464B2 (en) * 2001-10-17 2004-11-16 Hymite A/S Double-sided etching technique for providing a semiconductor structure with through-holes, and a feed-through metalization process for sealing the through-holes
US7343535B2 (en) * 2002-02-06 2008-03-11 Avago Technologies General Ip Dte Ltd Embedded testing capability for integrated serializer/deserializers
US6969204B2 (en) * 2002-11-26 2005-11-29 Hymite A/S Optical package with an integrated lens and optical assemblies incorporating the package
JP4220229B2 (ja) * 2002-12-16 2009-02-04 大日本印刷株式会社 荷電粒子線露光用マスクブランクスおよび荷電粒子線露光用マスクの製造方法
JP2004273438A (ja) * 2003-02-17 2004-09-30 Pioneer Electronic Corp エッチング用マスク
WO2004087541A2 (en) * 2003-04-04 2004-10-14 Mobile Concepts, Inc. Pallet and conveyor system for loading onto transport
US7432788B2 (en) 2003-06-27 2008-10-07 Memscap, Inc. Microelectromechanical magnetic switches having rotors that rotate into a recess in a substrate
EP1515364B1 (en) 2003-09-15 2016-04-13 Nuvotronics, LLC Device package and methods for the fabrication and testing thereof
US20050063648A1 (en) * 2003-09-19 2005-03-24 Wilson Robert Edward Alignment post for optical subassemblies made with cylindrical rods, tubes, spheres, or similar features
US6953990B2 (en) * 2003-09-19 2005-10-11 Agilent Technologies, Inc. Wafer-level packaging of optoelectronic devices
US20050063431A1 (en) * 2003-09-19 2005-03-24 Gallup Kendra J. Integrated optics and electronics
US7520679B2 (en) * 2003-09-19 2009-04-21 Avago Technologies Fiber Ip (Singapore) Pte. Ltd. Optical device package with turning mirror and alignment post
US6982437B2 (en) * 2003-09-19 2006-01-03 Agilent Technologies, Inc. Surface emitting laser package having integrated optical element and alignment post
US6930367B2 (en) * 2003-10-31 2005-08-16 Robert Bosch Gmbh Anti-stiction technique for thin film and wafer-bonded encapsulated microelectromechanical systems
US7091124B2 (en) 2003-11-13 2006-08-15 Micron Technology, Inc. Methods for forming vias in microelectronic devices, and methods for packaging microelectronic devices
US8084866B2 (en) 2003-12-10 2011-12-27 Micron Technology, Inc. Microelectronic devices and methods for filling vias in microelectronic devices
US7223629B2 (en) * 2003-12-11 2007-05-29 Intel Corporation Method and apparatus for manufacturing a transistor-outline (TO) can having a ceramic header
DE102004006698A1 (de) 2004-02-11 2005-09-01 Robert Bosch Gmbh Mikromechanischer Sensor
US20050213995A1 (en) * 2004-03-26 2005-09-29 Myunghee Lee Low power and low jitter optical receiver for fiber optic communication link
US7681306B2 (en) * 2004-04-28 2010-03-23 Hymite A/S Method of forming an assembly to house one or more micro components
US20050247894A1 (en) 2004-05-05 2005-11-10 Watkins Charles M Systems and methods for forming apertures in microfeature workpieces
US20050269688A1 (en) * 2004-06-03 2005-12-08 Lior Shiv Microelectromechanical systems (MEMS) devices integrated in a hermetically sealed package
US7045827B2 (en) * 2004-06-24 2006-05-16 Gallup Kendra J Lids for wafer-scale optoelectronic packages
US7232754B2 (en) 2004-06-29 2007-06-19 Micron Technology, Inc. Microelectronic devices and methods for forming interconnects in microelectronic devices
KR100594716B1 (ko) * 2004-07-27 2006-06-30 삼성전자주식회사 공동부를 구비한 캡 웨이퍼, 이를 이용한 반도체 칩, 및그 제조방법
TWI255503B (en) * 2004-07-30 2006-05-21 Touch Micro System Tech Method of double-sided etching
CN100454144C (zh) * 2004-08-05 2009-01-21 探微科技股份有限公司 双面蚀刻晶片的方法
SG120200A1 (en) 2004-08-27 2006-03-28 Micron Technology Inc Slanted vias for electrical circuits on circuit boards and other substrates
US7300857B2 (en) 2004-09-02 2007-11-27 Micron Technology, Inc. Through-wafer interconnects for photoimager and memory wafers
US7683393B2 (en) * 2004-12-07 2010-03-23 Ngk Spark Plug Co., Ltd. Wiring substrate for mounting light emitting element
NZ556367A (en) * 2004-12-08 2010-09-30 Obvious Ltd B Bidirectional data transfer optimization and content control for networks
US7271482B2 (en) 2004-12-30 2007-09-18 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US7553695B2 (en) * 2005-03-17 2009-06-30 Hymite A/S Method of fabricating a package for a micro component
US7495462B2 (en) * 2005-03-24 2009-02-24 Memsic, Inc. Method of wafer-level packaging using low-aspect ratio through-wafer holes
US7262622B2 (en) * 2005-03-24 2007-08-28 Memsic, Inc. Wafer-level package for integrated circuits
US7449355B2 (en) * 2005-04-27 2008-11-11 Robert Bosch Gmbh Anti-stiction technique for electromechanical systems and electromechanical device employing same
US7795134B2 (en) 2005-06-28 2010-09-14 Micron Technology, Inc. Conductive interconnect structures and formation methods using supercritical fluids
US7161283B1 (en) * 2005-06-30 2007-01-09 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Method for placing metal contacts underneath FBAR resonators
US20070004079A1 (en) * 2005-06-30 2007-01-04 Geefay Frank S Method for making contact through via contact to an offset contactor inside a cap for the wafer level packaging of FBAR chips
US7582969B2 (en) * 2005-08-26 2009-09-01 Innovative Micro Technology Hermetic interconnect structure and method of manufacture
US8736081B2 (en) 2005-08-26 2014-05-27 Innovative Micro Technology Wafer level hermetic bond using metal alloy with keeper layer
US7569926B2 (en) * 2005-08-26 2009-08-04 Innovative Micro Technology Wafer level hermetic bond using metal alloy with raised feature
US7960208B2 (en) * 2005-08-26 2011-06-14 Innovative Micro Technology Wafer level hermetic bond using metal alloy with raised feature
US20070048887A1 (en) * 2005-08-26 2007-03-01 Innovative Micro Technology Wafer level hermetic bond using metal alloy
US7233048B2 (en) * 2005-08-26 2007-06-19 Innovative Micro Technology MEMS device trench plating process and apparatus for through hole vias
US7528691B2 (en) * 2005-08-26 2009-05-05 Innovative Micro Technology Dual substrate electrostatic MEMS switch with hermetic seal and method of manufacture
US7262134B2 (en) 2005-09-01 2007-08-28 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US7863187B2 (en) 2005-09-01 2011-01-04 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US8786165B2 (en) * 2005-09-16 2014-07-22 Tsmc Solid State Lighting Ltd. QFN/SON compatible package with SMT land pads
EP2202791B1 (en) * 2005-11-16 2016-01-27 STMicroelectronics Srl Semiconductor device having deep through vias
KR101177885B1 (ko) * 2006-01-16 2012-08-28 삼성전자주식회사 웨이퍼 레벨 패키징 캡 및 그 제조방법
US8044412B2 (en) * 2006-01-20 2011-10-25 Taiwan Semiconductor Manufacturing Company, Ltd Package for a light emitting element
US7528422B2 (en) * 2006-01-20 2009-05-05 Hymite A/S Package for a light emitting element with integrated electrostatic discharge protection
US20070170528A1 (en) 2006-01-20 2007-07-26 Aaron Partridge Wafer encapsulated microelectromechanical structure and method of manufacturing same
US7749899B2 (en) 2006-06-01 2010-07-06 Micron Technology, Inc. Microelectronic workpieces and methods and systems for forming interconnects in microelectronic workpieces
JP2008010659A (ja) * 2006-06-29 2008-01-17 Disco Abrasive Syst Ltd ビアホールの加工方法
US7629249B2 (en) 2006-08-28 2009-12-08 Micron Technology, Inc. Microfeature workpieces having conductive interconnect structures formed by chemically reactive processes, and associated systems and methods
US7902643B2 (en) 2006-08-31 2011-03-08 Micron Technology, Inc. Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods
WO2008035261A1 (en) 2006-09-22 2008-03-27 Nxp B.V. Electronic device and method for making the same
US7531445B2 (en) 2006-09-26 2009-05-12 Hymite A/S Formation of through-wafer electrical interconnections and other structures using a thin dielectric membrane
KR100831405B1 (ko) * 2006-10-02 2008-05-21 (주) 파이오닉스 웨이퍼 본딩 패키징 방법
EP1962344B1 (en) * 2007-02-25 2012-03-28 Samsung Electronics Co., Ltd Electronic device packages and methods of formation
US8420530B2 (en) * 2007-08-10 2013-04-16 Agency For Science, Technology And Research Nano-interconnects for atomic and molecular scale circuits
SG150410A1 (en) 2007-08-31 2009-03-30 Micron Technology Inc Partitioned through-layer via and associated systems and methods
US7884015B2 (en) 2007-12-06 2011-02-08 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US20090181500A1 (en) * 2008-01-15 2009-07-16 Jochen Kuhmann Fabrication of Compact Semiconductor Packages
US20090273002A1 (en) * 2008-05-05 2009-11-05 Wen-Chih Chiou LED Package Structure and Fabrication Method
US7939449B2 (en) * 2008-06-03 2011-05-10 Micron Technology, Inc. Methods of forming hybrid conductive vias including small dimension active surface ends and larger dimension back side ends
US7851818B2 (en) * 2008-06-27 2010-12-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fabrication of compact opto-electronic component packages
DE102008033395B3 (de) 2008-07-16 2010-02-04 Austriamicrosystems Ag Verfahren zur Herstellung eines Halbleiterbauelementes und Halbleiterbauelement
US20100084752A1 (en) * 2008-10-08 2010-04-08 Honeywell International Inc. Systems and methods for implementing a wafer level hermetic interface chip
JP5246103B2 (ja) * 2008-10-16 2013-07-24 大日本印刷株式会社 貫通電極基板の製造方法
SE534510C2 (sv) * 2008-11-19 2011-09-13 Silex Microsystems Ab Funktionell inkapsling
US8240203B2 (en) * 2008-12-11 2012-08-14 Honeywell International Inc. MEMS devices and methods with controlled die bonding areas
US7842613B1 (en) 2009-01-07 2010-11-30 Integrated Device Technology, Inc. Methods of forming microelectronic packaging substrates having through-substrate vias therein
US20100176507A1 (en) * 2009-01-14 2010-07-15 Hymite A/S Semiconductor-based submount with electrically conductive feed-throughs
US8309973B2 (en) * 2009-02-12 2012-11-13 Taiwan Semiconductor Manufacturing Company, Ltd. Silicon-based sub-mount for an opto-electronic device
US8729591B2 (en) 2009-02-13 2014-05-20 Tsmc Solid State Lighting Ltd. Opto-electronic device package with a semiconductor-based sub-mount having SMD metal contacts
US7838878B2 (en) * 2009-03-24 2010-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor-based sub-mounts for optoelectronic devices with conductive paths to facilitate testing and binning
JP5330115B2 (ja) * 2009-06-17 2013-10-30 浜松ホトニクス株式会社 積層配線基板
US20100320595A1 (en) * 2009-06-22 2010-12-23 Honeywell International Inc. Hybrid hermetic interface chip
US20110042803A1 (en) * 2009-08-24 2011-02-24 Chen-Fu Chu Method For Fabricating A Through Interconnect On A Semiconductor Substrate
CN102079503B (zh) * 2009-11-26 2012-08-29 中芯国际集成电路制造(上海)有限公司 构成mems器件的硅衬底的刻蚀方法
KR101276333B1 (ko) * 2009-11-30 2013-06-18 한국전자통신연구원 3차원 인터커넥션 구조 및 그 제조 방법
US10500770B2 (en) * 2010-03-02 2019-12-10 So-Semi Technologies, Llc LED packaging with integrated optics and methods of manufacturing the same
CN102403413B (zh) * 2010-09-19 2013-09-18 常州普美电子科技有限公司 Led散热基板、led封装结构及二者的制作方法
DE102010056562B4 (de) * 2010-12-30 2018-10-11 Snaptrack, Inc. Elektroakustisches Bauelement und Verfahren zur Herstellung des elektroakustischen Bauelements
DE102010056572B4 (de) 2010-12-30 2018-12-27 Snaptrack, Inc. Elektronisches Bauelement und Verfahren zur Herstellung des elektronischen Bauelements
US8654541B2 (en) 2011-03-24 2014-02-18 Toyota Motor Engineering & Manufacturing North America, Inc. Three-dimensional power electronics packages
JP5598420B2 (ja) * 2011-05-24 2014-10-01 株式会社デンソー 電子デバイスの製造方法
FR2976402A1 (fr) * 2011-06-07 2012-12-14 St Microelectronics Sa Structure d'interconnexion electrique pour circuits integres, et procede de fabrication correspondant
US8324082B1 (en) 2011-09-15 2012-12-04 SemiLEDs Optoelectronics Co., Ltd. Method for fabricating conductive substrates for electronic and optoelectronic devices
KR20140012445A (ko) * 2012-07-20 2014-02-03 삼성전자주식회사 질화물계 반도체 소자 및 이의 제조방법
US9162878B2 (en) 2012-08-30 2015-10-20 Innovative Micro Technology Wafer level hermetic bond using metal alloy with raised feature and wetting layer
US20150250386A1 (en) * 2012-09-28 2015-09-10 Csem Centre Suisse D'electronique Et De Microtechnique Sa -Recherche Et Developpement Implantable devices
US20150262902A1 (en) 2014-03-12 2015-09-17 Invensas Corporation Integrated circuits protected by substrates with cavities, and methods of manufacture
US9481572B2 (en) * 2014-07-17 2016-11-01 Texas Instruments Incorporated Optical electronic device and method of fabrication
US10056310B2 (en) * 2016-09-26 2018-08-21 International Business Machines Corporation Electrolytic seal
US10002844B1 (en) 2016-12-21 2018-06-19 Invensas Bonding Technologies, Inc. Bonded structures
JP7030825B2 (ja) 2017-02-09 2022-03-07 インヴェンサス ボンディング テクノロジーズ インコーポレイテッド 接合構造物
US10508030B2 (en) 2017-03-21 2019-12-17 Invensas Bonding Technologies, Inc. Seal for microelectronic assembly
US10242967B2 (en) 2017-05-16 2019-03-26 Raytheon Company Die encapsulation in oxide bonded wafer stack
US11105770B2 (en) 2017-09-14 2021-08-31 International Business Machines Corporation Nanopore and DNA sensor employing nanopore
US10319654B1 (en) 2017-12-01 2019-06-11 Cubic Corporation Integrated chip scale packages
US11380597B2 (en) 2017-12-22 2022-07-05 Invensas Bonding Technologies, Inc. Bonded structures
US10923408B2 (en) 2017-12-22 2021-02-16 Invensas Bonding Technologies, Inc. Cavity packages
US10395940B1 (en) 2018-03-13 2019-08-27 Toyota Motor Engineering & Manufacturing North America, Inc. Method of etching microelectronic mechanical system features in a silicon wafer
US11004757B2 (en) 2018-05-14 2021-05-11 Invensas Bonding Technologies, Inc. Bonded structures
US11398415B2 (en) * 2018-09-19 2022-07-26 Intel Corporation Stacked through-silicon vias for multi-device packages
KR20230037857A (ko) * 2021-09-10 2023-03-17 삼성전기주식회사 음향 공진기 패키지

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0430593A2 (en) * 1989-11-22 1991-06-05 Xerox Corporation Method of cutting a silicon wafer by orientation dependent etching
CN1125998A (zh) * 1993-06-08 1996-07-03 美国3M公司 在多层电路板的相邻电路板层之间提供电连接的方法
CN1214545A (zh) * 1997-10-02 1999-04-21 松下电器产业株式会社 半导体封装及其制造方法
US6036872A (en) * 1998-03-31 2000-03-14 Honeywell Inc. Method for making a wafer-pair having sealed chambers
EP1061578A1 (en) * 1998-12-16 2000-12-20 Seiko Epson Corporation Semiconductor chip, semiconductor device, circuit board and electronic equipment and production methods for them
WO2001024228A2 (en) * 1999-09-27 2001-04-05 Input Output, Inc. Temporary bridge for micro machined structures
JP2001091794A (ja) * 1999-09-20 2001-04-06 Nec Corp 光モジュールの実装方法及び実装構造
CN103010139A (zh) * 2011-09-28 2013-04-03 陈宗贤 开车门防止后车追撞的安全预警装置

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55166941A (en) * 1979-06-13 1980-12-26 Nec Corp Semiconductor device
US4903120A (en) * 1985-11-22 1990-02-20 Texas Instruments Incorporated Chip carrier with interconnects on lid
US4775573A (en) * 1987-04-03 1988-10-04 West-Tronics, Inc. Multilayer PC board using polymer thick films
US4904036A (en) * 1988-03-03 1990-02-27 American Telephone And Telegraph Company, At&T Bell Laboratories Subassemblies for optoelectronic hybrid integrated circuits
US4897711A (en) * 1988-03-03 1990-01-30 American Telephone And Telegraph Company Subassembly for optoelectronic devices
DE3909186A1 (de) * 1989-03-21 1990-09-27 Endress Hauser Gmbh Co Elektrisch leitende durchfuehrung und verfahren zu ihrer herstellung
US5023881A (en) * 1990-06-19 1991-06-11 At&T Bell Laboratories Photonics module and alignment method
US5068203A (en) * 1990-09-04 1991-11-26 Delco Electronics Corporation Method for forming thin silicon membrane or beam
JP2976642B2 (ja) * 1991-11-07 1999-11-10 日本電気株式会社 光結合回路
WO1993015424A1 (en) * 1992-01-28 1993-08-05 British Telecommunications Public Limited Company Alignment of integrated optical components
JP3239274B2 (ja) * 1992-02-26 2001-12-17 富士通株式会社 インクジェットヘッドの製造方法
US5308442A (en) * 1993-01-25 1994-05-03 Hewlett-Packard Company Anisotropically etched ink fill slots in silicon
US5454161A (en) 1993-04-29 1995-10-03 Fujitsu Limited Through hole interconnect substrate fabrication process
JP2692625B2 (ja) * 1994-12-08 1997-12-17 日本電気株式会社 半導体基板の製造方法
JP3343875B2 (ja) * 1995-06-30 2002-11-11 キヤノン株式会社 インクジェットヘッドの製造方法
JP3193863B2 (ja) * 1996-01-31 2001-07-30 ホーヤ株式会社 転写マスクの製造方法
IT1283224B1 (it) 1996-03-11 1998-04-16 Pirelli Cavi Spa Apparato e metodo di protezione per dispositivi in fibra ottica
JPH09266266A (ja) * 1996-03-28 1997-10-07 Mitsubishi Electric Corp 半導体装置およびその製造方法並びに半導体装置のキャップ
US5703394A (en) 1996-06-10 1997-12-30 Motorola Integrated electro-optical package
US5891354A (en) * 1996-07-26 1999-04-06 Fujitsu Limited Methods of etching through wafers and substrates with a composite etch stop layer
JP3724110B2 (ja) * 1997-04-24 2005-12-07 三菱電機株式会社 半導体装置の製造方法
JP3039463B2 (ja) * 1997-07-29 2000-05-08 日本電気株式会社 半導体装置及びその製造方法
EP0926723B1 (en) * 1997-11-26 2007-01-17 STMicroelectronics S.r.l. Process for forming front-back through contacts in micro-integrated electronic devices
US6117794A (en) * 1998-01-16 2000-09-12 Lucent Technologies, Inc. Method for improved metal oxide bonding of optical elements
US6072815A (en) * 1998-02-27 2000-06-06 Litton Systems, Inc. Microlaser submount assembly and associates packaging method
KR100280622B1 (ko) * 1998-04-02 2001-03-02 윤종용 반도체 장치의 콘택 형성 방법
US6303986B1 (en) 1998-07-29 2001-10-16 Silicon Light Machines Method of and apparatus for sealing an hermetic lid to a semiconductor die
EP1843650B1 (en) 1998-09-03 2012-03-07 Ibiden Co., Ltd. Method of manufacturing a multilayered printed circuit board
US6588949B1 (en) 1998-12-30 2003-07-08 Honeywell Inc. Method and apparatus for hermetically sealing photonic devices
US6221769B1 (en) * 1999-03-05 2001-04-24 International Business Machines Corporation Method for integrated circuit power and electrical connections via through-wafer interconnects
US6291779B1 (en) 1999-06-30 2001-09-18 International Business Machines Corporation Fine pitch circuitization with filled plated through holes
JP2001127208A (ja) * 1999-10-29 2001-05-11 Matsushita Electric Works Ltd 半導体チップの実装構造及びその製造方法
US6653572B2 (en) 2001-02-07 2003-11-25 The Furukawa Electric Co., Ltd. Multilayer circuit board
US6577427B1 (en) * 2001-02-20 2003-06-10 Nayna Networks, Inc. Process for manufacturing mirror devices using semiconductor technology
US6818464B2 (en) 2001-10-17 2004-11-16 Hymite A/S Double-sided etching technique for providing a semiconductor structure with through-holes, and a feed-through metalization process for sealing the through-holes
US6660564B2 (en) * 2002-01-25 2003-12-09 Sony Corporation Wafer-level through-wafer packaging process for MEMS and MEMS package produced thereby

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0430593A2 (en) * 1989-11-22 1991-06-05 Xerox Corporation Method of cutting a silicon wafer by orientation dependent etching
CN1125998A (zh) * 1993-06-08 1996-07-03 美国3M公司 在多层电路板的相邻电路板层之间提供电连接的方法
CN1214545A (zh) * 1997-10-02 1999-04-21 松下电器产业株式会社 半导体封装及其制造方法
US6036872A (en) * 1998-03-31 2000-03-14 Honeywell Inc. Method for making a wafer-pair having sealed chambers
EP1061578A1 (en) * 1998-12-16 2000-12-20 Seiko Epson Corporation Semiconductor chip, semiconductor device, circuit board and electronic equipment and production methods for them
JP2001091794A (ja) * 1999-09-20 2001-04-06 Nec Corp 光モジュールの実装方法及び実装構造
WO2001024228A2 (en) * 1999-09-27 2001-04-05 Input Output, Inc. Temporary bridge for micro machined structures
CN103010139A (zh) * 2011-09-28 2013-04-03 陈宗贤 开车门防止后车追撞的安全预警装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
embedded-mask-methods for mm-scale multi-layervertical/slanted Si structures. MITA Y et al.proceedings IEEE thirteenth annual international conference on Micro electro mechanical systems.. 2000 *
Fabrication technology for wafer through-holeinterconnections and three-dimensional stacks of chips andwafers. LINDER S et al.micro electro mechanical systems,1994, MEMS'94, proceedings, IEEE workshop on OISO. 1994 *

Also Published As

Publication number Publication date
EP1436837B1 (en) 2010-04-14
WO2003034490A2 (en) 2003-04-24
US6818464B2 (en) 2004-11-16
CN1605126A (zh) 2005-04-06
EP1436837A2 (en) 2004-07-14
AU2002351771A1 (en) 2003-04-28
ATE464656T1 (de) 2010-04-15
HK1074913A1 (en) 2005-11-25
US20030071283A1 (en) 2003-04-17
JP2005506701A (ja) 2005-03-03
US20040266038A1 (en) 2004-12-30
DE60236007D1 (de) 2010-05-27
US20050059204A1 (en) 2005-03-17
US7081412B2 (en) 2006-07-25
US7057274B2 (en) 2006-06-06
WO2003034490A3 (en) 2004-04-01
JP4546087B2 (ja) 2010-09-15

Similar Documents

Publication Publication Date Title
CN100377333C (zh) 带有一个或更多通孔的半导体结构
US5510655A (en) Silicon wafers containing conductive feedthroughs
KR960006763B1 (ko) 배선기판과 그 제조방법, 박막 캐리어, 반도체 장치 및 그 장착구조와 반도체 장치장착 방법
US7276787B2 (en) Silicon chip carrier with conductive through-vias and method for fabricating same
KR900006511B1 (ko) 반도체장치를 제조하는 방법
KR100441698B1 (ko) 반도체 디바이스 및 그 제조 방법
EP2700092B1 (en) Vias in porous substrates
EP2165362B1 (en) Low resistance through-wafer via
KR100831405B1 (ko) 웨이퍼 본딩 패키징 방법
EP0072673B1 (en) Area tape for the electrical interconnection between electronic components and external circuitry
EP1267402B1 (en) Semiconductor device and method of production of same
US5518674A (en) Method of forming thin film flexible interconnect for infrared detectors
KR100342897B1 (ko) 반도체 디바이스 및 그 제조 방법
JP2002513510A (ja) 電子デバイス用インターフェース構造
US20070262424A1 (en) Methods for forming through-wafer interconnects and devices and systems having at least one dam structure
JPH11251320A (ja) 超小形集積電子デバイスにおける両面貫通接触の形成方法及び本方法で形成された超小形集積電子デバイス
EP1489658B1 (en) Method for manufacturing semiconductor package
JP2003289073A (ja) 半導体装置および半導体装置の製造方法
KR20040060919A (ko) 관통 바이어형 수직 상호접속부, 관통 바이어형 히트 싱크및 관련 제작 방법
EP3381050B1 (en) Embedded metallic structures in glass
TW201246475A (en) Semiconductor device package and method of manufacturing thereof
EP0171232B1 (en) Area-bonding tape
CN110010593B (zh) 一种三维堆叠系统级封装工艺
JP2003264239A (ja) マルチチップモジュール、その形成方法および不良コンデンサのメッキ除去方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1074913

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1074913

Country of ref document: HK

ASS Succession or assignment of patent right

Owner name: TAIWEN INTEGRATED CIRCUIT MANUFACTURE CO., LTD.

Free format text: FORMER OWNER: HYMITE AS

Effective date: 20110314

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: LYNGBY, DENMARK TO: NO. 8, LIXING ROAD 6, HSINCHU SCIENCE PARK, TAIWAN PROVINCE, CHINA

TR01 Transfer of patent right

Effective date of registration: 20110314

Address after: Hsinchu Science Park, Taiwan, China force line six, No. eight

Patentee after: Taiwan Semiconductor Manufacturing Co.,Ltd.

Address before: Danish spirits

Patentee before: Schmidt Co.,Ltd.

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160509

Address after: Hsinchu City, Taiwan, China

Patentee after: Yuanxin Optoelectronics Co.,Ltd.

Address before: Hsinchu Science Park, Taiwan, China force line six, No. eight

Patentee before: Taiwan Semiconductor Manufacturing Co.,Ltd.

Effective date of registration: 20160509

Address after: Hsinchu City, Taiwan, China

Patentee after: EPISTAR Corp.

Address before: Hsinchu City, Taiwan, China

Patentee before: Yuanxin Optoelectronics Co.,Ltd.

CX01 Expiry of patent term

Granted publication date: 20080326

CX01 Expiry of patent term