FR2976402A1 - Structure d'interconnexion electrique pour circuits integres, et procede de fabrication correspondant - Google Patents

Structure d'interconnexion electrique pour circuits integres, et procede de fabrication correspondant Download PDF

Info

Publication number
FR2976402A1
FR2976402A1 FR1154916A FR1154916A FR2976402A1 FR 2976402 A1 FR2976402 A1 FR 2976402A1 FR 1154916 A FR1154916 A FR 1154916A FR 1154916 A FR1154916 A FR 1154916A FR 2976402 A1 FR2976402 A1 FR 2976402A1
Authority
FR
France
Prior art keywords
substrate
type
region
cavity
face
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
FR1154916A
Other languages
English (en)
Inventor
Pierre Bar
Sylvain Jolbot
Jean-Francois Carpentier
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
STMicroelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA filed Critical STMicroelectronics SA
Priority to FR1154916A priority Critical patent/FR2976402A1/fr
Publication of FR2976402A1 publication Critical patent/FR2976402A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/16105—Disposition relative to the bonding area, e.g. bond pad the bump connector connecting bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Structure d'interconnexion électrique pour circuit intégré, comprenant au moins un substrat (1) ayant des première et deuxième faces (10, 11) opposées et comprenant au moins : - une cavité (2) ouverte vers ladite première face (10) définissant au moins une première région (12) située sous la cavité (2) et une deuxième région (13) d'épaisseur (E2) supérieure à celle (E1) de la première région (12) ; - une liaison électrique d'un premier type (3) traversant l'épaisseur (E1) de la première région (12) et débouchant sur la deuxième face (11) du substrat (1) ; et - une liaison électrique d'un deuxième type (4) s'étendant le long de la surface interne de la cavité (2), et reliant la liaison électrique du premier type (3) à la deuxième région (13) au niveau d'une zone d'accueil (130) d'au moins un circuit intégré (5) située sur la première face (10) du substrat (1).

Description

-1- STRUCTURE D'INTERCONNEXION ELECTRIOUE POUR CIRCUITS INTEGRES, ET PROCEDE DE FABRICATION CORRESPONDANT Domaine technique
L'invention se rapporte au domaine des supports d'interconnexion électrique pour circuits intégrés, également appelés « interposera » en anglais. Plus précisément, l'invention se rapporte à une nouvelle structure de support d'interconnexion électrique pour circuits intégrés, ainsi qu'à son procédé de fabrication.
Arrière plan de l'invention
De manière générale, l'interposeur (ou « interposer » en anglais) est un support d'interconnexions électriques qui réalise les interfaces électriques et mécaniques entre les entrées/sorties d'une puce électronique et celles d'un boitier ou d'un circuit imprimé. Cette structure est destinée à recevoir des circuits intégrés (ou puces) et à assurer une connexion électrique avec des circuits adjacents. En d'autres termes, ce support est à la fois une interface mécanique et une interface de connexion électrique entre des circuits qui présentent des densités de contacts différentes.
Un tel support peut être réalisé dans un substrat de type silicium muni de trous d'interconnexion (ou interconnexions électriques ou encore «vias » en anglais), par exemple de type TSV (acronyme anglo-saxon pour « Through Silicon Vias »). Ces « vias » sont des éléments conducteurs verticaux traversant toute l'épaisseur du substrat et permettant la connexion électrique d'un point à un autre à travers la couche de substrat. Ce support d'interconnexion permet notamment d'adapter la connexion électrique, lors du report, des entrées/sorties électriques d'un circuit intégré à celles d'une carte de circuit imprimé (ou PCB acronyme anglo-saxon pour « printed circuit board ») ou d'un boîtier de type BGA (acronyme pour « bail grid array » en anglais ou « matrice de billes » en français).
Par exemple, pour reporter directement un circuit intégré présentant un petit pas entre chaque plot de connexion (ou «pitch» en anglais), par exemple 50µm, à un PCB présentant un plus grand pas entre chaque plot de connexion, par exemple 400µm, l'interposeur présente sur une de ses faces des plots de connexion électriques espacés d'un pas adapté au pas du circuit intégré, et sur l'autre face des plots de connexion électriques espacés d'un pas différent adapté à celui du PCB. Des vias traversant l'épaisseur du substrat permettent de connecter électriquement les deux faces. 2976402 -2- Cependant, il s'avère que la réalisation de vias à travers une couche de substrat d'épaisseur supérieure à 1001um peut être délicate et couteuse, et nécessite un temps de fabrication plus long. Une solution consiste donc à amincir préalablement la couche de substrat à une épaisseur voisine de 1001um, puis à réaliser ces vias. Néanmoins, la 5 manipulation d'un substrat mince reste délicate lors de la réalisation des vias, car elle requiert notamment des étapes de collage temporaire (puis de décollage) sur un substrat d'accueil, et la complexité de ces étapes est grandissante à mesure que le substrat s'affine. En outre, l'interposeur doit présenter une épaisseur suffisante pour garantir son intégrité mécanique et faciliter les étapes d'assemblage. 10 Pour renforcer mécaniquement cette structure, il est possible de compenser la faible épaisseur du substrat par l'ajout d'une couche de résine, par exemple de type époxy, de manière à recouvrir le support et les circuits intégrés déposés préalablement sur le support. Cette opération reste très délicate à mettre en oeuvre, notamment à mesure que la 15 surface et la complexité (nombre de puces connectées) de l'interposeur augmentent.
En outre, pour réaliser des vias à travers une couche de substrat d'épaisseur supérieure à 1001um, des contraintes liées à la gravure et au remplissage du via imposent de limiter le rapport de forme (hauteur/diamètre) de la structure ce qui conduit à 20 augmenter le diamètre. Cette solution ne permet donc pas d'obtenir une densité importante de vias dans le substrat. Les vias de grande taille réalisés, pour des raisons de coût, ne sont en général que partiellement métallisés, et bouchés par un matériau de comblement, et cette dernière opération reste également très délicate à mettre en oeuvre, notamment pour des épaisseurs de substrat importantes. 25 Exposé de l'invention
Dans ce contexte, la présente invention a notamment pour but de proposer une structure d'interconnexion électrique pour circuit intégré exempte de l'une au moins des 30 limitations précédemment évoquées.
L'invention a notamment pour but de proposer une solution permettant d'obtenir localement une plus grande densité de vias dans un support d'interconnexion, et d'augmenter la rigidité mécanique de la structure d'interconnexion sans nécessiter un coût 35 et un temps de fabrication trop important.
Ces objectifs ainsi que d'autres sont atteints par l'invention qui a pour objet une structure d'interconnexion électrique pour circuit intégré, comprenant au moins un substrat ayant des première et deuxième faces opposées et comprenant au moins : 2976402 -3- - une cavité ouverte vers la première face, cette cavité définissant au moins une première région située sous la cavité et une deuxième région d'épaisseur supérieure à celle de la première région ; - une liaison électrique d'un premier type traversant l'épaisseur de la première 5 région et débouchant sur la deuxième face du substrat ; et - une liaison électrique d'un deuxième type s'étendant le long de la surface interne de la cavité, et reliant la liaison électrique du premier type à la deuxième région au niveau d'une zone d'accueil d'au moins un circuit intégré située sur la première face du substrat. 10 L'ensemble des liaisons électriques du premier type pouvant être réalisé au niveau de la zone du substrat présentant une épaisseur faible, la deuxième région est, de préférence, dépourvue de liaison électrique du premier type.
15 Le substrat est par exemple en silicium.
Selon une variante, le substrat peut comprendre une pluralité de liaisons électriques du premier type traversant toute l'épaisseur de la première région, et débouchant sur la deuxième face du substrat, et une pluralité de liaisons électriques du deuxième type, 20 chaque liaison électrique du deuxième type s'étendant le long de la surface interne de la cavité, et reliant une des liaisons électriques du premier type à une zone de la première face du substrat.
Le substrat peut en outre comprendre une pluralité de cavités. Par exemple, la région du substrat située sous la cavité présente une épaisseur inférieure ou égale à 1501um.
Par exemple, la région de substrat située sous la zone d'accueil présente une 30 épaisseur supérieure ou égale à 1501um.
Par exemple, la cavité présente une profondeur supérieure ou égale à 50µm.
Dans un mode de réalisation, la cavité présente une section transversale 35 sensiblement en trapèze.
Avantageusement, la première face du substrat peut comprendre au moins un plot de connexion électrique qui est relié à la liaison électrique du deuxième type et qui est apte à recevoir au moins un circuit intégré. 25 40
-4- La deuxième face du substrat peut être munie d'au moins un plot de connexion électrique relié électriquement avec au moins la liaison électrique du premier type. Dans un mode de réalisation, la surface occupée par les cavités est inférieure à 25% 5 de la surface du substrat. L'invention a également pour objet un système électronique comprenant au moins : - une structure d'interconnexion telle que décrite ci-dessus ; et - au moins un circuit intégré reporté sur la zone d'accueil. Selon une variante, ce système électronique peut en outre comprendre un boitier de type BGA dans laquelle est disposée la structure d'interconnexion.
Selon une autre variante, ce système électronique peut en outre comprendre une 15 carte de type PCB sur laquelle est disposée la structure d'interconnexion.
L'invention a également pour objet un procédé de fabrication d'une structure d'interconnexion telle que décrite ci-dessus, à partir d'un substrat ayant des première et deuxième faces opposées, ce procédé comprenant au moins : 20 - la réalisation par gravure du substrat, d'au moins une cavité ouverte vers la première face du substrat, cette cavité définissant au moins une première région située sous la cavité et une deuxième région d'épaisseur supérieure à celle de la première région ; - la réalisation d'au moins un trou traversant toute l'épaisseur de la première 25 région, et débouchant sur la deuxième face du substrat ; - la réalisation d'au moins une liaison électrique d'un premier type par remplissage du trou traversant d'un matériau conducteur électrique ; et - le routage pour la réalisation d'au moins une liaison électrique d'un deuxième type s'étendant le long de la surface interne de la cavité, et reliant la liaison 30 électrique du premier type à la deuxième région au niveau d'une zone d'accueil d'au moins un circuit intégré située sur la première face du substrat.
Brève description des dessins
35 D'autres caractéristiques et avantages de l'invention ressortiront clairement de la description qui en est faire ci-après, à titre indicatif et nullement limitatif, en référence aux figures annexées, dans lesquelles : - la figure 1 est une vue schématique d'une portion d'une structure d'interconnexion électrique selon un mode de réalisation ; 40 - la figure 2 est une vue schématique en coupe de la structure d'interconnexion de la figure 1 selon l'axe AA' ; 10 2976402 -5- - la figure 3 est une vue schématique en plan d'une structure d'interconnexion muni d'une pluralité de cavités selon un autre mode de réalisation ; - la figure 4 est une vue schématique en coupe d'un système électronique comprenant la structure d'interconnexion et des circuits intégrés selon un mode de réalisation ; - la figure 5 est une vue schématique en coupe d'un système électronique comprenant la structure d'interconnexion reportée directement sur un boîtier de type BGA ; - la figure 6 est une vue schématique en coupe d'un système électronique comprenant la structure d'interconnexion reportée directement sur une carte de type PCB ; - la figure 7 est une vue schématique en coupe d'un système électronique comprenant une structure d'interconnexion reportée sur un boîtier de type BGA disposé sur une carte de type PCB ; - la figure 8 est une vue schématique partielle de la face avant de la structure d'interconnexion de la figure 1 ; et - la figure 9 est une vue schématique partielle de la face arrière de la structure 15 d'interconnexion de la figure 1.
Exposé détaillé d'un mode de réalisation particulier
En référence aux figures 1 et 2, la structure d'interconnexion électrique selon une 20 variante de l'invention comprend un substrat 1 (ou wafer), par exemple en silicium, ayant une première face 10 (ou face avant) et une deuxième face 11 (ou face arrière) opposée à la première face 10.
Le substrat comprend notamment au moins une cavité 2 ouverte vers la première 25 face 10. Cette cavité 2 définie au moins deux régions du substrat 1 : une première région 12 située sous la cavité 2, et une deuxième région 13 constituée notamment par toute partie du substrat qui n'est pas sous la cavité 2. La première région 12 présente une épaisseur E1 supérieure à l'épaisseur E2 de la deuxième région 12.
30 De préférence, l'épaisseur E1 de la première région 12 est inférieure ou égale à 1501..tm, ou de préférence comprise entre 25 et 1501um, par exemple voisine de 501um.
De préférence, l'épaisseur E2 de la deuxième région 13 est supérieure ou égale à 501um, ou de préférence comprise entre 50 et 4001um, par exemple voisine de 3001um. La cavité 2 peut prendre la forme d'une tranchée et présente de préférence une profondeur supérieure ou égale à 251..tm, ou de préférence comprise entre 25 et 3001um, par exemple voisine de 2501um. 35 2976402 -6- La première région 12 comprend au moins une liaison électrique d'un premier type 3, telle qu'un via ou TSV, traversant toute l'épaisseur E1 de la première région 12, reliant ainsi l'intérieur de la cavité 2 à la face arrière 11 du substrat 1.
5 La structure d'interconnexion comprend en outre une liaison électrique d'un deuxième type 4, s'étendant le long de la surface interne de la cavité 2, et reliant la liaison électrique du premier type 3 à une zone d'accueil 130 d'au moins un circuit intégré 5. Cette liaison électrique du deuxième type 4 est réalisée en couche conforme sous la forme de pistes métalliques, par exemple en cuivre. La zone d'accueil 130 est apte à recevoir au 10 moins un circuit intégré et est située sur la face avant 10 du substrat 1. La cavité 2 est notamment réalisée à proximité de la zone d'accueil 130 des puces.
Ainsi, l'ensemble des vias traversants est réalisé dans la partie du substrat présentant une faible épaisseur, tandis que les puces sont reçues sur la partie du substrat présentant une forte épaisseur. Cette configuration offre notamment l'avantage de permettre une réalisation optimale des vias, tout en garantissant l'intégrité mécanique de l'ensemble de la structure d'interconnexion.
De préférence, la zone d'accueil 130 est pourvue d'au moins un plot de connexion 6, par exemple de type pilier de cuivre ou bille d'alliage, relié à la liaison électrique du deuxième type 4 et adapté pour recevoir un point de connexion du circuit intégré 5.
En d'autres termes, la structure d'interconnexion selon cette variante est formée dans un substrat dans lequel on creuse une ou plusieurs cavité(s) de manière à obtenir des régions amincies, d'épaisseur adaptée pour la réalisation d'une ou de plusieurs liaisons électriques d'un premier de type, par exemple des vias. Une liaison électrique d'un deuxième type, telle que des pistes de cuivre, est déposée sur la surface interne de la cavité et relie électriquement les vias aux plots de connexion de la zone d'accueil. Cela permet d'assurer une connexion électrique entre les circuits intégrés reçus sur la zone de d'accueil à des éléments éventuellement présents sur la deuxième face du substrat. Comme illustré partiellement sur la figure 8, un routage classique 40 peut également être réalisé sur la zone d'accueil de manière à assurer une connexion électrique entre plusieurs circuits intégrés disposés sur la même face du substrat.
Les vias sont donc réalisés uniquement dans la ou les régions de substrat amincie(s) située(s) sous la ou les cavité(s). Cela permet notamment de former des vias entièrement métallisés qui disposent d'un diamètre réduit et de hauteur moindre. De préférence, les cavités occupent au maximum 25% de la surface du substrat de manière à garantir une meilleure rigidité du wafer et de la structure, le volume de portions amincies étant dans ce cas nettement inférieur à celui des portions non amincies. De préférence, les cavités sont 2976402 -7- espacées les unes des autres et disposées de manière à ne pas former une ligne discontinue (semblable à des pointillés de pré-découpe) qui fragiliserait le wafer lors des étapes de fabrication.
5 Par ailleurs, les parois 20 de la cavité 2 présentent de préférence une inclinaison non nulle par rapport à un plan P perpendiculaire à la première face 10 du substrat 1 (figure 2). De préférence, ces parois 20 forment avec la première face 10 du substrat un angle a supérieur à 90°. En d'autres termes, la cavité présente une section transversale sensiblement en trapèze. Cet angle a est notamment déterminé par le procédé de gravure 10 utilisé pour réaliser les cavités ainsi que de l'orientation cristalline du substrat. Par exemple, dans le cas d'un substrat en silicium, l'angle a peut être de l'ordre de 144.7°. Cette inclinaison des parois permet notamment de garantir une réalisation aisée et conforme des pistes de cuivre 4 reliant les vias à la zone d'accueil 130.
15 La figure 3 illustre la structure d'interconnexion munie d'une pluralité de cavités 21, 22, 23, 24, par exemple quatre, qui peuvent être réparties autour de la zone d'accueil 130 d'un ou de plusieurs circuits intégrés identifiés sur la figure 3 par la référence 50. Une ou plusieurs liaisons électriques du premier type 3 sont formées sous chacune des cavités 21, 22, 23, 24, et une ou plusieurs liaisons électriques du deuxième 20 type 4 s'étendent des liaisons électriques du premier type 3 à la zone d'accueil 130.
Comme illustré sur la figure 2, un ou plusieurs circuits intégrés 5 peuvent ainsi être reportés sur la face avant 10 du substrat 1, par exemple par l'intermédiaire de plots de connexions 6 connectés aux liaisons électriques du deuxième type 4 et répartis sur cette 25 première face 10 selon un pas (ou « pitch » en anglais) adapté pour le report de ces circuits intégrés 5, par exemple de l'ordre de 50 µm. Le système électronique ainsi formé peut être reporté soit directement dans un boîtier 8 de type BGA (figure 5) ou directement sur une carte 9 de type PCB (figure 6). A cette fin, la deuxième face 11 du substrat peut être munie de billes (ou plots) de connexion 7 (figure 4), ou encore des piliers de cuivre, 30 reliées électriquement (non représenté sur la figure 4) aux liaisons électriques du premier type 3. Dans cette variante, les billes de connexion 7 sont de préférence réparties selon un pas adapté soit au report sur le substrat d'un boîtier BGA, par exemple avec un pas de l'ordre de 1501um, soit au report direct sur carte PCB, par exemple avec un pas de l'ordre de 4001um. Il est en outre possible de réaliser un système électronique (figure 7) 35 comprenant une structure d'interconnexion reportée sur un boîtier 8 de type BGA disposé sur une carte 9 de type PCB.
La structure d'interconnexion présentée ci-dessus est de préférence de type passif, mais dans une autre variante, cette structure d'interconnexion peut comprendre un ou 40 plusieurs composants actifs, réalisés directement sur la face arrière 11 du substrat. En outre, il est également possible de prévoir un routage 41 sur cette deuxième face 11 -8- comme illustré partiellement sur la figure 9, de manière à assurer une connexion électrique entre les billes de connexion 7 et/ou les vias 3.
Le procédé de fabrication d'une telle structure d'interconnexion peut notamment 5 comprendre : - la réalisation par gravure du substrat 1, d'au moins une cavité 2 ouverte vers la première face 10 du substrat ; - la réalisation d'au moins un trou traversant toute l'épaisseur de la région 12 du substrat située sous cette cavité 2, et débouchant sur la deuxième face 11 du 10 substrat ; - la réalisation d'au moins une liaison électrique du premier type 3 par remplissage du trou traversant d'un matériau conducteur électrique ; et - le routage pour la réalisation d'une liaison électrique d'un deuxième type 4 s'étendant le long de la surface interne de la cavité 2, et reliant la liaison 15 électrique du premier type 3 à la zone d'accueil d'au moins un circuit intégré située sur la première face 10 du substrat.
Dans une variante, le procédé de fabrication peut par exemple se réaliser par l'enchaînement des étapes suivantes : 20 Dans un premier temps, on réalise sur la deuxième face 11 (ou face arrière) d'un wafer les différentes pistes nécessaires à l'acheminement des signaux depuis l'aplomb des futurs vias jusqu'aux points de connexion prévue sur la deuxième face 11. Puis le wafer est aminci du coté de la première face 10 (ou face supérieure), et peut ainsi passer d'une épaisseur de l'ordre de 700 à 300 µm. Les cavités 2 sont ensuite obtenues, par gravure 25 dans des ouvertures formées dans un masque dur en SiO2 ou SiN. La gravure peut être de type micro-usinage chimique anisotropique, par exemple en utilisant une solution de TMAH (hydroxyde d'ammonium tétraméthylique), et l'angle de gravure peut être de l'ordre de 54.7°.
30 Ce procédé comprend en outre une étape de gravure sèche sur la surface de la première face 10, pour former les trous traversant toute l'épaisseur E1 de la région 12 du substrat située sous la cavité 2.
On procède ensuite à une étape de remplissage partiel ou total de ces trous avec un 35 matériau conducteur, de manière à former les vias 3. On réalise, ensuite ou simultanément, les connexions électriques sur la première face 10, de manière à relier les vias aux zones de connexion du composant qui sera implanté sur l'interposeur. Ces connexions électriques sont réalisées en couche conforme et sous la forme de pistes métalliques, par exemple en cuivre. 40 2976402 -9- Le procédé peut se poursuivre par une étape de dépôt d'une couche de passivation sur la structure et notamment sur sa première face 10 de manière à protéger la structure contre l'environnement extérieur, ou permettre le dépôt conforme de pistes supplémentaires, pouvant croiser les pistes préalablement créées.
Après réalisation de plots d'interconnexion 6, l'interposeur est alors prêt à recevoir un ou plusieurs composants sur sa première face 10. Cette mise en place peut se faire par une technique de flip-chip, avec par exemple des liaisons incluant des piliers conducteurs en cuivre pour atteindre une densité de contacts élevée.
Puis, l'espace entre la face supérieure 10 de l'interposeur et la face inférieure du composant est comblé par un matériau de remplissage éliminant tout gaz présent entre la puce et l'interposeur. L'ensemble ainsi formé peut être moulé dans un matériau à l'aide d'une résine pour former l'encapsulation du composant global.
Enfin, le procédé de fabrication peut en outre comprendre une étape de réalisation des billes ou plots de connexion 7 sur la deuxième face 11 du substrat.
Bien entendu, ce procédé de fabrication peut être mis en oeuvre pour fabriquer 20 collectivement des structures d'interconnexion.
La solution proposée par l'invention permet ainsi de disposer d'une interface de connexion électrique rigide ayant localement une grande densité de liaisons électriques de type TSV avec un faible diamètre. Cette interface joue le rôle d'adaptateur et autorise 25 ainsi l'utilisation de composants ayant un pas plus petit entre chaque plot de connexion sur des cartes PCB ayant un pas plus grand. 10 15

Claims (16)

  1. REVENDICATIONS1. Structure d'interconnexion électrique pour circuit intégré, comprenant au moins un substrat (1) ayant des première et deuxième faces (10, 11) opposées et comprenant au moins : - une cavité (2) ouverte vers ladite première face (10) définissant au moins une première région (12) située sous la cavité (2) et une deuxième région (13) d'épaisseur (E2) supérieure à celle (El) de la première région (12) ; - une liaison électrique d'un premier type (3) traversant l'épaisseur (El) de la première région (12) et débouchant sur la deuxième face (11) du substrat (1) ; et - une liaison électrique d'un deuxième type (4) s'étendant le long de la surface interne de la cavité (2), et reliant la liaison électrique du premier type (3) à la deuxième région (13) au niveau d'une zone d'accueil (130) d'au moins un circuit intégré (5) située sur la première face (10) du substrat (1).
  2. 2. Structure selon la revendication 1, dans laquelle la deuxième région (13) est dépourvue de liaison électrique du premier type (3).
  3. 3. Structure selon l'une des revendications 1 ou 2, dans laquelle le substrat (1) est en silicium.
  4. 4. Structure selon l'une des revendications 1 à 3, dans laquelle le substrat comprend une pluralité de liaisons électriques du premier type (3) traversant toute l'épaisseur (El) de la première région (12), et débouchant sur la deuxième face (11) du substrat (1), et une pluralité de liaisons électriques du deuxième type (4), chaque liaison électrique du deuxième type (4) s'étendant le long de la surface interne de la cavité (2), et reliant une des liaisons électriques du premier type (3) à une zone de la première face (10) du substrat (1).
  5. 5. Structure selon l'une des revendications 1 à 4, dans laquelle le substrat (1) 30 comprend en outre une pluralité de cavités (2).
  6. 6. Structure selon l'une des revendications 1 à 7, dans laquelle la région (12) du substrat (1) située sous la cavité (2) présente une épaisseur (El) inférieure ou égale à 150µm.
  7. 7. Structure selon l'une des revendications 1 à 6, dans laquelle la région (13) du substrat (1) située sous la zone d'accueil (130) présente une épaisseur (E2) supérieure ou égale à 1501um. 40
  8. 8. Structure selon l'une des revendications 1 à 7, dans laquelle la cavité (2) présente une profondeur supérieure ou égale à 501..tm. 35 2976402 -11-
  9. 9. Structure selon l'une des revendications 1 à 8, dans laquelle la cavité (2) présente une section transversale sensiblement en trapèze. 5
  10. 10. Structure selon l'une des revendications 1 à 9, dans laquelle la première face (10) du substrat (1) comprend au moins un plot (6) de connexion électrique relié à ladite liaison électrique du deuxième type (4) et apte à recevoir au moins un circuit intégré (5).
  11. 11. Structure selon l'une des revendications 1 à 10, dans laquelle la deuxième face (11) 10 du substrat (1) est munie d'au moins un plot (7) de connexion électrique relié électriquement avec au moins ladite liaison électrique du premier type (3).
  12. 12. Structure selon l'une des revendications 1 à 11, dans laquelle la surface occupée par les cavités (2) est inférieure à 25% de la surface du substrat (1).
  13. 13. Système électronique comprenant au moins : - une structure d'interconnexion selon l'une des revendications 1 à 12 ; et - au moins un circuit intégré (5) reporté sur la zone d'accueil (130). 20
  14. 14. Système électronique selon la revendication 13 comprenant en outre un boitier (8) de type BGA dans laquelle est disposée ladite structure d'interconnexion.
  15. 15. Système électronique selon la revendication 13 comprenant en outre une carte (9) de type PCB sur laquelle est disposée la structure d'interconnexion. 25
  16. 16. Procédé de fabrication d'une structure d'interconnexion selon l'une des revendications 1 à 12, à partir d'un substrat (1) ayant des première et deuxième faces (10, 11) opposées, ledit procédé comprenant au moins : - la réalisation par gravure du substrat (1), d'au moins une cavité (2) ouverte vers la première face (10) du substrat, ladite cavité (2) définissant au moins une première région (12) située sous la cavité (2) et une deuxième région (13) d'épaisseur (E2) supérieure à celle (El) de la première région (12) ; - la réalisation d'au moins un trou traversant toute l'épaisseur (El) de la première région (12), et débouchant sur la deuxième face (11) du substrat ; - la réalisation d'au moins une liaison électrique d'un premier type (3) par remplissage du trou traversant d'un matériau conducteur électrique ; et - le routage pour la réalisation d'au moins une liaison électrique d'un deuxième type (4) s'étendant le long de la surface interne de la cavité (2), et reliant la liaison électrique du premier type (3) à la deuxième région (13) au niveau d'une zone d'accueil (130) d'au moins un circuit intégré située sur la première face (10) du substrat. 15
FR1154916A 2011-06-07 2011-06-07 Structure d'interconnexion electrique pour circuits integres, et procede de fabrication correspondant Withdrawn FR2976402A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR1154916A FR2976402A1 (fr) 2011-06-07 2011-06-07 Structure d'interconnexion electrique pour circuits integres, et procede de fabrication correspondant

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1154916A FR2976402A1 (fr) 2011-06-07 2011-06-07 Structure d'interconnexion electrique pour circuits integres, et procede de fabrication correspondant

Publications (1)

Publication Number Publication Date
FR2976402A1 true FR2976402A1 (fr) 2012-12-14

Family

ID=44545768

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1154916A Withdrawn FR2976402A1 (fr) 2011-06-07 2011-06-07 Structure d'interconnexion electrique pour circuits integres, et procede de fabrication correspondant

Country Status (1)

Country Link
FR (1) FR2976402A1 (fr)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01129441A (ja) * 1987-11-16 1989-05-22 Nissan Motor Co Ltd 半導体装置
US20030071283A1 (en) * 2001-10-17 2003-04-17 Hymite A/S Semiconductor structure with one or more through-holes
WO2003049155A1 (fr) * 2001-11-30 2003-06-12 Positive Light, Inc. Systeme et procede de micro-usinage au laser
US20100200888A1 (en) * 2009-02-12 2010-08-12 Hymite A/S Silicon-Based Sub-Mount for an Opto-Electronic Device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01129441A (ja) * 1987-11-16 1989-05-22 Nissan Motor Co Ltd 半導体装置
US20030071283A1 (en) * 2001-10-17 2003-04-17 Hymite A/S Semiconductor structure with one or more through-holes
WO2003049155A1 (fr) * 2001-11-30 2003-06-12 Positive Light, Inc. Systeme et procede de micro-usinage au laser
US20100200888A1 (en) * 2009-02-12 2010-08-12 Hymite A/S Silicon-Based Sub-Mount for an Opto-Electronic Device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
HAUFFE R ET AL: "Optimized MicroVia Technology for High Density and High Frequency (>40GHz) Hermetic Through-Wafer Connections in Silicon Substrates", 2005 ELECTRONICS COMPONENTS AND TECHNOLOGY CONFERENCE, LAKE BUENA VISTA, FL, USA, IEEE, PISCATAWAY, NJ, USA, 31 May 2005 (2005-05-31), pages 324 - 330, XP010808673, ISBN: 978-0-7803-8906-9, DOI: 10.1109/ECTC.2005.1441286 *

Similar Documents

Publication Publication Date Title
EP2054929B1 (fr) Procede de fabrication collective de modules electroniques 3d
EP2192612B1 (fr) Procédé pour empiler et interconnecter des circuits intégrés
EP3261116B1 (fr) Procede de fabrication collective de modules electroniques 3d
FR3007403A1 (fr) Procede de realisation d'un dispositif microelectronique mecaniquement autonome
FR3103630A1 (fr) Puce fonctionnelle adaptee pour etre assemblee a des elements filaires, et procede de fabrication d’une telle puce
EP3579286B1 (fr) Puce photonique traversée par un via
EP3089211A1 (fr) Composant electronique resistant a l'humidite et procede d'encapsulation d'un circuit electronique pour former un tel composant
EP2325878B1 (fr) Procédé d'encapsulation de composants électroniques avant découpe de la tranche
EP2738796A2 (fr) Procédé de réalisation d'une structure pour l'assemblage de dispositifs microélectroniques en puce retournée comprenant un bloc isolant de guidage d'un élément de connexion et dispositif correspondant
FR2990297A1 (fr) Empilement de structures semi-conductrices et procede de fabrication correspondant
FR2974234A1 (fr) Assemblage de dispositifs a composants semiconducteurs empiles
FR2965659A1 (fr) Procédé de fabrication d'un circuit intégré
EP2684434B1 (fr) Procédé d'interconnexion par retournement d'un composant électronique
FR2976402A1 (fr) Structure d'interconnexion electrique pour circuits integres, et procede de fabrication correspondant
EP2162908B1 (fr) Procédé de réalisation d'un dispositif électronique reconstitué et dispositif électronique reconstitué correspondant
EP4057039A1 (fr) Dispositif optoélectronique comportant un interposeur photonique actif auquel sont connectées une puce microélectronique et une puce de conversion électro-optique
FR3036226A1 (fr) Connexion par confinement d'un materiau entre deux elements de contact
EP3031775B1 (fr) Procede de realisation d'une connexion electrique dans un via borgne
FR3009649A1 (fr) Interconnexion de plusieurs niveaux d'un empilement de supports de composants electroniques
FR2667443A1 (fr) Procede de realisation d'un module hybride.
EP3847694B1 (fr) Module electronique de puissance
FR3108779A1 (fr) Puce d’interconnexion
FR2809533A1 (fr) Microsysteme monolithique a mosaique de composants
EP4120332A1 (fr) Procédé de fabrication de puces électroniques
FR2999017A1 (fr) Structure integree tridimensionnelle a dissipation thermique amelioree

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20140228