FR2999017A1 - Structure integree tridimensionnelle a dissipation thermique amelioree - Google Patents

Structure integree tridimensionnelle a dissipation thermique amelioree Download PDF

Info

Publication number
FR2999017A1
FR2999017A1 FR1261535A FR1261535A FR2999017A1 FR 2999017 A1 FR2999017 A1 FR 2999017A1 FR 1261535 A FR1261535 A FR 1261535A FR 1261535 A FR1261535 A FR 1261535A FR 2999017 A1 FR2999017 A1 FR 2999017A1
Authority
FR
France
Prior art keywords
electrically insulating
thermally conductive
insulating layer
chips
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
FR1261535A
Other languages
English (en)
Inventor
Sylvain Joblot
Laurent-Luc Chapelon
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
STMicroelectronics Crolles 2 SAS
Original Assignee
STMicroelectronics SA
STMicroelectronics Crolles 2 SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA, STMicroelectronics Crolles 2 SAS filed Critical STMicroelectronics SA
Priority to FR1261535A priority Critical patent/FR2999017A1/fr
Publication of FR2999017A1 publication Critical patent/FR2999017A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/427—Cooling by change of state, e.g. use of heat pipes
    • H01L23/4275—Cooling by change of state, e.g. use of heat pipes by melting or evaporation of solids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08121—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the connected bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80357—Bonding interfaces of the bonding area being flush with the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9202—Forming additional connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

La structure intégrée tridimensionnelle comprend deux puces (1, 2) ayant chacune un substrat (10, 20) ainsi qu'un bloc d'interconnexion (11, 21) situé au dessus d'une première face (F1) du substrat et comportant un empilement de niveaux de métallisations et de niveaux de vias enrobés dans une région électriquement isolante, les deux puces étant mutuellement solidarisées par l'intermédiaire desdits blocs d'interconnexion. Au moins l'un des deux blocs d'interconnexion (11, 21) comprend au moins une couche thermiquement conductrice et électriquement isolante (12, 22) s'étendant parallèlement à l'interface entre les deux puces et en contact avec au moins une partie métallique dudit bloc d'interconnexion (11, 21).

Description

Structure intégrée tridimensionnelle à dissipation thermique améliorée L'invention concerne les circuits intégrés, notamment les structures ou empilements tridimensionnels intégrés, et, plus particulièrement la dissipation thermique à l'intérieur de telles structures. En fonctionnement, les différents composants des différents circuits intégrés ou puces de la structure tridimensionnelle libèrent de la chaleur. Or, cette chaleur libérée limite la puissance des circuits intégrés et par conséquent leurs performances, ce qui est particulièrement critique dans certaines applications, comme par exemple les applications de téléphonie.
Par ailleurs, l'intensité de la chaleur et les flux thermiques ne sont pas uniformes à l'intérieur de la structure, et de nombreux obstacles thermiques comme par exemple des matériaux à faible conductivité thermique et/ou les circuits intégrés eux-mêmes limitent la dissipation thermique de la structure.
Selon un mode de réalisation, il est proposé une structure intégrée tridimensionnelle présentant une dissipation thermique améliorée. Selon un aspect, il est proposé une structure intégrée tridimensionnelle comprenant au moins deux puces ayant chacune un substrat ainsi qu'un bloc d'interconnexion situé au dessus d'une première face du substrat et comportant un empilement de niveaux de métallisation et de niveaux de vias enrobés dans une région électriquement isolante. Un tel bloc d'interconnexion est communément désigné par l'homme du métier sous l'acronyme anglosaxon de « BEOL » (Back End Of Lines). Les deux puces sont mutuellement solidarisées par l'intermédiaire desdits blocs d'interconnexion. Selon une caractéristique générale de cet aspect, au moins l'un des deux blocs d'interconnexion comprend au moins une couche thermiquement conductrice et électriquement isolante s'étendant parallèlement à l'interface entre les deux puces et en contact avec au moins une partie métallique dudit bloc d'interconnexion. Une telle couche thermiquement conductrice et électriquement isolante permet d'améliorer la dissipation thermique latérale et contribue ainsi notamment à rendre la puissance thermique dégagée au sein de la puce plus homogène par une meilleure répartition de la chaleur dégagée. Cette couche thermiquement conductrice et électriquement isolante s'étend préférentiellement sur toute la section du bloc d'interconnexion de la puce, c'est-à-dire d'un bord à l'autre de ce bloc d'interconnexion. Cela étant, il est particulièrement avantageux de coupler en outre thermiquement cette couche thermiquement conductrice et électriquement isolante à un moyen formant radiateur disposé au dessus d'une deuxième face du substrat de l'une des puces de la structure. La dissipation thermique en est encore ainsi améliorée. Plusieurs variantes sont possibles pour coupler thermiquement le moyen formant radiateur avec une couche thermiquement conductrice et électriquement isolante. Ainsi, on peut disposer le radiateur au dessus d'une deuxième face du substrat de la puce dont le bloc d'interconnexion contient la couche thermiquement conductrice et électriquement isolante. En variante, la couche thermiquement conductrice et électriquement isolante peut être incorporée dans le bloc d'interconnexion de l'une des puces et être en couplage thermique avec le moyen formant radiateur disposé au dessus d'une deuxième face du substrat de l'autre puce.
Il est préférable que ladite couche thermiquement conductrice et électriquement isolante soit située au sein du niveau de vias le plus proche de l'interface entre les deux puces, par exemple au sein du dernier niveau de vias (lesdits vias étant alors des plots de contact ou « pads », selon une dénomination anglosaxonne bien connue de l'homme du métier). En effet, les derniers niveaux du bloc d'interconnexion sont généralement plus épais, ce qui facilite l'intégration de la couche thermiquement conductrice et électriquement isolante au sein de ces niveaux.
Le matériau utilisé pour la couche thermiquement conductrice et électriquement isolante peut être avantageusement du nitrure d'aluminium (A1N). En effet, un tel matériau peut être aisément gravé et déposé à basse température. Cela étant, d'autres matériaux peuvent être utilisés, comme par exemple SiC, sans que cet exemple soit exhaustif. Il est par ailleurs possible d'intégrer plusieurs couches thermiquement conductrices et électriquement isolantes respectivement au sein de plusieurs niveaux de vias différents. Comme indiqué ci avant, dans une variante de réalisation, ladite couche thermiquement conductrice et électriquement isolante peut être en couplage thermique avec au moins un moyen formant radiateur disposé au dessus d'une deuxième face du substrat de la puce dont le bloc d'interconnexion contient cette couche thermiquement conductrice et électriquement isolante.
Et, selon un mode de réalisation, la structure peut alors comprendre en outre une cavité débouchant sur la deuxième face du substrat de ladite puce et tapissée intérieurement par une couche supplémentaire thermiquement conductrice et électriquement isolante, par exemple également en nitrure d'aluminium ; cette couche supplémentaire est en contact avec ladite couche thermiquement conductrice et électriquement isolante et s'étend au dessus d'au moins une partie de la deuxième face du substrat. Le moyen formant radiateur est alors en contact avec cette couche supplémentaire. La cavité peut contenir en outre un matériau à changement de phase organique comme par exemple de la paraffine. En effet, un tel matériau va, en présence de chaleur, changer de phase pour devenir par exemple liquide, et absorber une partie de l'énergie thermique. Généralement, dans une telle structure, l'une des puces, typiquement la puce supérieure, est plus petite que l'autre, et le moyen formant radiateur est généralement disposé au dessus de la deuxième face du substrat de la puce la plus petite. Ainsi selon un mode de réalisation, la structure comprend un matériau encapsulant latéralement la plus petite des puces, un anneau métallique s'étendant au travers dudit matériau encapsulant et venant contacter la couche thermiquement conductrice et électriquement isolante située dans le bloc d'interconnexion de la puce la plus grande. Par ailleurs, il est prévu une couche métallique additionnelle disposée au dessus de la deuxième face du substrat de la puce la plus petite et en contact avec ledit anneau. Le moyen formant radiateur est alors en contact avec ladite couche métallique additionnelle. Bien qu'il soit également possible de placer l'anneau métallique à l'intérieur de la puce autour des composants de celle-ci, placer l'anneau métallique dans le matériau encapsulant permet de ne pas empiéter sur la puce proprement dite, et permet donc de ne pas augmenter l'encombrement surfacique de la puce. Il convient de noter ici qu'un tel anneau associé à la couche métallique additionnelle, qui permet le couplage thermique entre la couche thermiquement conductrice et électriquement isolante et le moyen formant radiateur, font également office de moyen formant cage de Faraday. Ceci permet de protéger la puce contre des perturbations électriques et/ou électromagnétiques venant de l'extérieur et inversement de protéger l'environnement extérieur de radiations électromagnétiques par exemple émises par la puce.
Selon un mode de réalisation, chaque bloc d'interconnexion peut contenir au moins une couche thermiquement conductrice et électriquement isolante s'étendant parallèlement à l'interface entre les deux puces et en contact avec au moins une partie métallique dudit bloc d'interconnexion.
Ces deux couches thermiquement conductrices et électriquement isolantes peuvent être toutes les deux en couplage thermique avec un moyen formant radiateur. Ainsi, par exemple, dans la variante utilisant l'anneau métallique, il peut être avantageusement prévu en outre un via thermique contactant la couche métallique additionnelle et la couche thermiquement conductrice et électriquement isolante située dans le bloc d'interconnexion de la puce la plus petite. Comme indiqué ci avant, l'anneau métallique permettant de coupler thermiquement la couche thermiquement conductrice et électriquement isolante située dans la partie « BEOL » de la puce avec le moyen formant radiateur, fait office également de cage de Faraday. Selon une variante de réalisation, il est possible de prévoir une structure comprenant un moyen formant cage de Faraday entourant au moins l'une des deux puce, indépendamment d'un quelconque couplage thermique. En d'autres termes, le moyen formant cage de Faraday peut être alors utilisé en tant que tel sans qu'il soit utilisé pour coupler thermiquement une couche avec un moyen formant radiateur.
Et, selon un mode de réalisation, le moyen formant cage de Faraday entoure la puce la plus petite et comprend un anneau métallique s'étendant au travers d'un matériau encapsulant latéralement la plus petite des puces, et une couche métallique additionnelle disposée au dessus d'une deuxième face du substrat de la puce la plus petite et en contact avec ledit anneau. D'autre avantages et caractéristiques de l'invention apparaîtront à l'examen de la description détaillée de modes de réalisation, nullement limitatifs, et des dessins annexés sur lesquels : les figures 1 à 9, schématiques, ont trait à un mode de réalisation d'une structure tridimensionnelle intégrée selon l'invention, et les figures 10, 11a, llb et 12, schématiques, ont trait à un autre mode de réalisation d'une structure intégrée selon l'invention.
Sur la figure 1, la référence STR désigne une structure intégrée tridimensionnelle comprenant deux puces 1 et 2. La puce 1, qui est ici la puce supérieure, est plus petite que la puce inférieure 2. La puce 1 comporte un substrat 10, par exemple en polysilicium, ainsi qu'un bloc d'interconnexion 11 (ou BEOL) situé au dessus d'une première face Fi du substrat. Ce bloc d'interconnexion comporte un empilement de niveaux de métallisation et de niveaux de vias référencés globalement par la référence 111, enrobés dans une région électriquement isolante référencée globalement par la référence 110. De façon classique, ce bloc d'interconnexion permet de réaliser les interconnexions entre les composants de la puce, par exemple des transistors T ; et/ou avec les plots de contact (« pads », en langue anglaise) situés à l'interface INT entre les deux puces. De même, la deuxième puce 2 comporte un substrat 20 ainsi qu'un bloc d'interconnexion 21 situé au dessus d'une première face Fi du substrat 20 et comportant également un empilement 211 de niveaux de métallisation et de niveaux de vias enrobés dans une région électriquement isolante 210. A des fins de simplification de la figure, certains des vias des blocs d'interconnexion ne sont pas représentés. Les deux puces 1 et 2 sont mutuellement solidarisées par l'intermédiaire de leur bloc d'interconnexion au moyen d'un collage hybride métal-métal entre les plots de contact respectifs et oxyde-oxyde.
Dans le mode de réalisation illustré ici, chaque bloc d'interconnexion comprend une couche thermiquement conductrice et électriquement isolante, ici en nitrure d'aluminium, s'étendant parallèlement à l'interface INT entre les deux puces et en contact avec au moins une partie métallique du bloc d'interconnexion.
Plus précisément, le bloc d'interconnexion 11 incorpore la couche thermiquement conductrice et électriquement isolante 12 qui est située ici au plus proche de l'interface INT, typiquement dans le dernier niveau de vias ou d'interconnexion pour être le plus proche des, voire en contact avec, les différents plots de contact (pads).
De même, le bloc d'interconnexion 21 comprend la couche thermiquement conductrice et électriquement isolante 22, également en nitrure d'aluminium, et également située au plus proche de l'interface INT, par exemple au sein du dernier niveau de vias.
Chacune des couches permet une dissipation latérale de la chaleur et permet également une meilleure homogénéisation de l'intensité thermique au sein de la puce. Par ailleurs, dans ce mode de réalisation, la couche thermiquement conductrice 12 est en couplage thermique avec un moyen formant radiateur 4, de structure classique et connue en soi, disposé au dessus de la deuxième face F2 du substrat 10. Plus précisément, ce couplage thermique est réalisé par une cavité 3 débouchant sur la deuxième face F2 du substrat 10 de la puce 1 et tapissée intérieurement par une couche supplémentaire 30 également électriquement isolante et thermiquement conductrice. Cette couche supplémentaire 30, par exemple également en nitrure d'aluminium, est en contact avec la couche 12 et s'étend par ailleurs au dessus de la deuxième face F2 du substrat, le moyen formant radiateur 4 étant alors en contact avec cette couche supplémentaire 30. Par ailleurs, dans ce mode de réalisation, la cavité 3 est avantageusement remplie par un matériau à changement de phase 31, par exemple de la paraffine. Le couplage thermique entre la couche 12 et le radiateur 4 permet d'améliorer encore la dissipation thermique au sein de la structure STR. L'espace annulaire entre le bord de la puce 1 qui est la plus petite et le bord de la puce 2 qui est la plus grande, est comblé par une résine d'encapsulation 50.
La puce 2 comporte également, de façon classique, plusieurs vias traversants 23 (un seul est représenté sur la figure à des fins de clarté) également dénommés par l'homme du métier sous la dénomination anglosaxonne de « TSV » (Through Silicon Vias). Ces vias traversants 23 permettent d'assurer une connexion électrique entre le bloc d'interconnexion 21 de la puce 2 et des moyens de connexion externes 6, par exemple des piliers de cuivre. Cette connexion électrique s'effectue notamment par l'intermédiaire d'une couche de redistribution disposée sur une couche de passivation recouvrant l'autre face du substrat 20.
Les moyens de connexion externes 6 sont fixés, par exemple par soudure, sur un support 7, par exemple du type BGA (Ball Grid Array) comportant des microbilles de connexion permettant de souder la structure STR sur une carte de circuit imprimé par exemple.
L'ensemble est encapsulé dans une résine d'encapsulation 5. On se réfère maintenant plus particulièrement aux figures 1 à 9 pour illustrer différentes étapes de fabrication de la structure de la figure 1. Sur la figure 2, on part d'un substrat W1 en silicium massif pour préparer l'intégration de la puce supérieure 1. On réalise tout d'abord la partie connue par l'homme du métier sous la dénomination anglo saxonne de « FEOL » (Front End Of Lines) incorporant les différents composants T de la puce, puis on réalise d'une façon classique et connue en soi le bloc d'interconnexion (BEOL) 11 incorporant au dernier niveau de vias la couche thermiquement conductrice et électriquement isolante 12. Ceci est explicité plus en détail sur les figures 3 à 5. Sur la figure 3, la référence Mn désigne le dernier niveau de métallisation comportant des pistes métalliques PST.
On dépose de façon classique et connue en soi sur ce niveau de métallisation Mn un bicouche comportant une couche de nitrure de silicium formant barrière surmontée d'une couche de dioxyde de silicium 5i02. Typiquement, l'épaisseur du bicouche 1000 est de l'ordre de 0,25 microns.
Puis, on dépose par un dépôt en pulvérisation cathodique (typiquement à 350°C), la couche 12 de nitrure d'aluminium. Par ailleurs, l'épaisseur de la couche 12 peut être comprise entre 1 micron et 3 microns, typiquement de l'ordre de 1 micron. On recouvre ensuite cette couche 12 d'une couche supérieure 1001 de dioxyde de silicium 5i02, de même épaisseur que celle du bicouche 1000. Puis, on effectue une gravure de l'empilement des couches 1000, 12 et 1001 de façon à former une cavité CV débouchant sur la piste métallique PST.
Puis, après avoir déposé, de façon classique et connue en soi, une couche barrière (non représentée ici à des fins de simplification) sur les parois de la cavité CV, on dépose le métal, par exemple le cuivre, dans la cavité CV de façon à former le plot de contact PLT (pad). On voit donc que la couche 12 est au contact ici des plots de contact de façon à pouvoir dissiper plus efficacement la chaleur. Le nitrure d'aluminium All\I est particulièrement intéressant car il présente de forts coefficients de conductivité thermique, typiquement 285 Wm-1K-1 pour une structure monocristalline et 170 Wm-1K-1 pour une structure polycristalline orientée. On termine la préparation de la structure illustrée sur la figure 2 par un traitement de surface typiquement à l'aide d'un plasma et d'un polissage mécanochimique, de façon à préparer la surface pour le collage ultérieur sur la puce inférieure. A des fins de simplifications les couches 1000 et 1001 ne sont représentées sur les figures 1 et 6 à 10, lia et 12. Comme illustré sur la figure 6, la puce inférieure 2 est préparée à partir d'une plaquette de silicium W2 sur laquelle on réalise la partie FEOL surmontée de la partie BEOL incorporant la couche thermiquement conductrice et électriquement isolante 22. La réalisation de cette couche, au dernier niveau de vias, est réalisée d'une façon analogue à celle qui a été décrite en référence aux figures 3 à 5.
On forme également, préalablement à la réalisation du bloc d'interconnexion 21, un via 23 non débouchant dans la plaquette W2 connu par l'homme du métier sous la dénomination de « TSV middle ». On procède également au traitement surfacique de préparation de la surface supérieure de la plaquette en vue du collage avec la puce supérieure. Ce collage est illustré sur la figure 7. On a donc ici un collage face sur face par l'intermédiaire des faces libres des blocs d'interconnexion respectifs des deux puces. Ce collage est un collage hybride direct cuivre-cuivre (contacts PLT1/PLT2) et Si02/Si02, classique et connu en soi. On procède ensuite, comme illustré sur la figure 8, à un amincissement de la puce supérieure collée sur la plaque inférieure, suivi d'une encapsulation de la puce supérieure 1 par un matériau encapsulant tel qu'un polymère 50. On effectue ensuite une planarisation de la structure de façon à obtenir par exemple une épaisseur de 15 microns. On procède ensuite à la formation de la cavité 3 par des opérations classiques de photolithogravure et on dépose pleine plaque et sur les parois de la cavité 3, la couche supplémentaire 30 thermiquement conductrice et électriquement isolante, par exemple également en nitrure d'aluminium. Cette couche 30 vient donc au contact de la couche de nitrure d'aluminium 12. Il convient de noter ici que la largeur de la cavité 3 peut être augmentée, par exemple à 30 microns voire au-delà (pour une profondeur de 15 microns). En effet plus la cavité est large plus son remplissage par de la paraffine 31 par exemple (figure 9) sera aisé et plus l'effet tampon thermique sera accru en raison de l'augmentation de volume de la paraffine. A ce titre une forme de cavité en cône est à privilégier par rapport à une forme cylindrique et n'est pas contraignante car la partie la plus évasée est située dans la partie de la puce 1 vierge de tout composant. Par ailleurs l'épaisseur finale de la puce 1 peut être plus importante, par exemple 60 microns avec un diamètre d'ouverture de cavité plus important par exemple 120 microns. Afin de procéder au traitement face arrière de la plaquette W2, on fixe sur la structure de la figure 8 un support temporaire TC (figure 9). Le traitement face arrière de la plaquette W2 comporte notamment une reprise de contact sur le via traversant 23, la passivation de la face arrière de la plaquette, une réalisation éventuelle d'une couche de redistribution et la formation des piliers de cuivre 6. Toutes ces opérations sont classiques et connues en soi. On procède ensuite au retrait du support temporaire TC, à la découpe de la plaquette selon des lignes de découpe, à l'assemblage de l'ensemble découpé sur le support 7 de type BGA, à la fixation du radiateur 4 et à l'encapsulation de l'ensemble dans une résine 5. On obtient alors la structure STR de la figure 1. Dans le mode de réalisation de la figure 10, les deux couches thermiquement conductrices et électriquement isolantes 12 et 22 sont cette fois-ci toutes les deux en couplage thermique avec le radiateur 4 disposé au dessus de la puce 1. Plus précisément, le couplage thermique de la couche 2 avec le radiateur 4 est effectué ici par l'intermédiaire d'un anneau métallique, par exemple en cuivre 9, ménagé au sein de la résine d'encapsulation 50 et venant contacter une couche métallique additionnelle 90 disposée au dessus de la deuxième face F2 du substrat 10 de la puce 1. Des couches barrière sont généralement disposées entre la couche métallique additionnelle 90 et le substrat de silicium de même qu'autour de l'anneau 9. Le radiateur 4 est alors au contact de cette couche métallique additionnelle 90. Par ailleurs, le couplage thermique de la couche 12 avec le radiateur 4 s'effectue par l'intermédiaire d'un via thermique 91, également en cuivre, contactant la couche 12 ainsi que la couche métallique additionnelle 90.
Le reste de la structure, notamment la puce inférieure 2, est analogue à ce qui a été décrit ci avant. Les figures lia et llb illustrent plus précisément les étapes de formation de l'anneau métallique 9 et du via thermique 91. Après un collage face sur face de la puce supérieure sur la plaquette inférieure, on procède typiquement à un amincissement de la puce supérieure suivi d'une encapsulation de cette puce supérieure avec le polymère 50. On procède ensuite à une planarisation de l'ensemble.
On définit ensuite (par photolithogravure classique) la géométrie de l'anneau 9 ainsi que l'emplacement du via thermique 91, et on effectue ensuite une gravure de la structure de façon à définir les cavités dans lesquelles seront réalisés l'anneau 9 et le via 91.
A titre indicatif, une fois la gravure effectuée, on procède à une isolation électrique par formation d'une couche de dioxyde de silicium sur les parois internes des cavités et on procède à une gravure sèche pour venir déboucher sur la couche 12 et sur la couche 22. On procède ensuite au dépôt d'une couche barrière suivi d'un remplissage des différentes cavités par le cuivre. On procède enfin à un polissage mécanochimique et on obtient la structure illustrée sur la figure lia. On voit également, sur la figure 11b, la plaquette W2 équipée de ses lignes de découpe LD avec, en vue de dessus, les différentes puces supérieures 1 entourées par leur anneau métallique 9. Cet anneau peut faire également office de cage de Faraday. Cette cage de Faraday peut être prévue dans une structure même en l'absence de couches 12 et 22. Dans ce cas, l'anneau métallique 9 formant la cage de Faraday, est réalisé d'une façon analogue à ce qui a été décrit ci avant mais ne vient pas en contact avec une couche 22 disposée dans la partie BEOL de la puce inférieure. Comme illustré sur la figure 12, on fixe également sur la puce supérieure 1 un support temporaire TC par l'intermédiaire d'une colle temporaire TG puis on procède au traitement face arrière de la plaquette d'une façon analogue à ce qui a été décrit ci avant. Après retrait du support temporaire, découpe selon les lignes de découpe LD, assemblage sur le support 7 de type BGA et encapsulation dans la résine 5, on obtient la structure illustrée sur la figure 10.

Claims (12)

  1. REVENDICATIONS1. Structure intégrée tridimensionnelle, comprenant deux puces (1,
  2. 2) ayant chacune un substrat (10, 20) ainsi qu'un bloc d'interconnexion (11, 21) situé au dessus d'une première face (F1) du substrat et comportant un empilement de niveaux de métallisations et de niveaux de vias enrobés dans une région électriquement isolante, les deux puces étant mutuellement solidarisées par l'intermédiaire desdits blocs d'interconnexion, caractérisée en ce qu'au moins l'un des deux blocs d'interconnexion (11, 21) comprend au moins une couche thermiquement conductrice et électriquement isolante (12, 22) s'étendant parallèlement à l'interface entre les deux puces et en contact avec au moins une partie métallique dudit bloc d'interconnexion (11, 21). 2. Structure selon la revendication 1, dans laquelle ladite au moins une couche thermiquement conductrice et électriquement isolante (12, 22) est située au sein du niveau de vias le plus proche de l'interface entre les deux puces.
  3. 3. Structure selon la revendication 1 ou 2, dans laquelle ladite au moins une couche thermiquement conductrice et électriquement isolante (12) est en couplage thermique avec au moins un moyen formant radiateur (4) disposé au dessus d'une deuxième face (F2) du substrat de la puce (1) dont le bloc d'interconnexion (11) contient ladite au moins une couche thermiquement conductrice et électriquement isolante (12).
  4. 4. Structure selon la revendication 3, comprenant en outre une cavité (3) débouchant sur la deuxième face du substrat de ladite puce et tapissée intérieurement par une couche supplémentaire thermiquement conductrice et électriquement isolante (30), ladite couche supplémentaire (30) étant en contact avec ladite au moins une couche thermiquement conductrice et électriquement isolante (12) et s'étendant au dessus d'au moins une partie de ladite deuxième face (F2) du substrat, le moyen formant radiateur (4) étant en contact avec ladite couche supplémentaire (30).
  5. 5. Structure selon la revendication 4, dans laquelle la cavité (3) contient en outre un matériau à changement de phase (31).
  6. 6. Structure selon la revendication 1 ou 2, dans laquelle le bloc d'interconnexion (22) de l'une (2) des puces contient ladite au moins une couche thermiquement conductrice et électriquement isolante (22) qui est en couplage thermique avec au moins un moyen formant radiateur (4) disposé au dessus d'une deuxième face du substrat de l'autre puce (1).
  7. 7. Structure selon l'une des revendications 3 à 6, dans laquelle l'une des puces (1) est plus petite que l'autre (2) et le moyen formant radiateur (4) est disposé au dessus de la deuxième face du substrat de la puce la plus petite.
  8. 8. Structure selon les revendications 6 et 7, comprenant un matériau (50) encapsulant latéralement la plus petite des puces, un anneau métallique (9) s'étendant au travers dudit matériau encapsulant et venant contacter ladite au moins une couche thermiquement conductrice et électriquement isolante (22) située dans le bloc d'interconnexion de la puce la plus grande, et une couche métallique additionnelle (90) disposée au dessus de la deuxième face du substrat de la puce la plus petite et en contact avec ledit anneau, le moyen formant radiateur (4) étant en contact avec ladite couche métallique additionnelle (90).
  9. 9. Structure selon l'une des revendications précédentes, dans laquelle chaque bloc d'interconnexion (11, 21) contient au moins une couche thermiquement conductrice et électriquement isolante (12, 22) s'étendant parallèlement à l'interface entre les deux puces et en contact avec au moins une partie métallique dudit bloc d'interconnexion.
  10. 10. Structure selon la revendication 9, dans laquelle ladite au moins une couche thermiquement conductrice et électriquement isolante (12) de l'un des blocs d'interconnexion et ladite au moins une couche thermiquement conductrice et électriquement isolante (22) de l'autre bloc d'interconnexion sont toutes les deux en couplage thermique avec un moyen formant radiateur.
  11. 11. Structure selon les revendications 8 et 10, comprenant en outre au moins un via thermique (91) contactant ladite couche métallique additionnelle (90) et ladite au moins une couche thermiquement conductrice et électriquement isolante (12) située dans le bloc d'interconnexion de la puce la plus petite, l'anneau métallique (9) contactant ladite au moins une couche thermiquement conductrice et électriquement isolante (22) située dans le bloc d'interconnexion de la puce la plus grande.
  12. 12. Structure selon l'une des revendications précédentes, dans laquelle ladite au moins une couche thermiquement conductrice (12, 22) et électriquement isolante contient du nitrure d'aluminium.
FR1261535A 2012-12-03 2012-12-03 Structure integree tridimensionnelle a dissipation thermique amelioree Withdrawn FR2999017A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR1261535A FR2999017A1 (fr) 2012-12-03 2012-12-03 Structure integree tridimensionnelle a dissipation thermique amelioree

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1261535A FR2999017A1 (fr) 2012-12-03 2012-12-03 Structure integree tridimensionnelle a dissipation thermique amelioree

Publications (1)

Publication Number Publication Date
FR2999017A1 true FR2999017A1 (fr) 2014-06-06

Family

ID=47741097

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1261535A Withdrawn FR2999017A1 (fr) 2012-12-03 2012-12-03 Structure integree tridimensionnelle a dissipation thermique amelioree

Country Status (1)

Country Link
FR (1) FR2999017A1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3059465A1 (fr) * 2016-11-30 2018-06-01 Commissariat A L'energie Atomique Et Aux Energies Alternatives Systeme microelectronique a dissipation de chaleur

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4764804A (en) * 1986-02-21 1988-08-16 Hitachi, Ltd. Semiconductor device and process for producing the same
US6337513B1 (en) * 1999-11-30 2002-01-08 International Business Machines Corporation Chip packaging system and method using deposited diamond film
US20080237844A1 (en) * 2007-03-28 2008-10-02 Aleksandar Aleksov Microelectronic package and method of manufacturing same
US20090273068A1 (en) * 2008-05-05 2009-11-05 Qualcomm Incorporated 3-D Integrated Circuit Lateral Heat Dissipation
DE102008044986A1 (de) * 2008-08-29 2010-03-04 Advanced Micro Devices, Inc., Sunnyvale Ein 3-D-integriertes Schaltungsbauelement mit einer internen Wärmeverteilungsfunktion
US20100140790A1 (en) * 2008-12-05 2010-06-10 Seagate Technology Llc Chip having thermal vias and spreaders of cvd diamond
US20100187670A1 (en) * 2009-01-26 2010-07-29 Chuan-Yi Lin On-Chip Heat Spreader
US20120146098A1 (en) * 2010-12-14 2012-06-14 International Business Machines Corporation Device isolation with improved thermal conductivity

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4764804A (en) * 1986-02-21 1988-08-16 Hitachi, Ltd. Semiconductor device and process for producing the same
US6337513B1 (en) * 1999-11-30 2002-01-08 International Business Machines Corporation Chip packaging system and method using deposited diamond film
US20080237844A1 (en) * 2007-03-28 2008-10-02 Aleksandar Aleksov Microelectronic package and method of manufacturing same
US20090273068A1 (en) * 2008-05-05 2009-11-05 Qualcomm Incorporated 3-D Integrated Circuit Lateral Heat Dissipation
DE102008044986A1 (de) * 2008-08-29 2010-03-04 Advanced Micro Devices, Inc., Sunnyvale Ein 3-D-integriertes Schaltungsbauelement mit einer internen Wärmeverteilungsfunktion
US20100140790A1 (en) * 2008-12-05 2010-06-10 Seagate Technology Llc Chip having thermal vias and spreaders of cvd diamond
US20100187670A1 (en) * 2009-01-26 2010-07-29 Chuan-Yi Lin On-Chip Heat Spreader
US20120146098A1 (en) * 2010-12-14 2012-06-14 International Business Machines Corporation Device isolation with improved thermal conductivity

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3059465A1 (fr) * 2016-11-30 2018-06-01 Commissariat A L'energie Atomique Et Aux Energies Alternatives Systeme microelectronique a dissipation de chaleur

Similar Documents

Publication Publication Date Title
EP2960937B1 (fr) Circuit integre comportant un dissipateur de chaleur
EP3579286B1 (fr) Puce photonique traversée par un via
FR2983638A1 (fr) Procede de formation d'un circuit integre
EP2816597A2 (fr) Procédé de réalisation d'un dispositif microélectronique mécaniquement autonome
FR2973938A1 (fr) Procédés de formation de structures semi-conductrices collées, et structures semi-conductrices formées par ces procédés
FR2990297A1 (fr) Empilement de structures semi-conductrices et procede de fabrication correspondant
WO2018024973A1 (fr) Procédé de fabrication d'un module de puissance tridimensionnel
FR2999017A1 (fr) Structure integree tridimensionnelle a dissipation thermique amelioree
EP3441734B1 (fr) Procédé de fabrication d'un dispositif de détection à deux substrats et un tel dispositif de détection
FR3098646A1 (fr) Composant electronique resistant a l'humidite et procede de realisation d'un tel composant
FR2901636A1 (fr) Connecteur a vias isoles
FR2910704A1 (fr) Procede de realisation d'un dispositif a circuit integre interconnecte
EP2661413A1 (fr) Procede d'encapsulation d'un microcomposant
FR3036531A1 (fr) Procede de realisation d'un circuit microfluidique au sein d'une structure integree tridimensionnelle, et structure correspondante
CN220553432U (zh) 装置封装体
FR3001577A1 (fr) Structure integree a dissipation thermique amelioree
EP3847694B1 (fr) Module electronique de puissance
FR2993398A1 (fr) Structures semi-conductrices comprenant des microcanaux fluidiques pour le refroidissement et procédés associés.
FR2964791A1 (fr) Composant electronique comprenant un via conducteur realisant une fonction de dissipation thermique
FR3140985A1 (fr) Dispositif electronique de type sip et procede de realisation d’un tel dispositif
FR3142038A1 (fr) Procédé de fabrication d’un dispositif électronique
FR3132978A1 (fr) Dispositif électronique à dissipateur de chaleur
FR2993399A1 (fr) Dispositifs d'interposition comprenant des microcanaux fluidiques et structures associées et procédés
FR2980917A1 (fr) Procede de realisation d'une liaison traversante electriquement conductrice
FR2978869A1 (fr) Procede d'assemblage de circuits integres et structure integree tridimensionnelle correspondante

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20150831