FR2993398A1 - Structures semi-conductrices comprenant des microcanaux fluidiques pour le refroidissement et procédés associés. - Google Patents

Structures semi-conductrices comprenant des microcanaux fluidiques pour le refroidissement et procédés associés. Download PDF

Info

Publication number
FR2993398A1
FR2993398A1 FR1256680A FR1256680A FR2993398A1 FR 2993398 A1 FR2993398 A1 FR 2993398A1 FR 1256680 A FR1256680 A FR 1256680A FR 1256680 A FR1256680 A FR 1256680A FR 2993398 A1 FR2993398 A1 FR 2993398A1
Authority
FR
France
Prior art keywords
dielectric material
semiconductor
layer
substrate
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1256680A
Other languages
English (en)
Other versions
FR2993398B1 (fr
Inventor
Mariam Sadaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Priority to FR1256680A priority Critical patent/FR2993398B1/fr
Publication of FR2993398A1 publication Critical patent/FR2993398A1/fr
Application granted granted Critical
Publication of FR2993398B1 publication Critical patent/FR2993398B1/fr
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)

Abstract

Des structures semi-conductrices sont fabriquées qui comprennent un matériau semi-conducteur lié à un substrat avec une couche de matériau diélectrique entre le matériau semi-conducteur et le substrat. Au moins un microcanal fluidique s'étend dans une direction latérale à travers la couche de matériau diélectrique entre le matériau semi-conducteur et le substrat. Ledit au moins un microcanal fluidique comprend au moins une section s'étendant latéralement ayant une forme en coupe transversale entièrement entourée par la couche de matériau diélectrique.

Description

STRUCTURES SEMI-CONDUCTRICES COMPRENANT DES MICROCANAUX FLUIDIQUES POUR LE REFROIDISSEMENT ET PROCEDES ASSOCIES DOMAINE TECHNIQUE [1] La présente description concerne des procédés de formation de structures semi-conductrices qui comprennent des microcanaux fluidiques pour un écoulement de fluide, et des structures semi- conductrices et des dispositifs fabriqués en utilisant ces procédés. CONTEXTE [2] L'intégration tridimensionnelle (3D) de deux structures semi-conductrices ou plus peut produire un certain nombre d'avantages pour des applications microélectroniques. Par exemple, une intégration tridimensionnelle de composants microélectroniques peut résulter en des performances électriques et consommations d'énergie améliorées, tout en réduisant l'aire de l'empreinte du dispositif. Voir par exemple, P. Garrou et d'autres « The Handbook of 3D Integration » Wiley-VCH (2008). [3] L'intégration tridimensionnelle de structures semi-conductrices peut s'effectuer par l'attachement d'une puce semi-conductrice à une ou plusieurs puces semi-conductrices supplémentaires (c'est-à-dire, de puce à puce (D2D)), de puce semiconductrice à une ou plusieurs tranches semi- conductrices (c'est-à-dire, de puce à tranche semi- conductrice (D2W)), ainsi que de tranche semiconductrice à une ou plusieurs tranches semiconductrices supplémentaires (c'est-à-dire, de tranche semi-conductrice à tranche semi-conductrice (W2W)), ou une combinaison de ceux-ci. [4] Alors que des structures semi- conductrices sont intégrées dans une configuration tridimensionnelle, cependant, le retrait de la chaleur des structures intégrées devient problématique. La densité de dispositifs générant de la chaleur peut être augmentée dans des processus d'intégration tridimensionnelle, sans une augmentation proportionnelle de l'aire de surface extérieure de dissipation de chaleur. La chaleur supplémentaire générée doit être retirée des structures intégrées tridimensionnelles pour éviter une défaillance des dispositifs opérationnels dans celles-ci résultant de températures excessives. [5] Il a été proposé d'incorporer des canaux de fluide ayant des dimensions de microéchelle ou moins (appelés ci-après « microcanaux fluidiques ») dans des structures semi-conductrices intégrées tridimensionnelles pour permettre à un fluide de s'écouler à travers les microcanaux fluidiques pendant le fonctionnement des dispositifs dans les structures semi-conductrices intégrées tridimensionnelles pour le retrait de chaleur. Voir par exemple, D. Sekar, A 3D-IC Technology with Integrated Microchannel Cooling, IEEE 2008, (Georgia Tech).
BREF RESUME [6] Ce résumé est fourni pour introduire une sélection de concepts sous une forme simplifiée. Ces concepts sont décrits plus en détail dans la description détaillée d'exemples de modes de réalisation de la description ci-dessous. Ce résumé n'est pas destiné à identifier des caractéristiques principales ou des caractéristiques essentielles de l'objet revendiqué, il n'est pas non plus destiné à être utilisé pour limiter l'étendue de l'objet revendiqué. [7] Dans certains modes de réalisation, la présente description comprend des procédés de fabrication de structures semi-conductrices. Selon ces procédés, au moins un évidement s'étendant latéralement est formé dans au moins l'un d'un premier matériau diélectrique sur un substrat et d'un deuxième matériau diélectrique sur un matériau semi-conducteur. Le matériau semi-conducteur est lié au substrat en établissant des liaisons moléculaires diélectrique à diélectrique directement entre le premier matériau diélectrique sur le substrat et le deuxième matériau diélectrique sur le matériau semi-conducteur et en définissant au moins un microcanal fluidique entre le premier matériau diélectrique et le deuxième matériau diélectrique au niveau d'une interface entre le premier matériau diélectrique et le deuxième matériau diélectrique. Ledit au moins un microcanal fluidique est formé de manière à être au moins partiellement défini par ledit au moins un évidement s'étendant latéralement et à inclure au moins une section s'étendant latéralement ayant une forme en coupe transversale entièrement entourée par le premier matériau diélectrique et le deuxième matériau diélectrique. [8] Dans des modes de réalisation supplémentaires, la présente description comprend des structures semi-conductrices qui comprennent un matériau semi-conducteur lié à un substrat avec une couche de matériau diélectrique entre le matériau semiconducteur et le substrat. Au moins un microcanal fluidique s'étend dans une direction latérale à travers la couche de matériau diélectrique entre le matériau semi-conducteur et le substrat. Ledit au moins un microcanal fluidique comprend au moins une section s'étendant latéralement ayant une forme en coupe transversale entièrement entourée par la couche de matériau diélectrique.
BREVE DESCRIPTION DES DESSINS [009] Bien que la spécification se termine par des revendications montrant en particulier et revendiquant distinctement ce qui est considéré comme étant des modes de réalisation de l'invention, les avantages des modes de réalisation de la description peuvent être plus facilement établis à partir de la description de certains exemples de modes de réalisation de la description lors de leur lecture conjointement avec les dessins joints, sur lesquels : [0010] la figure 1 est une vue en coupe transversale simplifiée illustrant un matériau diélectrique sur un substrat ; [0011] la figure 2A illustre des ouvertures formées à travers le matériau diélectrique de la figure 1 ; [0012] la figure 2B est une vue plane de la structure semi-conductrice de la figure 2A ; [0013] la figure 3 illustre un matériau diélectrique supplémentaire prévu sur la structure de la figure 2 ; [0014] La figure 4 illustre une couche de matériau semi-conducteur liée sur la structure de la figure 3 avec un matériau diélectrique entre la couche 30 de matériau semi-conducteur et le substrat, et des microcanaux fluidiques s'étendant à travers le matériau diélectrique ; [0015] les figures 5 à 8 illustrent un procédé qui peut être utilisé pour réaliser la couche de matériau semi-conducteur montrée sur la figure 4 sur la structure de la figure 3 ; [0016] la figure 5 est une vue en coupe transversale simplifiée illustrant une structure de 5 donneurs comprenant un matériau semi-conducteur massif ; [0017] la figure 6 illustre un matériau diélectrique sur une surface de la structure de donneurs de la figure 5 ; 10 [0018] la figure 7 illustre le matériau diélectrique sur la surface de la structure de donneurs adjacent au matériau diélectrique de la structure de la figure 3 ; [0019] la figure 8 illustre le matériau 15 diélectrique entre la structure de donneurs et le substrat de la structure de la figure 3 après un processus de liaison utilisé pour établir une liaison moléculaire directe entre le matériau diélectrique sur la surface de la structure de donneurs et le matériau 20 diélectrique de la structure de la figure 3 ; [0020] les figures 9 et 10 illustrent un autre procédé qui peut être utilisé pour réaliser la couche de matériau semi-conducteur montrée sur la figure 4 sur la structure de la figure 3, dans lequel des parties de 25 microcanaux fluidiques sont également formées dans un matériau diélectrique sur une structure de donneurs ; [0021] la figure 9 est une vue en coupe transversale simplifiée illustrant un matériau diélectrique sur une surface d'une structure de 30 donneurs, des évidements s'étendant latéralement étant formés dans le matériau diélectrique ; [0022] la figure 10 illustre le matériau diélectrique sur la surface de la structure de donneurs comme montré sur la figure 9 adjacent au matériau 35 diélectrique de la structure de la figure 3 ; [0023] les figures 11 à 15 illustrent des procédés supplémentaires de la présente description, dans lesquels des microcanaux fluidiques sont formés au moins partiellement dans la couche de matériau semi5 conducteur dans la structure montrée sur la figure 4 ; [0024] la figure 11 est une vue en coupe transversale simplifiée similaire à celle de la figure 4 et illustre une couche de matériau semiconducteur liée sur un substrat avec un matériau 10 diélectrique entre la couche de matériau semiconducteur et le substrat, et des microcanaux fluidiques s'étendant à travers le matériau diélectrique ; [0025] la figure 12 illustre des ouvertures 15 formées à travers la couche de matériau semiconducteur ; [0026] la figure 13 illustre un matériau diélectrique prévu sur la couche de matériau semiconducteur et dans les évidements formés dans la couche 20 de matériau semi-conducteur ; [0027] la figure 14 illustre une autre couche de matériau semi-conducteur liée sur la structure de la figure 13 d'une manière formant des microcanaux fluidiques s'étendant à travers un matériau 25 diélectrique entre la couche supplémentaire de matériau semi-conducteur et la première couche de semiconducteur, les microcanaux fluidiques étant au moins partiellement disposés dans les ouvertures formées à travers la première couche de matériau semi30 conducteur ; [0028] la figure 15 illustre une autre structure semi-conductrice qui peut être fabriquée en répétant les processus décrits avec référence aux figures 12 à 14 sur la structure de la figure 14 deux 35 fois de plus pour former deux couches supplémentaires de microcanaux fluidiques sur la structure de la figure 14 ; [0029] les figures 16 à 20 illustrent des procédés supplémentaires de la présente description 5 dans lesquels des microcanaux fluidiques sont formés au moins partiellement dans une couche de matériau semiconducteur prévue sur un substrat sans former d'abord des microcanaux fluidiques dans un matériau diélectrique entre la couche de matériau semi10 conducteur et le substrat ; [0030] la figure 16 est une vue en coupe transversale simplifiée d'une couche de matériau semiconducteur liée sur un substrat avec une couche pleine et continue de matériau diélectrique entre la couche de 15 matériau semi-conducteur et le substrat ; [0031] la figure 17 illustre des ouvertures formées à travers la couche de matériau semi-conducteur de la figure 16 ; [0032] la figure 18 illustre un matériau 20 diélectrique prévu sur la couche de matériau semiconducteur et dans les ouvertures formées dans celle- ci ; [0033] la figure 19 illustre une autre couche de matériau semi-conducteur liée sur la structure de la 25 figure 18 d'une manière formant des microcanaux fluidiques s'étendant à travers un matériau diélectrique entre la couche supplémentaire de matériau semi-conducteur et la première couche de semiconducteur, les microcanaux fluidiques étant au moins 30 partiellement disposés dans les ouvertures formées à travers la première couche de matériau semiconducteur ; [0034] la figure 20 illustre une autre structure semi-conductrice qui peut être fabriquée en 35 répétant les processus décrits avec référence aux figures 17 à 19 sur la structure de la figure 19 deux fois de plus pour former deux couches supplémentaires de microcanaux fluidiques sur la structure de la figure 19 ; [0035] la figure 21 illustre une autre structure semi-conductrice qui peut être fabriquée en liant microcanaux une structure comprenant des fluidiques tels que décrits ici, telle que la structure de l'une quelconque des figures 4, 15 et 20, sur un dispositif à semi-conducteurs actif et en utilisant la structure comprenant les microcanaux fluidiques en tant que dissipateur de chaleur pour refroidir la structure semi-conductrice active ; [0036] la figure 22 illustre des trous d'interconnexion électriquement conducteurs formés à travers le matériau semi-conducteur, le matériau diélectrique, et partiellement à travers le substrat montré sur la figure 4 ; [0037] la figure 23 illustre des structures de dispositifs actifs semi-conducteur et figure 22 ; [0038] figure 23 formées dans la couche de matériau sur celle-ci comme montré sur la la figure 24 illustre la structure de la après l'amincissement du substrat et l'exposition des trous d'interconnexion électriquement conducteurs d'un côté du substrat opposé aux structures de dispositifs actifs ; [0039] la figure 25 illustre des structures de contact électriquement conductrices formées sur les 30 extrémités exposées des trous d'interconnexion électriquement conducteurs montrés sur la figure 24 ; [0040] la figure 26 illustre une structure semi-conductrice liée fabriquée en liant deux structures semi-conductrices similaires à celles 35 montrées sur la figure 25 verticalement l'une sur l'autre et en établissant un contact électrique entre les deux structures semi-conductrices ; [0041] les figures 27 à 33 illustrent des procédés qui peuvent être utilisés pour fabriquer une 5 structure similaire à celle montrée sur la figure 22 ; [0042] la figure 27 est une vue en coupe transversale simplifiée illustrant un matériau diélectrique sur un substrat avec des ouvertures formées à travers le matériau diélectrique et des trous 10 pour des trous d'interconnexion conducteurs formés à travers le matériau diélectrique et partiellement à travers le substrat ; la figure 28 illustre des évidements latéralement pour former des microcanaux formés dans la couche de matériau [0043] s'étendant 15 fluidiques diélectrique [0044] diélectrique compris dans 20 [0045] donneurs liée de la structure de la figure 27 ; la figure 29 illustre un matériau prévu sur la structure de la figure 29, y les évidements et les trous ; la figure 30 illustre une structure de à la structure de la figure 29 ; [0046] la figure 31 illustre une couche de matériau semi-conducteur liée sur le substrat et transférée à partir de la structure de donneurs montrée 25 sur la figure 30 ; [0047] la figure 32 illustre des trous formés à travers la couche transférée de matériau semiconducteur de manière à étendre les trous s'étendant travers le matériau diélectrique et le substrat à 30 travers la couche de matériau semi-conducteur ; [0048] la figure 33 illustre un matériau électriquement conducteur dans les trous s'étendant à travers la structure de la figure 32 ; [0049] les figures 34 à 40 illustrent des 35 procédés supplémentaires qui peuvent être utilisés pour fabriquer une structure similaire à celle montrée sur la figure 22 ; [0050] la figure 34 est une vue en coupe transversale simplifiée illustrant un matériau 5 diélectrique sur un substrat avec des trous d'interconnexion conducteurs formés à travers le matériau diélectrique et partiellement à travers le substrat ; [0051] la figure 35 illustre des évidements 10 pour former des microcanaux fluidiques formés à travers le matériau diélectrique de la structure de la figure 34 ; [0052] la figure 36 illustre un matériau diélectrique prévu sur la structure de la figure 35, y 15 compris dans les ouvertures ; [0053] la figure 37 illustre une structure de donneurs liée à la structure de la figure 36 ; [0054] la figure 38 illustre une couche de matériau semi-conducteur liée sur le substrat et 20 transférée à partir de la structure de donneurs montrée sur la figure 37 ; [0055] la figure 39 illustre des trous formés à travers la couche transférée de matériau semiconducteur sur les trous d'interconnexion conducteurs 25 s'étendant à travers le matériau diélectrique et partiellement à travers le substrat ; et [0056] la figure 40 illustre un matériau électriquement conducteur supplémentaire dans les trous s'étendant à travers la couche de matériau semi- 30 conducteur dans la structure de la figure 39 de manière à étendre les trous d'interconnexion conducteurs à travers la couche de matériau semi-conducteur. DESCRIPTION DETAILLEE [0057] Les illustrations présentées ici ne sont pas destinées à être des vues réelles d'un matériau semi-conducteur, d'une structure, ou d'un dispositif particulier, mais sont des représentations simplement idéalisées qui sont utilisées pour décrire des modes de réalisation de la description. [0058] La présente description comprend des procédés de fabrication de structures semi-conductrices qui comprennent un ou plusieurs microcanaux fluidiques 10 pour une utilisation dans le refroidissement de dispositifs à semi-conducteurs actifs supportés par des structures semi-conductrices ou liés à celles-ci. Les procédés peuvent utiliser ce qui est appelé dans l'art des structures semi-conducteur-sur-isolant (SOI). Ces 15 procédés sont présentés ci-dessous en faisant référence aux figures. [0059] La figure 1 illustre une structure 100 qui comprend un substrat 102 et un matériau diélectrique 104 sur le substrat. Le substrat 102 peut 20 comprendre ce qui est appelé dans l'art une « puce » ou « tranche semi-conductrice », et peut être généralement plan. Le substrat 102 peut comprendre l'un quelconque d'un certain nombre de matériaux utilisés de manière classique pour ces substrats, tels que des oxydes (par 25 exemple, un oxyde d'aluminium, un oxyde de zirconium, un oxyde de silicium, etc.) et des matériaux semiconducteurs (par exemple, du silicium, du germanium, du carbure de silicium, un matériau semi-conducteur des groupes III-V, du nitrure d'aluminium, du diamant, 30 etc.). Le substrat 102 peut comprendre du verre dans certains modes de réalisation. Dans d'autres modes de réalisation, le substrat 102 peut comprendre un matériau cristallin (par exemple, un matériau polycristallin ou monocristallin). En outre, le 35 substrat 102 peut être au moins sensiblement composé d'un matériau unique généralement homogène, ou le substrat 102 peut comprendre une structure multicouche. Le matériau diélectrique 104 peut comprendre un matériau électriquement isolant, tel qu'un oxyde (par 5 exemple, un oxyde de silicium, un oxyde d'aluminium, un oxyde de zirconium, etc.), un nitrure (par exemple, un nitrure de silicium), ou un oxynitrure (par exemple, un oxynitrure de silicium). Le matériau diélectrique 104 peut comprendre une couche du matériau diélectrique 104 10 qui est disposée sur une surface principale plane substrat généralement plan 102, comme montré sur figure 1. [0060] Les figures ne sont pas à l'échelle, et la couche de matériau diélectrique 104 peut être 15 relativement mince comparée à une épaisseur du substrat 102. A titre d'exemple et non de limitation, le substrat 102 peut avoir une épaisseur de couche moyenne T102 d'environ deux cent microns (200 }gym) ou plus, d'environ cinq cent microns (500 pm) ou plus, ou même 20 d'environ sept cent cinquante microns (750 pm) ou plus, tandis que la couche de matériau diélectrique 104 peut avoir une épaisseur de couche moyenne T104 d'environ cinq cent microns (500 pm) ou moins ou même d'environ quatre cent microns (400 pm) ou moins (par exemple, 25 entre environ un dixième de micron (0,1 pm) et environ cinq cent microns (500 pm), ou même entre environ deux cent microns (200 pm) et environ quatre cent microns (400 pm)). [0061] En faisant référence aux figures 2A et 30 2B, un ou plusieurs évidements s'étendant latéralement 106 peuvent être formés dans le matériau diélectrique 104 sur le substrat 102 pour former la structure 108 montrée dans celui-ci. Les évidements 106 sont utilisés pour former des microcanaux fluidiques. Les évidements 35 s'étendant latéralement 106 peuvent comprendre des du la ouvertures qui s'étendent entièrement à travers le matériau diélectrique 104 vers le substrat sous-jacent 102 dans certains modes de réalisation. Les évidements 106 peuvent avoir une dimension en coupe transversale 5 moyenne D entre environ un dixième de micron (0,1 pm) et environ sept cent microns (700 pm), entre environ dix microns (10 pm) et environ cinq cent microns (500 pm), ou entre environ cent microns (100 pm) et environ quatre cent microns (400 pm). 10 [0062] Les évidements 106 peuvent être interconnectés les uns aux autres de manière à former un réseau interconnecté d'évidements, qui peut communiquer avec un orifice d'entrée de fluide 110 et un orifice de sortie de fluide 112 sur les côtés 15 latéraux de la structure semi-conductrice. Dans cette configuration, à la fin de la fabrication de la structure semi-conductrice, un fluide de refroidissement (par exemple, un gaz, un liquide, ou à la fois un gaz et un liquide) peut être amené à 20 s'écouler dans la structure semi-conductrice à travers l'orifice d'entrée 110, à travers les microcanaux fluidiques comprenant les évidements 106, et hors de l'orifice de sortie 112 pour retirer la chaleur de la structure semi-conductrice. D'autres configurations et 25 agencements pour les évidements 106 et les microcanaux fluidiques résultants peuvent être utilisés, et la configuration montrée sur les figures 2A et 2B est proposée simplement en tant qu'exemple non limitatif. En outre, bien que le mode de réalisation des 30 figures 2A et 2B ne comprenne qu'un seul orifice d'entrée de fluide 110 et qu'un seul orifice de sortie de fluide 112, d'autres modes de réalisation peuvent comprendre deux orifices d'entrée 110 ou plus et deux orifices de sortie 112 ou plus. La configuration des 35 évidements 106 et des microcanaux fluidiques résultants (y compris leur conception d'agencement et leur taille) peut être sélectionnée pour optimiser un transfert de masse d'un fluide de refroidissement pendant un fonctionnement, et, ainsi, un échange de chaleur entre le fluide de refroidissement et la structure semi- conductrice. [0063] Les évidements 106 peuvent être formés dans le matériau diélectrique 104 en utilisant, par exemple, un processus de masquage et de gravure 10 photolithographique. Dans ces modes de réalisation, une couche de masque peut être déposée sur la surface du matériau diélectrique 104 et dessinée de manière sélective de manière à former des ouvertures à travers la couche de masque aux emplacements auxquels on 15 souhaite graver dans le matériau diélectrique pour former les évidements 106. Après avoir formé la couche de masque dessinée, les régions du matériau diélectrique 104 qui sont exposées à travers la couche de masque dessinée peuvent être gravées en utilisant, 20 par exemple, un processus de gravure humide ou processus de gravure ionique réactive à sec pour former les évidements 106 dans le matériau diélectrique 104. Bien que les évidements 106 soient montrés sur les figures 2A et 2B comme ayant une forme en coupe 25 rectangulaire, les évidements 106 peuvent avoir n'importe quelle forme en coupe, et la forme en coupe fonction du type de un peut être au moins partiellement processus de gravure (par exemple, isotrope ou anisotrope) utilisé pour former les évidements 106.
30 Après le processus de gravure, la couche de masque dessinée peut être retirée. [0064] En faisant référence à la figure 3, le matériau diélectrique 104 supplémentaire peut, en option, être prévu sur la structure semi-conductrice 35 108 des figures 2A et 2B, y compris dans les évidements 106 de manière à recouvrir la surface exposée du substrat 102 dans les évidements 106 avec le matériau diélectrique 104 et à former la structure 116 de la figure 3. Autrement dit, les évidements 106 peuvent être recouverts par le matériau diélectrique 104. Cela peut éviter une oxydation ou une autre altération des surfaces dans les évidements 106 et les microcanaux fluidiques résultants lorsqu'un fluide de refroidissement est amené à s'écouler à travers les 10 microcanaux fluidiques pendant un fonctionnement. Dans certains modes de réalisation, la composition du matériau diélectrique 104 supplémentaire peut être similaire ou identique à celle du matériau diélectrique 104 prévu en premier sur le substrat 102. Le matériau 15 diélectrique 104 supplémentaire peut être formé, dans certains modes de réalisation, en oxydant les surfaces exposées du substrat 102. Par exemple, si le substrat 102 comprend du silicium, les surfaces exposées du substrat 102 peuvent être oxydées pour former un oxyde 20 de silicium. Dans d'autres modes de réalisation, le matériau diélectrique 104 supplémentaire peut être déposé en utilisant, par exemple, un processus de dépôt chimique en phase vapeur (CVD). Dans des modes de réalisation supplémentaires, la structure 116 de la 25 figure 3 peut être formée par une gravure sélective entièrement à travers le matériau 104 et par un arrêt sur le substrat 102, ou par une gravure seulement partielle à travers le matériau diélectrique 104 lors de la formation des évidements 106, de manière à éviter 30 d'exposer la surface sous-jacente du substrat 102, évitant de ce fait tout besoin potentiel de déposer le matériau diélectrique 104 supplémentaire comme décrit en faisant référence à la figure 3. [0065] La figure 4 illustre une structure semi- 35 conductrice 120 qui peut être formée en liant un matériau semi-conducteur 122 au substrat 102 de la structure 116 de la figure 3 en établissant des liaisons moléculaires diélectrique à diélectrique directes directement entre le matériau diélectrique 104 5 sur le substrat 102 et un matériau diélectrique 104 sur le matériau semi-conducteur 122, comme décrit ci-dessous. Comme montré sur la figure 4, une pluralité de microcanaux fluidiques 124 sont définis entre le matériau diélectrique 104 sur le substrat 102 et le 10 matériau diélectrique 104 sur le matériau semiconducteur 122 au niveau de l'interface entre eux. Comme montré sur la figure 4, les microcanaux fluidiques 124 sont au moins partiellement définis par les évidements 106 formés précédemment dans le matériau 15 diélectrique 104 sur le substrat 102. En outre, les microcanaux fluidiques 124 ont des formes en coupe montrées sur la figure 4 qui sont entièrement entourées par le matériau diélectrique 104 entre le matériau semi-conducteur 122 et le substrat 102. 20 [0066] La structure semi-conductrice 120 montrée sur la figure 4 peut comprendre une structure semi-conducteur-sur-isolant, et peut comprendre une couche de matériau semi-conducteur 122 liée sur le substrat 102 avec un matériau diélectrique 25 électriquement isolant 104 entre la couche de matériau semi-conducteur 122 et le substrat 102. Dans certains modes de réalisation, la couche de matériau semiconducteur 122 et/ou la couche de matériau diélectrique 104 peuvent être relativement minces comparées à une 30 épaisseur du substrat 102. Dans des modes de réalisation dans lesquels le matériau semi-conducteur 122 comprend du silicium, la structure semi-conductrice 120 montrée sur la figure 4 peut comprendre ce qui est appelé dans l'art une structure silicium sur isolant.
35 La couche de matériau semi-conducteur 122 peut avoir une épaisseur de couche moyenne Ts entre environ cinq nanomètres (5 nm) et environ deux et demi microns (2,5 pm), entre environ dix nanomètres (10 nm) et environ un et demi microns (1,5 pm), ou même entre environ vingt nanomètres (20 nm) et environ cent nanomètres (100 nm). La couche de matériau diélectrique électriquement isolant 104 peut avoir une épaisseur de couche moyenne TD, qui peut être relativement supérieure à celle de ces couches dans des structures SOI classiques pour permettre la présence des microcanaux fluidiques 124 dans celle-ci. En tant qu'exemples non limitatifs, la couche de matériau diélectrique électriquement isolant 104 peut avoir une épaisseur de couche moyenne TD entre environ un dixième de micron (0,1 pm) et environ cinq cent microns (500 pm), entre environ un micron (1,0 pm) et environ quatre cent microns (400 pm), ou même entre environ cent microns (100 pm) et environ quatre cent microns (400 pm). Dans d'autres modes de réalisation, la couche de matériau diélectrique électriquement isolant 104 peut avoir une épaisseur de couche moyenne TD d'environ cinq cent microns (500 pm) ou plus, ou même d'environ neuf cent microns (900 pm) ou plus. [0067] La couche de matériau semi-conducteur 122 peut être prévue sur le substrat 102 en liant une couche formée séparément de matériau semi-conducteur 122 au matériau diélectrique 104 sur la surface principale du substrat 102. Dans certains modes de réalisation, une couche de matériau semi-conducteur 122 peut être liée au substrat 102 en transférant une couche de matériau semi-conducteur 122 à partir d'une structure de donneurs sur la structure 116 de la figure 3. A titre d'exemple et non de limitation, le processus connu dans l'art en tant que processus SMART- CUT® peut être utilisé pour transférer une couche de matériau semi-conducteur 122 à partir d'une structure de donneurs sur la structure 116 de la figure 3. [0068] Le processus SMART-CUT® est décrit, par exemple, dans le brevet US n° RE39 484 de Bruel (publié 5 le 6 février 2007), le brevet US n° 6 303 468 d'Aspar et d'autres (publié le 16 octobre 2001), le brevet US n° 6 335 258 d'Aspar et d'autres (publié le ler janvier 2002), le brevet US n° 6 756 286 de Moriceau et d'autres (publié le 29 juin 2004), le 10 brevet US n° 6 809 044 d'Aspar et d'autres (publié le 26 octobre 2004), et le brevet US n° 6 946 365 d'Aspar et d'autres (20 septembre 2005). [0069] Le processus SMART-CUT® est décrit brièvement ci-dessous en faisant référence aux 15 figures 5 à 8. En faisant référence à la figure 5, une pluralité d'ions (par exemple, l'un ou plusieurs d'ions d'hydrogène, d'hélium, ou de gaz inertes) peuvent être implantés dans une structure de donneurs 128 le long d'un plan d'implantation d'ions 130. La structure de 20 donneurs 128 peut comprendre un matériau semiconducteur cristallin massif, tel que du silicium monocristallin. L'implantation des ions est représentée sur la figure 5 par des flèches directionnelles 132. Les ions implantés le long du plan d'implantation 25 d'ions 130 définissent un plan d'implantation d'ions affaibli dans la structure de donneurs 128, le long duquel la structure de donneurs 128 peut être par la suite fendue ou autrement fracturée. Comme cela est connu dans l'art, la profondeur à laquelle les ions 30 sont implantés dans la structure de donneurs 128 est au moins partiellement fonction de l'énergie avec laquelle les ions sont implantés dans la structure de donneurs 128. Généralement, les ions implantés avec moins d'énergie seront implantés à des profondeurs 35 relativement peu profondes, tandis que les ions implantés avec une énergie plus élevée seront implantés à des profondeurs relativement plus profondes. [0070] Comme montré sur la figure 6, une couche de matériau diélectrique 104 peut être prévue sur une surface 134 de la structure de donneurs 128 à lier à la structure 116 de la figure 3. La couche de matériau diélectrique 104 peut être prévue sur la surface 134 avant ou après l'implantation des ions dans la structure de donneurs le long du plan d'implantation d'ions 130, comme décrit ci-dessus en faisant référence à la figure 5. La couche de matériau diélectrique 104 peut être prévue sur la surface 134 de la structure de donneurs 128, par exemple, en oxydant la surface 134 de la structure de donneurs 128, ou en déposant le matériau diélectrique 104 sur la surface 134 de la structure de donneurs 128 en utilisant, par exemple, un processus de dépôt chimique en phase vapeur (CVD). [0071] En faisant référence à la figure 7, le matériau diélectrique 104 sur la structure de donneurs 20 128 est amené en contact physique direct avec le matériau diélectrique 104 sur la surface principale du substrat 102 de la structure 116 (également montrée sur la figure 3). Avant de mettre en butée les surfaces du matériau diélectrique 104 l'une avec l'autre, les 25 surfaces peuvent être lissées et préparées pour une liaison, par exemple, en soumettant les surfaces à l'un ou plusieurs d'un processus de meulage, d'un processus de gravure et d'un processus de polissage (par exemple, un processus de polissage mécano chimique (CMP)) pour 30 réduire une rugosité de surface des surfaces de liaison. Les surfaces du matériau diélectrique 104 peuvent également être soumises à un processus de recuit avant de mettre les surfaces en butée l'une avec l'autre pour une liaison. [0072] Comme montré sur la figure 8, après la mise en butée des surfaces du matériau diélectrique 104 l'une avec l'autre, des liaisons moléculaires diélectrique à diélectrique directes peuvent être 5 établies entre le matériau diélectrique 104 sur la structure de donneurs 128 et le matériau diélectrique 104 sur le substrat 102 de la structure 116 pour former la structure liée 136 montrée sur la figure 8. Les procédés pour établir ces liaisons moléculaires 10 directes sont décrits, par exemple, dans la publication de demande de brevet US n° US 2011/0045611 Al, qui a été publiée le 24 février 2011 au nom de Castex et d'autres. [0073] Après avoir formé la structure liée 136 15 de la figure 8, la structure de donneurs 128 est fendue ou autrement fracturée le long du plan d'implantation d'ions 130 pour former la structure 120 de la figure 4. Par exemple, la structure de donneurs 128 (avec le substrat 102 lié à celle-ci par l'intermédiaire du 20 matériau diélectrique 104) peut être chauffée pour amener la structure de donneurs 128 à se fracturer le long du plan d'implantation d'ions 130. En option, des forces mécaniques peuvent être appliquées à la structure de donneurs 128 pour faciliter la fracture de 25 la structure de donneurs 128 le long du plan d'implantation d'ions 130. Après que la structure de donneurs 128 a été fendue ou autrement fracturée le long du plan d'implantation d'ions 130, une partie de la structure de donneurs 128 reste liée au substrat 102 30 par l'intermédiaire du matériau diélectrique 104, laquelle partie définit la couche de matériau semiconducteur 122 (figure 4). Une partie restante de la structure de donneurs 128 peut être réutilisée dans d'autres processus SMART-CUT° pour transférer des parties supplémentaires de la structure de donneurs 128 à des substrats supplémentaires. [0074] En faisant référence de nouveau à la figure 4, après le processus de fracture, une surface 5 principale 140 exposée de la couche de matériau semiconducteur 122 comprend une surface fracturée de la structure de donneurs 128 (figure 8), et peut comprendre des impuretés ioniques et des imperfections dans la maille cristalline de la couche de matériau 10 semi-conducteur 122. La couche de matériau semiconducteur 122 peut être traitée dans un effort pour réduire les niveaux d'impureté et pour améliorer la qualité de la maille cristalline (c'est-à-dire, réduire le nombre de défauts dans la maille cristalline à 15 proximité de la surface principale 140 exposée) dans la couche de matériau semi-conducteur 122. Ces traitements peuvent impliquer l'un ou plusieurs d'un meulage, d'un polissage, d'une gravure et d'un recuit thermique. [0075] Dans d'autres modes de réalisation, la 20 couche de matériau semi-conducteur 122 peut être prévue sur le substrat 102 en liant le matériau semiconducteur massif au matériau diélectrique 104 sur le substrat et en amincissant par la suite le matériau semi-conducteur massif à l'épaisseur Ts en utilisant 25 l'un ou plusieurs d'un processus de meulage, d'un processus de polissage et d'un processus de gravure (par exemple, un processus de polissage mécano chimique) pour former la couche de matériau semiconducteur 122. 30 [0076] En continuant de faire référence à la figure 4, dans les procédés décrits ci-dessus, les microcanaux fluidiques 124 sont formés dans la couche de matériau diélectrique 104 en ne formant les évidements 106 (figure 3) que dans le matériau 35 diélectrique 104 sur le substrat 102 avant de réaliser la couche de matériau semi-conducteur 122 sur le matériau diélectrique 104 et le substrat 102. Dans des modes de réalisation supplémentaires de procédés de la présente description, les microcanaux fluidiques 124 peuvent être formés dans la couche de matériau diélectrique 104 en formant des évidements dans le matériau diélectrique 104 sur le matériau semiconducteur 122 (ou la structure de donneurs 128 de la figure 6) avant de réaliser la couche de matériau semi- conducteur 122 sur le matériau diélectrique 104 et le substrat 102, ou en formant des évidements à la fois dans le matériau diélectrique 104 sur le substrat 102 et le matériau diélectrique 104 sur le matériau semiconducteur 122 (ou la structure de donneurs 128 de la figure 6) avant de réaliser la couche de matériau semiconducteur 122 sur le matériau diélectrique 104 et le substrat 102. Des exemples de ces procédés sont présentés ci-dessous en faisant référence aux figures 9 et 10. [0077] La figure 9 est similaire à la figure 6 et illustre la structure de donneurs 128 ayant des ions implantés dans celle-ci le long du plan d'implantation d'ions 130, et un matériau diélectrique 104 sur la surface 134 de la structure de donneurs 128. Comme montré sur la figure 9, les évidements 142 peuvent être formés dans la couche de matériau diélectrique 104 sur la structure de donneurs 128. Les évidements 142 peuvent être au moins sensiblement similaires aux évidements 106 formés dans le matériau diélectrique 104 sur le substrat 102 (figure 3), et peuvent être formés comme décrit précédemment en faisant référence aux évidements 106 des figures 2A, 2B et 3. Les évidements 142 de la figure 9, cependant, peuvent être formés en un motif qui est une image miroir des évidements 106 de la figure 3. [0078] La figure 10 est similaire à la figure 7 et illustre le matériau diélectrique 104 sur la structure de donneurs 128 en contact physique direct avec le matériau diélectrique 104 sur la surface principale du substrat 102 de la structure 116 (également montrée sur la figure 3). Comme montré sur la figure 10, les évidements 142 dans le matériau diélectrique 104 sur la structure de donneurs 128 peuvent être alignés avec les évidements complémentaires 106 formés dans le matériau diélectrique 104 sur le substrat 102. Avant de mettre les surfaces du matériau diélectrique 104 en butée l'une avec l'autre, les surfaces peuvent être préparées pour une liaison comme décrit précédemment, après quoi un processus de liaison directe peut être utilisé pour établir des liaisons moléculaires diélectrique à diélectrique directes entre le matériau diélectrique 104 sur la structure de donneurs 128 et le matériau diélectrique 104 sur le substrat 102, comme décrit précédemment en faisant référence à la figure 8. [0079] Ainsi, un ou plusieurs évidements s'étendant latéralement peuvent être formés dans au moins l'un du matériau diélectrique 104 sur le substrat 102 et du matériau diélectrique 104 sur le matériau semi-conducteur de la structure de donneurs 128 avant de lier la structure de donneurs 128 au substrat 102 en établissant des liaisons moléculaires diélectrique à diélectrique directement entre le matériau diélectrique 104 sur le substrat 102 et le matériau diélectrique 104 sur la structure de donneurs 128 et en définissant un ou plusieurs microcanaux fluidiques 124 (figure 4) entre les matériaux diélectriques 104 au niveau de l'interface entre eux. En outre, les microcanaux fluidiques 124 sont partiellement définis par les évidements 142 dans le matériau diélectrique 104 sur la structure de donneurs 128 et partiellement définis par les évidements 106 formés dans le matériau diélectrique 104 sur le substrat 102. [0080] La structure semi-conductrice 120 de la figure 4 comprend une couche unique de microcanaux fluidiques 124 qui sont disposés dans un plan commun unique et qui sont au moins sensiblement entièrement intégrés dans et entourés par le matériau diélectrique 104 entre la couche de matériau semi-conducteur 122 et le substrat 102. En option, des couches supplémentaires de microcanaux fluidiques 124 peuvent être formées sur la structure 120 de la figure 4. Certaines de ces couches supplémentaires de microcanaux fluidiques 124 peuvent comprendre des microcanaux fluidiques qui s'étendent au moins partiellement dans la couche de matériau semi-conducteur 122. Des exemples de ces procédés sont présentés ci-dessous en faisant référence aux figures 11 à 16. [0081] La figure 11 est sensiblement similaire à la figure 4 et illustre la structure semi-conductrice SOI 120, qui comprend les microcanaux fluidiques 124 dans le matériau diélectrique 104 entre la couche de matériau semi-conducteur 122 et le substrat 102. [0082] Comme montré sur la figure 12, un ou plusieurs évidements s'étendant latéralement 148 peuvent être formés dans la couche de matériau semiconducteur 122 pour former la structure 150 montrée sur celle-ci. Les évidements 148 sont utilisés pour former des microcanaux fluidiques supplémentaires. Les évidements s'étendant latéralement 148 peuvent comprendre des ouvertures qui s'étendent entièrement à travers la couche de matériau semi-conducteur 122 vers le matériau diélectrique 104 sous-jacent dans certains modes de réalisation. Les évidements 148 peuvent être généralement similaires aux évidements 106 décrits précédemment en faisant référence aux figures 2A et 2B, et peuvent être formés comme décrit précédemment en faisant référence aux évidements 106 des figures 2A et 2B. [0083] En faisant référence à la figure 13, le matériau diélectrique 104 peut être prévu sur la structure semi-conductrice 150 de la figure 12, y compris dans les évidements 148 de manière à recouvrir les surfaces exposées de la couche de matériau semi- conducteur 122 dans les évidements 148 avec le matériau diélectrique 104, et à former la structure 152 de la figure 13. De nouveau, cela peut éviter une oxydation ou une autre altération des surfaces dans les évidements 148 et les microcanaux fluidiques résultants lorsqu'un fluide de refroidissement est amené à s'écouler à travers les microcanaux fluidiques pendant un fonctionnement. Dans certains modes de réalisation, la composition du matériau diélectrique 104 peut être similaire ou identique à celle du matériau diélectrique 104 entre la couche de matériau semi-conducteur 122 et le substrat 102. Le matériau diélectrique 104 peut être formé comme décrit ici précédemment. [0084] La figure 14 illustre une structure semi-conductrice 154 qui peut être formée en liant un autre matériau semi-conducteur 122A sur la couche de matériau semi-conducteur 122, prévue en premier sur le substrat 102 en établissant des liaisons moléculaires diélectrique à diélectrique directes directement entre le matériau diélectrique 104 prévu sur la première couche de matériau semi-conducteur 122 et un matériau diélectrique 104 sur la couche supplémentaire de matériau semi-conducteur 122A. Comme montré sur la figure 14, une autre pluralité de microcanaux fluidiques 124A sont définis entre le matériau 35 diélectrique 104 sur le matériau diélectrique 104 prévu sur la première couche de matériau semi-conducteur 122 et le matériau diélectrique 104 sur la couche supplémentaire de matériau semi-conducteur 122A au niveau de l'interface entre eux. Comme montré sur la figure 14, les microcanaux 124A sont au moins partiellement définis par les évidements 148 formés au préalable dans la première couche de matériau semiconducteur 122. En outre, les microcanaux fluidiques 124A ont des formes en coupe montrées sur la figure 14 10 qui sont entièrement entourées par le matériau diélectrique 104. La couche supplémentaire de matériau semi-conducteur 122A peut être au moins sensiblement similaire à la couche de matériau semi-conducteur 122 prévue en premier sur le substrat, et la couche 15 supplémentaire de matériau semi-conducteur 122A peut être prévue sur la structure 152 de la figure 13 pour former la structure 154 de la figure 14 en utilisant des procédés tels que décrits ici précédemment en faisant référence aux figures 4 à 10. 20 [0085] Les processus décrits ci-dessus en faisant référence aux figures 12 à 14 peuvent être répétés n'importe quel nombre de fois, comme souhaitable, pour fournir n'importe quel nombre de couches de microcanaux fluidiques dans une structure 25 semi-conductrice résultante. Par exemple, la figure 15 illustre une structure semi-conductrice 160 qui peut être formée en répétant les processus décrits en faisant référence aux figures 12 à 14 deux fois de plus sur la structure 154 de la figure 14. La structure 30 semi-conductrice 154 résultante comprend une troisième couche de microcanaux fluidiques 124B formée dans la couche supplémentaire de matériau semi-conducteur 122A, une quatrième couche de microcanaux fluidiques 124B formée dans une troisième couche de matériau semi- 35 conducteur 122B, et une quatrième couche de matériau semi-conducteur 122C prévue sur la quatrième couche de microcanaux fluidiques 124B dans la troisième couche de matériau semi-conducteur 122B. [0086] Dans des procédés supplémentaires de la présente description, des microcanaux fluidiques peuvent être formés dans une couche de matériau semiconducteur 122 sur une structure semi-conductrice SOI, comme décrit précédemment en faisant référence aux figures 11 à 14, sans former en premier les microcanaux 10 fluidiques 124 dans la couche de matériau diélectrique électriquement isolant 104 entre la couche de matériau semi-conducteur et le substrat 102 sous-jacent, comme décrit précédemment en faisant référence aux figures 1 à 4. Des exemples de ces procédés sont décrits ci-15 dessous en faisant référence aux figures 16 à 20. [0087] La figure 16 illustre une structure semi-conductrice 164 qui comprend une couche de matériau semi-conducteur 122 sur un substrat 102 avec une couche de matériau diélectrique 104 entre la couche 20 de matériau semi-conducteur 122 et le substrat 102. La structure semi-conductrice 164 est généralement similaire à la structure 120 de la figure 4, mais ne comprend pas de microcanaux fluidiques 124 comme la structure 120 de la figure 4. En outre, la couche de 25 matériau diélectrique 104 entre la couche de matériau semi-conducteur 122 et le substrat 102 peut être relativement plus mince que la couche de matériau diélectrique 104 de la structure 120 de la figure 4. La structure semi-conductrice 164 de la figure 16, comme 30 la structure 120 de la figure 4, peut comprendre une structure semi-conducteur-sur-isolant (SOI). [0088] Comme montré sur la figure 17, un ou plusieurs évidements s'étendant latéralement 166 peuvent être formés dans la couche de matériau semi35 conducteur 122 pour former la structure 168 montrée sur celle-ci. Les évidements 166 sont utilisés pour former des microcanaux fluidiques. Les évidements s'étendant latéralement 166 peuvent comprendre des ouvertures qui s'étendent entièrement à travers la couche de matériau semi-conducteur 122 vers le matériau diélectrique 104 sous-jacent dans certains modes de réalisation. Les évidements 166 peuvent être généralement similaires aux évidements 106 décrits précédemment en faisant référence aux figures 2A et 2B et aux évidements 148 de la figure 12, et peuvent être formés comme décrit précédemment en faisant référence aux évidements 106 des figures 2A et 2B et aux évidements 148 de la figure 12. [0089] En faisant référence à la figure 18, le matériau diélectrique 104 peut être prévu sur des surfaces de la structure semi-conductrice 164 de la figure 17, y compris les surfaces du matériau semiconducteur 122 dans les évidements 166 de manière à recouvrir les surfaces exposées de la couche de matériau semi-conducteur 122 dans les évidements 166 avec le matériau diélectrique 104, et à former la structure 170 de la figure 18. De nouveau, cela peut éviter une oxydation ou une autre altération des surfaces dans les évidements 166 et les microcanaux fluidiques résultants lorsqu'un fluide de refroidissement est amené à s'écouler à travers les microcanaux fluidiques pendant un fonctionnement. Dans certains modes de réalisation, le matériau diélectrique 104 prévu sur le matériau semi-conducteur 122 peut être 30 similaire ou identique quant à la composition au matériau diélectrique 104 entre la couche de matériau semi-conducteur 122 et le substrat 102, et peut être formé comme décrit ici précédemment. [0090] La figure 19 illustre une structure 35 semi-conductrice 172 qui peut être formée en liant un autre matériau semi-conducteur 122A sur la couche de matériau semi-conducteur 122 prévue en premier sur le substrat 102 en établissant des liaisons moléculaires diélectrique à diélectrique directes directement entre le matériau diélectrique 104 prévu sur la première couche de matériau semi-conducteur 122 et un matériau diélectrique 104 sur la couche supplémentaire de matériau semi-conducteur 122A. Comme montré sur la figure 19, une pluralité de microcanaux fluidiques 124A sont définis entre le matériau diélectrique 104 sur le matériau diélectrique 104 prévu sur la première couche de matériau semi-conducteur 122 et le matériau diélectrique 104 sur la couche supplémentaire de matériau semi-conducteur 122A au niveau de l'interface entre eux. Les microcanaux fluidiques 124A sont similaires à ceux décrits précédemment en faisant référence à la figure 14, et sont au moins partiellement définis par les évidements 166 (figure 17) formés au préalable dans la première couche de matériau semi-conducteur 122. En outre, les microcanaux fluidiques 124 ont des formes en coupe montrées sur la figure 19 qui sont entièrement entourées par le matériau diélectrique 104. La couche supplémentaire de matériau semi-conducteur 122A peut être au moins sensiblement similaire à la couche de matériau semi-conducteur 122 prévue en premier sur le substrat, et la couche supplémentaire de matériau semiconducteur 122A peut être prévue sur la structure 170 de la figure 18 pour former la structure 172 de la figure 19 en utilisant des procédés tels que décrits ici précédemment en faisant référence aux figures 4 à 10. [0091] La figure 20 illustre une structure semi-conductrice 174 qui peut être formée en répétant 35 les processus décrits en faisant référence aux figures 17 à 19 deux fois de plus sur la structure 172 de la figure 19. La structure semi-conductrice 174 résultante comprend une deuxième couche de microcanaux fluidiques 124B formée dans la couche supplémentaire de 5 matériau semi-conducteur 122A, une troisième couche de microcanaux fluidiques 124B formée dans une troisième couche de matériau semi-conducteur 122B, et une quatrième couche de matériau semi-conducteur 122C prévue sur la troisième couche de microcanaux 10 fluidiques 124B dans la troisième couche de matériau semi-conducteur 122B. [0092] Les structures semi-conductrices décrites ici qui comprennent des microcanaux fluidiques dans celles-ci, telles que la structure semi- 15 conductrice 120 de la figure 4, la structure semi-conductrice 160 de la figure 15, la structure semi-conductrice 172 de la figure 19 et la structure semi-conductrice 174 de la figure 20, peuvent être utilisées en tant que dispositif de dissipation de chaleur pour 20 refroidir un ou plusieurs dispositifs à semiconducteurs opérationnels pendant un fonctionnement de ceux-ci, lesquels peuvent être liés, ou autrement structurellement couplés, aux structures semiconductrices décrites ici qui comprennent des 25 microcanaux fluidiques. En tant qu'exemple non limitatif, la figure 21 est une illustration simplifiée représentant un dispositif électronique opérationnel 180 qui comprend un dispositif à semi-conducteurs opérationnel 182 structurellement et électriquement 30 couplé à un substrat de niveau plus élevé 184. Le dispositif à semi-conducteurs 182 peut comprendre, par exemple, un dispositif de traitement de signal électronique, un dispositif de mémorisation, un dispositif de circuit intégré spécifique à une 35 application (ASIC), et/ou un dispositif photoactif (par exemple, une diode électroluminescente (DEL)). Dans certains modes de réalisation, le dispositif à semiconducteurs 182 peut comprendre une pluralité de dispositifs à semi-conducteurs opérationnels intégrés tridimensionnels. Le substrat de niveau plus élevé 184 peut comprendre, par exemple, une carte de circuit imprimé à laquelle le dispositif à semi-conducteurs est structurellement et électriquement couplé au moyen de contacts électriques 186. Le dispositif électronique 180 comprend en outre la structure semi-conductrice 160 de la figure 15 liée à une surface 188 du dispositif à semi-conducteurs 182. Dans cette configuration, un fluide de refroidissement peut être amené à s'écouler à travers les microcanaux fluidiques 124, 124A, 124B, 124C dans la structure semi-conductrice 160 pendant le fonctionnement du dispositif à semi-conducteurs 182 de manière à retirer la chaleur qui est générée dans le dispositif à semi-conducteurs 182 hors du dispositif à semi-conducteurs 182 et loin de celui-ci, par l'intermédiaire du fluide de refroidissement circulant ou autrement s'écoulant à travers les microcanaux fluidiques 124, 124A, 124B, 124C dans la structure semi-conductrice 160. [0093] En plus ou en tant que variante à leur utilisation en tant que dispositif de dissipation de chaleur séparé comme décrit en faisant référence à la figure 21, les structures semi-conductrices décrites ici qui comprennent des microcanaux fluidiques dans celles-ci (telles que la structure semi-conductrice 120 de la figure 4, la structure semi-conductrice 160 de la figure 15, la structure semi-conductrice 172 de la figure 19 et la structure semi-conductrice 174 de la figure 20) peuvent être utilisées en tant que substrats SOI de refroidissement intégraux sur et/ou dans lesquels des dispositifs à semi-conducteurs opérationnels peuvent être fabriqués dans des processus subséquents. Ces dispositifs à semi-conducteurs opérationnels peuvent comprendre, par exemple, l'un ou plusieurs d'un dispositif de traitement de signal électronique, d'un dispositif de mémorisation, d'un dispositif de circuit intégré spécifique à une application (ASIC), et/ou d'un dispositif photoactif (par exemple, une diode électroluminescente (DEL), une cellule solaire, etc.). Des exemples de procédés qui peuvent être utilisés pour fabriquer ces dispositifs à semi-conducteurs intégraux sur et/ou dans les structures semi-conductrices SOI qui comprennent des microcanaux fluidiques dans celles-ci sont décrits ci-dessous en faisant référence aux figures 22 à 26. [0094] La figure 22 illustre une autre structure semi-conductrice 190 qui comprend une couche de matériau semi-conducteur 122 sur un substrat 102 avec une couche de matériau diélectrique 104 entre la couche de matériau semi-conducteur 122 et le substrat 102. Les microcanaux fluidiques 124 s'étendent à travers la couche de matériau diélectrique 104 entre la couche de matériau semi-conducteur 122 et le substrat 102. Ainsi, la structure semi-conductrice 190 est généralement similaire 25 figure 4 et comprend une à la structure 120 de la structure semi-conducteur-sur- isolant (SOI). La structure semi-conductrice 190 de la figure 22, cependant, comprend en outre des trous d'interconnexion conducteurs 192 qui s'étendent verticalement à travers la structure semi-conductrice 30 190 (dans la perspective de la figure 22). Comme montré sur la figure 22, les trous d'interconnexion conducteurs 192 peuvent s'étendre d'une surface principale 140 exposée de la couche de matériau semiconducteur 122 entièrement à travers la couche de 35 matériau semi-conducteur 122 et la couche de matériau diélectrique 104, et au moins partiellement à travers le substrat 102. Dans certains modes de réalisation, les trous d'interconnexion conducteurs 192 peuvent ne s'étendre que partiellement à travers le substrat 102 5 comme montré sur la figure 22. Des procédés qui peuvent être utilisés pour réaliser les trous d'interconnexion conducteurs 192 dans la structure 190 de la figure 22 sont décrits par la suite ici en faisant référence aux figures 27 à 40 10 [0095] En faisant référence à la figure 23, une ou plusieurs couches actives 194 qui comprennent des structures de dispositifs à semi-conducteurs actifs, telles que, par exemple, des transistors ou d'autres dispositifs comprenant des jonctions PN peuvent être 15 formés sur et/ou dans la couche de matériau semiconducteur 122 d'un côté de celle-ci opposé au matériau diélectrique 104 pour former la structure 196 de la figure 23. Ces couches actives 194 peuvent comprendre en outre des caractéristiques électriquement 20 conductrices pour interconnecter les composants opérationnels de ces structures de dispositifs à semiconducteurs actifs. Ces caractéristiques conductrices peuvent comprendre, par exemple, des trous d'interconnexion conducteurs s'étendant verticalement, 25 des pistes conductrices s'étendant latéralement, des pastilles de contact conductrices, etc. Autrement dit, l'un ou plusieurs d'un dispositif de traitement de signal électronique, d'un dispositif de mémorisation, d'un dispositif de circuit intégré spécifique à une 30 application (ASIC), et/ou d'un dispositif photoactif (par exemple, une diode électroluminescente (DEL), une cellule solaire, etc.) peuvent être formés sur la structure 190 de la figure 22 en utilisant la couche de matériau semi-conducteur 122. [0096] Comme montré sur la figure 24, le substrat 102 peut ensuite être aminci en retirant du matériau du substrat 102 de la surface principale 198 exposée d'un côté du substrat 102 opposé à la couche de matériau diélectrique 104 pour exposer les extrémités 200 des trous d'interconnexion conducteurs 192 dans le substrat 102 et former la structure 202 de la figure 24. Le substrat 102 peut être aminci en utilisant, par exemple, l'un ou plusieurs d'un processus de gravure, d'un processus de meulage et d'un processus de polissage (par exemple, un processus de polissage mécano chimique (CMP)). Si cela est nécessaire pour faciliter le processus d'amincissement, un substrat de support peut être attaché temporairement à la structure 196 de la figure 23 d'un côté de celle-ci opposé à la surface 198 du substrat 102 pour faciliter la saisie et la manipulation de la structure 196 pendant le processus d'amincissement par un équipement de traitement. Un tel substrat de support peut ensuite être retiré après le processus d'amincissement. [0097] Bien que cela ne soit pas illustré sur les figures, la structure 202 de la figure 24 peut être soumise à ce qui est appelé dans l'art des processus de « conditionnement », dans lesquels une ou plusieurs surfaces de la structure 202 peuvent être recouvertes d'un matériau inerte et électriquement isolant (par exemple, une céramique, un matériau polymérique, etc.). Ces processus de conditionnement peuvent être utilisés pour pacifier, recouvrir et protéger les matériaux et les dispositifs de la structure semi-conductrice 202. [0098] Comme montré sur la figure 25, des contacts électriques 204 peuvent être formés sur les extrémités 200 exposées des trous d'interconnexion 35 conducteurs 192 pour former la structure 206 de la figure 25. Si la structure 202 de la figure 24 a été soumise à un processus de conditionnement, les extrémités 200 des trous d'interconnexion conducteurs 192 peuvent devoir être exposées en gravant ou autrement retirant tout matériau de conditionnement sur les extrémités 200 des trous d'interconnexion conducteurs 192. Les contacts électriques 204 peuvent comprendre l'une quelconque d'un certain nombre de configurations de contacts électriques connues différentes. En tant qu'exemple non limitatif, les contacts électriques 204 peuvent comprendre des billes ou des bossages d'un matériau de soudure électriquement conducteur qui peut être « refondu » pour permettre aux contacts électriques 204 d'être couplés structurellement et électriquement aux pastilles de contact d'un autre dispositif à semi-conducteurs ou d'un substrat de niveau plus élevé dans un processus subséquent. [0099] En tant qu'exemple non limitatif, la figure 26 illustre une structure semi-conductrice liée intégrée tridimensionnelle 210 qui comprend deux structures semi-conductrices 206 similaires à celle illustrée sur la figure 25, dans laquelle les contacts électriques 204 de l'une des structures semi- conductrices 206 (la structure semi-conductrice 206 supérieure dans la perspective de la figure 26) ont été couplés structurellement et électriquement aux extrémités exposées des trous d'interconnexion conducteurs 192 s'étendant à travers l'autre des structures semi-conductrices 206 (la structure semiconductrice 206 inférieure dans la perspective de la figure 26). Dans d'autres modes de réalisation, les deux structures semi-conductrices 206 peuvent être directement liées l'une à l'autre sans le besoin de contacts électriques 204 intermédiaires, de sorte que le substrat 102 (de la structure semi-conductrice 206 supérieure) soit directement lié à la couche active 194 (de la structure semi-conductrice 206 inférieure), de manière à réaliser un contact électrique entre les trous d'interconnexion conducteurs 192 supérieurs et les trous d'interconnexion conducteurs 192 inférieurs. [00100] Pendant le fonctionnement des dispositifs à semi-conducteurs intégraux dans les couches actives 194 des structures semi-conductrices 206, un fluide de refroidissement peut être amené à s'écouler à travers les microcanaux fluidiques 124 dans les structures semi-conductrices 206 pendant le fonctionnement de la structure semi-conductrice liée intégrée tridimensionnelle 210 de manière à retirer la chaleur qui est générée dans les couches actives 194 hors et loin de la structure semi-conductrice 210 par l'intermédiaire du fluide de refroidissement circulant ou s'écoulant autrement à travers les microcanaux fluidiques 124 dans celle-ci. [00101] Les figures 27 à 33 illustrent des exemples de procédés qui peuvent être utilisés pour former une structure 190 similaire à celle de la figure 22, qui comprend des trous d'interconnexion conducteurs 192 dans celle-ci. [00102] En faisant référence à la figure 27, une couche de matériau diélectrique 104 peut être prévue sur un substrat 102 (pour former une structure 100 telle que montrée sur la figure 1), après quoi des trous 212 peuvent être formés à travers la couche de matériau diélectrique 104 et partiellement à travers le substrat 102 à partir d'une surface 214 exposée du matériau diélectrique 104 d'un côté de celui-ci opposé au substrat 102. Les trous 212 peuvent être formés à travers le matériau diélectrique 104 et dans le substrat 102 en utilisant, par exemple, un processus de masquage et de gravure photolithographique. Dans ces modes de réalisation, une couche de masque peut être déposée sur la surface 214 du matériau diélectrique 104 et dessinée de manière sélective de manière à former des ouvertures à travers la couche de masque aux emplacements auxquels on souhaite graver dans le matériau diélectrique 104 et le substrat 102 pour former les trous 212. Après avoir formé la couche de masque dessinée, les régions du matériau diélectrique 104 (et finalement le substrat 102) qui sont exposées à travers la couche de masque dessinée peuvent être gravées en utilisant, par exemple, un processus de gravure humide ou un processus de gravure ionique réactive à sec pour former les trous 212 à travers le matériau diélectrique 104 et dans le substrat 102. Les trous peuvent avoir n'importe quelle forme en coupe, telle qu'une forme en coupe généralement circulaire ou généralement rectangulaire. Après le processus de gravure, la couche de masque dessinée peut être retirée. [00103] Comme montré sur la figure 28, un ou plusieurs évidements s'étendant latéralement 106 qui seront finalement utilisés pour former les microcanaux fluidiques 124 (figure 22) peuvent être formés dans le 25 matériau diélectrique 104 sur le substrat 102 pour former la structure 216 montrée sur la figure 28. Les évidements 106 peuvent comprendre les évidements 106 tels que décrits précédemment en faisant référence aux figures 2A et 2B, et peuvent être formés en utilisant 30 les procédés présentés en faisant référence aux figures 2A et 2B. [00104] En faisant référence à la figure 29, le matériau diélectrique 104 supplémentaire peut être prévu sur la structure semi-conductrice 216 de la 35 figure 28, y compris dans les évidements 106 et dans les trous 212 de manière à recouvrir les surfaces exposées du substrat 102 dans les évidements 106 et les trous 212 avec le matériau diélectrique 104 et à former la structure 218 de la figure 29. [00105] En faisant référence à la figure 30, une structure de donneurs 128, qui peut comprendre des ions implantés dans celle-ci le long d'un plan d'implantation d'ions 130, et qui peut être formée comme décrit précédemment en faisant référence aux figures 5 et 6, peut être liée sur le substrat 102 comme décrit ici précédemment en faisant référence aux figures 7 et 8. En particulier, un matériau diélectrique 104 sur la structure de donneurs 128 peut être amené en contact physique direct avec le matériau 15 diélectrique 104 sur le substrat 102, et des liaisons moléculaires diélectrique à diélectrique directes peuvent être établies entre le matériau diélectrique 104 sur la structure de donneurs 128 et le matériau diélectrique 104 sur le substrat 102 pour former la 20 structure liée 220 montrée sur la figure 30. [00106] Après avoir formé la structure liée 220 de la figure 30, la structure de donneurs 128 est fendue ou autrement fracturée le long du plan d'implantation d'ions 130 comme décrit ici précédemment 25 pour former la structure 222 de la figure 31, qui comprend une couche de matériau semi-conducteur 122 liée sur le substrat 102 (avec le matériau diélectrique 104 entre eux) et transférée à partir de la structure de donneurs 128 (figure 30). Comme montré sur la 30 figure 31, les trous 212 peuvent être enfouis dans la structure 222, et peuvent ne pas s'étendre à travers la couche de matériau semi-conducteur 122. Autrement dit, les trous 212 peuvent ne pas communiquer avec l'extérieur de la structure 222. [00107] Ainsi, en faisant référence à la figure 32, des trous supplémentaires 224 peuvent être gravés ou autrement formés à travers la couche de matériau semi-conducteur 122 aux emplacements 5 verticalement au-dessus (dans la perspective de la figure 32) des trous 212 de manière à étendre les trous 212 à travers la couche de matériau semi-conducteur 122. Les trous supplémentaires 224 peuvent être formés à travers la couche de matériau semi-conducteur 122 en 10 utilisant des processus décrits précédemment pour former les trous 212. [00108] Après avoir étendu les trous 212 à travers la couche de matériau semi-conducteur 122 comme décrit en faisant référence à la figure 32, un matériau 15 conducteur 228 peut être prévu dans les trous 212 pour achever la formation des trous d'interconnexion conducteurs 192 et pour former la structure 228 montrée sur la figure 33, qui est au moins sensiblement similaire à la structure 190 de la figure 22. Le 20 matériau conducteur 228 peut comprendre, par exemple, un ou plusieurs métaux ou alliages de métaux. Le matériau conducteur 228 peut être déposé dans les trous 212 en utilisant l'un ou plusieurs d'un processus de dépôt (par exemple, un processus de dépôt physique 25 (PVD) ou un processus de dépôt chimique en phase vapeur (CVD)), d'un processus de dépôt sans courant, et d'un processus de dépôt électrolytique. [00109] Dans les procédés décrits ci-dessus en faisant référence aux figures 27 à 33, les trous 212 ne 30 sont pas remplis du matériau conducteur 228 tant que les trous 212 n'ont pas été étendus à travers la couche de matériau semi-conducteur 122 comme décrit en faisant référence à la figure 32. Dans des procédés supplémentaires, une partie des trous 212 peut être 35 remplie du matériau conducteur 228 avant d'étendre les trous 212 à travers la couche de matériau semiconducteur 122. Des exemples de ces procédés sont décrits ci-dessous en faisant référence aux figures 34 à 40. [00110] En faisant référence à la figure 34, une couche de matériau diélectrique 104 peut être prévue sur un substrat 102 (pour former une structure 100 telle que montrée sur la figure 1), après quoi les trous 212 peuvent être formés à travers la couche de matériau diélectrique 104 et partiellement à travers le substrat 102 à partir d'une surface 214 exposée du matériau diélectrique 104 d'un côté de celui-ci opposé au substrat 102. Les trous 212 peuvent être formés comme décrit précédemment. Après avoir formé les trous 212, une couche de matériau diélectrique 104 peut être déposée en option sur les surfaces exposées dans les trous 212, ou les surfaces exposées dans les trous 212 peuvent être oxydées selon les besoins ou les souhaits. Après avoir formé les trous 212, les trous 212 peuvent être remplis du matériau conducteur 228 pour achever la formation des sections inférieures (dans les perspectives des figures) des trous d'interconnexion conducteurs 192 (figure 22) à former dans ceux-ci, et former la structure 230 montrée sur la figure 34. [00111] Comme montré sur la figure 35, un ou plusieurs évidements s'étendant latéralement 106 qui seront finalement utilisés pour former les microcanaux fluidiques 124 (figure 22) peuvent être formés dans le matériau diélectrique 104 sur le substrat 102 pour former la structure 232 montrée sur la figure 35. Les évidements 106 peuvent comprendre les évidements 106 tels que décrits précédemment en faisant référence aux figures 2A et 2B, et peuvent être formés en utilisant les procédés présentés en faisant référence aux figures 2A et 2B. [00112] En faisant référence à la figure 36, un matériau diélectrique 104 supplémentaire peut être prévu sur la structure semi-conductrice 232 de la figure 35, y compris dans les évidements 106 de manière à recouvrir les surfaces exposées du substrat 102 dans les évidements 106 avec le matériau diélectrique 104 et à former la structure 234 de la figure 36. [00113] En faisant référence à la figure 37, une structure de donneurs 128, qui peut comprendre des ions implantés dans celle-ci le long d'un plan d'implantation d'ions 130, et qui peut être formée comme décrit précédemment en faisant référence aux figures 5 et 6, peut être liée sur le substrat 102 comme décrit ici précédemment en faisant référence aux figures 7 et 8. En particulier, un matériau diélectrique 104 sur la structure de donneurs 128 peut être amené en contact physique direct avec le matériau diélectrique 104 sur le substrat 102, et des liaisons moléculaires diélectrique à diélectrique directes peuvent être établies entre le matériau diélectrique 104 sur la structure de donneurs 128 et le matériau diélectrique 104 sur le substrat 102 pour former la structure liée 236 montrée sur la figure 37. [00114] Après avoir formé la structure liée 236 de la figure 37, la structure de donneurs 128 est fendue ou autrement fracturée le long du plan d'implantation d'ions 130 comme décrit ici précédemment pour former la structure 238 de la figure 38, qui comprend une couche de matériau semi-conducteur 122 liée sur le substrat 102 (avec le matériau diélectrique 104 entre eux) et transférée à partir de la structure de donneurs 128 (figure 37). Comme montré sur la figure 38, les sections des trous d'interconnexion conducteurs 192 (figure 22) définies par le matériau conducteur 228 dans les trous 212 peuvent être enfouies dans la structure 238, et peuvent ne pas s'étendre à travers la couche de matériau semi-conducteur 122. [00115] Ainsi, en faisant référence à la figure 39, des trous supplémentaires 224 peuvent être 5 gravés ou autrement formés à travers la couche de matériau semi-conducteur 122 aux emplacements verticalement au-dessus (dans la perspective de la figure 39) des trous 212 et le matériau conducteur 228 dans ceux-ci de manière à étendre les trous 212 à 10 travers la couche de matériau semi-conducteur 122. Les trous supplémentaires 224 peuvent être formés à travers la couche de matériau semi-conducteur 122 en utilisant des processus précédemment décrits pour la formation des trous 212. 15 [00116] Après avoir formé les trous supplémentaires 224 pour étendre les trous 212 à travers la couche de matériau semi-conducteur 122, un matériau conducteur supplémentaire 228 peut être prévu dans les trous 224 pour achever la formation des trous 20 d'interconnexion conducteurs 192 et former la structure 240 montrée sur la figure 40, qui est au moins sensiblement similaire à la structure 190 de la figure 22. [00117] Des exemples non limitatifs 25 supplémentaires de modes de réalisation de la présente description sont exposés ci-dessous. [00118] Mode de réalisation 1 : un procédé de fabrication d'une structure semi-conductrice, comprenant : la formation d'au moins un évidement 30 s'étendant latéralement dans au moins l'un d'un premier matériau diélectrique sur un substrat et d'un deuxième matériau diélectrique sur un matériau semi-conducteur ; et la liaison du matériau semi-conducteur au substrat en établissant des liaisons moléculaires diélectrique à 35 diélectrique directement entre le premier matériau diélectrique sur le substrat et le deuxième matériau diélectrique sur le matériau semi-conducteur et en définissant au moins un microcanal fluidique entre le premier matériau diélectrique et le deuxième matériau diélectrique au niveau d'une interface entre le premier matériau diélectrique et le deuxième matériau diélectrique, ledit au moins un microcanal fluidique étant au moins partiellement défini par ledit au moins un évidement s'étendant latéralement et comprenant au 10 moins une section s'étendant latéralement ayant une forme en coupe transversale entièrement entourée par le premier matériau diélectrique et le deuxième matériau diélectrique. [00119] Mode de réalisation 2 : le procédé du 15 mode de réalisation 1, comprenant en outre la sélection de chacun du premier matériau diélectrique et du deuxième matériau diélectrique pour qu'il comprenne un oxyde. [00120] Mode de réalisation 3 : le procédé du 20 mode de réalisation 2, comprenant en outre la sélection de chacun du premier matériau diélectrique et du deuxième matériau diélectrique pour qu'il comprenne un oxyde de silicium. [00121] Mode de réalisation 4 : le procédé de 25 l'un quelconque des modes de réalisation 1 à 3, dans lequel la formation dudit au moins un évidement s'étendant latéralement dans au moins l'un du premier matériau diélectrique sur le substrat et du deuxième matériau diélectrique sur le matériau semi-conducteur 30 comprend la formation d'un premier évidement s'étendant latéralement dans le premier matériau diélectrique et d'un deuxième évidement s'étendant latéralement dans le deuxième matériau diélectrique, et dans lequel la liaison du matériau semi-conducteur au substrat 35 comprend l'alignement du premier évidement s'étendant latéralement avec le deuxième évidement s'étendant latéralement de sorte que ledit au moins un microcanal fluidique soit au moins partiellement défini par chacun du premier évidement s'étendant latéralement et du 5 deuxième évidement s'étendant latéralement. [00122] Mode de réalisation 5 : le procédé de l'un quelconque des modes de réalisation 1 à 4, comprenant en outre la sélection du matériau semiconducteur pour qu'il comprenne une couche de matériau 10 semi-conducteur. [00123] Mode de réalisation 6 : le procédé du mode de réalisation 5, dans lequel la liaison du matériau semi-conducteur au substrat comprend le transfert de la couche de matériau semi-conducteur 15 d'une structure de donneurs au substrat. [00124] Mode de réalisation 7 : le procédé du mode de réalisation 6, dans lequel le transfert de la couche de matériau semi-conducteur de la structure de donneurs au substrat comprend : l'implantation d'ions 20 dans la structure de donneurs pour former un plan d'implantation d'ions affaibli dans celle-ci ; la liaison de la structure de donneurs sur le substrat ; et la fracture de la structure de donneurs le long du plan d'implantation d'ions affaibli pour séparer la 25 couche de matériau semi-conducteur d'une partie restante de la structure de donneurs. [00125] Mode de réalisation 8 : le procédé de l'un quelconque des modes de réalisation 5 à 7, comprenant en outre : la formation d'au moins un 30 évidement s'étendant latéralement dans la couche de matériau semi-conducteur ; le recouvrement dudit au moins un évidement s'étendant latéralement avec un troisième matériau diélectrique ; et la liaison d'un autre matériau semi-conducteur à la couche de matériau 35 semi-conducteur en établissant des liaisons moléculaires diélectrique à diélectrique directement entre le troisième matériau diélectrique et un quatrième matériau diélectrique sur l'autre matériau semi-conducteur et en définissant au moins un 5 microcanal fluidique supplémentaire entre le troisième matériau diélectrique et le quatrième matériau diélectrique au niveau d'une interface entre le troisième matériau diélectrique et le quatrième matériau diélectrique, ledit au moins un microcanal 10 fluidique supplémentaire étant au moins partiellement défini par ledit au moins un évidement s'étendant latéralement formé dans la couche de matériau semiconducteur. [00126] Mode de réalisation 9 : le procédé du 15 mode de réalisation 8, comprenant en outre la formation dudit au moins un microcanal fluidique supplémentaire pour qu'il comprenne au moins une section s'étendant latéralement ayant une forme en coupe transversale entièrement entourée par le troisième matériau 20 diélectrique et le quatrième matériau diélectrique. [00127] Mode de réalisation 10 : le procédé de l'un quelconque des modes de réalisation 1 à 9, comprenant en outre la sélection du matériau semiconducteur pour qu'il comprenne du silicium. 25 [00128] Mode de réalisation 11 : le procédé de l'un quelconque des modes de réalisation 1 à 10, comprenant en outre la fourniture d'un fluide dans ledit au moins un microcanal fluidique. [00129] Mode de réalisation 12 : le procédé du 30 mode de réalisation 11, comprenant en outre la fourniture d'un liquide dans ledit au moins un microcanal fluidique. [00130] Mode de réalisation 13 : le procédé de l'un quelconque des modes de réalisation 1 à 12, 35 comprenant en outre la formation d'au moins un trou d'interconnexion électriquement conducteur orienté verticalement s'étendant à travers le premier matériau diélectrique et le deuxième matériau diélectrique. [00131] Mode de réalisation 14 : une structure semi-conductrice, comprenant : un matériau semi- conducteur lié à un substrat avec une couche de matériau diélectrique entre le matériau semi-conducteur et le substrat ; et au moins un microcanal fluidique s'étendant dans une direction latérale à travers la couche de matériau diélectrique entre le matériau semi- conducteur et le substrat, ledit au moins un microcanal fluidique comprenant au moins une section s'étendant latéralement ayant une forme en coupe transversale entièrement entourée par la couche de matériau diélectrique. [00132] Mode de réalisation 15 : la structure semi-conductrice du mode de réalisation 14, dans laquelle la couche de matériau diélectrique comprend un premier matériau diélectrique sur le substrat et un deuxième matériau diélectrique sur le matériau semi- conducteur, le matériau semi-conducteur étant lié au substrat par des liaisons moléculaires diélectrique à diélectrique directes entre le premier matériau diélectrique sur le substrat et le deuxième matériau diélectrique sur le matériau semi-conducteur. [00133] Mode de réalisation 16 : la structure semi-conductrice du mode de réalisation 15, dans laquelle ledit au moins un microcanal fluidique est au moins partiellement défini par au moins un évidement s'étendant latéralement dans au moins l'un du premier matériau diélectrique et du deuxième matériau diélectrique. [00134] Mode de réalisation 17 : la structure semi-conductrice du mode de réalisation 16, dans 35 laquelle ledit au moins un microcanal fluidique est au moins partiellement défini par un premier évidement s'étendant latéralement dans le premier matériau diélectrique et un deuxième évidement s'étendant latéralement dans le deuxième matériau diélectrique. [00135] Mode de réalisation 18 : la structure semi-conductrice de l'un quelconque des modes de réalisation 14 à 17, dans laquelle la couche de matériau diélectrique comprend un oxyde. [00136] Mode de réalisation 19 : la structure semi-conductrice du mode de réalisation 18, dans laquelle la couche de matériau diélectrique comprend un oxyde de silicium. [00137] Mode de réalisation 20 : la structure semi-conductrice de l'un quelconque des modes de 15 réalisation 14 à 19, dans laquelle la couche de matériau diélectrique a une épaisseur de couche moyenne dans une plage allant d'environ un dixième micron (0,1 pm) à environ cinq cent microns (500 pm). [00138] Mode de réalisation 21 : la structure 20 semi-conductrice de l'un quelconque des modes de réalisation 14 à 20, dans laquelle le matériau semi- conducteur comprend une couche de matériau semi- conducteur. [00139] Mode de réalisation 22 : la structure 25 semi-conductrice du mode de réalisation 21, dans laquelle la couche de matériau semi-conducteur a une épaisseur de couche moyenne dans une plage allant d'environ dix nanomètres (10 nm) à environ un et demi microns (1,5 pm). 30 [00140] Mode de réalisation 23 : la structure semi-conductrice du mode de réalisation 21 ou du mode de réalisation 22, comprenant en outre : au moins un évidement s'étendant latéralement dans la couche de matériau semi-conducteur ; un autre matériau semi- 35 conducteur lié sur la couche de matériau semi- conducteur ; un autre matériau diélectrique disposé entre la couche de matériau semi-conducteur et l'autre matériau semi-conducteur et recouvrant ledit au moins un évidement s'étendant latéralement dans la couche de matériau semi-conducteur ; et au moins un microcanal fluidique supplémentaire s'étendant à travers ledit au moins un évidement s'étendant latéralement dans la couche de matériau semi-conducteur dans l'autre matériau diélectrique. [00141] Mode de réalisation 24 : la structure semi-conductrice du mode de réalisation 23, dans laquelle ledit au moins un microcanal fluidique supplémentaire comprend au moins une section s'étendant latéralement ayant une forme en coupe transversale entièrement entourée par l'autre matériau diélectrique. [00142] Mode de réalisation 25 : la structure semi-conductrice de l'un quelconque des modes de réalisation 14 à 24, dans laquelle le matériau semiconducteur comprend du silicium. [00143] Mode de réalisation 26 : la structure semi-conductrice de l'un quelconque des modes de réalisation 14 à 25, comprenant en outre un fluide dans ledit au moins un microcanal fluidique. [00144] Mode de réalisation 27 : la structure semi-conductrice du mode de réalisation 24, comprenant en outre un liquide dans ledit au moins un microcanal fluidique. [00145] Mode de réalisation 28 : la structure semi-conductrice de l'un quelconque des modes de réalisation 14 à 27, dans laquelle la structure semiconductrice est configurée en tant que dissipateur de chaleur pour un attachement à un dispositif à semiconducteurs. [00146] Mode de réalisation 29 : la structure semi-conductrice de l'un quelconque des modes de réalisation 14 à 27, dans laquelle la structure semiconductrice comprend un substrat sur lequel au moins une partie d'un dispositif à semi-conducteurs est fabriquée. [00147] Mode de réalisation 30 : la structure semi-conductrice de l'un quelconque des modes de réalisation 14 à 29, comprenant en outre au moins un trou d'interconnexion électriquement conducteur orienté verticalement s'étendant à travers la couche de matériau diélectrique.

Claims (15)

  1. REVENDICATIONS1. Procédé de fabrication d'une structure semiconductrice, comprenant : la formation d'au moins un évidement s'étendant latéralement (106) dans au moins l'un d'un premier matériau diélectrique (104) sur un substrat (102) et d'un deuxième matériau diélectrique (104) sur un matériau semi-conducteur (122) ; et la liaison du matériau semi-conducteur (122) au substrat en établissant des liaisons moléculaires diélectrique à diélectrique directement entre le premier matériau diélectrique (104) sur le substrat et le deuxième matériau diélectrique (104) sur le matériau semi-conducteur et en définissant au moins un microcanal fluidique (124) entre le premier matériau diélectrique (104) et le deuxième matériau diélectrique (104) au niveau d'une interface entre le premier matériau diélectrique et le deuxième matériau diélectrique, ledit au moins un microcanal fluidique (124) étant au moins partiellement défini par ledit au moins un évidement s'étendant latéralement (106) et comprenant au moins une section s'étendant latéralement ayant une forme en coupe transversale entièrement entourée par le premier matériau diélectrique et le deuxième matériau diélectrique.
  2. 2. Procédé selon la revendication 1, dans lequel la formation dudit au moins un évidement s'étendant latéralement (106) dans au moins l'un du premier 30 matériau diélectrique (104) sur le substrat et du deuxième matériau diélectrique (104) sur le matériau semi-conducteur comprend la formation d'un premier évidement s'étendant latéralement dans le premier matériau diélectrique et d'un deuxième évidement 35 s'étendant latéralement (142) dans le deuxième matériaudiélectrique, et dans lequel la liaison du matériau semi-conducteur au substrat comprend l'alignement du premier évidement s'étendant latéralement avec le deuxième évidement s'étendant latéralement de sorte que ledit au moins un microcanal fluidique (124) soit au moins partiellement défini par chacun du premier évidement s'étendant latéralement et du deuxième évidement s'étendant latéralement.
  3. 3. Procédé selon la revendication 1, comprenant en 10 outre la sélection du matériau semi-conducteur pour qu'il comprenne une couche de matériau semi-conducteur.
  4. 4. Procédé selon la revendication 3, dans lequel la liaison du matériau semi-conducteur au substrat comprend le transfert de la couche de matériau semi- 15 conducteur d'une structure de donneurs (128) au substrat.
  5. 5. Procédé selon la revendication 3, comprenant en outre : la formation d'au moins un évidement s'étendant 20 latéralement dans la couche (122A) de matériau semiconducteur ; le recouvrement dudit au moins un évidement s'étendant latéralement avec un troisième matériau diélectrique (104) ; et 25 la liaison d'un autre matériau semi-conducteur à la couche de matériau semi-conducteur en établissant des liaisons moléculaires diélectrique à diélectrique directement entre le troisième matériau diélectrique et un quatrième matériau diélectrique sur l'autre matériau 30 semi-conducteur et en définissant au moins un microcanal fluidique supplémentaire (124C) entre le troisième matériau diélectrique (104) et le quatrième matériau diélectrique (104) au niveau d'une interface entre le troisième matériau diélectrique et le 35 quatrième matériau diélectrique, ledit au moins unmicrocanal fluidique supplémentaire étant au moins partiellement défini par ledit au moins un évidement s'étendant latéralement formé dans la couche de matériau semi-conducteur.
  6. 6. Procédé selon la revendication 5, comprenant en outre la formation dudit au moins un microcanal fluidique supplémentaire (124C) pour qu'il comprenne au moins une section s'étendant latéralement ayant une forme en coupe transversale entièrement entourée par le troisième matériau diélectrique et le quatrième matériau diélectrique.
  7. 7. Procédé selon la revendication 1, comprenant en outre la formation d'au moins un trou d'interconnexion électriquement conducteur orienté verticalement (192) s'étendant à travers le premier matériau diélectrique et le deuxième matériau diélectrique.
  8. 8. Structure semi-conductrice, comprenant : un matériau semi-conducteur (122) lié à un substrat (102) avec une couche de matériau diélectrique 20 (104) entre le matériau semi-conducteur et le substrat ; et au moins un microcanal fluidique (124) s'étendant dans une direction latérale à travers la couche de matériau diélectrique (104) entre le matériau semi- 25 conducteur et le substrat, ledit au moins un microcanal fluidique (124) comprenant au moins une section s'étendant latéralement ayant une forme en coupe transversale entièrement entourée par la couche de matériau diélectrique. 30
  9. 9. Structure semi-conductrice selon la revendication 8, dans laquelle la couche de matériau diélectrique comprend un premier matériau diélectrique sur le substrat et un deuxième matériau diélectrique sur le matériau semi-conducteur, le matériau semi35 conducteur étant lié au substrat par des liaisonsmoléculaires diélectrique à diélectrique directes entre le premier matériau diélectrique sur le substrat et le deuxième matériau diélectrique sur le matériau semiconducteur.
  10. 10. Structure semi-conductrice selon la revendication 8, dans laquelle ledit au moins un microcanal fluidique (124) est au moins partiellement défini par au moins un évidement s'étendant latéralement dans au moins l'un du premier matériau diélectrique et du deuxième matériau diélectrique.
  11. 11. Structure semi-conductrice selon la revendication 10, dans laquelle ledit au moins un microcanal fluidique (124) est au moins partiellement défini par un premier évidement s'étendant latéralement dans le premier matériau diélectrique et un deuxième évidement s'étendant latéralement dans le deuxième matériau diélectrique.
  12. 12. Structure semi-conductrice selon la revendication 8, dans laquelle le matériau semi20 conducteur comprend une couche de matériau semiconducteur.
  13. 13. Structure semi-conductrice selon la revendication 12, comprenant en outre : au moins un évidement s'étendant latéralement dans 25 la couche de matériau semi-conducteur ; un autre matériau semi-conducteur lié sur la couche de matériau semi-conducteur ; un autre matériau diélectrique disposé entre la couche de matériau semi-conducteur et l'autre matériau 30 semi-conducteur et recouvrant ledit au moins un évidement s'étendant latéralement dans la couche de matériau semi-conducteur ; et au moins un microcanal fluidique supplémentaire s'étendant à travers ledit au moins un évidements'étendant latéralement dans la couche de matériau semi-conducteur dans l'autre matériau diélectrique.
  14. 14. Structure semi-conductrice selon la revendication 13, dans laquelle ledit au moins un microcanal fluidique supplémentaire (124C) comprend au moins une section s'étendant latéralement ayant une forme en coupe transversale entièrement entourée par l'autre matériau diélectrique.
  15. 15. Structure semi-conductrice selon la revendication 8, comprenant en outre au moins un trou d'interconnexion électriquement conducteur orienté verticalement (192) s'étendant à travers la couche de matériau diélectrique.
FR1256680A 2012-07-11 2012-07-11 Structures semi-conductrices comprenant des microcanaux fluidiques pour le refroidissement et procédés associés. Expired - Fee Related FR2993398B1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR1256680A FR2993398B1 (fr) 2012-07-11 2012-07-11 Structures semi-conductrices comprenant des microcanaux fluidiques pour le refroidissement et procédés associés.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1256680A FR2993398B1 (fr) 2012-07-11 2012-07-11 Structures semi-conductrices comprenant des microcanaux fluidiques pour le refroidissement et procédés associés.

Publications (2)

Publication Number Publication Date
FR2993398A1 true FR2993398A1 (fr) 2014-01-17
FR2993398B1 FR2993398B1 (fr) 2015-05-29

Family

ID=47003027

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1256680A Expired - Fee Related FR2993398B1 (fr) 2012-07-11 2012-07-11 Structures semi-conductrices comprenant des microcanaux fluidiques pour le refroidissement et procédés associés.

Country Status (1)

Country Link
FR (1) FR2993398B1 (fr)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3193361A1 (fr) * 2016-01-15 2017-07-19 Soitec Procédé de fabrication de structures semi-conductrices incluant une couche à haute résistivité, et structures semi-conductrice apparentées
US20190371705A1 (en) * 2018-05-30 2019-12-05 Fuji Electric Co., Ltd. Semiconductor device, cooling module, power converting device, and electric vehicle

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060145356A1 (en) * 2005-01-06 2006-07-06 International Business Machines Corporation On-chip cooling
US20100127390A1 (en) * 2008-11-21 2010-05-27 Hans-Joachim Barth Cooling Structures and Methods
US20100155932A1 (en) * 2008-12-24 2010-06-24 International Business Machines Corporation Bonded semiconductor substrate including a cooling mechanism

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060145356A1 (en) * 2005-01-06 2006-07-06 International Business Machines Corporation On-chip cooling
US20100127390A1 (en) * 2008-11-21 2010-05-27 Hans-Joachim Barth Cooling Structures and Methods
US20100155932A1 (en) * 2008-12-24 2010-06-24 International Business Machines Corporation Bonded semiconductor substrate including a cooling mechanism

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3193361A1 (fr) * 2016-01-15 2017-07-19 Soitec Procédé de fabrication de structures semi-conductrices incluant une couche à haute résistivité, et structures semi-conductrice apparentées
FR3046874A1 (fr) * 2016-01-15 2017-07-21 Soitec Silicon On Insulator Procede de fabrication de structures semi-conductrices incluant une couche a haute resistivite, et structures semi-conductrices apparentees
US10276492B2 (en) 2016-01-15 2019-04-30 Soitec Method for fabricating semiconductor structures including a high resistivity layer, and related semiconductor structures
US20190371705A1 (en) * 2018-05-30 2019-12-05 Fuji Electric Co., Ltd. Semiconductor device, cooling module, power converting device, and electric vehicle
US10971431B2 (en) * 2018-05-30 2021-04-06 Fuji Electric Co., Ltd. Semiconductor device, cooling module, power converting device, and electric vehicle

Also Published As

Publication number Publication date
FR2993398B1 (fr) 2015-05-29

Similar Documents

Publication Publication Date Title
US8980688B2 (en) Semiconductor structures including fluidic microchannels for cooling and related methods
EP1576658B1 (fr) Procede de realisation de substrats mixtes et structure ainsi obtenue
EP2960937B1 (fr) Circuit integre comportant un dissipateur de chaleur
FR2973938A1 (fr) Procédés de formation de structures semi-conductrices collées, et structures semi-conductrices formées par ces procédés
FR2969664A1 (fr) Procede de clivage d'un substrat
US8728863B2 (en) Methods of forming bonded semiconductor structures including interconnect layers having one or more of electrical, optical, and fluidic interconnects therein, and bonded semiconductor structures formed using such methods
FR3068510B1 (fr) Procede de realisation d'une interface destinee a assembler temporairement un support microelectronique et une poignee de manipulation, et interface d'assemblage temporaire
FR2990297A1 (fr) Empilement de structures semi-conductrices et procede de fabrication correspondant
FR2993398A1 (fr) Structures semi-conductrices comprenant des microcanaux fluidiques pour le refroidissement et procédés associés.
TW201110311A (en) Method of manufacturing semiconductor chip
JP2013537363A (ja) 犠牲材料を使用して半導体構造体中にウェーハ貫通相互接続部を形成する方法、及びかかる方法により形成される半導体構造体
TW201234553A (en) Integrated circuit device and method of forming the same
FR2901635A1 (fr) Dispositif de connexion tridimensionnel dans un substrat
FR2993399A1 (fr) Dispositifs d'interposition comprenant des microcanaux fluidiques et structures associées et procédés
WO2023062139A1 (fr) Procédé de report d'un dispositif optoélectronique
FR3036531A1 (fr) Procede de realisation d'un circuit microfluidique au sein d'une structure integree tridimensionnelle, et structure correspondante
WO2008148847A1 (fr) Integration 3d de composants verticaux dans des substrats reconstitues
FR2667443A1 (fr) Procede de realisation d'un module hybride.
FR3051971A1 (fr)
EP3847694B1 (fr) Module electronique de puissance
EP3776642B1 (fr) Procédé de fabrication d'un substrat donneur pour la réalisation d'une structure intégrée en trois dimensions et procédé de fabrication d'une telle structure intégrée
EP3506358B1 (fr) Dispositif thermoelectrique a jonction thermoelectrique formee dans l'epaisseur d'un substrat et procede de fabrication du dispositif thermoelectrique
FR2978606A1 (fr) Surfaces de liaison améliorées pour le collage direct de structures semi-conductrices
FR3044165A1 (fr) Realisation d'interconnexions par recourbement d'elements conducteurs sous un dispositif microelectronique tel qu'une puce
FR2999017A1 (fr) Structure integree tridimensionnelle a dissipation thermique amelioree

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 4

ST Notification of lapse

Effective date: 20170331