FR2978606A1 - Surfaces de liaison améliorées pour le collage direct de structures semi-conductrices - Google Patents

Surfaces de liaison améliorées pour le collage direct de structures semi-conductrices Download PDF

Info

Publication number
FR2978606A1
FR2978606A1 FR1156874A FR1156874A FR2978606A1 FR 2978606 A1 FR2978606 A1 FR 2978606A1 FR 1156874 A FR1156874 A FR 1156874A FR 1156874 A FR1156874 A FR 1156874A FR 2978606 A1 FR2978606 A1 FR 2978606A1
Authority
FR
France
Prior art keywords
semiconductor structure
bonding
dielectric material
semiconductor
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1156874A
Other languages
English (en)
Other versions
FR2978606B1 (fr
Inventor
Mariam Sadaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Priority to FR1156874A priority Critical patent/FR2978606B1/fr
Priority to TW101120333A priority patent/TWI493690B/zh
Priority to CN201210249557.XA priority patent/CN102891091B/zh
Priority to KR1020120078214A priority patent/KR101401584B1/ko
Publication of FR2978606A1 publication Critical patent/FR2978606A1/fr
Application granted granted Critical
Publication of FR2978606B1 publication Critical patent/FR2978606B1/fr
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8012—Aligning
    • H01L2224/80136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/80138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/80141—Guiding structures both on and outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80345—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80357—Bonding interfaces of the bonding area being flush with the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06593—Mounting aids permanently on device; arrangements for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Des procédés de collage direct d'une première structure semi-conductrice à une deuxième structure semi-conductrice comprennent le collage direct d'au moins une structure de dispositif d'une première structure semi-conductrice à au moins une structure de dispositif d'une deuxième structure semi-conductrice dans un processus de collage direct matériau conducteur-matériau conducteur. Dans certains modes de réalisation, au moins une structure de dispositif de la première structure semi-conductrice peut être amenée à faire saillie à une certaine distance au-delà d'un matériau diélectrique adjacent sur la première structure semi-conductrice avant le processus de collage. Dans certains modes de réalisation, une ou plusieurs des structures de dispositif peuvent comprendre une pluralité de protubérances intégrales qui s'étendent d'une structure de base. Les structures semi-conductrices collées sont fabriquées en utilisant ces procédés.

Description

SURFACES DE LIAISON AMELIOREES POUR LE COLLAGE DIRECT DE STRUCTURES SEMI-CONDUCTRICES
Domaine technique La présente invention concerne des procédés pour coller directement les unes aux autres des structures semi-conductrices, et des structures semi-conductrices collées formées en utilisant ces procédés.
Contexte L'intégration tridimensionnelle (3D) de deux structures semi-conductrices ou plus peut produire un certain nombre d'avantages dans `les applications microélectroniques. Par exemple, une intégration tridimensionnelle de composants microélectroniques peut résulter en une amélioration de la performance électrique et de la consommation d'énergie tout en réduisant l'aire de l'empreinte du dispositif. Voir, par exemple, P. Garrou, et d'autres « The Handbook of 3D Integration », Wiley-VCH (2008). L'intégration tridimensionnelle de structures semi-conductrices peut s'effectuer en fixant une puce semi-conductrice à une ou plusieurs puces semi- conductrices supplémentaires (c'est-à-dire, de puce à puce (D2D)), une puce semi-conductrice à une ou plusieurs tranches semi-conductrices (c'est-à-dire, de puce à tranche semi-conductrice (D2W)), ainsi qu'une tranche semi-conductrice à une ou plusieurs tranches semi-conductrices supplémentaires (c'est-à-dire, de tranche semi-conductrice à tranche semi-conductrice (W2W)), ou par une combinaison de celles-ci. Les techniques de collage utilisées pour coller une structure semi-conductrice à une autre structure semi-conductrice peuvent être classées de différentes manières, la première selon qu'une couche de matériau intermédiaire est prévue ou non entre les deux structures semi-conductrices pour les coller l'une à l'autre, et la deuxième selon que l'interface de collage permet ou non à des électrons (c'est-à-dire, à un courant électrique) de traverser l'interface. Les « procédés dits de collage direct » sont des procédés dans lesquels un collage chimique solide-à-solide direct est établi entre deux structures semi-conductrices pour les coller l'une à l'autre sans utiliser un matériau de collage intermédiaire entre les deux structures semi-conductrices pour les coller l'une à l'autre. Des procédés de collage direct métal-métal ont été développés pour coller un matériau métallique sur une surface d'une première structure semi- conductrice à un matériau métallique sur une surface d'une deuxième structure semi-conductrice. Les procédés de collage direct métal-métal peuvent également être classés par plage de température dans laquelle chacun est mis en oeuvre. Par exemple, certains procédés de collage direct métal-métal sont mis en oeuvre à des températures relativement élevées résultant en une fusion au moins partielle du matériau métallique au niveau de l'interface de collage. Ces processus de collage direct peuvent être indésirables pour une utilisation pour coller des structures semi- conductrices traitées qui comprennent une ou plusieurs structures de dispositif, étant donné que les températures relativement élevées peuvent affecter de maniere negative les structures de dispositif précédemment formées. Les procédés de « collage par thermocompression » sont des procédés de collage direct dans lesquels une pression est appliquée entre les surfaces de collage à des températures élevées entre deux cents degrés Celsius (200 °C) et environ cinq cent degrés Celsius (500 °C), et souvent entre environ trois cent degrés Celsius (300 °C) et environ quatre cents degrés Celsius (400 °C). Des procédés de collage direct supplémentaires ont été développés qui peuvent être effectués à des températures de deux cents degrés Celsius (200 °C) ou moins. Ces processus de collage direct effectués à des températures de deux cents degrés Celsius (200 °C) ou moins sont appelés ici procédés de collage direct « à température ultra faible ». Les procédés de collage direct à température ultra faible peuvent être effectués par un retrait soigneux des impuretés superficielles et des composés de surface (par exemple, des oxydes natifs), et par une augmentation de l'aire de contact étroit entre les deux surfaces à l'échelle atomique. L'aire de contact étroit entre les deux surfaces est généralement obtenue en polissant les surfaces de collage pour réduire la rugosité de surface jusqu'à des valeurs proches de l'échelle atomique, en appliquant une pression entre les surfaces de collage résultant en une déformation plastique, ou à la fois en polissant les surfaces de collage et en appliquant une pression pour obtenir cette déformation plastique. Certains procédés de collage direct à température ultra faible peuvent être effectués sans l'application d'une pression entre les surfaces de collage au niveau de l'interface de collage, bien qu'une pression puisse être appliquée entre les surfaces de collage au niveau de l'interface de collage dans d'autres procédés de collage direct à température ultra faible afin d'obtenir une résistance appropriée de la liaison au niveau de l'interface de collage. Les procédés de collage direct à température ultra faible dans lesquels une pression est appliquée entre les surfaces de collage sont souvent appelés dans l'art procédés de « collage assisté de surfaces » ou « SAB ». Ainsi, telles qu'utilisées ici, les expressions « collage assisté de surfaces » et « SAB » désignent et comprennent n'importe quel processus de collage direct dans lequel un premier matériau est directement collé à un deuxième matériau en mettant en butée le premier matériau contre le deuxième matériau et en appliquant une pression entre les surfaces de collage au niveau de l'interface de collage à une température de deux cents degrés Celsius (200 0C) ou moins. Les collages directs métal-métal entre des caractéristiques conductrices actives dans des structures semi-conductrices peuvent, dans certains cas, être sujettes à une défaillance mécanique ou une défaillance électrique après une certaine période de temps, même si un collage métal-métal direct acceptable peut être initialement établie entre les caractéristiques conductrices des structures semi-conductrices. Bien que cela ne soit pas totalement compris, on pense que cette défaillance peut être au moins partiellement provoquée par un ou plusieurs de trois mécanismes associés. Les trois mécanismes associés sont une localisation des contraintes, qui peut être favorisée par de grands grains, une croissance de grain associée à la déformation, et un transfert de masse au niveau de l'interface de collage. Ce transfert de masse au niveau de l'interface de collage peut être au moins partiellement dû à une électromigration, une séparation des phases, etc.
Une électromigration est la migration d'atomes de métal dans un matériau conducteur du fait d'un courant électrique. Divers procédés pour améliorer la durée de vie des interconnexions d'électromigration ont été examinés dans l'art. Par exemple, des procédés pour améliorer la durée de vie électromagnétique d'interconnexions de cuivre sont examinés dans J. Gambino et d'autres, « Copper Interconnect Technology for the 32 nm Node and Beyond » IEEE 2009 Custom Integrated Circuits Conference (CICC), pages 141 à 148.
Les figures 1A et 1B illustrent un problème qui peut être rencontré dans des procédés de collage direct. En faisant référence à la figure 1A, une structure semi-conductrice 10 est illustrée qui comprend une couche de dispositif 12, qui peut comprendre une pluralité de structures de dispositif, bien que ces structures ne soient pas illustrées sur les figures simplifiées. Un matériau diélectrique 14 est disposé sur la couche de dispositif 12, et une pluralité d'évidements 16 s'étendent dans le matériau diélectrique 14 à des emplacements auxquels il est souhaité former des éléments conducteurs, tels que des pastilles, des pistes, des trous d'interconnexion conducteurs, etc. Ainsi, le métal électriquement conducteur 18 (par exemple, du cuivre ou un alliage de cuivre) a été déposé sur le matériau diélectrique 14 de sorte que le métal conducteur 18 remplit les évidements 16. Du métal conducteur 18 en excès est souvent déposé, de sorte qu'une couche du métal conducteur 18 s'étend sur la surface supérieure principale 15 du matériau diélectrique 14, comme montré sur la figure 1A.
Après le dépôt du métal conducteur 18 pour former une structure semi-conductrice 10 comme montré sur la figure 1A, le métal conducteur 18 en excès est retiré de la surface supérieure principale 15 du matériau diélectrique 14 pour former une structure semi- conductrice 20, comme montré sur la figure 1B. Le retrait du métal conducteur 18 en excès définit des structures de dispositif 22 qui comprennent le métal conducteur 18 dans les évidements 16. Par exemple, un processus de polissage chimico-mécanique (CMP) peut être utilisé pour retirer le métal conducteur 18 en excès de la surface supérieure principale 15 du matériau diélectrique 14 et définir les structures de dispositif 22. Cependant, le processus CMP utilisé pour retirer le métal conducteur 18 en excès de la surface supérieure principale 15 du matériau diélectrique 14 peut résulter en ce que les surfaces exposées 23 des structures de dispositif 22 sont en retrait par rapport à la surface supérieure principale 15 environnante du matériau diélectrique 14. Les surfaces exposées 23 peuvent avoir une forme concave, en arc, comme montré sur la figure 1B. Ce phénomène est souvent appelé dans l'art « bombage ». Par ailleurs, le processus CMP utilisé de manière excessive pour retirer le métal conducteur 18 en excès de la surface supérieure principale 15 du matériau diélectrique 14 peut également provoquer un retrait excessif du matériau diélectrique 14 à certains emplacements, tels qu'aux emplacements 26 entre les structures de dispositif 22 étroitement séparées, ainsi qu'à des emplacements aléatoires sur la surface supérieure principale 15 du matériau diélectrique 14, tels que l'emplacement 28 montré sur la figure 1B. Ce retrait excessif du matériau diélectrique 14 au-dessous du plan principal de la surface supérieure principale 15 du matériau diélectrique 14 est souvent appelé dans l'art « érosion ». Ces phénomènes de bombage et d'érosion peuvent résulter d'une hétérogénéité du processus CMP, et/ou d'une hétérogénéité de l'épaisseur initiale de la couche de métal conducteur 18 sur la surface supérieure principale 15 du matériau diélectrique 14. Le bombage des surfaces exposées 23 des structures de dispositif 22 et l'érosion localisée de la surface supérieure principale 15 du matériau diélectrique 14 peuvent affecter de manière négative la résistance d'une liaison et la connexion électrique établie par la suite entre la structure semi-conductrice 20 de la figure 1B et une autre structure semi-conductrice (non montrée) dans un processus de collage direct.
Bref résumé Dans certains modes de réalisation, la présente invention comprend des procédés de collage direct d'une première structure semi-conductrice à une deuxième structure semi-conductrice. Une première structure semi-conductrice peut être prévue qui comprend au moins une structure de dispositif comprenant un matériau conducteur (par exemple, un métal ou un matériau non métallique conducteur tel que du silicium polycristallin) et un matériau diélectrique disposé adjacent à ladite au moins une structure de dispositif. Ladite au moins une structure de dispositif et le matériau diélectrique peuvent être exposés au niveau d'une surface de collage de la première structure semi- conductrice. Une surface exposée du matériau diélectrique au niveau de la surface de collage de la première structure semi-conductrice peut définir un plan de collage de la première structure semi-conductrice. Ladite au moins une structure de dispositif de la première structure semi-conductrice peut être amenée à faire saillie à une certaine distance du plan de collage de la première structure semi-conductrice au-delà du matériau diélectrique adjacent. Une deuxième structure semi-conductrice peut être prévue qui comprend au moins une structure de dispositif comprenant un matériau conducteur, et un matériau diélectrique disposé adjacent à ladite au moins une structure de dispositif. Ladite au moins une structure de dispositif et le matériau diélectrique peuvent être exposés au niveau d'une surface de collage de la deuxième structure semi-conductrice. Une surface exposée du matériau diélectrique au niveau de la surface de collage de la deuxième structure semi-conductrice peut définir un plan de collage de la deuxième structure semi-conductrice. Ladite au moins une structure de dispositif de la première structure semi-conductrice peut être collée directement à ladite au moins une structure de dispositif de la deuxième structure semi-conductrice dans un processus de collage direct métal-métal. Des modes de réalisation supplémentaires de procédés de collage direct d'une première structure semi-conductrice à une deuxième structure semi-conductrice consistent à fournir une première structure semi-conductrice, fournir une deuxième structure semi-conductrice, et coller une pluralité de protubérances intégrales d'au moins une structure de dispositif de la première structure semi-conductrice directement à une pluralité de protubérances intégrales de ladite au moins une structure de dispositif de la deuxième structure semi-conductrice dans un processus de collage direct matériau conducteur à matériau conducteur (par exemple, métal-métal, silicium polycristallin-silicium polycristallin, silicium polycristallin-métal, etc.).
La première structure semi-conductrice peut comprendre ladite au moins une structure de dispositif, qui peut comprendre un matériau conducteur, et un matériau diélectrique disposé adjacent à ladite au moins une structure de dispositif. Ladite au moins une structure de dispositif comprend une pluralité de protubérances intégrales s'étendant d'une structure de base. La pluralité de protubérances intégrales et le matériau diélectrique sont exposés au niveau d'une surface de collage de la première structure semi-conductrice. Le matériau diélectrique s'étend sur une partie de ladite au moins une structure de dispositif entre les protubérances intégrales de ladite au moins une structure de dispositif. Une surface exposée du matériau diélectrique au niveau de la surface de collage de la première structure semi-conductrice définit un plan de collage de la première structure semi-conductrice. La deuxième structure semi-conductrice comprend également au moins une structure de dispositif, qui peut comprendre un matériau conducteur, et un matériau diélectrique disposé adjacent à ladite au moins une structure de dispositif. Ladite au moins une structure de dispositif comprend une pluralité de protubérances intégrales s'étendant d'une structure de base. La pluralité de protubérances intégrales et le matériau diélectrique sont exposés au niveau d'une surface de collage de la deuxième structure semi-conductrice. Le matériau diélectrique de la deuxième structure semi-conductrice s'étend sur une partie de ladite au moins une structure de dispositif entre les protubérances intégrales de la pluralité de protubérances intégrales de ladite au moins une structure de dispositif de la deuxième structure semi-conductrice. Une surface exposée du matériau diélectrique au niveau de la surface de collage de la deuxième structure semi-conductrice définit un plan de collage de la deuxième structure semi-conductrice. Dans des modes de réalisation supplémentaires, la présente invention comprend des structures semi- conductrices liées. Les structures semi-conductrices liées comprennent une première structure semi-conductrice collée à une deuxième structure semi-conductrice. La première structure semi-conductrice comprend au moins une structure de dispositif conducteur au niveau d'une surface de collage de la première structure semi-conductrice, et un matériau diélectrique disposé adjacent à ladite au moins une structure de dispositif conducteur au niveau de la surface de collage de la première structure semi- conductrice. La deuxième structure semi-conductrice comprend également au moins une structure de dispositif conducteur au niveau d'une surface de collage de la deuxième structure semi-conductrice, et un matériau diélectrique disposé adjacent à ladite au moins une structure de dispositif conducteur au niveau de la surface de collage de la deuxième structure semi-conductrice. Ladite au moins une structure de dispositif conducteur de la deuxième structure semi-conductrice est directement collée à ladite au moins une structure de dispositif conducteur de la première structure semi-conductrice le long d'une interface de collage entre elles. Le matériau diélectrique de la deuxième structure semi-conductrice est en butée contre 10 le matériau conductrice de collage dispositif conductrice dispositif diélectrique de la première structure semile long d'un plan de collage. L'interface entre ladite au moins une structure de conducteur de la première structure semi- et ladite au moins une structure de conducteur de la deuxième structure semi- conductrice est séparée du plan de collage d'une certaine distance. Dans encore d'autres modes de réalisation, la présente invention comprend des structures semi- conductrices liées supplémentaires qui comprennent une première structure semi-conductrice collée à une deuxième structure semi-conductrice. La première structure semi-conductrice comprend au moins une structure de dispositif conducteur au niveau d'une surface de collage de la première structure semi- conductrice, et un matériau diélectrique disposé adjacent à ladite au moins une structure de dispositif conducteur au niveau de la surface de collage de la première structure semi-conductrice. Ladite au moins une structure de dispositif conducteur comprend une pluralité de protubérances intégrales s'étendant d'une structure de base, et au moins une partie du matériau diélectrique est disposée entre les protubérances intégrales de ladite au moins une structure de dispositif conducteur. La deuxième structure semi- conductrice comprend également au moins une structure de dispositif conducteur au niveau d'une surface de collage de la deuxième structure semi-conductrice, et un matériau diélectrique disposé adjacent à ladite au moins une structure de dispositif conducteur au niveau de la surface de collage de la deuxième structure semi- conductrice. Ladite au moins une structure de dispositif conducteur comprend une pluralité de protubérances intégrales s'étendant d'une structure de base, et au moins une partie du matériau diélectrique est disposée entre les protubérances intégrales de ladite au moins une structure de dispositif conducteur de la deuxième structure semi-conductrice. Le matériau diélectrique de la deuxième structure semi-conductrice est en butée contre le matériau diélectrique de la première structure semi-conductrice le long d'un plan de collage. Les protubérances intégrales de ladite au moins une structure de dispositif conducteur de la première structure semi-conductrice sont directement liées aux protubérances intégrales de ladite au moins une structure de dispositif conducteur de la deuxième structure semi-conductrice le long des interfaces liées entre elles.
Brève description des dessins La présente invention peut être plus totalement comprise avec référence à la description détaillée qui suit de modes de réalisation exemplaires de la présente invention, qui sont illustrés sur les figures jointes, sur lesquelles : les figures 1A et 1B sont des vues en coupe transversale simplifiées de structures semi-conductrices, et sont utilisées pour illustrer des phénomènes de bombage et d'érosion qui peuvent apparaître pendant la préparation de surfaces de collage de structures semi-conductrices pour des processus de collage direct utilisés pour coller directement des structures semi-conductrices les unes aux autres ; les figures 2A à 2K sont des vues en coupe transversale simplifiées de structures semi-conductrices et illustrent des modes de réalisation de processus de collage direct de la présente invention pour coller directement les unes aux autres des structures semi-conductrices ; les figures 3A à 3K sont des vues en coupe transversale simplifiées de structures semi-conductrices et illustrent des modes de réalisation supplémentaires de processus de collage direct de la présente invention ; et les figures 4A et 4B sont des vues en coupe transversale simplifiées de structures semi-conductrices et illustrent encore d'autres modes de réalisation de processus de collage direct de la présente invention.
Description détaillée Les illustrations présentées ici ne sont pas considérées comme des vues réelles d'une structure 10 semi-conductrice, d'un dispositif, d'un système, ou d'un procédé particulier, mais sont des représentations simplement idéalisées qui sont utilisées pour décrire des modes de réalisation de l'invention. Telle qu'utilisée ici, l'expression « structure 15 semi-conductrice » désigne et comprend n'importe quelle structure qui est utilisée pour la formation d'un dispositif à semi-conducteurs. Les structures semi-conductrices comprennent, par exemple, des puces et des tranches semi-conductrices (par exemple, des substrats 20 de support, des dispositifs d'interposition et des substrats de dispositif), ainsi que des ensembles ou des structures composites qui comprennent deux puces, deux tranches semi-conductrices, ou des combinaisons de celles-ci, ou plus, qui ont été intégrées de manière 25 tridimensionnelle les unes aux autres. Les structures semi-conductrices comprennent également des dispositifs à semi-conducteurs totalement fabriqués, ainsi que des structures intermédiaires formées pendant la fabrication de dispositifs à semi-conducteurs. 30 Telle qu'utilisée ici, l'expression « structure semi-conductrice traitée » désigne et comprend n'importe quelle structure semi-conductrice qui comprend une ou plusieurs structures de dispositif au moins partiellement formées. Les structures semi- 35 conductrices traitées sont un sous-ensemble de structures semi-conductrices, et toutes les structures semi-conductrices traitées sont des structures semi-conductrices. Telle qu'utilisée ici, l'expression « structure semi-conductrice collée » désigne et comprend n'importe quelle structure qui comprend deux structures semi-conductrices ou plus qui sont liées les unes aux autres. Les structures semi-conductrices liées sont un sous-ensemble de structures semi-conductrices, et toutes les structures semi-conductrices liées sont des structures semi-conductrices. En outre, les structures semi-conductrices liées qui comprennent une ou plusieurs structures semi-conductrices traitées sont également des structures semi-conductrices traitées.
Telle qu'utilisée ici, l'expression « structure de dispositif » désigne et comprend n'importe quelle partie d'une structure semi-conductrice traitée, c'est-à-dire comprend, ou définit au moins une partie d'un composant actif ou passif d'un dispositif à semi- conducteurs à former sur la structure semi-conductrice ou dans celle-ci. Par exemple, les structures de dispositif comprennent des composants actifs et passifs de circuits intégrés, tels que des transistors, des transducteurs, des condensateurs, des résistances, des lignes conductrices, des trous d'interconnexion conducteurs, et des pastilles de contact Telle qu'utilisée ici, « interconnexion à travers la tranche désigne et comprend n'importe d'interconnexion conducteur s'étendant conductrices. l'expression » ou « TWI » quel trou à travers au moins une partie d'une première structure semi- conductrice qui est utilisé pour réaliser une interconnexion structurelle et/ou électrique entre la première structure semi-conductrice et une deuxième structure semi-conductrice par l'intermédiaire d'une interface entre la première structure semi-conductrice et la deuxième structure semi-conductrice. Les interconnexions à travers la tranche semi-conductrice sont également appelées dans l'art par d'autres expressions, telles que « trous d'interconnexion à travers le silicium », « trous d'interconnexion à travers le substrat », « trous d'interconnexion à travers la tranche », ou par des abréviations de ces expressions, telles que « TSV » ou « TWV ». Les TWI s'étendent généralement à travers une structure semi-conductrice dans une direction généralement perpendiculaire aux surfaces principales généralement plates de la structure semi-conductrice (c'est-à-dire, dans une direction parallèle à l'axe « Z »).
Telle qu'utilisée ici, l'expression « surface active », lorsqu'elle est utilisée en relation avec une structure semi-conductrice traitée, désigne et comprend une surface principale exposée de la structure semi-conductrice traitée qui a été traitée ou qui sera traitée, pour former une ou plusieurs structures de dispositif dans la surface principale exposée de la structure semi-conductrice traitée ou sur celle-ci. Telle qu'utilisée ici, l'expression « surface arrière », lorsqu'elle est utilisée en relation avec une structure semi-conductrice traitée, désigne et comprend une surface principale exposée de la structure semi-conductrice traitée d'un côté de la structure semi-conductrice traitée opposé à une surface active de la structure semi-conductrice.
Dans certains modes de réalisation, la présente invention comprend des procédés de collage direct améliorés d'une première structure semi-conductrice à une deuxième structure semi-conductrice pour former une structure semi-conductrice collée. En particulier, des modes de réalisation de l'invention peuvent comprendre la formation d'une surface de collage d'une structure semi-conductrice pour qu'elle comporte un motif topographique sélectionné qui est reproduit délibérément de manière non plane à l'échelle atomique pour améliorer une liaison à établir entre la surface de collage de la structure semi-conductrice et une surface de collage d'une autre structure semi-conductrice dans un processus de collage direct tel qu'un processus de collage à température ultra faible (par exemple, un processus de collage assisté de surfaces (SAB)), sans utiliser un matériau adhésif intermédiaire entre les surfaces de collage des structures semi-conductrices. Un premier ensemble de modes de réalisation exemplaires de l'invention est décrit ci-dessous en faisant référence aux figures 2A à 2K. En particulier, les figures 2A à 2D illustrent la fabrication d'une première structure semi-conductrice 130 montrée sur la figure 2D, les figures 2E à 2I illustrent la fabrication d'une deuxième structure semi-conductrice 240 montrée sur la figure 2I, et les figures 2J et 2K illustrent la première structure semi-conductrice 130 et la deuxième structure semi-conductrice 240 liées l'une à l'autre dans un processus de collage direct pour former une structure semi-conductrice collée 300 montrée sur la figure 2K. En faisant référence à la figure 2A, une structure semi-conductrice 100 est montrée, qui peut être formée comme décrit précédemment ici en faisant référence aux figures lA et 1B. La structure semi-conductrice 100, comme la structure semi-conductrice 10 de la figure 1A, peut comprendre une couche de dispositif 102 qui comprend une ou plusieurs structures de dispositif, telles que des transistors, des trous d'interconnexion conducteurs s'étendant verticalement, des pistes conductrices s'étendant horizontalement, etc. La structure semi-conductrice 100 comprend les structures de dispositif 106 qui sont définies par un métal conducteur 105 qui est disposé dans les évidements 104 formés ou autrement prévus dans le matériau diélectrique 102 et qui comprennent ce métal. Le matériau conducteur 105 peut comprendre un élément métallique pur du commerce, tel que du cuivre, de l'aluminium, du tungstène, du tantale, du titane, du chrome, ou un matériau conducteur non métallique, tel que du silicium polycristallin dopé, etc., ou le matériau conducteur 105 peut comprendre un alliage ou un mélange à base d'un ou de plusieurs de ces éléments métalliques. En outre, les structures de dispositif 106 peuvent comprendre différentes régions ayant différentes compositions. Par exemple, les évidements 104 peuvent être doublés d'une ou de plusieurs couches relativement minces de métal pour réaliser, par exemple, une couche de barrière à la diffusion, une couche de germe, etc., et un métal électriquement conducteur massif, tel que du cuivre ou un alliage de cuivre, peut remplir sensiblement la majeure partie restante du volume des évidements 104. Comme montré sur la figure 2A, une surface 107 des structures de dispositif 106 qui est exposée à travers le matériau diélectrique 102 peut, dans certains modes de réalisation, avoir une forme concave, qui peut résulter du phénomène de bombage qui a été observé lors de l'application d'un processus de polissage chimico- mécanique (CMP) pour retirer le matériau conducteur 105 en excès de la structure semi-conductrice 100 et définir les structures de dispositif 106. Ainsi, les surfaces 107 des structures de dispositif 106 peuvent être en retrait par rapport à la surface 103 adjacentè du matériau diélectrique 102 environnant, comme montré sur la figure 2A. Comme montré également sur la figure 2A, la surface principale exposée 103 du matériau diélectrique 102 peut ne pas être parfaitement plane, et peut comporter des creux ou des évidements à certains emplacements sur celle-ci. Par exemple, un évidement 108 concave est montré sur la surface 103 à un emplacement séparé des structures de dispositif 106.
Ces évidements 108 peuvent également résulter du processus de polissage chimico-mécanique (CMP) utilisé pour retirer le métal conducteur 105 en excès de la structure semi-conductrice 100 et définir les structures de dispositif 106, ce qui implique le retrait de différents matériaux et, ainsi, peut être relativement moins efficace pour obtenir une surface plane comparé aux processus CMP qui impliquent seulement le retrait d'un matériau homogène unique (c'est-à-dire, les processus CMP dans lesquels la surface entière polie a la même composition). En faisant référence à la figure 2B, une structure semi-conductrice 110 peut être formée à partir de la structure semi-conductrice 100 de la figure 2A en fournissant un matériau diélectrique supplémentaire 112 sur la surface 103 du matériau diélectrique 102. Comme montré sur la figure 2B, le matériau diélectrique supplémentaire 112 peut être prévu sur le matériau diélectrique 102 en une épaisseur moyenne qui remplit l'évidement 108 et les évidements définis par les surfaces 107 concaves des structures de dispositif 106. Dans certains modes de réalisation, le matériau diélectrique supplémentaire 112 peut être prévu sur le matériau diélectrique 102, de sorte que la distance moyenne entre la surface principale exposée 114 du matériau diélectrique supplémentaire et la surface 103 du matériau diélectrique sous-jacent 102 soit d'au moins environ dix nanomètres (100 nm), d'au moins environ cinq cent nanomètres (500 nm), ou même d'au moins environ mille nanomètres (1000 nm).
Le matériau diélectrique supplémentaire peut comprendre, par exemple, un matériau d'oxyde tel qu'un ou plusieurs de l'oxyde de silicium, du nitrure de silicium et de l'oxynitrure de silicium, et peut être déposé en utilisant des processus de dépôt chimique en phase vapeur (CVD) connus. La température à laquelle le matériau diélectrique supplémentaire est déposé peut être sélectionnée de manière à ne pas endommager les dispositifs précédemment fabriqués. Comme montré sur la figure 2B, dans certains modes de réalisation, le matériau diélectrique supplémentaire 112 peut être déposé d'une manière conforme sur la structure semi-conductrice 100 de la figure 2A, de sorte que la diélectrique ou plusieurs la surface conductrice montré sur surface principale exposée 114 du matériau supplémentaire 112 comprenne également un évidements situés sur des évidements dans sous-jacente de la structure semi-100. Par exemple, un évidement 116 est la surface principale exposée 114 du matériau diélectrique supplémentaire 112 qui est situé sur l'évidement 108 dans la surface sous-jacente 103 du matériau diélectrique 102. Bien que non montré sur la figure 2B, des évidements supplémentaires peuvent être formés dans la surface principale exposée 114 du matériau diélectrique supplémentaire 112 aux emplacements au-dessus des surfaces en retrait 107 des structures de dispositif 106. En faisant référence à la figure 2C, après le dépôt du matériau diélectrique supplémentaire 112, la surface principale exposée 114 du matériau diélectrique supplémentaire 112 peut être aplanie pour former une autre structure semi-conductrice 120. Par exemple, la surface principale exposée 114 du matériau diélectrique supplémentaire 112 peut être soumise à un ou plusieurs d'un processus de gravure chimique, d'un processus de polissage mécanique, ou d'un processus de polissage chimico-mécanique (CMP) pour aplanir la surface principale exposée 114 du matériau diélectrique supplémentaire 112. Le processus utilisé pour aplanir la surface principale exposée 114 peut impliquer le retrait d'une partie du matériau diélectrique supplémentaire 112. Ainsi, le profil d'origine du matériau diélectrique supplémentaire 112 est montré sur la figure 2C par un trait en pointillés. Après que la surface principale exposée 114 du matériau diélectrique supplémentaire 112 a été aplanie, la surface principale exposée 114 peut être au moins sensiblement plane (c'est-à-dire, lisse). Etant donné que le processus d'égalisation utilisé pour aplanir la surface principale exposée 114 implique l'égalisation d'une surface entière d'une même composition (c'est-à-dire de la composition du matériau diélectrique supplémentaire 112), la surface principale exposée 114 peut être, après égalisation, plus lisse que la surface principale exposée de la structure semi-conductrice 100 de la figure 2A. Dans certains modes de réalisation, après le processus d'égalisation, la surface principale exposée 114 peut avoir une rugosité de surface quadratique moyenne (efficace) d'environ un demi nanomètre (0,5 nm) ou moins, d'environ deux dixièmes de nanomètre (0,2 nm) ou moins, ou même d'environ un dixième de nanomètre (0,1 nm) ou moins. Après avoir aplani la surface principale exposée 114 du matériau diélectrique supplémentaire 112, la structure semi-conductrice 120 de la figure 2C peut être soumise à un processus de gravure pour retirer le matériau diélectrique supplémentaire 112 et une partie du matériau diélectrique sous-jacent 102 pour amener les structures de dispositif 106 à faire saillie à une distance prédéterminée Dl sélectionnée de la surface exposée 103 du matériau diélectrique 102, comme montré sur la figure 2D, et former la première structure semi-conductrice 130 mentionnée précédemment. Dans certains modes de réalisation, la distance Dl peut être entre environ un demi nanomètre (0,5 nm) et environ cinquante nanomètres (50 nm), entre environ un nanomètre (1 nm) et environ dix nanomètres (10 nm), ou même entre environ deux nanomètres (2 nm) et environ sept nanomètres (7 nm).
Les surfaces exposées des structures de dispositif 106 et la surface principale exposée 103 du matériau diélectrique 102 environnant définissent, ensemble, une surface de collage de la première structure semi-conductrice 130 qui sera en butée contre une surface de collage complémentaire de la deuxième structure semi-conductrice 240 montrée sur la figure 2I et collée à celle-ci. En continuant de faire référence à la figure 2D, les structures de dispositif 106 et le matériau diélectrique 102 disposé adjacent aux structures de dispositif 106 sont exposés au niveau de la surface de collage de la première structure semi-conductrice 130. La surface principale exposée 103 du matériau diélectrique 102 définit un plan de collage 132 de la première structure semi-conductrice. Le plan de collage 132 peut comprendre le plan le long duquel au moins une majeure partie de l'interface de collage entre la première structure semi-conductrice 130 et la deuxième structure semi-conductrice 240 (figure 2I) s'étend après le collage de la première structure semi- conductrice 130 et de la deuxième structure semi-conductrice 240 l'une à l'autre, comme examiné plus en détail ci-dessous en faisant référence aux figures 2J et 2K.
Un procédé exemplaire qui peut être utilisé pour former la deuxième structure semi-conductrice 240 de la figure 2I est maintenant décrit en faisant référence aux figures 2E à 2I. En faisant référence à la figure 2E, une structure semi-conductrice 200 peut être fournie. La structure semi-conductrice 200 peut être sensiblement similaire à la structure semi-conductrice 100 de la figure 2A, et peut comprendre une couche de dispositif 201 qui comprend une ou plusieurs structures de dispositif, telles que des transistors, des trous d'interconnexion conducteurs s'étendant verticalement, des pistes conductrices s'étendant horizontalement, etc. La structure semi-conductrice 200 comprend un matériau diélectrique 202 disposé sur la couche de dispositif 201, et des structures de dispositif 206 qui sont définies par un matériau conducteur 205 et qui comprennent ce matériau qui est disposé dans les évidements 204 formés ou autrement prévus dans le matériau diélectrique 202. Le matériau conducteur 205 peut avoir une composition telle que décrite précédemment en relation avec le matériau conducteur 105 de la figure 2A. Comme montré sur la figure 2E, une surface 207 des structures de dispositif 206 qui est exposée à travers le matériau diélectrique 202 peut, dans certains modes de réalisation, avoir une forme concave, qui peut résulter du phénomène de bombage qui a été observé lors de l'application d'un processus de polissage chimico- mécanique (CMP) pour retirer le métal conducteur 205 en excès de la structure semi-conductrice 200 et pour définir les structures de dispositif 206. Ainsi, les surfaces 207 des structures de dispositif 206 peuvent être en retrait par rapport à la surface 203 adjacentë du matériau diélectrique 202 environnant, comme montré sur la figure 2E. Comme montré également sur la figure 2E, la surface principale exposée 203 du matériau diélectrique 202 peut ne pas être parfaitement plane, et peut comporter des creux ou des évidements à certains emplacements sur celle-ci. Par exemple, un évidement 208 concave est montré sur la surface 203 à un emplacement séparé des structures de dispositif 206. Ces évidements 208 peuvent également résulter du processus de polissage chimico-mécanique (CMP) utilisé pour retirer le métal conducteur 205 en excès de la structure semi-conductrice 200 et pour définir les structures de dispositif 206, comme examiné précédemment ici. En faisant référence à la figure 2F, une structure semi-conductrice 210 peut être formée à partir de la structure semi-conductrice 200 de la figure 2E en prévoyant un matériau diélectrique supplémentaire 212 sur la surface 203 du matériau diélectrique 202. Comme montré sur la figure 2F, le matériau diélectrique supplémentaire 212 peut être prévu sur le matériau diélectrique 202 en une épaisseur moyenne qui remplit l'évidement 208 et les évidements définis par les surfaces 207 concaves des structures de dispositif 206. Le matériau diélectrique supplémentaire 212 peut avoir une composition et une configuration (par exemple, une épaisseur moyenne) telles que présentées précédemment en relation avec le matériau diélectrique supplémentaire 112 en faisant référence à la figure 2B. Comme montré sur la figure 2F, dans certains modes de réalisation, le matériau diélectrique supplémentaire t 212 peut être déposé d'une manière conforme sur la structure semi-conductrice 200 de la figure 2E, de sorte que la surface principale exposée 214 du matériau diélectrique supplémentaire 212 comprenne également un ou plusieurs évidements situés sur des évidements dans la surface sous-jacente de la structure semi-conductrice 200. Par exemple, un évidement 216 est montré sur la surface principale exposée 214 du matériau diélectrique supplémentaire 212 qui est situé sur l'évidement 208 dans la surface sous-jacente 203 du matériau diélectrique 202. Bien que non montré sur la figure 2F, des évidements supplémentaires peuvent être formés dans la surface principale exposée 214 du matériau diélectrique supplémentaire 212 aux emplacements au-dessus des surfaces en retrait 207 des structures de dispositif 206. En faisant référence à la figure 2G, après le dépôt du matériau diélectrique supplémentaire 212, la surface principale exposée 214 du matériau diélectrique supplémentaire 212 peut être aplanie pour former une autre structure semi-conductrice 220 d'une manière similaire à celle décrite précédemment en relation avec le matériau diélectrique supplémentaire 112 en faisant référence à la figure 2C. Par exemple, la surface principale exposée 214 du matériau diélectrique supplémentaire 212 peut être soumise à un ou plusieurs d'un processus de gravure chimique, d'un processus de polissage mécanique, ou d'un processus de polissage chimico-mécanique (CMP) pour aplanir la surface principale exposée 214 du matériau diélectrique supplémentaire 212. Le processus utilisé pour aplanir la surface principale exposée 214 peut impliquer le retrait d'une partie du matériau diélectrique supplémentaire 212. Ainsi, le profil d'origine du matériau diélectrique supplémentaire 212 est montré sur 24 la figure 2G par un trait en pointillés. Après avoir aplani la surface principale exposée 214 du matériau diélectrique supplémentaire 212, la surface principale exposée 214 peut être au moins sensiblement plane (c'est-à-dire, lisse). Etant donné que le processus d'égalisation utilisé pour aplanir la surface principale exposée 214 implique l'égalisation d'une surface entière ayant la même composition (c'est-à- dire, la composition du matériau diélectrique supplémentaire 212), la surface principale exposée 214 peut être, après égalisation, plus lisse que la surface principale exposée de la structure semi-conductrice 200 de la figure 2E. Dans certains modes de réalisation, après le processus d'égalisation, la surface principale exposée 214 peut avoir une rugosité de surface quadratique moyenne (efficace) d'environ un demi nanomètre (0,5 nm) ou moins, d'environ deux dixièmes de nanomètre (0,2 nm) ou moins, ou même d'environ un dixième de nanomètre (0,1 nm) ou moins. En faisant référence à la figure 2H, après avoir aplani la surface principale exposée 214 du matériau diélectrique supplémentaire 212, un matériau de masque 232 peut être prévu sur la surface principale exposée 214 aplanie. Le matériau de masque 232 peut être une couche de recouvrement déposée au moins sur la surface principale exposée 214 sensiblement entière, et dessinée par la suite pour former des ouvertures 234 (par exemple, des orifices ou d'autres ouvertures) s'étendant à travers le matériau de masque 212. Les ouvertures 234 peuvent être alignées avec les structures de dispositif 206, comme montré sur la figure 2H. En outre, les ouvertures 234 peuvent avoir des tailles et des formes qui correspondent aux tailles et aux formes des structures de dispositif sous- jacentes 206. Le matériau de masque 232 dessiné peut être utilisé pour faciliter le retrait des régions du matériau diélectrique supplémentaire 212 au-dessus des structures de dispositif 206 sans retirer d'autres régions du matériau diélectrique supplémentaire 212. Le matériau de masque 232 peut comprendre, par exemple, une résine photosensible polymérique telle que polyméthacrylate de méthyle (PMMA), qui peut être déposée par centrifugation sur une couche de résine photosensible non durcie et en soumettant par la suite certaines régions sélectionnées de la résine photosensible non durcie à un rayonnement électromagnétique à travers un réticule dessiné pour durcir uniquement des régions sélectionnées de la résine photosensible non durcie. Les régions non durcies de la résine photosensible peuvent ensuite être retirées pour former le matériau de masque 232 dessiné comme montré sur la figure 2H. Dans des modes de réalisation supplémentaires, le matériau de masque 232 peut comprendre un matériau de masque dur, tel que du nitrure de silicium (Si3N4), et peut être déposé en utilisant, par exemple, un processus de dépôt chimique en phase vapeur (CVD). Des techniques photolithographiques peuvent ensuite être utilisées pour dessiner le matériau de masque dur déposé pour former le matériau de masque 232 dessiné, comme montré sur la figure 2H. Divers matériaux de masque et procédés pour déposer et dessiner ces matériaux de masque sont connus dans l'art et peuvent être utilisés dans des modes de réalisation de l'invention. Après avoir formé le matériau de masque 232 dessiné sur la surface principale exposée 214 aplanie du matériau diélectrique supplémentaire 212, les régions du matériau diélectrique supplémentaire 212 qui sont exposées à travers les ouvertures 234 dans le matériau de masque 232 dessiné au-dessus des structures de dispositif 206 peuvent être retirées pour former une structure semi-conductrice 240, comme montré sur la figure 2I. Par exemple, la structure semi-conductrice 230 de la figure 2H peut être exposée à un ou plusieurs agents de gravure dans un processus de gravure chimique humide ou un processus de gravure ionique réactive (RIE) sèche. Lesdits un ou plusieurs agents de gravure peuvent être sélectionnés pour qu'ils aient une composition qui gravera le matériau diélectrique supplémentaire 212 sans retirer le matériau de masque 232 dessiné et les structures de dispositif 206, ou qui gravera le matériau diélectrique supplémentaire 212 à une vitesse supérieure à celle à laquelle le matériau de masque 232 dessiné et les structures de dispositif 206 sont gravés par lesdits un ou plusieurs agents de gravure, de sorte qu'au moins sensiblement la totalité du matériau diélectrique supplémentaire 212 au-dessus des structures de dispositif 206 puisse être retirée par lesdits un ou plusieurs agents de gravure sans effectuer une gravure entière à travers le matériau de masque 232 dessiné. Après avoir retiré les régions du matériau diélectrique supplémentaire 212 au-dessus des structures de dispositif 206 qui sont exposées à travers les ouvertures 234 dans le matériau de masque 232 dessiné dans un processus de gravure, le matériau de masque 232 dessiné peut être retiré, comme montré sur la figure 2I. Dans certains modes de réalisation, après ce processus de gravure, la surface principale exposée 214 du matériau diélectrique supplémentaire 212 peut avoir une rugosité de surface quadratique moyenne (efficace) d'environ cinq dixièmes de nanomètre (0,5 nm) ou moins, d'environ deux dixièmes de nanomètre (0,2 nm) ou moins, ou même d'environ un dixième de nanomètre (0,1 nm) ou moins. En outre, dans certains modes de réalisation, le processus de gravure utilisé pour retirer les régions du matériau diélectrique supplémentaire 212 au-dessus des structures de dispositif 206 qui sont exposées à travers les ouvertures 234 dans le matériau de masque 232 dessiné peut amener les surfaces exposées 207 des structures de dispositif 206 à être en retrait à une distance prédéterminée D2 sélectionnée de la surface exposée 214 du matériau diélectrique supplémentaire 212 environnant, comme montré sur la figure 2I. Dans certains modes de réalisation, un processus de gravure utilisé pour retirer un oxyde peut amener les surfaces exposées 207 des structures de dispositif 206 à avoir une forme évidée ou bombée dans les modes de réalisation dans lesquels les structures de dispositif comprennent du silicium polycristallin. Dans des modes de réalisation supplémentaires, les structures de dispositif 206 peuvent être amenées à présenter une forme évidée ou bombée du fait d'un processus de polissage chimico-mécanique (CMP) utilisé pour retirer le matériau conducteur 105 en excès de la structure semi-conductrice 100 et définir les structures de dispositif 106, comme décrit précédemment en faisant référence à la figure 2A. En tant qu'exemples non limitatifs, la distance D2 peut être entre environ un dixième de nanomètre (0,1 nm) et environ dix nanomètres (10 nm), entre environ un nanomètre (1 nm) et environ dix nanomètres (10 nm), ou même entre environ deux nanomètres (2 nm) et environ sept nanomètres (7 nm). Dans certains modes de réalisation, la distance D2 de la figure 2I peut être au moins sensiblement égale à la distance Dl de la figure 2D. Dans des modes de réalisation supplémentaires, cependant, la distance D2 de la figure 2I peut être inférieure à la distance Dl de la figure 2D. Par exemple, la distance D2 de la figure 2I peut être entre environ 80 % et environ 99 % de la distance Dl de la figure 2D, ou plus particulièrement, entre environ 90 % et environ 98 % de la distance Dl de la figure 2D. Les surfaces exposées 207 des structures de dispositif 206 et la surface principale exposée 214 du matériau diélectrique supplémentaire 212 environnant définissent, ensemble, une surface de collage de la deuxième structure semi-conductrice 240 qui sera en butée contre la surface de collage complémentaire de la première structure semi-conductrice 130 de la figure 2D et collée à celle-ci. En continuant de faire référence à la figure 2I, les structures de dispositif 206 et le matériau diélectrique supplémentaire 212 disposé adjacent aux structures de dispositif 206 sont exposés au niveau de la surface de collage de la deuxième structure semi-conductrice 240. La surface principale exposée 214 du matériau diélectrique supplémentaire 212 définit un plan de collage 242 de la deuxième structure semi-conductrice 240. Le plan de collage 242 peut comprendre le plan le long duquel au moins une majeure partie de l'interface- de collage entre la première structure semi-conductrice 130 (figure 2D) et la deuxième structure semi-conductrice 240 s'étend après avoir lié la première structure semi-conductrice 130 et la deuxième structure semi-conductrice 240 l'une à l'autre, comme examiné plus en détail ci-dessous en faisant référence aux figures 2J et 2K. En faisant référence à la figure 2J, la première structure semi-conductrice 130 peut être alignée avec la deuxième structure semi-conductrice 240 de sorte que les structures de dispositif 106 de la première structure semi-conductrice 130 soient alignées avec les structures de dispositif 206 de la deuxième structure semi-conductrice 240. Comme mentionné précédemment, les surfaces exposées des structures de dispositif 106 et la surface principale exposée 103 du matériau diélectrique 102 environnant définissent, ensemble, une surface de collage de la première structure semi-conductrice 130, et les surfaces exposées des structures de dispositif 206 et la surface principale exposée 214 du matériau diélectrique supplémentaire 212 environnant définissent, ensemble, une surface de collage de la deuxième structure semi-conductrice 240. Avec cette configuration, la topographie de la surface de collage de la première structure semi-conductrice 130 a une configuration mâle dans laquelle les structures de dispositif 106 font saillie de la première structure semi-conductrice 130, et la topographie de la surface de collage de la deuxième structure semi-conductrice 240 a une configuration femelle dans laquelle les structures de dispositif 206 sont disposées dans des évidements qui s'étendent dans la deuxième structure semi-conductrice 240. En faisant référence à la figure 2K, les structures de dispositif 106 saillantes de la première structure semi-conductrice 130 peuvent être insérées dans les évidements dans lesquels les structures de dispositif 206 de la deuxième structure semi-conductrice 240 sont disposées, et la surface de collage de la première structure semi-conductrice 130 peut être en butée contre la surface de collage de la deuxième structure semi-conductrice 240. Dans cette configuration, les structures de dispositif 106 de la première structure semi-conductrice 130 peuvent être en butée directement contre les structures de dispositif 6 correspondantes respectives de la deuxième structure semi-conductrice 240. Dans certains modes de réalisation, il est possible qu'aucun matériau de collage intermédiaire (par exemple, un adhésif) ne soit prévu entre les structures de dispositif 106 en butée de la première structure semi-conductrice 130 et les structures de dispositif 206 de la deuxième structure semi-conductrice 240. Les structures de dispositif 106 de la première structure semi-conductrice 130 peuvent ensuite être directement liées aux structures de dispositif 206 de la deuxième structure semi-conductrice 240 pour former la structure semi-conductrice collée 300 montrée sur la figure 2K. Le processus de collage résulte en la formation de structures conductrices liées qui comprennent les structures de dispositif 106 et les structures de dispositif 206 qui ont été liées les unes aux autres. Les structures de dispositif 206 de la deuxième structure semi-conductrice 240 peuvent être directement liées aux structures de dispositif 106 de la première structure semi-conductrice 130 dans un processus de collage directe à température ultra faible matériau conducteur à matériau conducteur effectué dans un environnement à une température ou à des températures d'environ deux cents degrés Celsius (200 °C) ou moins, ou même dans un environnement à une température ou à des températures d'environ cent degrés Celsius (100 0C) ou moins. Dans certains modes de réalisation, un tel processus de collage direct à température ultra faible peut être effectué dans un environnement à peu près à température ambiante (c'est-à-dire, sans appliquer de chaleur autre que celle fournie par l'environnement ambiant). Avant de coller la première structure semi-35 conductrice 130 à la deuxième structure semi- conductrice 240, la première structure semi-conductrice 130 et la deuxième structure semi-conductrice 240 peuvent être traitées pour retirer les impuretés superficielles et les composés de surface indésirables.
Dans certains modes de réalisation, la première structure semi-conductrice 130 peut être directement collée à la deuxième structure semi-conductrice 240 sans l'application d'une pression entre les surfaces de collage au niveau de l'interface de collage entre elles. Dans d'autres modes de réalisation, une pression peut être appliquée entre les surfaces de collage au niveau de l'interface de collage dans certains procédés de collage directe à température ultra faible afin d'obtenir une résistance de collage appropriée au niveau de l'interface de collage. Autrement dit, les procédés de collage direct utilisés pour coller les structures de dispositif 106 de la première structure semi-conductrice 130 aux structures de dispositif 206 de la deuxième structure semi-conductrice 240 peuvent comprendre des procédés de collage assistée de surfaces (SAB) dans certains modes de réalisation de l'invention. En continuant de faire référence à la figure 2K, dans certains modes de réalisation, une interface de collage 302 peut être identifiée entre les structures de dispositif 106 liées de la première structure semi- conductrice 130 et les structures de dispositif 206 de la deuxième structure semi-conductrice 240. Une telle interface de collage 302 peut n'être visible que sous un grossissement d'une section préparée de la structure semi-conductrice collée 300. Dans certains cas, il peut ne pas être possible de voir les interfaces de collage 302 à la fin du processus de collage, même au moyen d'un grossissement. Cependant, comme montré sur la figure 2K, dans certains modes de réalisation de l'invention, les interfaces de collage 302 entre les structures de dispositif 106 liées de la première structure semi-conductrice 130 et les structures de dispositif 206 de la deuxième structure semi- conductrice 240 peuvent être séparées d'un plan d'interface de collage principal 304 entre la première structure semi-conductrice 130 et la deuxième structure semi-conductrice 240. Le plan d'interface de collage principal 304 est défini en tant que plan le long duquel la surface principale 214 du matériau diélectrique 212 du deuxième dispositif à semi-conducteurs 240 est en butée contre la surface principale 103 du matériau diélectrique 102 du premier dispositif à semi-conducteurs 130. Les interfaces de collage 302 peuvent être séparées du plan d'interface de collage principal 304 d'une distance qui est au moins sensiblement égale à la distance Dl de la figure 2D et/ou à la distance D2 de la figure 2I. Comme mentionné précédemment, la distance D2 de la figure 2I peut être à peu près égale à la distance Dl de la figure 2D dans certains modes de réalisation. En faisant en sorte que la distance D2 de la figure 2I soit à peu près égale à la distance Dl de la figure 2D, un contact physique direct peut être suffisamment établi entre les structures de dispositif 106 de la première structure semi-conductrice 130 et les structures de dispositif 206 de la deuxième structure semi-conductrice 240 pendant le processus de collage directe et peut être amélioré sans les problèmes qui pourraient apparaître du fait d'une dilatation des matériaux pendant un recuit subséquent ou d'autres processus de traitement thermique, ce qui peut améliorer le collage établi entre elles. Des modes de réalisation supplémentaires de 35 l'invention sont décrits ci-dessous en faisant référence aux figures 3A à 3K. En particulier, les figures 3A à 3E illustrent la fabrication d'une première structure semi-conductrice 450 montrée sur la figure 3E, les figures 3F à 3I illustrent la fabrication d'une deuxième structure semi-conductrice 570 montrée sur la figure 3I, et les figures 3J et 3K illustrent la première structure semi-conductrice 450 et la deuxième structure semi-conductrice 570 qui sont liées l'une à l'autre dans un processus de collage direct pour former une structure semi-conductrice collée 600 montrée sur la figure 3K. En faisant référence à la figure 3A, une structure semi-conductrice 400 peut être formée en fournissant un matériau de masque 418 dessiné sur une structure semi- conductrice similaire à la structure semi-conductrice 120 montrée sur la figure 2C. Ainsi, à l'exception de la présence du matériau de masque 418 dessiné, la structure semi-conductrice 400 est au moins sensiblement similaire à la structure semi-conductrice 120 (figure 2C), et comprend une couche de dispositif 401 (comprenant une ou plusieurs structures de dispositif, telles que des transistors, des trous d'interconnexion conducteurs s'étendant verticalement, des pistes conductrices s'étendant horizontalement, etc.), un matériau diélectrique 402 sur la couche de dispositif 401, et les structures de dispositif 406 qui sont définies par un matériau conducteur 405 disposé dans les évidements 404 formés ou autrement prévus dans le matériau diélectrique 402 et qui comprennent ce matériau. Un matériau diélectrique supplémentaire 412 ayant une surface aplanie 114 peut être prévu sur le matériau diélectrique 402, de sorte que le matériau diélectrique supplémentaire 412 remplisse les évidements 408 dans la surface principale 403 du matériau diélectrique 402 et les évidements définis par les surfaces concaves 407 des structures de dispositif 406. Le matériau de masque 418 dessiné peut être disposé sur la surface principale 414 du matériau diélectrique supplémentaire 412.
Le matériau de masque 418 peut être une couche de recouvrement déposée sur la surface principale 414 au moins sensiblement entière du matériau diélectrique supplémentaire 412, et dessinée par la suite pour former les ouvertures 419 (par exemple, des orifices ou d'autres ouvertures) s'étendant à travers le matériau de masque 418. Les ouvertures 419 peuvent être alignées avec les structures de dispositif 406, comme montré sur la figure 3A. Dans certains modes de réalisation, les ouvertures 419 peuvent avoir des dimensions en coupe suffisamment petites pour permettre à deux ouvertures 419 ou plus d'être disposées sur une seule caractéristique de dispositif 206 sous-jacente et alignées avec celle-ci, comme montré sur la figure 3A. Le matériau de masque 418 dessiné peut être utilisé pour faciliter le retrait de certaines régions du matériau diélectrique supplémentaire 412 au-dessus des structures de dispositif 206 sans retirer d'autres régions du matériau diélectrique supplémentaire 412. Le matériau de masque 418 peut comprendre, par exemple, une résine photosensible polymérique telle que du polyméthacrylate de méthyle (PMMA), qui peut être déposée par centrifugation sur une couche de résine photosensible non durcie, et en soumettant par la suite certaines régions sélectionnées de la résine photosensible non durcie à un rayonnement électromagnétique à travers un réticule dessiné pour ne durcir que des régions sélectionnées de la résine photosensible non durcie. Les régions non durcies de la résine photosensible peuvent ensuite être retirées pour former le matériau de masque 418 dessiné, comme montré sur la figure 3A. Dans des modes de réalisation supplémentaires, le matériau de masque 418 peut comprendre un matériau de masque dur, tel que du nitrure de silicium (Si3N4), et peut être déposé en utilisant, par exemple, un processus de dépôt chimique en phase vapeur (CVD). Des techniques photolithographiques peuvent ensuite être utilisées pour dessiner le matériau de masque dur déposé pour former le matériau de masque 418 dessiné, comme montré sur la figure 3A. Divers matériaux de masque et procédés pour déposer et dessiner ces matériaux de masque sont connus dans l'art et peuvent être utilisés dans des modes de réalisation de l'invention. Après avoir formé le matériau de masque 418 dessiné sur la surface principale 414 aplanie du matériau diélectrique supplémentaire 412, les régions du matériau diélectrique supplémentaire 412 qui sont exposées à travers les ouvertures 419 dans le matériau de masque 418 dessiné au-dessus des structures de dispositif 206 peuvent être retirées pour former une structure semi-conductrice 420, comme montré sur la figure 3B. Par exemple, la structure semi-conductrice 400 de la figure 3A peut être exposée à un ou plusieurs agents de gravure dans un processus de gravure chimique humide ou un processus de gravure ionique réactive (RIE) sèche. Lesdits un ou plusieurs agents de gravure peuvent être sélectionnés pour qu'ils aient une composition qui gravera le matériau diélectrique supplémentaire 412 sans retirer le matériau de masque 418 dessiné et le matériau conducteur 405, ou qui gravera le matériau diélectrique supplémentaire 412 à une vitesse supérieure à la vitesse à laquelle le matériau de masque 418 dessiné et le matériau conducteur 405 sont gravés par lesdits un ou plusieurs agents de gravure, de sorte que les régions du matériau diélectrique supplémentaire 412 au-dessus des structures de dispositif 206 qui sont exposées à travers les ouvertures 419 puissent être retirées par lesdits un ou plusieurs agents de gravure sans graver entièrement à travers le matériau de masque 418 dessiné. En continuant de faire référence à la figure 3B, après le processus de gravure décrit ci-dessus en faisant référence à la figure 3A, le matériau de masque 418 dessiné peut être retiré de la structure semi-conductrice pour former la structure semi-conductrice 420 de la figure 3B. Comme montré sur celle-ci, le processus de gravure est utilisé pour former une pluralité d'ouvertures 422, chacune s'étendant à travers le matériau diélectrique supplémentaire 412 de la surface principale exposée 414 de celui-ci jusqu'à la surface 407 des structures de dispositif 406. Après avoir formé les évidements 422, un matériau conducteur peut être fourni dans les évidements 422.
En faisant référence à la figure 3C, un matériau conducteur 432 peut être déposé dans les évidements 422 pour former la structure semi-conductrice 430 montrée ici. Dans certains modes de réalisation, le matériau conducteur 432 peut être déposé en excès de sorte qu'une couche du matériau conducteur 432 recouvre la surface principale 414 du matériau diélectrique supplémentaire 412, comme montré sur la figure 3C. Le matériau conducteur 432 peut, dans certains modes de réalisation, avoir une composition qui est au moins sensiblement identique à la composition du métal conducteur 405 des structures de dispositif 406. A titre d'exemple et non de limitation, le matériau conducteur 432 peut comprendre un élément métallique pur du commerce tel que du cuivre, de l'aluminium, du tungstène, du tantale, du titane, du chrome, etc., ou le matériau conducteur 432 peut comprendre un alliage ou un mélange à base d'un ou de plusieurs de ces éléments métalliques, ou le matériau conducteur 432 peut comprendre un matériau conducteur semi-conducteur (par exemple, du silicium polycristallin). En outre, le matériau conducteur 432 peut comprendre différentes régions ayant différentes compositions. Par exemple, les ouvertures 422 peuvent être doublées avec une ou plusieurs couches de métal relativement minces pour réaliser, par exemple, une couche de barrière à la diffusion, une couche de germe, etc., et un métal électriquement conducteur massif, tel que du cuivre ou un alliage de cuivre, peut être déposé sur lesdites une ou plusieurs couches relativement minces.
Le matériau conducteur 432 peut être déposé en utilisant un ou plusieurs d'un processus de dépôt chimique sans courant, d'un processus de dépôt électrolytique, d'un processus de dépôt physique (PVD) et d'un processus de dépôt chimique en phase vapeur (CVD) (y compris des processus CVD à faibles pressions ou « LPCVD »). En faisant référence à la figure 3D, après le dépôt du matériau conducteur supplémentaire 432, le matériau conducteur 432 en excès disposé sur la surface principale 414 du matériau diélectrique supplémentaire 412 peut être retiré en utilisant, par exemple, un ou plusieurs d'un processus de gravure chimique, d'un processus de polissage mécanique, ou d'un processus de polissage chimico-mécanique (CMP) pour former la structure semi-conductrice 440 montrée sur la figure 3D. Par exemple, le matériau conducteur 432 en excès peut être retiré en soumettant le matériau conducteur en excès à un processus de polissage chimico-mécanique (CMP), qui peut être effectué au moins jusqu'à ce que la surface principale 414 du matériau diélectrique supplémentaire 412 soit exposée à travers le matériau conducteur 432, comme montré sur la figure 3D. Lors du retrait du matériau conducteur 432 en excès, des parties du matériau conducteur 432 restent disposées dans les ouvertures 422 précédemment formées à travers le matériau diélectrique supplémentaire 412. Ces parties restantes du matériau conducteur 432 forment les protubérances intégrales 442 des structures de dispositif 406. Autrement dit, lors du retrait du matériau conducteur 432 en excès, chacune des structures de dispositif 406 comprend une pluralité de protubérances intégrales 442 définies par le matériau conducteur 432 dans les ouvertures 422, lesquelles protubérances intégrales 442 s'étendent d'une structure de base définie par le matériau conducteur 405 dans les évidements 404. Le processus de polissage chimico-mécanique (CMP) utilisé pour retirer le matériau conducteur 432 en excès peut également aplanir la surface principale exposée 414 du matériau diélectrique supplémentaire 412. En faisant référence à la figure 3E, après avoir retiré le métal conducteur 432 en excès, au moins une partie du matériau diélectrique supplémentaire 412 entourant latéralement les protubérances intégrales 442 peut être retirée pour amener les protubérances intégrales 442 à faire saillie à la distance prédéterminée D3 sélectionnée de la surface exposée 403 du matériau diélectrique 402 et/ou de la surface exposée 414 du matériau diélectrique supplémentaire 412, comme montré sur la figure 3E, et former la première structure semi-conductrice 450 mentionnée précédemment. Dans certains modes de réalisation, la distance D3 35 peut être entre environ un demi nanomètre (0,5 nm) et environ cinquante nanomètres (50 nm), entre environ un nanomètre (1 nm) et environ dix nanomètres (10 nm), ou même entre environ deux nanomètres (2 nm) et environ sept nanomètres (7 nm).
Les surfaces exposées des protubérances intégrales 442 des structures de dispositif 406, la surface principale exposée 403 du matériau diélectrique 402 environnant, et/ou la surface exposée 414 du matériau diélectrique supplémentaire 412 définissent, ensemble, une surface de collage de la première structure semi-conductrice 450 qui sera en butée contre une surface de collage complémentaire de la deuxième structure semi-conductrice 570 montrée sur la figure 3I et collée à la surface.
En continuant de faire référence à la figure 3E, les protubérances intégrales 442 des structures de dispositif 406, le matériau diélectrique 402 disposé adjacent aux protubérances intégrales 442, et le matériau diélectrique supplémentaire 412 disposé adjacent aux protubérances intégrales 442 sont exposés au niveau de la surface de collage de la première structure semi-conductrice 450. En outre, des parties du matériau diélectrique supplémentaire 412 sont disposées adjacentès aux structures de dispositif 406 et s'étendent sur une partie des structures de dispositif 406 entre les protubérances intégrales 442, comme montré sur la figure 3E. La surface principale exposée 403 du matériau diélectrique 402 et la surface principale exposée 414 du matériau diélectrique supplémentaire 412 définissent un plan de collage 452 de la première structure semi-conductrice 450. Le plan de collage 452 peut comprendre le plan le long duquel au moins une majeure partie de l'interface de collage entre la première structure semi-conductrice 450 et la deuxième structure semi-conductrice 570 (figure 3I) s'étend après avoir lié la première structure semi-conductrice 450 et la deuxième structure semi-conductrice 570 l'une à l'autre comme examiné plus en détail ci-dessous en faisant référence aux figures 3J et 3K. Un procédé exemplaire qui peut être utilisé pour former la deuxième structure semi-conductrice 570 de la figure 31 est maintenant décrit en faisant référence aux figures 3F à 31.
En faisant référence à la figure 3F, une structure semi-conductrice 500 peut être fournie qui est au moins sensiblement similaire à la structure semi-conductrice 440 de la figure 3D. Ainsi, la structure semi-conductrice 500 peut comprendre une couche de dispositif 501 qui comprend une ou plusieurs structures de dispositif, telles que des transistors, des trous d'interconnexion conducteurs s'étendant verticalement, des pistes conductrices s'étendant horizontalement, etc. La structure semi-conductrice 500 comprend un matériau diélectrique 502 disposé sur la couche de dispositif 501 et les structures de dispositif 506 qui sont au moins partiellement entourées par le matériau diélectrique 502. Le matériau conducteur 505 peut avoir une composition telle que décrite précédemment en relation avec le matériau conducteur 105 de la figure 2A. La structure semi-conductrice 500 comprend en outre un matériau diélectrique supplémentaire 512 disposé sur la surface 503 du matériau diélectrique 502. Chacune des structures de dispositif 506 comprend une pluralité de protubérances intégrales 542 qui s'étendent d'une structure de base définie par le métal conducteur 505 dans les évidements 504 qui s'étendent dans le matériau diélectrique 502. Les protubérances intégrales 542 sont définies par un matériau conducteur 532 disposé dans les ouvertures 522 qui s'étendent à travers le matériau diélectrique supplémentaire 512. La composition du matériau conducteur 532 peut être identique à la composition du matériau conducteur 505 ou différente de cette composition. Comme montré sur la figure 3F, une surface principale 514 du matériau diélectrique supplémentaire 512 et les protubérances intégrales 542 des structures de dispositif 506 sont exposées sur la structure semi-conductrice 500.
En faisant référence à la figure 3G, une structure semi-conductrice 550 peut être formée à partir de la structure semi-conductrice 500 de la figure 3F en fournissant un matériau diélectrique supplémentaire 552 sur la surface 514 du matériau diélectrique supplémentaire 512. Comme montré sur la figure 3G, une couche du matériau diélectrique supplémentaire 552 peut être prévue sur le matériau diélectrique supplémentaire 512 en une épaisseur moyenne souhaitable. Le matériau diélectrique supplémentaire 552 peut avoir une composition et une configuration (par exemple, une épaisseur moyenne) telles que présentées précédemment en relation avec le matériau diélectrique supplémentaire 112 en faisant référence à la figure 2B. Après le dépôt du matériau diélectrique supplémentaire 552, la surface principale exposée 554 du matériau diélectrique supplémentaire 552 peut, en option, être aplanie. Par exemple, la surface principale exposée 554 du matériau diélectrique supplémentaire 552 peut être soumise à un ou plusieurs d'un processus de gravure chimique, d'un processus de polissage mécanique, ou d'un processus de polissage chimico-mécanique (CMP) pour aplanir la surface principale exposée 554 du matériau diélectrique supplémentaire 552. Dans certains modes de réalisation, après le processus d'égalisation, la surface principale exposée 554 peut avoir une rugosité de surface quadratique moyenne (efficace) d'environ un demi nanomètre (0,5 nm) ou moins, d'environ deux dixièmes de nanomètre (0,2 nm) ou moins, ou même d'environ un dixième de nanomètre (0,1 nm) ou moins. En faisant référence à la figure 3H, après avoir aplani la surface principale exposée 554 du matériau diélectrique supplémentaire 552, un matériau de masque 562 dessiné peut être prévu sur la surface principale exposée 554 aplanie pour former la structure semi-conductrice 560 montrée sur la figure 3H. Le matériau de masque 562 peut être une couche de recouvrement déposée sur la surface principale exposée 554 au moins sensiblement entière, et par la suite dessinée pour former les ouvertures 564 (par exemple, des orifices ou d'autres ouvertures) s'étendant à travers le matériau de masque 562. Les ouvertures 564 peuvent être alignées avec les protubérances intégrales 542 des structures de dispositif 506, comme montré sur la figure 3H. En outre, les ouvertures 564 peuvent avoir des tailles et des formes qui correspondent aux tailles et aux formes des protubérances intégrales 542 sous-jacentes des structures de dispositif 506. Le matériau de masque 562 dessiné peut être utilisé pour faciliter le retrait des régions du matériau diélectrique supplémentaire 562 au-dessus des protubérances intégrales 542 des structures de dispositif 506 sans retirer d'autres régions du matériau diélectrique supplémentaire 552 et des structures de dispositif 506.
Le matériau de masque 562 peut comprendre, par exemple, une résine photosensible polymérique telle que du polyméthacrylate de méthyle (PMMA), qui peut être déposée par centrifugation sur une couche de résine photosensible non durcie, et en soumettant par la suite certaines régions sélectionnées de la résine photosensible non durcie à un rayonnement électromagnétique à travers un réticule dessiné pour durcir uniquement des régions sélectionnées de la résine photosensible non durcie. Des régions non durcies de la résine photosensible peuvent ensuite être retirées pour former le matériau de masque 562 dessiné comme montré sur la figure 3H. Dans des modes de réalisation supplémentaires, le matériau de masque 562 peut comprendre un matériau de masque dur, tel que du nitrure de silicium (Si3N4), et peut être déposé en utilisant, par exemple, un processus de dépôt chimique en phase vapeur (CVD). Des techniques photolithographiques peuvent ensuite être utilisées pour dessiner le matériau de masque dur déposé pour former le matériau de masque 562 dessiné, comme montré sur la figure 3H. Divers matériaux de masque et procédés pour le dépôt et le dessin de ces matériaux de masque sont connus dans l'art et peuvent être utilisés dans des modes de réalisation de l'invention.
Après avoir formé le matériau de masque 562 dessiné sur la surface principale exposée 554 du matériau diélectrique supplémentaire 552, les régions du matériau diélectrique supplémentaire 552 qui sont exposées à travers les ouvertures 564 dans le matériau de masque 562 dessiné au-dessus des protubérances intégrales 542 des structures de dispositif 506 peuvent être retirées, comme montré sur la structure semi-conductrice 570 de la figure 31. Par exemple, la structure semi-conductrice 560 de la figure 3H peut être exposée à un ou plusieurs agents de gravure dans un processus de gravure chimique humide ou un processus de gravure ionique réactive (RIE) sèche. Lesdits un ou plusieurs agents de gravure peuvent être sélectionnés pour qu'ils aient une composition qui gravera le matériau diélectrique supplémentaire 552 sans retirer le matériau de masque 562 dessiné et les structures de dispositif 506, ou qui gravera le matériau diélectrique supplémentaire 552 à une vitesse supérieure à la vitesse à laquelle le matériau de masque 562 dessiné et les structures de dispositif 506 sont gravés par lesdits un ou plusieurs agents de gravure, de sorte qu'au moins sensiblement la totalité du matériau diélectrique supplémentaire 552 au-dessus des protubérances intégrales 542 des structures de dispositif 506 puisse être retiré par lesdits un ou plusieurs agents de gravure sans graver entièrement à travers le matériau de masque 562 dessiné. Après avoir retiré les régions du matériau diélectrique supplémentaire 552 au-dessus des protubérances intégrales 542 des structures de dispositif 506 qui sont exposées à travers les ouvertures 564 dans le matériau de masque 562 dessiné dans un processus de gravure, le matériau de masque 562 dessiné peut être retiré, comme montré sur la figure 3I. Dans certains modes de réalisation, après ce processus de gravure, la surface principale exposée 554 du matériau diélectrique supplémentaire 552 peut avoir une rugosité de surface quadratique moyenne (efficace) d'environ un demi nanomètre (0,5 nm) ou moins, d'environ deux dixièmes de nanomètre (0,2 nm) ou moins, ou même d'environ un dixième de nanomètre (0,1 nm) ou moins. En outre, le processus de gravure utilisé pour retirer les régions du matériau diélectrique supplémentaire 552 au-dessus des protubérances intégrales 542 des structures de dispositif 506 qui sont exposées à travers les ouvertures 564 dans le matériau de masque 562 dessiné peut amener les surfaces exposées des protubérances intégrales 542 des structures de dispositif 506 à être en retrait d'une distance prédéterminée D4 sélectionnée de la surface exposée 554 du matériau diélectrique supplémentaire 552 environnant, comme montré sur la figure 3I. En tant qu'exemples non limitatifs, la distance D4 peut être entre environ un demi nanomètre (0,5 nm) et environ cinquante nanomètres (50 nm), entre environ un nanomètre (1 nm) et environ dix nanomètres (10 nm), ou même entre environ deux nanomètres (2 nm) et environ sept nanomètres (7 nm).
Dans certains modes de réalisation, la distance D4 de la figure 3I peut être au moins sensiblement égale à la distance D3 de la figure 3E. Dans des modes de réalisation supplémentaires, cependant, la distance D4 de la figure 3I peut être supérieure à la distance D3 de la figure 3E. Par exemple, la distance D3 de la figure 3E peut être entre environ 80 % et environ 99 % de la distance D4 de la figure 3I, ou plus particulièrement, entre environ 90 et environ 98 de la distance D4 de la figure 3I.
La surface principale exposée 554 du matériau diélectrique supplémentaire 552 et les surfaces exposées des protubérances intégrales 542 des structures de dispositif 506 définissent, ensemble, une surface de collage de la deuxième structure semi- conductrice 570 qui sera en butée contre la surface de collage complémentaire de la première structure semi-conductrice 450 de la figure 3E et collée à cette surface. En continuant de faire référence à la figure 3I, les protubérances intégrales 542 des structures de dispositif 506 et le matériau diélectrique supplémentaire 552 sont exposés au niveau de la surface de collage de la deuxième structure semi-conductrice 570. La surface principale exposée 554 du matériau diélectrique supplémentaire 552 définit un plan de collage 572 de la deuxième structure semi-conductrice 570. Le plan de collage 572 peut comprendre le plan le long duquel au moins une majeure partie de l'interface de collage entre la première structure semi-conductrice 450 (figure 3E) et la deuxième structure semi-conductrice 570 s'étend après avoir lié la première structure semi-conductrice 450 et la deuxième structure semi-conductrice 570 l'une à l'autre, comme examiné plus en détail ci-dessous en faisant référence aux figures 3J et 3K. En faisant référence à la figure 3J, la première structure semi-conductrice 450 peut être alignée avec la deuxième structure semi-conductrice 570 de sorte que les protubérances intégrales 442 des structures de dispositif 406 de la première structure semi-conductrice 450 soient alignées avec les protubérances intégrales 542 des structures de dispositif 506 de la deuxième structure semi-conductrice 570. Comme mentionné précédemment, les surfaces exposées des protubérances intégrales 442 des structures de dispositif 406 et la surface principale exposée 403 du matériau diélectrique 402 environnant définissent, ensemble, une surface de collage de la première structure semi-conductrice 450, et les surfaces exposées des protubérances intégrales 542 des structures de dispositif 506 et la surface principale exposée 554 du matériau diélectrique supplémentaire 552 environnant définissent, ensemble, une surface de collage de la deuxième structure semi-conductrice 570.
Avec cette configuration, la topographie de la surface de collage de la première structure semi-conductrice 450 a une configuration mâle dans laquelle les protubérances intégrales 442 des structures de dispositif 406 font saillie de la première structure semi-conductrice 450, et la topographie de la surface de collage de la deuxième structure semi-conductrice 570 a une configuration femelle dans laquelle les protubérances intégrales 542 des structures de dispositif 506 sont disposées dans des évidements qui s'étendent dans la deuxième structure semi-conductrice 570. En faisant référence à la figure 3K, les protubérances intégrales 442 saillantes des structures de dispositif 406 de la première structure semi- conductrice 450 peuvent être insérées dans les évidements dans lesquels les protubérances intégrales 542 des structures de dispositif 506 de la deuxième structure semi-conductrice 570 sont disposées et la surface de collage de la première structure semi- conductrice 450 peut être en butée contre la surface de collage de la deuxième structure semi-conductrice 570. Dans cette configuration, les protubérances intégrales 442 des structures de dispositif 406 de la première structure semi-conductrice 450 peuvent être en butée directement contre les protubérances intégrales 542 respectives correspondantes des structures de dispositif 506 de la deuxième structure semi-conductrice 570. Dans certains modes de réalisation, il est possible qu'aucun matériau de collage intermédiaire (par exemple, un adhésif) ne soit prévu entre les protubérances intégrales 442 en butée des structures de dispositif 406 de la première structure semi-conductrice 450 et les protubérances intégrales 542 des structures de dispositif 506 de la deuxième structure semi-conductrice 570. Les protubérances intégrales 442 des structures de dispositif 406 de la première structure semi-conductrice 450 peuvent ensuite être directement liées aux protubérances intégrales 542 des structures de dispositif 506 de la deuxième structure semi- conductrice 570 pour former la structure semi-conductrice collée 600 montrée sur la figure 3K. Le processus de collage résulte en la formation des structures conductrices liées qui comprennent les structures de dispositif 406 et les structures de dispositif 506 qui ont été liées les unes aux autres. Les protubérances intégrales 542 des structures de dispositif 506 de la deuxième structure semi-conductrice 570 peuvent être directement liées aux protubérances intégrales 442 des structures de dispositif 406 de la première structure semi-conductrice 450 dans un processus de collage direct à température ultra faible matériau conducteur-matériau conducteur effectué dans un environnement à une température ou à des températures d'environ deux cents degrés Celsius (200 °C) ou moins, ou même dans un environnement à une température ou à des températures d'environ cent degrés Celsius (100 °C) ou moins. Dans certains modes de réalisation, un tel processus de collage direct à température ultra faible peut être effectué dans un environnement à peu près à température ambiante (c'est-à-dire, sans appliquer de chaleur autre que celle fournie par l'environnement ambiant). Avant de coller la première structure semi- conductrice 450 à la deuxième structure semi-conductrice 570, la première structure semi-conductrice 450 et la deuxième structure semi-conductrice 570 peuvent être traitées pour retirer les impuretés superficielles et les composés de surface indésirables.
Dans certains modes de réalisation, la première structure semi-conductrice 450 peut être directement collée à la deuxième structure semi-conductrice 570 sans appliquer de pression entre les surfaces de collage au niveau de l'interface de collage entre elles. Dans d'autres modes de réalisation, une pression peut être appliquée entre les surfaces de collage au niveau de l'interface de collage dans certains procédés de collage direct à température ultra faible afin d'obtenir une résistance de collage appropriée au niveau de l'interface de collage. Autrement dit, les procédés de collage direct utilisés pour coller les protubérances intégrales 442 des structures de dispositif 406 de la première structure semi-conductrice 450 aux protubérances intégrales 542 des structures de dispositif 506 de la deuxième structure semi-conductrice 570 peuvent comprendre des procédés de collage assisté de surfaces (SAB) dans certains modes de réalisation de l'invention. En continuant de faire référence à la figure 3K, dans certains modes de réalisation, une interface de collage 602 peut être identifiée entre les protubérances intégrales 442 liées des structures de dispositif 406 de la première structure semi-conductrice 450 et les protubérances intégrales 542 des structures de dispositif 506 de la deuxième structure semi-conductrice 570. Une telle interface de collage 602 peut n'être visible que sous un grossissement d'une section préparée de la structure semi-conductrice collée 600. Dans certains cas, il peut ne pas être possible de voir les interfaces de collage 602 à la fin du processus de collage, même au moyen d'un grossissement. Cependant, comme montré sur la figure 3K, dans certains modes de réalisation de l'invention, les interfaces de collage 602 entre les protubérances intégrales 442 liées des structures de dispositif 406 de la première structure semi-conductrice 450 et les protubérances intégrales 542 des structures de dispositif 506 de la deuxième structure semi-conductrice 570 peuvent être séparées d'un plan d'interface de collage principal 604 entre la première structure semi-conductrice 450 et la deuxième structure semi-conductrice 570. Le plan d'interface de collage principal 604 est défini en tant que plan le long duquel la surface principale 554 du matériau diélectrique 552 du deuxième dispositif à semi-conducteurs 570 est en butée contre la surface principale 403 du matériau diélectrique 402 du premier dispositif à semi-conducteurs 450. Les interfaces de collage 602 peuvent être séparées du plan d'interface de collage principal 604 d'une distance qui est au moins sensiblement égale à la distance D3 de la figure 3E et/ou à la distance D4 de la figure 31. Dans des modes de réalisation supplémentaires de l'invention, l'interface collée entre les structures de dispositif conducteur directement liées des première et deuxième structures semi-conductrices peut être au moins sensiblement dans le même plan que l'interface de collage principale entre les première et deuxième structures semi-conductrices. Des exemples non limitatifs de ces modes de réalisation sont décrits ci-dessous en faisant référence aux figures 4A et 4B. En particulier, les figures 4A et 4B illustrent le collage direct d'une première structure semi-conductrice 440 telle que décrite précédemment en relation avec la figure 3D et une deuxième structure semi-conductrice 500 telle que décrite précédemment en relation avec la figure 3F (qui peut dans certains modes de réalisation, être au moins sensiblement similaire à la première structure semi-conductrice 440) pour former une structure semi-conductrice collée 700 montrée sur la figure 4B. En faisant référence à la figure 4A, la première structure semi-conductrice 440 peut être alignée avec la deuxième structure semi-conductrice 500 de sorte que les protubérances intégrales 442 des structures de dispositif 406 de la première structure semi-conductrice 440 soient alignées avec les protubérances intégrales 542 des structures de dispositif 506 de la deuxième structure semi-conductrice 500. Les surfaces exposées des protubérances intégrales 442 des structures de dispositif 406 et la surface principale exposée 413 du matériau diélectrique supplémentaire 412 environnant définissent, ensemble, une surface de collage au moins sensiblement plane de la première structure semi-conductrice 440, et les surfaces exposées des protubérances intégrales 542 des structures de dispositif 506 et la surface principale exposée 514 du matériau diélectrique supplémentaire 512 environnant définissent, ensemble, une surface de collage au moins sensiblement plane de la deuxième structure semi-conductrice 500. En faisant référence à la figure 4B, la surface de collage de la première structure semi-conductrice 440 peut être en butée contre la surface de collage de la deuxième structure semi-conductrice 500 de sorte que les protubérances intégrales 442 des structures de dispositif 406 de la première structure semi-conductrice 440 soient en butée directement contre et en contact physique direct avec les protubérances intégrales 542 des structures de dispositif 506 de la deuxième structure semi-conductrice 500 sans matériau de collage intermédiaire (par exemple, un adhésif) entre elles. Les protubérances intégrales 442 des structures de dispositif 406 de la première structure semi- conductrice 440 peuvent ensuite être directement liées aux protubérances intégrales 542 des structures de dispositif 506 de la deuxième structure semi- conductrice 500 pour former la structure semi- conductrice collée 700 montrée sur la figure 4B. Le processus de collage peut être effectué comme décrit précédemment en faisant référence aux figures 2K et 3K. Dans les modes de réalisation des figures 4A et 4B, les interfaces de collage 702 entre les protubérances intégrales 442 liées des structures de dispositif 406 de la première structure semi-conductrice 440 et les protubérances intégrales 542 des structures de dispositif 506 de la deuxième structure semi-conductrice 500 peuvent être au moins sensiblement dans le même plan que l'interface de collage principale 704 entre la première structure semi-conductrice 440 et la deuxième structure semi-conductrice 500, comme montré sur la figure 4B. Le plan d'interface de collage principal 704 est défini en tant que plan le long duquel la surface principale 514 du matériau diélectrique 512 du deuxième dispositif à semi-conducteurs 500 est en butée contre la surface principale 414 du matériau diélectrique 412 du premier dispositif à semi-conducteurs 440.
Des modes de réalisation exemplaires non limitatifs supplémentaires de l'invention sont décrits ci-dessous : Mode de réalisation 1 : un procédé de collage direct d'une première structure semi-conductrice à une deuxième structure semi-conductrice, consistant à : fournir une première structure semi-conductrice comprenant : au moins une structure de dispositif comprenant un matériau conducteur, ladite au moins une structure de dispositif étant exposée au niveau d'une surface de collage de la première structure semi-conductrice ; et un matériau diélectrique exposé au niveau de la surface de collage de la première structure semi-conductrice, le matériau diélectrique étant disposé adjacent à ladite au moins une structure de dispositif de la première structure semi- conductrice, une surface exposée du matériau diélectrique au niveau de la surface de collage de la première structure semi-conductrice définissant un plan de collage de la première structure semi-conductrice ; amener ladite au moins une structure de dispositif de la première structure semi-conductrice à faire saillie à distance du plan de collage de la première structure semi-conductrice au-delà du matériau diélectrique adjacent ; fournir une deuxième structure semi- conductrice comprenant : au moins une structure de dispositif comprenant un matériau conducteur, ladite au moins une structure de dispositif étant exposée au niveau d'une surface de collage de la deuxième structure semi-conductrice ; et un matériau diélectrique exposé au niveau de la surface de collage de la deuxième structure semi-conductrice, le matériau diélectrique étant disposé adjacent à ladite au moins une structure de dispositif de la deuxième structure semi-conductrice, une surface exposée du matériau diélectrique au niveau de la surface de collage de la deuxième structure semi-conductrice définissant un plan de collage de la deuxième structure semi-conductrice ; et coller ladite au moins une structure de dispositif de la première structure semi-conductrice directement à ladite au moins une structure de dispositif de la deuxième structure semi-conductrice dans un processus de collage direct matériau conducteur-matériau conducteur. Mode de réalisation 2 : le procédé selon le mode de réalisation 1, dans lequel le fait d'amener ladite au moins une structure de dispositif de la première structure semi-conductrice à faire saillie à distance du plan de collage de la première structure semi-conductrice au-delà du matériau diélectrique adjacent consiste à retirer une partie du matériau diélectrique de la première structure semi-conductrice. Mode de réalisation 3 : le procédé selon le mode de réalisation 2, dans lequel le retrait de la partie du matériau diélectrique de la première structure semi-conductrice comprend la gravure du matériau diélectrique. Mode de réalisation 4 : le procédé selon l'un quelconque des modes de réalisation 1 à 3, dans lequel le fait d'amener ladite au moins une structure de dispositif de la première structure semi-conductrice à faire saillie à distance du plan de collage de la première structure semi-conductrice consiste à amener ladite au moins une structure de dispositif de la première structure semi-conductrice à faire saillie à une distance prédéterminée sélectionnée du plan de collage de la première structure semi-conductrice. Mode de réalisation 5 : le procédé selon l'un quelconque des modes de réalisation 1 à 4, consistant en outre à amener ladite au moins une structure de dispositif de la deuxième structure semi-conductrice à être en retrait à une certaine distance du plan de collage de la deuxième structure semi-conductrice dans un évidement s'étendant dans le matériau diélectrique adjacent. Mode de réalisation 6 : le procédé selon le mode de réalisation 5, dans lequel le fait d'amener ladite au moins une structure de dispositif de la deuxième structure semi-conductrice à être en retrait à la certaine distance du plan de collage de la deuxième structure semi-conductrice dans l'évidement s'étendant dans le matériau diélectrique adjacent consiste à : déposer un matériau diélectrique sur ladite au moins une structure de dispositif de la deuxième structure semi-conductrice ; et graver à travers le matériau diélectrique jusqu'à ladite au moins une structure de dispositif. Mode de réalisation 7 : le procédé selon le mode de réalisation 5 ou le mode de réalisation 6, dans lequel le fait d'amener ladite au moins une structure de dispositif de la deuxième structure semi-conductrice à être en retrait à la certaine distance du plan de collage de la deuxième structure semi-conductrice dans l'évidement s'étendant dans le matériau diélectrique adjacent consiste à amener ladite au moins une structure de dispositif de la deuxième structure semi-conductrice à être en retrait à une distance prédéterminée sélectionnée du plan de collage de la deuxième structure semi-conductrice.
Mode de réalisation 8 : le procédé selon l'un quelconque des modes de réalisation 5 à 7, dans lequel le collage de ladite au moins une structure de dispositif de la première structure semi-conductrice directement à ladite au moins une structure de dispositif de la deuxième structure semi-conductrice consiste à insérer ladite au moins une structure de dispositif de la première structure semi-conductrice dans l'évidement dans le matériau diélectrique de la deuxième structure semi-conductrice.
Mode de réalisation 9 : le procédé selon l'un quelconque des modes de réalisation 1 à 8, consistant en outre à former ladite au moins une structure de dispositif de la première structure semi-conductrice pour qu'elle comprenne une pluralité de protubérances intégrales, chaque protubérance intégrale de la pluralité de protubérances intégrales faisant saillie à distance du plan de collage de la première structure semi-conductrice au-delà du matériau diélectrique adjacent.
Mode de réalisation 10 : le procédé selon le mode de réalisation 9, consistant en outre à : fournir un matériau diélectrique sur ladite au moins une structure de dispositif de la deuxième structure semi- conductrice ; et graver à travers le matériau diélectrique pour former une pluralité d'évidements s'étendant à travers le matériau diélectrique jusqu'à ladite au moins une structure de dispositif de la deuxième structure semi-conductrice.
Mode de réalisation 11 : le procédé selon le mode de réalisation 10, dans lequel le collage de ladite au moins une structure de dispositif de la première structure semi-conductrice directement à ladite au moins une structure de dispositif de la deuxième structure semi-conductrice consiste à insérer chaque protubérance intégrale de la pluralité de protubérances intégrales de ladite au moins une structure de dispositif de la première structure semi-conductrice dans un évidement complémentaire correspondant de la pluralité d'évidements s'étendant à travers le matériau diélectrique jusqu'à ladite au moins une structure de dispositif de la deuxième structure semi-conductrice. Mode de réalisation 12 : le procédé selon l'un quelconque des modes de réalisation 1 à 11, dans lequel le collage de ladite au moins une structure de dispositif de la première structure semi-conductrice directement à ladite au moins une structure de dispositif de la deuxième structure semi-conductrice dans un processus de collage direct matériau conducteur-matériau conducteur consiste à coller ladite au moins une structure de dispositif de la première structure semi-conductrice directement à ladite au moins une structure de dispositif de la deuxième structure semi-conductrice dans un processus de collage direct sans thermocompression.
Mode de réalisation 13 : le procédé selon l'un quelconque des modes de réalisation 1 à 12, dans lequel le collage de ladite au moins une structure de dispositif de la première structure semi-conductrice directement à ladite au moins une structure de dispositif de la deuxième structure semi-conductrice dans un processus de collage direct matériau conducteur-matériau conducteur comprend le collage de ladite au moins une structure de dispositif de la première structure semi-conductrice directement à ladite au moins une structure de dispositif de la deuxième structure semi-conductrice dans un processus de collage direct à température ultra faible. Mode de réalisation 14 : le procédé selon l'un quelconque des modes de réalisation 1 à 13, dans lequel le collage de ladite au moins une structure de dispositif de la première structure semi-conductrice directement à ladite au moins une structure de dispositif de la deuxième structure semi-conductrice dans un processus de collage direct matériau conducteur-matériau conducteur comprend le collage de ladite au moins une structure de dispositif de la première structure semi-conductrice directement à ladite au moins une structure de dispositif de la deuxième structure semi-conductrice dans un processus de collage direct assisté de surfaces. Mode de réalisation 15 : un procédé de collage direct d'une première structure semi-conductrice à une deuxième structure semi-conductrice, consistant à : fournir une première structure semi-conductrice comprenant : au moins une structure de dispositif comprenant un matériau conducteur, ladite au moins une structure de dispositif comprenant une pluralité de protubérances intégrales s'étendant d'une structure de base, la pluralité de protubérances intégrales étant exposées au niveau d'une surface de collage de la première structure semi-conductrice ; et un matériau diélectrique exposé au niveau de la surface de collage de la première structure semi-conductrice, le matériau diélectrique étant disposé adjacent à ladite au moins une structure de dispositif de la première structure semi-conductrice et s'étendant sur une partie de ladite au moins une structure de dispositif entre les protubérances intégrales de la pluralité de protubérances intégrales de ladite au moins une structure de dispositif de la première structure semi-conductrice, une surface exposée du matériau diélectrique au niveau de la surface de collage de la première structure semi-conductrice définissant un plan de collage de la première structure semi-conductrice ; fournir une deuxième structure semi-conductrice comprenant : au moins une structure de dispositif comprenant un matériau conducteur, ladite au moins une structure de dispositif comprenant une pluralité de protubérances intégrales s'étendant d'une structure de base, la pluralité de protubérances intégrales étant exposées au niveau d'une surface de collage de la deuxième structure semi-conductrice ; et un matériau diélectrique exposé au niveau de la surface de collage de la deuxième structure semi-conductrice, le matériau diélectrique étant disposé adjacent à ladite au moins une structure de dispositif de la deuxième structure semi-conductrice et s'étendant sur une partie de ladite au moins une structure de dispositif entre les protubérances intégrales de la pluralité de protubérances intégrales de ladite au moins une structure de dispositif de la deuxième structure semi- conductrice, une surface exposée du matériau diélectrique au niveau de la surface de collage de la deuxième structure semi-conductrice définissant un plan de collage de la deuxième structure semi-conductrice ; et coller la pluralité de protubérances intégrales de ladite au moins une structure de dispositif de la première structure semi-conductrice directement à la pluralité de protubérances intégrales de ladite au moins une structure de dispositif de la deuxième structure semi-conductrice dans un processus de collage direct matériau conducteur-matériau conducteur. Mode de réalisation 16 : le procédé selon le mode de réalisation 15, dans lequel la fourniture de la première structure semi-conductrice consiste à former la pluralité de protubérances intégrales s'étendant de la structure de base de ladite au moins une structure de dispositif de la première structure semi- conductrice, la formation de la pluralité de protubérances intégrales consistant à : fournir le matériau diélectrique sur la structure de base de ladite au moins une structure de dispositif de la première structure semi-conductrice ; graver à travers le matériau diélectrique pour former une pluralité d'évidements s'étendant à travers le matériau diélectrique jusqu'à la structure de base de ladite au moins une structure de dispositif de la première structure semi-conductrice ; et fournir le matériau conducteur dans la pluralité d'évidements pour former la pluralité de protubérances intégrales s'étendant de la structure de base de ladite au moins une structure de dispositif de la première structure semi-conductrice.
Mode de réalisation 17 : le procédé selon le mode de réalisation 15 ou le mode de réalisation 16, dans lequel le collage de la pluralité de protubérances intégrales de ladite au moins une structure de dispositif de la première structure semi-conductrice directement à la pluralité de protubérances intégrales de ladite au moins une structure de dispositif de la deuxième structure semi-conductrice dans un processus de collage direct matériau conducteur-matériau conducteur comprend le collage de la pluralité de protubérances intégrales de ladite au moins une structure de dispositif de la première structure semi-conductrice directement à la pluralité de protubérances intégrales de ladite au moins une structure de dispositif de la deuxième structure semi-conductrice dans au moins l'un d'un processus de collage direct à température ultra faible et d'un processus de collage direct assisté de surfaces. Mode de réalisation 18 : une structure semi- conductrice collée, comprenant : une première structure semi-conductrice, comprenant : au moins une structure de dispositif conducteur au niveau d'une surface de collage de la première structure semi-conductrice ; et un matériau diélectrique disposé adjacent à ladite au moins une structure de dispositif conducteur au niveau de la surface de collage de la première structure semi- conductrice ; une deuxième structure semi-conductrice, comprenant : au moins une structure de dispositif conducteur au niveau d'une surface de collage de la deuxième structure semi-conductrice, ladite au moins une structure de dispositif conducteur de la deuxième structure semi-conductrice étant directement collée à ladite au moins une structure de dispositif conducteur de la première structure semi-conductrice le long d'une interface de collage entre elles ; et un matériau diélectrique disposé adjacent à ladite au moins une structure de dispositif conducteur au niveau de la surface de collage de la deuxième structure semi- conductrice, le matériau diélectrique de la deuxième structure semi-conductrice étant en butée contre le matériau diélectrique de la première structure semi- conductrice le long d'un plan de collage ; dans laquelle l'interface de collage entre ladite au moins une structure de dispositif conducteur de la première structure semi-conductrice et ladite au moins une structure de dispositif conducteur de la deuxième structure semi-conductrice est séparée du plan de collage d'une certaine distance. Mode de réalisation 19 : la structure semi-conductrice collée selon le mode de réalisation 18, dans laquelle chacune de ladite au moins une structure de dispositif conducteur de la première structure semi-conductrice et de ladite au moins une structure de dispositif conducteur de la deuxième structure semi-conductrice est au moins sensiblement composée de cuivre ou d'un alliage de cuivre. Mode de réalisation 20 : la structure semi-conductrice collée selon le mode de réalisation 18 ou le mode de réalisation 19, dans laquelle ladite au moins une structure de dispositif conducteur de la première structure semi-conductrice comprend une pluralité de protubérances intégrales s'étendant d'une structure de base. Mode de réalisation 21 la structure semi-conductrice collée selon le mode de réalisation 20, dans laquelle la pluralité de protubérances intégrales de ladite au moins une structure de dispositif conducteur de la première structure semi-conductrice s'étendent à travers une pluralité d'évidements dans le matériau diélectrique de la deuxième structure semi- conductrice. Mode de réalisation 22 : la structure semi- conductrice collée selon le mode de réalisation 21, dans laquelle ladite au moins une structure de dispositif conducteur de la deuxième structure semi- conductrice comprend une pluralité de protubérances intégrales s'étendant d'une structure de base, la pluralité de protubérances intégrales de ladite au moins une structure de dispositif conducteur de la deuxième structure semi-conductrice étant directement liées aux protubérances intégrales de ladite au moins une structure de dispositif conducteur de la première structure semi-conductrice. Mode de réalisation 23 : une structure semi-conductrice collée, comprenant : une première structure semi-conductrice, comprenant au moins une structure de dispositif conducteur au niveau d'une surface de collage de la première structure semi-conductrice, ladite au moins une structure de dispositif conducteur comprenant une pluralité de protubérances intégrales s'étendant d'une structure de base ; et un matériau diélectrique disposé adjacent à ladite au moins une structure de dispositif conducteur au niveau de la surface de collage de la première structure semi-conductrice, au moins une partie du matériau diélectrique étant disposée entre les protubérances intégrales de ladite au moins une structure de dispositif conducteur de la première structure semi-conductrice ; une deuxième structure semi-conductrice, comprenant : au moins une structure de dispositif conducteur au niveau d'une surface de collage de la deuxième structure semi-conductrice, ladite au moins une structure de dispositif conducteur comprenant une pluralité de protubérances intégrales s'étendant d'une structure de base ; et un matériau diélectrique disposé adjacent à ladite au moins une structure de dispositif conducteur au niveau de la surface de collage de la deuxième structure semi-conductrice, au moins une partie du matériau diélectrique étant disposée entre les protubérances intégrales de ladite au moins une structure de dispositif conducteur de la deuxième structure semi-conductrice, le matériau diélectrique de la deuxième structure semi-conductrice étant en butée contre le matériau diélectrique de la première structure semi-conductrice le long d'un plan de collage ; dans laquelle les protubérances intégrales de ladite au moins une structure de dispositif conducteur de la première structure semi-conductrice sont directement liées aux protubérances intégrales de ladite au moins une structure de dispositif conducteur de la deuxième structure semi-conductrice le long des interfaces liées entre elles. Mode de réalisation 24 : la structure semi-conductrice collée selon le mode de réalisation 23, dans laquelle les interfaces liées entre les protubérances intégrales de ladite au moins une structure de dispositif conducteur de la première structure semi-conductrice et les protubérances intégrales de ladite au moins une structure de dispositif conducteur de la deuxième structure semi- conductrice sont séparées du plan de collage. Mode de réalisation 25 : la structure semi-conductrice collée selon le mode de réalisation 23, dans laquelle les interfaces liées entre les protubérances intégrales de ladite au moins une structure de dispositif conducteur de la première structure semi-conductrice et les protubérances intégrales de ladite au moins une structure de dispositif conducteur de la deuxième structure semi-conductrice sont au moins sensiblement dans le même plan que la collage.

Claims (13)

  1. REVENDICATIONS1. Procédé de collage direct d'une première structure semi-conductrice à une deuxième structure 5 semi-conductrice, consistant à : fournir une première structure semi-conductrice comprenant : au moins une structure de dispositif comprenant un matériau conducteur, ladite au moins une structure de 10 dispositif étant exposée au niveau d'une surface de collage de la première structure semi-conductrice ; et un matériau diélectrique exposé au niveau de la surface de collage de la première structure semi-conductrice, le matériau diélectrique étant disposé 15 adjacent à ladite au moins une structure de dispositif de la première structure semi-conductrice, une surface exposée du matériau diélectrique au niveau de la surface de collage de la première structure semi-conductrice définissant un plan de collage de la 20 première structure semi-conductrice ; amener ladite au moins une structure de dispositif de la première structure semi-conductrice à faire saillie à une certaine distance du plan de collage de la première structure semi-conductrice au-delà du 25 matériau diélectrique adjacent ; fournir une deuxième structure semi-conductrice comprenant : au moins une structure de dispositif comprenant un matériau conducteur, ladite au moins une structure de 30 dispositif étant exposée au niveau d'une surface de collage de la deuxième structure semi-conductrice ; et un matériau diélectrique exposé au niveau de la surface de collage de la deuxième structure semi-conductrice, le matériau diélectrique étant disposé 35 adjacent à ladite au moins une structure de dispositifde la deuxième structure semi-conductrice, une surface exposée du matériau diélectrique au niveau de la surface de collage de la deuxième structure semi-conductrice définissant un plan de collage de la deuxième structure semi-conductrice ; et coller ladite au moins une structure de dispositif de la première structure semi-conductrice directement à ladite au moins une structure de dispositif de la deuxième structure semi-conductrice dans un processus de collage direct matériau conducteur-matériau conducteur.
  2. 2. Procédé selon la revendication 1, dans lequel la fait d'amener ladite au moins une structure de dispositif de la première structure semi-conductrice à faire saillie à la certaine distance du plan de collage de la première structure semi-conductrice au-delà du matériau diélectrique adjacent comprend le retrait d'une partie du matériau diélectrique de la première structure semi-conductrice.
  3. 3. Procédé selon la revendication 2, dans lequel le retrait de la partie du matériau diélectrique de la première structure semi-conductrice comprend la gravure du matériau diélectrique.
  4. 4. Procédé selon la revendication 1, dans lequel le fait d'amener ladite au moins une structure de dispositif de la première structure semi-conductrice à faire saillie à une certaine distance du plan de collage de la première structure semi-conductrice consiste à amener ladite au moins une structure de dispositif de la première structure semi-conductrice à faire saillie à une distance prédéterminée sélectionnéedu plan de collage de la première structure semi-conductrice.
  5. 5. Procédé selon la revendication 1, comprenant en outre le fait d'amener ladite au moins une structure de dispositif de la deuxième structure semi-conductrice à être en retrait à une certaine distance du plan de collage de la deuxième structure semi-conductrice dans un évidement s'étendant dans le matériau diélectrique adjacent.
  6. 6. Procédé selon la revendication 5, dans lequel le fait d'amener ladite au moins une structure de dispositif de la deuxième structure semi-conductrice à être en retrait à la certaine distance du plan de collage de la deuxième structure semi-conductrice dans l'évidement s'étendant dans le matériau diélectrique adjacent consiste à : déposer un matériau diélectrique sur ladite au 20 moins une structure de dispositif de la deuxième structure semi-conductrice ; et graver à travers le matériau diélectrique jusqu'à ladite au moins une structure de dispositif. 25
  7. 7. Procédé selon la revendication 5, dans lequel le fait d'amener ladite au moins une structure de dispositif de la deuxième structure semi-conductrice à être en retrait à la certaine distance du plan de collage de la deuxième structure semi-conductrice dans 30 l'évidement s'étendant dans le matériau diélectrique adjacent consiste à amener ladite au moins une structure de dispositif de la deuxième structure semi-conductrice à être en retrait à une distance prédéterminée sélectionnée du plan de collage de la 35 deuxième structure semi-conductrice.
  8. 8. Procédé selon la revendication 5, dans lequel le collage de ladite au moins une structure de dispositif de la première structure semi-conductrice directement à ladite au moins une structure de dispositif de la deuxième structure semi-conductrice consiste à insérer ladite au moins une structure de dispositif de la première structure semi-conductrice dans l'évidement dans le matériau diélectrique de la deuxième structure semi-conductrice.
  9. 9. Procédé selon la revendication 1, comprenant en outre la formation de ladite au moins une structure de dispositif de la première structure semi-conductrice pour qu'elle comprenne une pluralité de protubérances intégrales, chaque protubérance intégrale de la pluralité de protubérances intégrales faisant saillie à la certaine distance du plan de collage de la première structure semi-conductrice au-delà du matériau diélectrique adjacent.
  10. 10. Procédé selon la revendication 9, consistant en outre à : fournir un matériau diélectrique sur ladite au moins une structure de dispositif de la deuxième 25 structure semi-conductrice ; et graver à travers le matériau diélectrique pour former une pluralité d'évidements s'étendant à travers le matériau diélectrique jusqu'à ladite au moins une structure de dispositif de la deuxième structure semi- 30 conductrice.
  11. 11. Procédé selon la revendication 10, dans lequel le collage de ladite au moins une structure de dispositif de la première structure semi-conductrice 35 directement à ladite au moins une structure dedispositif de la deuxième structure semi-conductrice consiste à insérer chaque protubérance intégrale de la pluralité de protubérances intégrales de ladite au moins une structure de dispositif de la première structure semi-conductrice dans un évidement complémentaire correspondant de la pluralité d'évidements s'étendant à travers le matériau diélectrique jusqu'à ladite au moins une structure de dispositif de la deuxième structure semi-conductrice.
  12. 12. Procédé selon la revendication 1, dans lequel le collage de ladite au moins une structure de dispositif de la première structure semi-conductrice directement à ladite au moins une structure de dispositif de la deuxième structure semi-conductrice dans un processus de collage direct matériau conducteur-matériau conducteur comprend le collage de ladite au moins une structure de dispositif de la première structure semi-conductrice directement à ladite au moins une structure de dispositif de la deuxième structure semi-conductrice dans un processus de collage direct sans thermocompression.
  13. 13. Procédé selon la revendication 1, dans lequel le collage de ladite au moins une structure de dispositif de la première structure semi-conductrice directement à ladite au moins une structure de dispositif de la deuxième structure semi-conductrice dans un processus de collage direct matériau conducteur-matériau conducteur comprend le collage de ladite au moins une structure de dispositif de la première structure semi-conductrice directement à ladite au moins une structure de dispositif de la deuxième structure semi-conductrice dans un processus de collage direct à température ultra faible.. Procédé selon la revendication 1, dans lequel le collage de ladite au moins une structure de dispositif de la première structure semi-conductrice directement à ladite au moins une structure de dispositif de la deuxième structure semi-conductrice dans un processus de collage direct matériau conducteur-matériau conducteur comprend le collage de ladite au moins une structure de dispositif de la première structure semi-conductrice directement à ladite au moins une structure de dispositif de la deuxième structure semi-conductrice dans un processus de collage direct assisté de surfaces. 15. Structure semi-conductrice collée, 15 comprenant : une première structure semi-conductrice, comprenant : au moins une structure de dispositif conducteur au niveau d'une surface de collage de la première 20 structure semi-conductrice, ladite au moins une structure de dispositif conducteur comprenant une pluralité de protubérances intégrales s'étendant d'une structure de base ; et un matériau diélectrique disposé adjacent à ladite 25 au moins une structure de dispositif conducteur au niveau de la surface de collage de la première structure semi-conductrice, au moins une partie du matériau diélectrique étant disposée entre les protubérances intégrales de ladite au moins une 30 structure de dispositif conducteur de la première structure semi-conductrice ; une deuxième structure semi-conductrice, comprenant : au moins une structure de dispositif conducteur au 35 niveau d'une surface de collage de la deuxièmestructure semi-conductrice, ladite au moins une structure de dispositif conducteur comprenant une pluralité de protubérances intégrales s'étendant d'une structure de base ; et un matériau diélectrique disposé adjacent à ladite au moins une structure de dispositif conducteur au niveau de la surface de collage de la deuxième structure semi-conductrice, au moins une partie du matériau diélectrique étant disposée entre les protubérances intégrales de ladite au moins une structure de dispositif conducteur de la deuxième structure semi-conductrice, le matériau diélectrique de la deuxième structure semi-conductrice étant en butée contre le matériau diélectrique de la première structure semi-conductrice le long d'un plan de collage; dans laquelle les protubérances intégrales de ladite au moins une structure de dispositif conducteur de la première structure semi-conductrice sont directement collées aux protubérances intégrales de ladite au moins une structure de dispositif conducteur de la deuxième structure semi-conductrice le long des interfaces collées entre elles. 16. Structure semi-conductrice collée selon la revendication 15, dans laquelle les interfaces collées entre les protubérances intégrales de ladite au moins une structure de dispositif conducteur de la première structure semi-conductrice et les protubérances intégrales de ladite au moins une structure de dispositif conducteur de la deuxième structure semi-conductrice sont séparées du plan de collage. 17. Structure semi-conductrice collée selon la 35 revendication 15, dans laquelle les interfaces colléesentre les protubérances intégrales de ladite au moins une structure de dispositif conducteur de la première structure semi-conductrice et les protubérances intégrales de ladite au moins une structure de dispositif conducteur de la deuxième structure semi-conductrice sont au moins sensiblement dans le même plan que la collage.
FR1156874A 2011-07-18 2011-07-27 Surfaces de liaison améliorées pour le collage direct de structures semi-conductrices Expired - Fee Related FR2978606B1 (fr)

Priority Applications (4)

Application Number Priority Date Filing Date Title
FR1156874A FR2978606B1 (fr) 2011-07-27 2011-07-27 Surfaces de liaison améliorées pour le collage direct de structures semi-conductrices
TW101120333A TWI493690B (zh) 2011-07-18 2012-06-06 半導體構造直接鍵結之改良鍵結表面
CN201210249557.XA CN102891091B (zh) 2011-07-18 2012-07-18 用于直接接合半导体结构的改善的接合表面
KR1020120078214A KR101401584B1 (ko) 2011-07-18 2012-07-18 반도체 구조들의 직접 접합을 위한 개선된 접합면들

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1156874A FR2978606B1 (fr) 2011-07-27 2011-07-27 Surfaces de liaison améliorées pour le collage direct de structures semi-conductrices

Publications (2)

Publication Number Publication Date
FR2978606A1 true FR2978606A1 (fr) 2013-02-01
FR2978606B1 FR2978606B1 (fr) 2014-02-21

Family

ID=44654392

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1156874A Expired - Fee Related FR2978606B1 (fr) 2011-07-18 2011-07-27 Surfaces de liaison améliorées pour le collage direct de structures semi-conductrices

Country Status (1)

Country Link
FR (1) FR2978606B1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3024019A1 (fr) * 2014-11-24 2016-05-25 IMEC vzw Procédé de liaison directe de substrats semi-conducteurs

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040178819A1 (en) * 2003-03-12 2004-09-16 Xilinx, Inc. Multi-chip programmable logic device having configurable logic circuitry and configuration data storage on different dice
US20070232023A1 (en) * 2003-02-07 2007-10-04 Ziptronix, Inc. Room temperature metal direct bonding
US20100096760A1 (en) * 2008-10-21 2010-04-22 Chen-Hua Yu Bond Pad Design with Reduced Dishing Effect
US20100258890A1 (en) * 2009-04-10 2010-10-14 Siliconfile Technologies Inc. Unit pixel of image sensor having three-dimensional structure and method for manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070232023A1 (en) * 2003-02-07 2007-10-04 Ziptronix, Inc. Room temperature metal direct bonding
US20040178819A1 (en) * 2003-03-12 2004-09-16 Xilinx, Inc. Multi-chip programmable logic device having configurable logic circuitry and configuration data storage on different dice
US20100096760A1 (en) * 2008-10-21 2010-04-22 Chen-Hua Yu Bond Pad Design with Reduced Dishing Effect
US20100258890A1 (en) * 2009-04-10 2010-10-14 Siliconfile Technologies Inc. Unit pixel of image sensor having three-dimensional structure and method for manufacturing the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3024019A1 (fr) * 2014-11-24 2016-05-25 IMEC vzw Procédé de liaison directe de substrats semi-conducteurs
WO2016083332A1 (fr) * 2014-11-24 2016-06-02 Imec Vzw Procédé de collage direct de substrats semi-conducteurs
US10141284B2 (en) 2014-11-24 2018-11-27 Imec Vzw Method of bonding semiconductor substrates

Also Published As

Publication number Publication date
FR2978606B1 (fr) 2014-02-21

Similar Documents

Publication Publication Date Title
US8697493B2 (en) Bonding surfaces for direct bonding of semiconductor structures
FR3021455A1 (fr) Procede d'aplanissement d'evidements remplis de cuivre
FR2938970A1 (fr) Procede pour empiler et interconnecter des circuits integres
FR2966283A1 (fr) Procede pour realiser une structure de collage
FR2992466A1 (fr) Procede de realisation de contact pour led et structure resultante
FR2973938A1 (fr) Procédés de formation de structures semi-conductrices collées, et structures semi-conductrices formées par ces procédés
FR2764734A1 (fr) Procede de formation de plots de contact d'un dispositif a semiconducteur
FR2911432A1 (fr) Interconnexions d'un circuit electronique integre
FR2990297A1 (fr) Empilement de structures semi-conductrices et procede de fabrication correspondant
KR101401584B1 (ko) 반도체 구조들의 직접 접합을 위한 개선된 접합면들
FR2978606A1 (fr) Surfaces de liaison améliorées pour le collage direct de structures semi-conductrices
FR3066646A1 (fr) Realisation d'un transistor mos a base d'un materiau semiconducteur bidimensionnel
FR2964246A1 (fr) Procede d'assemblage de deux parties d'un circuit
FR2782841A1 (fr) Procede permettant de former des plots de contact et, en meme temps, de rendre plane une surface de substrat dans des circuits integres
EP2690655A2 (fr) Procédé de réalisation de vias
FR3036531A1 (fr) Procede de realisation d'un circuit microfluidique au sein d'une structure integree tridimensionnelle, et structure correspondante
FR3036226A1 (fr) Connexion par confinement d'un materiau entre deux elements de contact
FR2976720A1 (fr) Procede de connexion electrique entre des elements d'une structure integree tridimensionnelle, et dispositif correspondant
EP2843693A1 (fr) Procédé de réalisation d'un plot conducteur sur un élément conducteur
FR2993398A1 (fr) Structures semi-conductrices comprenant des microcanaux fluidiques pour le refroidissement et procédés associés.
FR3025051A1 (fr) Procede de realisation d'un circuit integre par collage direct de substrats comprenant en surface des portions de cuivre et de materiau dielectrique
FR2958076A1 (fr) Procede de formation de vias electriques
FR2993399A1 (fr) Dispositifs d'interposition comprenant des microcanaux fluidiques et structures associées et procédés
FR2979751A1 (fr) Element metallique d'interconnexion dans une puce de circuit integre et procede de realisation
WO2022229830A1 (fr) Procédé de réalisation d'une structure d'interconnexion à plots entre microcircuits

Legal Events

Date Code Title Description
CD Change of name or company name

Owner name: SOITEC, FR

Effective date: 20130208

PLFP Fee payment

Year of fee payment: 5

ST Notification of lapse

Effective date: 20170331