FR3046874A1 - Procede de fabrication de structures semi-conductrices incluant une couche a haute resistivite, et structures semi-conductrices apparentees - Google Patents

Procede de fabrication de structures semi-conductrices incluant une couche a haute resistivite, et structures semi-conductrices apparentees Download PDF

Info

Publication number
FR3046874A1
FR3046874A1 FR1650333A FR1650333A FR3046874A1 FR 3046874 A1 FR3046874 A1 FR 3046874A1 FR 1650333 A FR1650333 A FR 1650333A FR 1650333 A FR1650333 A FR 1650333A FR 3046874 A1 FR3046874 A1 FR 3046874A1
Authority
FR
France
Prior art keywords
substrate
layer
high resistivity
forming
semiconductor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1650333A
Other languages
English (en)
Other versions
FR3046874B1 (fr
Inventor
Ionut Radu
Eric Desbonnets
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Priority to FR1650333A priority Critical patent/FR3046874B1/fr
Priority to EP17150341.0A priority patent/EP3193361B1/fr
Priority to FIEP17150341.0T priority patent/FI3193361T3/fi
Priority to TW106100242A priority patent/TWI720105B/zh
Priority to CN201710022513.6A priority patent/CN107068571B/zh
Priority to JP2017003284A priority patent/JP2017126749A/ja
Priority to US15/405,867 priority patent/US10276492B2/en
Priority to SG10201700308QA priority patent/SG10201700308QA/en
Priority to KR1020170006120A priority patent/KR20170085981A/ko
Publication of FR3046874A1 publication Critical patent/FR3046874A1/fr
Application granted granted Critical
Publication of FR3046874B1 publication Critical patent/FR3046874B1/fr
Priority to JP2021125773A priority patent/JP2021168426A/ja
Priority to JP2023101912A priority patent/JP2023112087A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias

Abstract

Des procédés de formation d'une structure semi-conductrice (140) incluent la formation d'une couche de dispositifs (100) sur un substrat initial (102), l'assemblage d'une première surface de la couche de dispositif (100) sur un substrat temporaire et la formation d'une couche à haute résistivité (136) sur une seconde surface de la couche de dispositifs (100) en enlevant une partie du substrat initial (102). Les procédés incluent en outre l'assemblage d'un substrat final (132) sur la couche à haute résistivité (136) et le retrait du substrat temporaire. Des structures semi-conductrices (130) sont fabriquées par des procédés qui incluent un substrat final (132), une couche à haute résistivité (136) disposée sur ce dernier et une couche de dispositif (100) disposée sur la couche à haute résistivité (136).

Description

PROCEDE DE FABRICATION DE STRUCTURES SEMI-CONDUCTRICES INCLUANT UNE COUCHE A HAUTE RÉSISTIVITÉ, ET STRUCTURES SEMI-
CONDUCTRICES APPARENTÉES
DOMAINE TECHNIQUE
Des modes de réalisation de la présente invention concernent des procédés pouvant être utilisés pour fabriquer des structures semi-conductrices incluant une couche à haute résistivité, ainsi que des structures semi-conductrices et des dispositifs fabriqués au moyen de ces procédés.
ETAT DE LA TECHNIQUE
Les performances de dispositifs de commutation électronique radiofréquence (RF) tels que des dispositifs CMOS RF, sont fonction de la résistivité électrique du substrat à partir duquel ils sont fabriqués. Récemment, des substrats semi-conducteurs sur isolant (SeOI), tels que, par exemple, du silicium sur isolant comportant un substrat support à haute résistivité (HR-SOI), ont été utilisés pour fabriquer des dispositifs CMOS RF présentant des performances améliorées. Par exemple, des dispositifs RF fabriqués à partir de HR-SOI ont montré une réduction significative des pertes RF.
Un double transfert (DLT, pour « double layer transfer » selon la terminologie anglo-saxonne) d’une couche active de dispositifs peut permettre le remplacement d'un substrat initial par un substrat final, mieux adapté pour améliorer les performances RF desdits dispositifs.
Une couche de dispositifs comprenant, par exemple, une pluralité de dispositifs CMOS RF, peut être fabriquée dans ou sur un substrat initial. La couche de dispositifs peut ensuite être fixée sur un substrat temporaire. La couche de dispositifs étant fixée sur le substrat temporaire, une partie du substrat initial peut être enlevée et remplacée par un substrat final, mieux adapté à l'amélioration des performances RF. Une fois la couche de dispositif fixée sur le substrat final, le substrat temporaire peut être enlevé, terminant le procédé DLT de report de la couche de dispositifs.
Lors de l'utilisation d'un substrat initial de type SOI, la partie du support en silicium massif du substrat est entièrement retirée pendant le procédé DLT, enlevant de ce fait un chemin à faible résistivité indésirable qui pourrait compromettre les performances RF. Cependant, dans le cas de dispositifs CMOS RF fabriqués à partir d'un substrat massif standard, une épaisseur résiduelle du substrat initial demeure à proximité des dispositifs CMOS RF, à la suite du procédé de report. Cette épaisseur peut agir comme chemin à faible résistivité, entraînant des pertes RF et une réduction des performances correspondantes de la couche de dispositifs.
BREF EXPOSE DE L'INVENTION
Le présent exposé est destiné à présenter une sélection de concepts sous forme simplifiée, qui seront détaillés dans la description ci-dessous d'exemples de modes de réalisation.
La présente invention concerne un procédé de fabrication d'une structure semi-conductrice comprenant : • la formation d'une couche de dispositif sur un substrat initial ; • l'assemblage d'une première surface de la couche de dispositif sur un substrat temporaire ; • la formation d'une couche à haute résistivité sur une seconde surface de la couche de dispositif, dans laquelle la formation de la couche comprend le retrait d'une partie du substrat initial ; • l'assemblage d'un substrat final sur la couche à haute résistivité ; • et le retrait du substrat temporaire.
Le procédé de fabrication d'une structure semi-conductrice selon l'invention permet d'éliminer les chemins de faible résistivité dans l'épaisseur résiduelle de substrat initial de ladite structure semi-conductrice, par la formation de ladite couche à haute résistivité.
Selon des caractéristiques avantageuses de l'invention, prises seules ou en combinaison : • le retrait d'une partie du substrat initial comprend l'amincissement d'une partie de celui-ci ; • le retrait d'une partie du substrat initial comprend la formation d'une pluralité de vias, s'étendant à travers une partie restante de celui-ci ; • la formation d'une pluralité de vias, à travers une partie restante du substrat initial comprend la formation d'une couche de masquage sur une surface exposée de la partie restante du substrat initial, et la gravure chimique pour former des vias dans la partie restante non masquée du substrat initial ; • la couche de masquage comprend une pluralité d'éléments de masquage dont la surface est inférieure à soixante-quinze pour cent (75 %) de la surface totale de la surface exposée de la partie restante du substrat initial ; • l'assemblage du substrat final sur la couche à haute résistivité comprend l'assemblage du substrat final sur la pluralité de vias, formant une pluralité de cavités entre le substrat final et la couche de dispositif. • le procédé comprend en outre la formation d'un matériau à haute résistivité dans la pluralité de vias ; • le procédé comprend la sélection de la résistivité électrique du matériau à haute résistivité à plus de 10 000 Ohm.cm ; • le procédé comprend la sélection d'au moins un matériau parmi l'oxyde de silicium, le nitrure de silicium, les polymères à haute résistivité, le polyimide ou la colle à céramique pour le matériau à haute résistivité ;
La présente invention concerne également une structure semi-conductrice comprenant : • un substrat final ; • une couche à haute résistivité disposée sur le substrat final, la couche à haute résistivité comprenant une pluralité de vias s'étendant à travers une partie restante d'un substrat initial, • et une couche de dispositif disposée sur la couche à haute résistivité.
Selon des caractéristiques avantageuses de l'invention, prises seules ou en combinaison : • la couche à haute résistivité comprend une couche avec une résistance électrique moyenne supérieure à environ 10 000 Ohm.cm ; • la couche à haute résistivité comprend une partie restante du substrat initial et une pluralité de cavités ; • la couche à haute résistivité comprend un matériau à haute résistivité disposé dans la pluralité de vias ; • le matériau à haute résistivité comprend un ou plusieurs matériaux choisis parmi l'oxyde de silicium, le nitrure de silicium, les polymères à haute résistivité, le polyimide ou la colle à céramique ; • le matériau à haute résistivité possède une résistivité électrique supérieure, à environ 10 000 Ohm.cm.
BRÈVE DESCRIPTION DES DESSINS
Bien que la description se termine par des revendications signalant en particulier et revendiquant distinctement les modes de réalisation de l’invention, les avantages de modes de réalisation ressortiront plus facilement de la description de certains exemples de modes de réalisation de l’invention, lus conjointement avec les dessins annexés, dans lesquels : • les Figures IA à H illustrent des vues en coupe simplifiées, schématiques, de la fabrication de structures semi-conductrices et de dispositifs pouvant être employés conformément aux modes de réalisation de la présente invention ; • la Figure IA illustre un substrat initial incluant une couche de dispositif formée dessus ; • la Figure IB illustre un substrat temporaire lié sur une surface exposée de la couche de dispositif, à l'opposé du substrat initial ; • la Figure IC illustre l'amincissement d'une partie du substrat initial ; • la Figure 1D illustre la formation d'une couche de masquage sur la partie restante du substrat initial ; • la Figure 1E illustre une vue en plan de la partie restante du substrat initial avec la couche de masquage dessus ; • la Figure 1F illustre la formation d'une couche à haute résistivité, en formant une pluralité de vias à travers la partie restante du substrat initial ; • la Figure IG illustre la fixation d'un substrat final sur la couche à haute résistivité ; • la Figure 1H illustre l'enlèvement du substrat temporaire. • les Figures 2A à 2D illustrent des vues en coupe simplifiées, schématiques, de la fabrication de structures semi-conductrices et de dispositifs pouvant être employés conformément à un autre mode de réalisation de la présente invention ; • la Figure 2A illustre une structure semi-conductrice incluant un substrat temporaire, une couche de dispositif et une partie restante d'un substrat initial incluant une pluralité de vias ; • la Figure 2B illustre la formation d'une couche à haute résistivité, par application d'un matériau à haute résistivité sur la pluralité de vias ; • la Figure 2C illustre la fixation d'un substrat final sur la couche à haute résistivité ; • la Figure 2D illustre l'enlèvement du substrat temporaire de la structure semi-conductrice de la Figure 2C.
DESCRIPTION DÉTAILLÉE
Les illustrations présentées ici ne constituent pas des vues réelles d'une structure, d'un dispositif, d'un système ou d'un procédé semi-conducteur particulier, mais de simples représentations idéalisées, utilisées pour décrire des modes de réalisation de l'invention.
Un mode de réalisation de l'invention est décrit en référence aux Figures IA à 1H. En référence à la Figure IA, des modes de réalisation peuvent comprendre la formation d'une couche de dispositif 100 sur un substrat initial 102.
De manière plus détaillée, la couche de dispositif 100 peut comprendre une pluralité de dispositifs électroniques 104, lesquels dispositifs peuvent comprendre des dispositifs de commutation, ainsi que d'autres types de dispositifs électroniques, tels que, par exemple, des dispositifs logiques, à émission de lumière (LED) et/ou à réception de lumière. Dans certains modes de réalisation, la pluralité de dispositifs électroniques 104 peut comprendre une pluralité de dispositifs radiofréquence, tels que des dispositifs CMOS RF. La couche de dispositif 100 peut également inclure une couche d'interconnexion 106 qui peut comprendre des éléments électriquement conducteurs 108 disposés à l'intérieur d'une couche intermédiaire de matériau diélectrique 110. La pluralité de dispositifs électroniques 104 peut être formée sur et/ou dans le substrat initial 102 en utilisant des méthodes de fabrication micro-électroniques standard, connues de l'art antérieur.
Des modes de réalisation peuvent comprendre la sélection d'au moins un substrat en silicium, germanium, silicium germanium, carbure de silicium, matériau III-V ou II-VI, pour le substrat initial 102. D'autres modes de réalisation peuvent comprendre la sélection d'une résistivité comprise entre environ 5 Ohms.cm et environ 30 Ohms.cm, pour le substrat initial. Le substrat initial 102 peut également posséder un diamètre, par exemple, de 300 mm, 200 mm, en fonction de l'application finale ; d'autres diamètres peuvent bien sur être utilisés.
La couche de dispositif 100 peut inclure une surface exposée 112, laquelle peut être fixée sur un substrat temporaire 114, pour former une structure semi-conductrice 118, comme l'illustre la Figure IB. Des modes de réalisation peuvent comprendre la sélection d'au moins un substrat en silicium, germanium, silicium germanium, carbure de silicium, matériau III-V ou II-VI, verre, etc... pour le substrat temporaire 114. Dans certains modes de réalisation, le substrat initial 102 et le substrat temporaire 114 peuvent comprendre essentiellement le même matériau. Cette concordance de matériau entre le substrat initial 102 et le substrat temporaire 114 peut améliorer les procédés d'assemblage de la couche de dispositif 100 sur le substrat temporaire 114. Par exemple, le coefficient de dilatation thermique du substrat initial 102 et le coefficient de dilatation thermique du substrat temporaire 114 peuvent être sélectionnés pour être identiques ou sensiblement identiques, afin d'éviter des contraintes indésirables pendant et après l'assemblage. Dans d'autres modes de réalisation, la différence entre le coefficient de dilatation thermique du substrat initial 102 et le coefficient de dilatation thermique du substrat temporaire 114 peut être sélectionnée pour être inférieure à environ dix pour cent (10%). L'assemblage de la couche de dispositif 100 sur le substrat temporaire 114 peut être réalisé à partir d'un procédé de collage. Par exemple, la surface exposée 112 de la couche de dispositif 100 peut être en contact avec une surface 116 du substrat temporaire 114. Le collage de la couche de dispositif 100 sur le substrat temporaire 114 peut être réalisé par un procédé de collage par adhésion moléculaire à température ambiante (entre environ 20°C et 30°C, par exemple).
Comme connu de l'art antérieur, le principe de collage par adhésion moléculaire, également appelé collage direct, est basé sur le principe de mise en contact direct de deux surfaces (par exemple, la surface exposée 112 de la couche de dispositif 100 et la surface 116 du substrat temporaire 114), c’est à dire, sans utilisation d’un matériau additionnel spécifique (adhésif, cire, soudure, etc.). Ce procédé de collage exige que les surfaces à coller soient suffisamment lisses et exemptes de particules ou de contamination et soient suffisamment proches pour permettre d’initier le contact, à une distance de moins de quelques nanomètres en général. Dans ce cas, les forces attractives sont suffisamment élevées entre les deux surfaces pour entraîner l’adhésion moléculaire (collage induit par la somme des forces attractives (forces de Van der Waals), des interactions électroniques entre les atomes ou molécules des deux surfaces à coller).
Le collage par adhésion moléculaire peut être initié par l’application d'une pression en au moins un point de la structure semi-conductrice 118 (de la Figure IB) formée par le substrat initial 102, la couche de dispositif 100 et le substrat temporaire 114. L'onde de collage entre le substrat temporaire 114 et la couche de dispositif 100 se propage ensuite à partir du point où la pression a été appliquée. L'application de cette pression n'est cependant pas obligatoire pour initier la propagation de l'onde de collage.
Après collage par adhésion moléculaire, un recuit peut être réalisé sur la structure semi-conductrice 118, à température modérée (de préférence, inférieure ou égale à 100°C), de manière à renforcer le collage du substrat temporaire 114 et de la couche de dispositif 100.
Dans d'autres modes de réalisation, le procédé de collage pour fixer le substrat temporaire 114 sur la surface exposée 112 de la couche de dispositif 100 peut être réalisé sous compression à température ambiante. Dans d'autres modes de réalisation, le procédé de collage peut être réalisé sous compression, à une température inférieure ou égale à 100 °C.
Dans des modes de réalisation supplémentaires, une couche de collage (non représentée) peut être disposée entre le substrat temporaire 114 et la couche de dispositif 100. La couche de liaison peut être formée sur l'une ou les deux surface (s) de collage respectivement de la couche de dispositif 100 et du substrat temporaire 114, c'est-à-dire, sur les surfaces exposées 112 et 116. La couche de collage peut comprendre un ou plusieurs matériau(x) parmi l'oxyde de silicium, le nitrure de silicium ou 1'oxy-nitrure de silicium. La couche de collage peut être utilisée pour améliorer la fiabilité des procédés de collage destinés à assembler la couche de dispositif 100 sur le substrat temporaire 114.
Après l'assemblage du substrat temporaire 114 sur la couche de dispositif 100, un autre traitement peut être réalisé pour former une couche à haute résistivité destinée à améliorer les performances RF de la pluralité de dispositifs 104 inclus dans la couche de dispositif 100. La formation de la couche à haute résistivité peut comprendre le retrait d'une partie du substrat initial 102 à l'opposé de la couche de dispositif 100. Par exemple, et en référence à la Figure IC, une partie du substrat initial 102 à l'opposé de la couche de dispositif 100 peut être enlevée en utilisant un procédé d'amincissement pour laisser une partie restante 102' de substrat initial 102. L'amincissement d'une partie du substrat initial 102 peut comprendre un ou plusieurs procédés choisis parmi un procédé d'attaque chimique, de meulage et de polissage. Par exemple, le substrat initial 102 peut avoir une épaisseur initiale de moins de 1000 microns, voire de 800 microns ou encore, dans certains modes de réalisation, de moins de 500 microns. Un procédé d'amincissement peut être utilisé pour retirer une partie de la surface arrière exposée du substrat initial 102, réduisant par exemple l'épaisseur du substrat initial 102 à moins de 100 microns ou moins de 20 microns ou encore, dans certains modes de réalisation, à moins de 5 microns.
Lors de l'amincissement d'une partie du substrat initial 102, une couche de masquage 122 peut être formée sur une surface arrière exposée 120 de la partie restante du substrat initial 102', à l'opposé de la couche de dispositif 100, tel qu'illustré sur la Figure 1D. La couche de masquage 122 peut être formée sur la surface arrière exposée 120 de la partie restante du substrat initial 102', en utilisant des procédés bien connus dans l'industrie des semi-conducteurs, tels que des procédés de photolithographie. Par exemple, la couche de masquage 122 peut comprendre une ou plusieurs couches de polymère, oxyde de silicium, nitrure de silicium ou métallique.
Comme le montre la Figure 1D, la couche de masquage 122 comprend une pluralité d'éléments de masquage 124, et une pluralité d'ouvertures de masquage 126, disposés sur la surface arrière 120 de la partie restante du substrat initial 102'. Un exemple de mode de réalisation de la disposition de la couche de masquage 122 sur la surface arrière 120 de la partie restante du substrat 102', est illustré dans une vue selon le plan de la surface 120 sur la Figure 1E. L'exemple illustré sur la Figure 1E montre la pluralité d'éléments de masquage 124, composant la couche de masquage 122, qui peut présenter une géométrie sélectionnée, telle que rectangulaire, circulaire ou d'autres géométries appropriées. Dans certains modes de réalisation de l'invention, la surface totale de la pluralité d'éléments de masquage 124 est inférieure à soixante quinze pour cent (75%) de la surface totale de la surface arrière 120 de la partie restante du substrat initial 102' ; dans d'autres modes de réalisation, la surface totale de la pluralité d'éléments de masquage 124 est inférieure à soixante pour cent (60%) de la surface totale de la surface arrière 120 de la partie restante du substrat initial 102' ; voire, dans certains modes de réalisation, la surface totale de la pluralité d'éléments de masquage 124 est inférieure à cinquante pour cent (50%) de la surface totale de la surface arrière 120 de la partie restante du substrat initial 102' .
Lors de la formation de la couche de masquage 122, un procédé de gravure chimique peut être réalisé pour former une pluralité de vias 128 s'étendant à travers la surface arrière non masquée de la partie restante du substrat initial 102', pour former une structure semi-conductrice 130, comme l'illustre la Figure 1F. Par exemple, un procédé de gravure chimique peut comprendre un ou plusieurs procédés choisis parmi un procédé de gravure chimique sèche (tel qu'un procédé d'attaque plasma) ou un procédé de gravure chimique humide (par exemple à base de solutions liquides acides ou basiques). Dans certains modes de réalisation de l'invention, le procédé d'attaque à l'acide par voie humide peut être réalisé jusqu'à ce que la pluralité de vias 128 soit gravée jusqu'à une profondeur supérieure ou égale à environ 5 microns ou 20 microns voire, à 100 microns. Le procédé d'attaque chimique est arrêté avant d'atteindre la couche de dispositif 100, évitant de ce fait tout dommage indésirable à la pluralité de dispositifs 104 inclus dans la couche de dispositif 100. Lors de la réalisation du procédé de gravure chimique, la couche de masquage 122 peut être enlevée en utilisant des procédés bien connus, tels qu'une attaque chimique ou un nettoyage au solvant.
Après formation de la pluralité de vias 128, s'étendant à travers la partie restante du substrat initial 102', un substrat final 132 peut être assemblé sur la pluralité de vias, formant une pluralité de cavités 134 entre le substrat final 132 et la couche de dispositif 100, comme l'illustre la Figure IG, où la pluralité de cavités 134 et la partie restante du substrat initial 102' forment une couche à haute résistivité 136.
De manière plus détaillée, des modes de réalisation de l'invention peuvent comprendre la sélection d'au moins un substrat en silicium, germanium, silicium germanium, carbure de silicium, matériau III-V ou II-VI, pour le substrat final 132. Dans des modes de réalisation supplémentaires, le substrat final 132 peut comprendre un ou plusieurs matériaux parmi les matériaux céramiques isolants. Le substrat final peut comprendre en outre un matériau monocristallin ou encore un matériau poly-cristallin ou amorphe. Des modes de réalisation supplémentaires peuvent comprendre la sélection d'une résistivité comprise entre environ 10 Ohms.cm et 1 MegaOhms.cm, pour le substrat final 132.
Le substrat final 132 peut être assemblé sur la pluralité de vias 128 pour former la pluralité de cavités 134 en établissant un contact avec la partie restante du substrat initial 102', en recourant à un procédé de collage décrit précédemment en référence au collage du substrat temporaire 114 sur la couche de dispositif 100. De plus, comme décrit précédemment, une couche de collage (non illustrée) peut être formée sur le substrat final 132 et/ou sur la partie restante du substrat initial 102', de manière à améliorer le procédé de collage, par exemple, par adhésion moléculaire. L'assemblage du substrat final 132 sur la pluralité de vias 128 s'étendant à travers la partie restante du substrat initial 102', forme une couche à haute résistivité 136, laquelle est disposée entre le substrat final 132 et la couche de dispositif 100. La couche à haute résistivité 136 comprend donc une pluralité de cavités 134 et la partie restante du substrat initial 102'. Dans certains modes de réalisation, l'assemblage du substrat final 132 sur la pluralité de vias 128 peut être réalisé par un procédé de collage par adhésion moléculaire, de sorte que la pluralité de cavités 134 contienne essentiellement de l'air à pression atmosphérique. Dans d'autres modes de réalisation de l'invention, un procédé de collage par adhésion moléculaire peut être utilisé sous différentes atmosphères gazeuses, de sorte que la pluralité de cavités 134 puisse contenir un gaz choisi sous une pression choisie.
La couche à haute résistivité 136 peut être fabriquée, de manière à posséder une résistivité électrique moyenne supérieure à environ 10 000 Ohms.cm ou 100 000 Ohms.cm, voire, 1 MegaOhms.cm. La fabrication de la couche à haute résistivité 136 disposée entre le substrat final 132 et la couche de dispositif 100, garantit des performances optimales pour les dispositifs RF fabriqués dans la couche de dispositif 100.
Lors de la fabrication de la couche à haute résistivité 136, des modes de réalisation de l'invention peuvent permettre de retirer le substrat temporaire 114, et d'obtenir la structure semi-conductrice 140, comme l'illustre la Figure 1H. Le substrat temporaire 114 peut être retiré par un ou plusieurs procédés parmi un procédé de gravure chimique, de meulage, de polissage ou de démontage (ce dernier consistant en la séparation du substrat temporaire 114 et de la couche de dispositif 100, au niveau de l'interface de collage, par exemple par application d'une contrainte mécanique). Le procédé de retrait du substrat temporaire 114 est réalisé jusqu'à enlèvement complet de celui-ci, exposant ainsi de nouveau la couche de dispositif 100 et exposant, en particulier, la couche d'interconnexion 106 comprenant la couche intermédiaire diélectrique 110 et des éléments conducteurs 106.
Les modes de réalisation de l'invention, décrits ci-dessus, enseignent des procédés et des structures pour former une couche à haute résistivité, comprenant une partie restante du substrat initial 102' et une pluralité de cavités 134. Dans des modes de réalisation supplémentaires de l'invention, décrits ci-dessous, la couche à haute résistivité 136 peut comprendre une partie restante du substrat initial 102', ainsi qu'un matériau à haute résistivité additionnel formé dessus.
De manière plus détaillée, et en référence à la Figure 2A, une structure semi-conductrice 230 comprend un substrat temporaire 214, une couche de dispositif 200, une partie restante 202' d'un substrat initial, et une pluralité de vias 228 s'étendant à travers la partie restante du substrat initial 202'. La structure semi-conductrice 230 de la Figure 2A est essentiellement la même structure semi-conductrice que la structure 130 de la Figure 1F, et peut être formée en utilisant les mêmes procédés que ceux précédemment décrits pour la formation de la structure semi-conductrice 130 de la Figure 1F.
Après la fabrication de la structure semi-conductrice 230 de la Figure 2A, des modes de réalisation peuvent permettre la formation d'une couche à haute résistivité 236, comprenant la partie restante du substrat initial 202', et un matériau à haute résistivité supplémentaire 238. Dans certains modes de réalisation de l'invention, le matériau à haute résistivité 238 peut être disposé sur la partie restante du substrat initial 202', et peut également remplir la pluralité de vias 228, comme illustré sur la Figure 2B.
Plusieurs procédés peuvent être utilisés pour former le matériau à haute résistivité 238, par exemple, un ou plusieurs procédés parmi un procédé de dépôt (par exemple, dépôt chimique en phase vapeur, dépôt physique en phase vapeur, etc.) ou un procédé de dépôt par centrifugation, peu(ven)t être utilisé(s) dans la formation du matériau à haute résistivité 238. Le matériau à haute résistivité 238 peut être formé en utilisant des procédés de dépôt conforme, puis planarisé pour former une surface exposée 239 plane. Le procédé de planarisation pour former la surface 239 de matériau à haute résistivité peut être choisi parmi un ou plusieurs procédés tels que la gravure chimique, le meulage ou le polissage mécano-chimique.
Dans certains modes de réalisation de l'invention, le matériau à haute résistivité 238 peut comprendre un ou plusieurs matériaux diélectriques, tels que, par exemple, oxyde de silicium, nitrure de silicium, polymères à haute résistivité, polyimide ou colle à céramique. Le matériau à haute résistivité 238 peut comprendre un matériau à haute résistivité, avec une valeur de résistivité électrique supérieure à environ 10 KiloOhms.cm ou à environ 100 KiloOhms.cm, voire, à 1 MegaOhms.cm.
Lors de la formation de la couche à haute résistivité 236, un substrat final 232 peut être fixé sur la couche à haute résistivité 236, comme l'illustre la Figure 2C. L'assemblage de cette couche 236 au substrat final 232 peut être assuré en utilisant un procédé de collage, tel que décrit précédemment, en référence au collage du substrat temporaire 114 sur la couche de dispositif 100. De plus, tel que décrit précédemment, une couche de collage (non représentée) peut être formée sur le substrat final 232 et/ou la couche à haute résistivité 236, de manière à faciliter le procédé de collage et/ou améliorer le collage, par exemple, par adhésion moléculaire.
Lors de la fabrication de la couche à haute résistivité 236, des modes de réalisation de l'invention peuvent permettre de retirer le substrat temporaire 214, et de former la structure semi-conductrice 240, comme l'illustre la Figure 2D. Le substrat temporaire 214 peut être retiré par un ou plusieurs procédés parmi la gravure chimique, le meulage, le polissage ou le démontage. Le procédé de retrait du substrat temporaire 214 est réalisé jusqu'à enlèvement complet de celui-ci, exposant ainsi de nouveau la couche de dispositif 200 et exposant, en particulier, la couche d'interconnexion comprenant la couche intermédiaire diélectrique et des éléments conducteurs.
Exemple 1 :
Selon un premier exemple de mise en œuvre (décrit en référence aux figures IA à 1H) , une couche de dispositifs 100 comportant des commutateurs RF est élaborée sur un substrat initial 102 en silicium, de résistivité 5 ohm.cm, de diamètre 300mm et d'épaisseur 800 microns (figure IA).
Un substrat temporaire 114 en silicium de diamètre 300mm et d'épaisseur 800 microns est assemblé par collage par adhésion moléculaire à la surface exposée de la couche de dispositifs 100. Préalablement au collage, la surface exposée de la couche de dispositifs 100 pourra avoir subi un polissage mécano-chimique suivi d'un nettoyage pour conférer à la surface la planéité, la faible rugosité et la propreté requises en vue d'un collage par adhésion moléculaire. Le substrat temporaire 114 pourra lui aussi avoir subi un nettoyage standard micro-électronique (par exemple, ozone + RCA) pour lui conférer les bonnes propriétés de surface. On obtient ainsi une structure assemblée 118 (figure IB). La face arrière du substrat initial 102 (c'est-à-dire la face opposée à celle comportant la couche de dispositifs 100) est alors amincie, par exemple, par rodage mécanique puis par polissage mécano-chimique, jusqu'à atteindre une épaisseur résiduelle de 5 microns (figure IC) . Préalablement à l'étape d'amincissement, la structure assemblée 118 pourra subir un traitement thermique, par exemple autour de 100-150°C, pour renforcer les forces de collage à l'interface entre le substrat temporaire 114 et la couche de dispositifs 100.
Une étape de photolithographie permet ensuite de disposer sur la face arrière amincie du substrat initial 102, une couche de masquage 122, définissant des zones masquées 124 et des zones non masquées 126 (figures 1D et 1E). A titre d'exemple, les zones masquées 124 sont des carrés de 10 x 20 microns de côté. La surface des zones masquées 124 est inférieure à 50% de la surface totale de la face amincie du substrat initial 102, soit par exemple 40%. Une étape de gravure chimique permet ensuite de graver les zones non masquées 126 du substrat initial 102, pour former des vias 128 (figure 1F) . La couche de masquage 122 est retirée.
Un substrat final 132 en nitrure d'aluminium, d'une épaisseur, par exemple de 500 microns, est ensuite préparé en vue de son assemblage sur la face arrière amincie du substrat initial 102. La préparation des surfaces à assembler pourra comporter un traitement plasma (sous oxygène ou azote) apte à activer les surfaces et à conférer au collage subséquent une forte énergie d'adhésion, à basses températures. L'assemblage est réalisé par un procédé de collage direct, sous atmosphère contrôlée. A titre d'exemple, l'atmosphère de la chambre de collage pourra être de l'air à la pression atmosphérique ou un gaz (par exemple de l'azote ou de l'argon, ou autre) à une pression choisie. Après assemblage (figure IG) , la couche à haute résistivité 136 est formée : elle est constituée d'une partie résiduelle du substrat initial 102 et de cavités 134, remplies d'air ou d'un gaz choisi, à une pression choisie. Un traitement thermique à basse température (de l'ordre de 100°C, compte tenu de la différence importante entre les coefficients de dilatation thermique des substrats temporaire et final assemblés) pourra être effectué pour renforcer l'énergie de collage entre la face amincie du substrat initial 102 et le substrat final 132.
La dernière étape est le retrait du substrat temporaire 114. Elle pourra être réalisée soit par l'enlèvement de celui-ci par rodage mécanique et gravure chimique, soit et préférentiellement par démontage, c'est-à-dire par application d'une sollicitation mécanique à l'interface de collage entre le substrat temporaire 114 et la couche de dispositifs 100.
La structure 140 ainsi obtenue confère de bonnes performances RF aux commutateurs inclus dans la couche de dispositifs 100, du fait de la présence d'un substrat final avec des propriétés d'isolation électrique plus favorables que le substrat initial ; par ailleurs, l'épaisseur résiduelle du substrat initial ne dégrade pas les performances des dispositifs en créant un chemin de conduction du fait de la formation de la couche à haute résistivité 136.
Le procédé de fabrication selon l'invention permet ainsi d'utiliser un substrat initial de silicium, au lieu par exemple d'un substrat SOI, plus onéreux, et après un double transfert de couche et la fabrication de la couche de haute résistivité 136, d'obtenir une structure dont les propriétés sont adaptées aux applications RF.
Exemple 2 :
Selon un deuxième exemple de mise en œuvre (décrit en référence aux figures 2A à 2D) , une couche de dispositifs 200 comportant des commutateurs RF est élaborée sur un substrat initial 202 en silicium, de résistivité 30 ohm.cm, de diamètre 300mm et d'épaisseur 800 microns. Un substrat temporaire 214 en silicium de diamètre 300mm et d'épaisseur 800 microns est assemblé par collage direct à la surface exposée de la couche de dispositifs 200. Préalablement au collage, la surface exposée de la couche de dispositifs 200 pourra avoir subi un polissage mécano-chimique suivi d'un nettoyage pour conférer à la surface la planéité, la faible rugosité et la propreté requises en vue d'un collage par adhésion moléculaire. Le substrat temporaire 214 pourra lui aussi avoir subi un nettoyage standard microélectronique (par exemple, ozone + RCA) pour lui conférer les bonnes propriétés de surface. La face arrière du substrat initial 202 (c'est-à-dire la face opposée à celle comportant la couche de dispositifs 200) est alors amincie, par exemple, par rodage mécanique puis par polissage mécano-chimique, jusqu'à atteindre une épaisseur résiduelle de 20 microns.
Une étape de photolithographie permet ensuite de disposer sur la face arrière amincie du substrat initial 202, une couche de masquage, définissant des zones masquées et des zones non masquées. A titre d'exemple, les zones masquées sont des rectangles de 10 x 20 microns de côté. La surface des zones masquées est inférieure à 75% de la surface totale de la face amincie du substrat initial 202, soit par exemple 55%. Une étape de gravure chimique permet ensuite de graver les zones non masquées du substrat initial 202, pour former des vias 228 (figure 2A) . La couche de masquage est retirée.
Une couche de matériau à haute résistivité 238 est alors déposée dans les vias, de manière à les remplir (soit une épaisseur au moins égale à l'épaisseur résiduelle du substrat initial) et éventuellement sur la couche résiduelle du substrat initial 202 (comme représenté sur la figure 2B) . Ce matériau de haute résistivité sera par exemple de l'oxyde de silicium ou alternativement, il pourra être en polymère haute résistivité (c'est-à-dire préférentiellement supérieure à 10 000 Ohm.cm). La surface exposée 239 du matériau à haute résistivité 238 pourra alors être préparée en vue d'un collage direct, par exemple par application d'un polissage mécano-chimique suivi d'un nettoyage RCA.
Un substrat final 232 en verre, d'une épaisseur, par exemple de 500 microns, est ensuite préparé en vue de son assemblage sur la face arrière amincie du substrat initial 202. La préparation des surfaces à assembler pourra comporter un traitement plasma (sous oxygène ou azote) apte à activer les surfaces et à conférer au collage subséquent une forte énergie d'adhésion, à basses températures. L'assemblage est réalisé par un procédé de collage direct. Après assemblage (figure 2C) , la couche à haute résistivité 236 est formée : elle est constituée d'une partie résiduelle du substrat initial 202 et du matériau de forte résistivité 238. Un traitement thermique à basse température (de l'ordre de 100°C, compte tenu de la différence importante entre les coefficients de dilatation thermique des substrats temporaire et final assemblés) pourra être effectué pour renforcer l'énergie de collage entre la face amincie du substrat initial 202 et le substrat finale 232.
La dernière étape est le retrait du substrat temporaire 214 (figure 2D) . Elle pourra être réalisée soit par l'enlèvement de celui-ci par rodage mécanique et gravure chimique, soit et préférentiellement par démontage, c'est-à-dire par application d'une sollicitation par exemple mécanique à l'interface de collage entre le substrat temporaire 214 et la couche de dispositifs 200.
La structure 240 ainsi obtenue confère de bonnes performances RF aux commutateurs inclus dans la couche de dispositifs 200, du fait de la présence d'un substrat final 232 avec des propriétés d'isolation électrique plus favorables que le substrat initial 202 ; par ailleurs, l'épaisseur résiduelle du substrat initial 202' ne dégrade pas les performances des dispositifs en créant un chemin de conduction, du fait de la formation de la couche à haute résistivité 136.
Les exemples de modes de réalisation de l'invention décrits ci-dessus ne limitent pas l'étendue de l'invention, qui est définie par la portée des revendications annexées et leurs équivalents légaux. Tous les modes de réalisation équivalents sont destinés à être inclus dans l'étendue de la présente invention. Bien entendu, différentes modifications de l'invention, en plus de celles indiquées et décrites ici, telles que d'autres combinaisons utiles d'éléments présentés, apparaîtront évidentes à l'homme du métier. En d'autres termes, une ou plusieurs caractéristique(s) d'un exemple de mode de réalisation décrit ici, peut ou peuvent être combinée(s) avec une ou plusieurs caractéristique(s) d'un autre exemple de mode de réalisation présenté ici, pour fournir des modes de réalisation supplémentaires de l'invention. Ces modifications et modes de réalisation sont également destinés à être inclus dans l'étendue des revendications annexées.

Claims (15)

  1. REVENDICATIONS
    1. Procédé de formation d'une structure semi-conductrice (140, 240), comprenant : • la formation d'une couche de dispositif (100, 200) sur un substrat initial (102, 202) ; • l'assemblage d'une première surface de la couche de dispositif (100, 200) sur un substrat temporaire (114, 214) ; • la formation d'une couche à haute résistivité (136, 236) sur une seconde surface de la couche de dispositif (100, 200), dans laquelle la formation de la couche comprend le retrait d'une partie du substrat initial (102, 202) ; • l'assemblage d'un substrat final (132, 232) sur la couche à haute résistivité (136, 236) ; et • le retrait du substrat temporaire (114, 214).
  2. 2. Procédé de formation d'une structure semi-conductrice (140, 240) selon la revendication précédente, dans lequel le retrait d'une partie du substrat initial (102, 202) comprend l'amincissement d'une partie de celui-ci.
  3. 3. Procédé de formation d'une structure semi-conductrice (140, 240) selon la revendication précédente, dans lequel le retrait d'une partie du substrat initial (102, 202) comprend la formation d'une pluralité de vias (128, 228), s'étendant à travers une partie restante de celui-ci.
  4. 4. Procédé de formation d'une structure semi-conductrice (140, 240) selon la revendication précédente, dans lequel la formation d'une pluralité de vias (128, 228), à travers une partie restante du substrat initial (102, 202) comprend : • la formation d'une couche de masquage (124) sur une surface exposée (120) de la partie restante (102') du substrat initial (102), et • la gravure chimique pour former des vias (128) dans la partie restante non masquée (126) du substrat initial (102) .
  5. 5. Procédé de formation d'une structure semi-conductrice (140, 240) selon la revendication précédente, dans lequel la couche de masquage (124) comprend une pluralité d'éléments de masquage dont la surface est inférieure à soixante-quinze (75 %) pour cent de la surface totale de la surface exposée (120) de la partie restante du substrat initial (102').
  6. 6. Procédé de formation d'une structure semi-conductrice (140) selon l'une des revendications 3 à 5, dans lequel l'assemblage du substrat final (132) sur la couche à haute résistivité (136) comprend l'assemblage du substrat final (132) sur la pluralité de vias (128), formant une pluralité de cavités (134) entre le substrat final (132) et la couche de dispositif (100) .
  7. 7. Procédé de formation d'une structure semi-conductrice (140, 240) selon l'une des revendications 3 à 5, comprenant la formation d'un matériau à haute résistivité (238) dans la pluralité de vias (128, 228).
  8. 8. Procédé de formation d'une structure semi-conductrice (140, 240) selon la revendication précédente, comprenant, en outre, la sélection de la résistivité électrique du matériau à haute résistivité (238) à plus de 10 000 Ohm.cm.
  9. 9. Procédé de formation d'une structure semi-conductrice (140, 240) selon la revendication 7, comprenant la sélection d'au moins un matériau parmi l'oxyde de silicium, le nitrure de silicium, les polymères à haute résistivité, le polyimide ou la colle à céramique pour le matériau à haute résistivité (238).
  10. 10. Structure semi-conductrice (140, 240), comprenant : • un substrat final (132, 232) ; • une couche à haute résistivité (136, 236) disposée sur le substrat final (132, 232), la couche à haute résistivité (136, 236) comprenant une pluralité de vias (128, 228) s'étendant à travers une partie restante d'un substrat initial (102, 202), et • une couche de dispositif (100, 200) disposée sur la couche à haute résistivité (136, 236).
  11. 11. Structure semi-conductrice (140, 240) selon la revendication précédente, dans laquelle la couche à haute résistivité (136, 236) comprend une couche avec une résistance électrique moyenne supérieure à environ 10 000 Ohm. cm.
  12. 12. Structure semi-conductrice (140) selon l'une des deux revendications précédentes, dans laquelle la couche à haute résistivité (136) comprend une partie restante (102') du substrat initial (102) et une pluralité de cavités (134) .
  13. 13. Structure semi-conductrice (240) selon l'une des revendications 10 à 11, dans laquelle la couche à haute résistivité (236) comprend un matériau à haute résistivité (238) disposé dans la pluralité de vias (228).
  14. 14. Structure semi-conductrice (240) selon la revendication précédente, dans laquelle le matériau à haute résistivité (238) comprend un ou plusieurs matériaux choisis parmi l'oxyde de silicium, le nitrure de silicium, les polymères à haute résistivité, le polyimide ou la colle à céramique.
  15. 15. Structure semi-conductrice (240) selon la revendication 13, dans laquelle le matériau à haute résistivité (238) possède une résistivité électrique supérieure à environ 10 000 Ohm. cm.
FR1650333A 2016-01-15 2016-01-15 Procede de fabrication de structures semi-conductrices incluant une couche a haute resistivite, et structures semi-conductrices apparentees Active FR3046874B1 (fr)

Priority Applications (11)

Application Number Priority Date Filing Date Title
FR1650333A FR3046874B1 (fr) 2016-01-15 2016-01-15 Procede de fabrication de structures semi-conductrices incluant une couche a haute resistivite, et structures semi-conductrices apparentees
EP17150341.0A EP3193361B1 (fr) 2016-01-15 2017-01-05 Procédé de fabrication de structures semi-conductrices incluant une couche à haute résistivité, et structures semi-conductrice apparentées
FIEP17150341.0T FI3193361T3 (fi) 2016-01-15 2017-01-05 Menetelmä erittäin resistiivisen kerroksen sisältävien puolijohderakenteiden valmistamiseksi ja liittyviä puolijohderakenteita
TW106100242A TWI720105B (zh) 2016-01-15 2017-01-05 用於製作包含一高電阻率層之半導體結構之方法及相關半導體結構
JP2017003284A JP2017126749A (ja) 2016-01-15 2017-01-12 高抵抗率層を含む半導体構造を製作するための方法、および関連する半導体構造
CN201710022513.6A CN107068571B (zh) 2016-01-15 2017-01-12 制造含高电阻率层的半导体结构的方法及相关半导体结构
US15/405,867 US10276492B2 (en) 2016-01-15 2017-01-13 Method for fabricating semiconductor structures including a high resistivity layer, and related semiconductor structures
SG10201700308QA SG10201700308QA (en) 2016-01-15 2017-01-13 Method For Fabricating Semiconductor Structures Including A High Resistivity Layer, And Related Semiconductor Structures
KR1020170006120A KR20170085981A (ko) 2016-01-15 2017-01-13 고 저항 층을 포함하는 반도체 구조들 및 관련된 반도체 구조들을 제조하기 위한 방법
JP2021125773A JP2021168426A (ja) 2016-01-15 2021-07-30 高抵抗率層を含む半導体構造を製作するための方法、および関連する半導体構造
JP2023101912A JP2023112087A (ja) 2016-01-15 2023-06-21 高抵抗率層を含む半導体構造を製作するための方法、および関連する半導体構造

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1650333 2016-01-15
FR1650333A FR3046874B1 (fr) 2016-01-15 2016-01-15 Procede de fabrication de structures semi-conductrices incluant une couche a haute resistivite, et structures semi-conductrices apparentees

Publications (2)

Publication Number Publication Date
FR3046874A1 true FR3046874A1 (fr) 2017-07-21
FR3046874B1 FR3046874B1 (fr) 2018-04-13

Family

ID=55759798

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1650333A Active FR3046874B1 (fr) 2016-01-15 2016-01-15 Procede de fabrication de structures semi-conductrices incluant une couche a haute resistivite, et structures semi-conductrices apparentees

Country Status (9)

Country Link
US (1) US10276492B2 (fr)
EP (1) EP3193361B1 (fr)
JP (3) JP2017126749A (fr)
KR (1) KR20170085981A (fr)
CN (1) CN107068571B (fr)
FI (1) FI3193361T3 (fr)
FR (1) FR3046874B1 (fr)
SG (1) SG10201700308QA (fr)
TW (1) TWI720105B (fr)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111430217B (zh) * 2019-01-09 2022-11-29 芯恩（青岛）集成电路有限公司 一种半导体器件及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030203547A1 (en) * 1996-12-18 2003-10-30 Kiyofumi Sakaguchi Process for producing semiconductor article
FR2993398A1 (fr) * 2012-07-11 2014-01-17 Soitec Silicon On Insulator Structures semi-conductrices comprenant des microcanaux fluidiques pour le refroidissement et procédés associés.

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6154674A (ja) * 1984-08-25 1986-03-18 Fujitsu Ltd 超高周波集積回路装置
US6162665A (en) * 1993-10-15 2000-12-19 Ixys Corporation High voltage transistors and thyristors
JP4034099B2 (ja) * 2002-03-28 2008-01-16 株式会社ルネサステクノロジ 高周波用モノリシック集積回路装置およびその製造方法
KR20060118437A (ko) * 2003-09-26 2006-11-23 위니베르시트카솔리끄드루뱅 저항손을 감소시키는 다층 반도체 구조의 제조 방법
JP5230061B2 (ja) * 2005-07-25 2013-07-10 ラピスセミコンダクタ株式会社 半導体装置及びその製造方法
JP5367323B2 (ja) * 2008-07-23 2013-12-11 ラピスセミコンダクタ株式会社 半導体装置および半導体装置の製造方法
US9064712B2 (en) * 2010-08-12 2015-06-23 Freescale Semiconductor Inc. Monolithic microwave integrated circuit
JP2012156403A (ja) * 2011-01-27 2012-08-16 Panasonic Corp ガラス埋込シリコン基板およびその製造方法
CN102183335B (zh) * 2011-03-15 2015-10-21 迈尔森电子（天津）有限公司 Mems压力传感器及其制作方法
US8934021B2 (en) * 2012-07-02 2015-01-13 Dayton D. Eden Dual-mode terahertz imaging systems
US9116244B1 (en) * 2013-02-28 2015-08-25 Rockwell Collins, Inc. System for and method of weather phenomenon detection using multiple beams
CN104681562B (zh) * 2013-11-28 2017-11-14 中芯国际集成电路制造(上海)有限公司 一种集成电路及其制造方法和电子装置
US20150371905A1 (en) * 2014-06-20 2015-12-24 Rf Micro Devices, Inc. Soi with gold-doped handle wafer
US9475692B2 (en) * 2014-07-22 2016-10-25 Qorvo Us, Inc. Radio frequency (RF) microelectromechanical systems (MEMS) devices with gold-doped silicon

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030203547A1 (en) * 1996-12-18 2003-10-30 Kiyofumi Sakaguchi Process for producing semiconductor article
FR2993398A1 (fr) * 2012-07-11 2014-01-17 Soitec Silicon On Insulator Structures semi-conductrices comprenant des microcanaux fluidiques pour le refroidissement et procédés associés.

Also Published As

Publication number Publication date
EP3193361B1 (fr) 2023-04-12
JP2021168426A (ja) 2021-10-21
KR20170085981A (ko) 2017-07-25
JP2017126749A (ja) 2017-07-20
CN107068571A (zh) 2017-08-18
TW201735257A (zh) 2017-10-01
EP3193361A1 (fr) 2017-07-19
FI3193361T3 (fi) 2023-05-09
TWI720105B (zh) 2021-03-01
US10276492B2 (en) 2019-04-30
US20170207164A1 (en) 2017-07-20
SG10201700308QA (en) 2017-08-30
CN107068571B (zh) 2021-09-10
FR3046874B1 (fr) 2018-04-13
JP2023112087A (ja) 2023-08-10

Similar Documents

Publication Publication Date Title
EP3227905B1 (fr) Structure pour applications radiofréquences
EP1671361B1 (fr) Procede de fabrication d'une structure en forme de plaque, en particulier en silicium, application de procede, et structure en forme de plaque, en particulier en silicium
EP0996150B1 (fr) Procédé de réalisation de composants passifs et actifs sur un même substrat isolant
EP1344249A1 (fr) Procede de fabrication d'une structure empilee comprenant une couche mince adherant a un substrat cible
WO2003083930A1 (fr) Procede de manipulation de couches semiconductrices pour leur amincissement
EP0851465A1 (fr) Procédé de séparation d'au moins deux éléments d'une structure en contact entre eux par implantation ionique
EP2764535B1 (fr) Procédé de double report de couche
FR2906078A1 (fr) Procede de fabrication d'une structure micro-technologique mixte et une structure ainsi obtenue
FR2889887A1 (fr) Procede de report d'une couche mince sur un support
EP3577683B1 (fr) Structure pour application radiofréquence
WO2005124826A1 (fr) Procede de transfert de plaques
EP3776632A1 (fr) Procede de fabrication d'un substrat pour dispositif radiofrequence
EP3818561A1 (fr) Substrat pour un dispositif integre radioafrequence et son procede de fabrication
EP3900029A1 (fr) Substrat de type semi-conducteur sur isolant pour des applications radiofréquences
FR2913528A1 (fr) Procede de fabrication d'un substrat comportant une couche d'oxyde enterree pour la realisation de composants electroniques ou analogues.
EP1593152B1 (fr) Structure semi-conductrice sur substrat a forte rugosite
FR3046874A1 (fr) Procede de fabrication de structures semi-conductrices incluant une couche a haute resistivite, et structures semi-conductrices apparentees
EP4128380A1 (fr) Procede de fabrication d'une structure piezoelectrique pour dispositif radiofrequence et servant pour le transfert d'une couche piezoelectrique, et procede de transfert d'une telle couche piezoelectrique
FR2971885A1 (fr) Procédé de réalisation d'un support de substrat
FR3079661A1 (fr) Procede de fabrication d'un substrat pour filtre radiofrequence
EP4128381A1 (fr) Procede de fabrication d'une structure piezoelectrique pour dispositif radiofrequence et pouvant servir pour le transfert d'une couche piezoelectrique, et procede de transfert d'une telle couche piezoelectrique
FR3108439A1 (fr) Procede de fabrication d’une structure empilee
EP3503173A1 (fr) Procede de transfert d'une couche utile

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20170721

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 5

PLFP Fee payment

Year of fee payment: 6

PLFP Fee payment

Year of fee payment: 7

PLFP Fee payment

Year of fee payment: 8

PLFP Fee payment

Year of fee payment: 9