JP2012156403A - ガラス埋込シリコン基板およびその製造方法 - Google Patents

ガラス埋込シリコン基板およびその製造方法 Download PDF

Info

Publication number
JP2012156403A
JP2012156403A JP2011015817A JP2011015817A JP2012156403A JP 2012156403 A JP2012156403 A JP 2012156403A JP 2011015817 A JP2011015817 A JP 2011015817A JP 2011015817 A JP2011015817 A JP 2011015817A JP 2012156403 A JP2012156403 A JP 2012156403A
Authority
JP
Japan
Prior art keywords
glass
silicon substrate
glass material
substrate
embedded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011015817A
Other languages
English (en)
Inventor
Makoto Okumura
真 奥村
Takumi Taura
巧 田浦
Tomohiro Nakatani
友洋 中谷
Akira Tomoida
亮 友井田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2011015817A priority Critical patent/JP2012156403A/ja
Priority to TW101102667A priority patent/TW201234543A/zh
Priority to PCT/JP2012/051505 priority patent/WO2012102291A1/ja
Publication of JP2012156403A publication Critical patent/JP2012156403A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00349—Creating layers of material on a substrate
    • B81C1/00365—Creating layers of material on a substrate having low tensile stress between layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/125—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values by capacitive pick-up
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Pressure Sensors (AREA)
  • Micromachines (AREA)

Abstract

【課題】簡便な方法でありながら狭間隔へもガラスが埋め込まれやすくなるガラス埋込シリコン基板およびその製造方法を提供する。
【解決手段】ガラス埋込シリコン基板の製造方法は、シリコン基板１０に凹部１１を形成する工程と、凹部１１に粉末状、ペースト状または前駆体溶液であるガラス材料２０ａを充填する工程と、ガラス材料２０ａを加熱して軟化させる工程と、軟化させたガラス材料２０ａを焼結させる工程と、凹部１１にガラス材料２０ａが充填されたシリコン基板１０の表裏面においてガラス材料２０ａとシリコン基板１０とを露出させる工程とを備える。
【選択図】図５

Description

本発明は、シリコン基板本体の内部にガラスが配置されたガラス埋込シリコン基板およびその製造方法に関する。
従来より、微細な構造を有するガラス基板を製造する目的で、例えば、特許文献１に記載された技術が知られている。
この特許文献１に記載されたガラス材料からなるフラット基板の製造方法では、まず、平坦なシリコン基板の表面に窪みを形成し、平坦なガラス基板にシリコン基板の窪みが形成された面を重ね合わせる。そして、ガラス基板を加熱することによりガラス基板の一部をこの窪みの中に埋め込む。その後、ガラス基板を再固化させ、フラット基板の表裏面を研磨し、シリコンを除去する。
特許第４４８０９３９号公報
特許文献１に記載された製造方法では、ガラス基板を加熱することにより軟化させ、この軟化ガラスをシリコン基板の窪みに埋め込んでいる。しかしながら、軟化ガラスの粘度は非常に高いため、長時間の焼結プロセスが必要であり、また、このプロセスでは高温で荷重を印加する必要がある。更に、狭間隔へは軟化ガラスを埋め込むことができなかった。
本発明は上記課題を解決するためになされたものであり、その目的は、簡便な方法でありながら狭間隔へもガラスが埋め込まれやすくなるガラス埋込シリコン基板およびその製造方法を提供することである。
本発明は、ガラス埋込シリコン基板の製造方法であって、シリコン基板に凹部を形成する工程と、前記凹部に粉末状、ペースト状または前駆体溶液であるガラス材料を充填する工程と、前記ガラス材料を加熱して軟化させる工程と、軟化させた前記ガラス材料を焼結させる工程と、前記凹部に前記ガラス材料が充填された前記シリコン基板の表裏面において前記ガラス材料と前記シリコン基板とを露出させる工程とを備えることを特徴とする。
また、前記凹部を形成する工程では、前記シリコン基板の両端が薄肉になるように前記凹部を形成し、前記薄肉の部分にガラス基板またはＬＴＣＣ基板を重ね合わせてもよい。
また、前記凹部を形成する工程では、前記シリコン基板の両端が薄肉になるように前記凹部を形成し、前記薄肉の部分に高抵抗シリコン基板を重ね合わせてもよい。
また、前記ガラス材料を充填する工程は、真空雰囲気で行われてもよい。
また、前記ガラス材料を加熱して軟化させる工程は、初期では真空雰囲気で行われてもよい。
また、前記ガラス材料を加熱して軟化させる工程の初期は、加熱を始めてからボイドが出来始めるまでの期間であってもよい。
また、前記ガラス材料を加熱して軟化させる工程は、末期では大気圧以上の雰囲気で行われてもよい。
また、前記ガラス材料を加熱して軟化させる工程の末期は、ボイドが出来始めてからボイドが出来上がるまでの期間であってもよい。
本発明は、シリコン基板の内部にガラスが埋め込まれたガラス埋込シリコン基板であって、その両端が高抵抗シリコンであることを特徴とする。
本発明によれば、簡便な方法でありながら狭間隔へもガラスが埋め込まれやすくなるガラス埋込シリコン基板およびその製造方法を提供することができる。
図１は、本発明の第１実施形態にかかる半導体装置を示す図であって、（ａ）は、パッケージ蓋の構成を示す斜視図、（ｂ）は、パッケージ蓋を除く構成を示す斜視図である。 図２は、本発明の第１実施形態にかかる加速度センサチップの概略構成を示す分解斜視である。 図３は、本発明の第１実施形態にかかる加速度センサチップの概略構成を示す断面図である。 図４（ａ）〜図４（ｃ）は、本発明の第１実施形態にかかるガラス埋込シリコン基板の製造方法を模式的に示す断面図である。 図５（ａ）〜図５（ｅ）は、本発明の第１実施形態にかかるガラス埋込シリコン基板の製造方法を模式的に示す断面図である。 図６（ａ）〜図６（ｆ）は、本発明の第２実施形態にかかるガラス埋込シリコン基板の製造方法を模式的に示す断面図である。 図７は、本発明の第２実施形態にかかるガラス埋込シリコン基板の全体構成図であり、（ａ）はガラス基板の上面図、（ｂ）は微細加工を施したシリコン基板の上面図、（ｃ）は薄肉の部分にガラス基板を重ね合わせた状態の上面図、（ｄ）は（ａ）〜（ｃ）の断面図である。 図８は、本発明の第２実施形態にかかるガラス埋込シリコン基板をデバイス応用した場合の断面図である。 図９（ａ）〜図９（ｆ）は、本発明の第３実施形態にかかるガラス埋込シリコン基板の製造方法を模式的に示す断面図である。 図１０は、本発明の第３実施形態にかかるガラス埋込シリコン基板をデバイス応用した場合の断面図である。
以下、本発明の実施形態について図面を参照しつつ詳細に説明する。以下では、静電容量式センサとして、加速度センサを例示する。また、錘部の可動電極が形成される側をシリコン基板の表面側と定義する。そして、シリコン基板の短手方向をＸ方向、シリコン基板の長手方向をＹ方向、シリコン基板の厚さ方向をＺ方向として説明する。
また、以下の複数の実施形態には、同様の構成要素が含まれている。よって、以下では、それら同様の構成要素には共通の符号を付与するとともに、重複する説明を省略する。
（第１実施形態）
本実施形態にかかる半導体装置１は、図１（ａ）および図１（ｂ）に示すように、ＭＥＭＳデバイスの一例としての加速度センサチップ（半導体素子）Ａと、加速度センサチップＡから出力された信号を処理する信号処理回路が形成された制御ＩＣチップＢが収納された表面実装型のパッケージ１０１とを備えている。
パッケージ１０１は、図１（ｂ）における上面に位置する一面が開放された箱形の形状を有するプラスチックパッケージ本体１０２と、パッケージ１０１の開放された一面を閉塞するパッケージ蓋（リッド）１０３とを備えている。また、プラスチックパッケージ本体１０２は、加速度センサチップＡおよび制御ＩＣチップＢに電気的に接続される複数のリード１１２を備えている。
各リード１１２は、プラスチックパッケージ本体１０２の外側面から導出されたアウタリード１１２ｂと、プラスチックパッケージ本体１０２の内側面から導出されたインナリード１１２ａとを備えている。
各インナリード１１２ａは、ボンディングワイヤＷを通じて制御ＩＣチップＢが備える各パッドに電気的に接続されている。
加速度センサチップＡは、加速度センサチップＡの外周形状に基づいて規定した仮想三角形の３つの頂点に対応する３箇所に配置された接着部１０４により、プラスチックパッケージ本体１０２の底部に位置する搭載面１０２ａに固着されている。この接着部１０４は、プラスチックパッケージ本体１０２に連続して一体に突設されている円錐台形状の突起部と、当該突起部を被覆する接着剤とで構成されている。接着剤としては、例えば、弾性率が１ＭＰａ以下のシリコン樹脂などのシリコン系樹脂を用いることができる。
ここで、加速度センサチップＡが備える総てのパッドは、プラスチックパッケージ本体１０２の開放された一面に対向する加速度センサチップＡの主面において、この主面の１辺に沿って配置されている。この１辺の両端の２箇所と、当該１辺に平行な辺の１箇所（例えば、中央部）との３箇所に頂点を有する仮想三角形の各頂点に接着部１０４が位置している。これにより、各パッドにボンディングワイヤＷを安定してボンディングすることができる。なお、接着部１０４に位置に関し、上記１辺に平行な辺の１箇所については、中央部に限らず、例えば、両端の一方でもよいが、中央部の方が加速度センサチップＡをより安定して支持することができるとともに、各パッドにボンディングワイヤＷを安定してボンディングすることができる。
制御ＩＣチップＢは、単結晶シリコン等から成る半導体基板上に形成された複数の半導体素子、これらを接続する配線、および半導体素子や配線を外部環境から保護するパッシベーション膜からなる半導体チップである。そして、制御ＩＣチップＢの裏面全体がシリコン系樹脂によりプラスチックパッケージ本体１０２の底面に固着されている。制御ＩＣチップＢ上に形成される信号処理回路は、加速度センサチップＡの機能に応じて適宜設計すればよく、加速度センサチップＡと協働するものであればよい。例えば、制御ＩＣチップＢをＡＳＩＣ（Application Specific IC）として形成することができる。
図１の半導体装置を製造するには、まず、加速度センサチップＡおよび制御ＩＣチップＢをプラスチックパッケージ本体１０２に固着するダイボンディング工程を行う。そして、加速度センサチップＡと制御ＩＣチップＢとの間、制御ＩＣチップＢとインナリード１１２ａとの間を、それぞれボンディングワイヤＷを介して電気的に接続するワイヤボンディング工程を行う。その後、樹脂被覆部１１６を形成する樹脂被覆部形成工程を行い、続いて、パッケージ蓋（リッド）１０３の外周を、プラスチックパッケージ本体１０２に接合するシーリング工程を行う。これにより、プラスチックパッケージ本体１０２の内部は気密状体で封止される。なお、パッケージ蓋１０３の適宜部位には、レーザマーキング技術により、製品名称や製造日時等を示す表記１１３が形成されている。
なお、制御ＩＣチップＢが１枚のシリコン基板を用いて形成されているのに対して、加速度センサチップＡは、積層された複数の基板を用いて形成されている。よって、加速度センサチップＡの厚みが制御ＩＣチップＢの厚みに比べて厚くなっているので、プラスチックパッケージ本体１０２の底部において加速度センサチップＡを搭載する搭載面１０２ａを制御ＩＣチップＢの搭載部位よりも凹ませてある。したがって、プラスチックパッケージ本体１０２の底面について、加速度センサチップＡを搭載する部位の厚みは他の部位に比べて薄くなっている。
さらに、本実施形態では、プラスチックパッケージ本体１０２の外形を１０ｍｍ×７ｍｍ×３ｍｍの直方体としているが、この数値は一例であり、加速度センサチップＡや制御ＩＣチップＢの外形、リード１１２の本数やピッチなどに応じて適宜設定すればよい。
プラスチックパッケージ本体１０２の材料としては、熱可塑性樹脂の一種であって、酸素および水蒸気の透過率が極めて低い液晶性ポリエステル（ＬＣＰ）を採用する。しかし、ＬＣＰに限らず、例えば、ポリフェニレンサルファイト（ＰＰＳ）、ポリビスアミドトリアゾール（ＰＢＴ）等を採用してもよい。
また、各リード１１２の材料、つまり、各リード１１２の基礎となるリードフレームの材料としては、銅合金の中でもばね性の高いりん青銅を採用する。ここでは、リードフレームとして、材質がりん青銅で板厚が０．２ｍｍにリードフレームを用い、厚みが２μｍ〜４μｍのＮｉ膜と、厚みが０．２μｍ〜０．３μｍのＡｕ膜との積層膜からなるめっき膜を電解めっき法により形成してある。これにより、ワイヤボンディングの接合信頼性と半田付け信頼性とを両立させることができる。また、熱可塑性樹脂成形品のプラスチックパッケージ本体１０２は、リード１１２が同時一体に成形されている。しかし、熱可塑性樹脂であるＬＣＰにより形成されるプラスチックパッケージ本体１０２とリード１１２のＡｕ膜とは密着性が低い。したがって、上述のリードフレームのうちプラスチックパッケージ本体１０２に埋設される部位にパンチ穴を設けることで各リード１１２が抜け落ちるのを防止する。
また、図１の半導体装置は、インナリード１１２ａの露出部位およびその周囲を覆う樹脂被覆部１１６が設けられている。樹脂被覆部１１６は、例えば、アミン系エポキシ樹脂などのエポキシ系樹脂などの非透湿性の樹脂からなる。ワイヤボンディング工程の後に、ディスペンサを用いてこの非透湿性の樹脂を塗布し、これを硬化させることで、機密性を向上させている。なお、この非透湿性の樹脂に代えてセラミックスを用いてもよく、セラミックスを用いる場合には、プラズマ溶射などの技術を持ちいて局所的に吹き付ければよい。
また、ボンディングワイヤとしては、Ａｌワイヤに比べて耐腐食性の高いＡｕワイヤを用いる。また、直径が２５μｍのＡｕワイヤを採用するが、これに限らず、例えば、直径が２０μｍ〜５０μｍのＡｕワイヤから適宜選択すればよい。
次に、加速度センサチップＡの概略構成を説明する。加速度センサチップＡは、静電容量型の加速度センサチップであって、ＳＯＩ（Silicon On Insulator）基板１０を用いて形成されたセンサ本体１と、ガラス基板２０を用いて形成された第１の固定基板２と、ガラス基板３０を用いて形成された第２の固定基板３とを備えている。第１の固定基板２は、センサ本体１の一表面側（図２や図３における上面側）に固着され、第２の固定基板３は、センサ本体１の他表面側（図２や図３における下面側）に固着される。第１および第２の固定基板２，３はセンサ本体１と同じ外形寸法に形成されている。
なお、図２は、センサ本体１、第１の固定基板２および第２の固定基板３のそれぞれの構成を示すべく、センサ本体１、第１の固定基板２および第２の固定基板３が分離した状態を示している。また、センサ本体１は、ＳＯＩ基板１０に限らず、例えば、絶縁層を備えない通常のシリコン基板を用いて形成してもよい。また、第１および第２の固定基板２，３は、それぞれ、シリコン基板およびガラス基板のどちらで形成してもかまわない。
センサ本体１は、２つの平面視矩形状の開口窓１２が上記一表面に沿って並設するフレーム部１１と、フレーム部１１の各開口窓１２の内側に配置された２つの平面視矩形状の重り部１３と、フレーム部１１と重り部１３との間を連結する各一対の支持ばね部１４とを備えている。
２つの平面視矩形状の重り部１３は、第１および第２の固定基板２，３からそれぞれ離間して配置されている。第１の固定基板２に対向する各重り部１３の主面上に可動電極１５Ａ，１５Ｂがそれぞれ配置されている。重り部１３の周囲を囲むフレーム部１１の外周全体が第１および第２の固定基板２，３に接合されている。これにより、フレーム部１１と第１および第２の固定基板２，３は、重り部１３および後述する固定子１６を収納するチップサイズパッケージを構成している。
一対の支持ばね部１４は、フレーム部１１の各開口窓１２の内側で重り部１３の重心を通る直線に沿って重り部１３を挟む形で配置されている。各支持ばね部１４は、ねじれ変形が可能なトーションばね（トーションバー）であって、フレーム部１１および重り部１３に比べて肉薄に形成されており、重り部１３は、フレーム部１１に対して一対の支持ばね部１４の回りで変位可能となっている。
センサ本体１のフレーム部１１には、各開口窓１２それぞれに連通する平面視矩形状の窓孔１７が２つの開口窓１２と同じ方向に並設されている。各窓孔１７の内側には、それぞれ２つの固定子１６が一対の支持ばね部１４の並設方向に沿って配置されている。
各固定子６と窓孔１７の内周面との間、各固定子１６と重り部１３の外周面との間、および隣り合う固定子１６同士の間には、それぞれ隙間が形成され、互いに分離独立して電気的に絶縁されている。各固定子１６は、第１および第２の固定基板２，３にそれぞれ接合されている。また、センサ本体１の一表面側において、各固定子１６には、例えば、Ａｌ−Ｓｉ膜などの金属薄膜からなる円形状の電極パッド１８が形成されている。また、同様に、フレーム１１において隣り合う窓孔１７の間の部位にも、例えば、Ａｌ−Ｓｉ膜などの金属薄膜からなる円形状の電極パッド１８が形成されている。
各固定子１６に形成された各電極パッド１８は、後述する各固定電極２５に電気的にそれぞれ接続され、フレーム部１１に形成された電極パッド１８は、可動電極１５Ａおよび可動電極１５Ｂに電気的に接続されている。以上説明した複数の電極パッド１８は、加速度センサチップＡの矩形状の外周形状の１辺に沿って配置されている。
第１の固定基板２は、第１の固定基板２の第１の主面とこれに対向する第２の主面（センサ本体１に重なり合う面）との間を貫通している複数の配線２８と、第２の主面上に形成された複数の固定電極２５とを備えている。
固定電極２５Ａａおよび固定電極２５Ａｂは、対をなして可動電極１５Ａに対向して配置されている。同様に、固定電極２５Ｂａおよび固定電極２５Ｂｂは、対をなして可動電極１５Ｂに対向して配置されている。各固定電極２５は、例えば、Ａｌ−Ｓｉ膜などの金属薄膜からなる。
各配線２８は、第１の固定基板２の第２の主面において、センサ本体１の電極パッド１８にそれぞれ電気的に接続されている。これにより、電極パッド１８を介して各固定電極２５の電位および可動電極１５の電位をそれぞれ加速度センサＡの外部へ取り出すことができる。
第２の固定基板３の一表面（センサ本体１に重なり合う面）であって、重り部１３と対応する位置に、例えば、Ａｌ−Ｓｉ膜などの金属薄膜からなる付着防止膜３５が配置されている。付着防止膜３５は、変位する重り部１３の第２の固定基板３への付着を防止するものである。
次に、加速度センサチップＡの構成を説明する。
センサ本体１はＳＯＩ基板１０を用いて形成されている。ＳＯＩ基板１０は、単結晶シリコンからなる支持基板１０ａと、支持基板１０ａの上に配置されたシリコン酸化膜からなる絶縁層１０ｂと、絶縁層１０ｂの上に配置されたｎ型のシリコン層（活性層）１０ｃとを有する。
センサ本体１のうちフレーム部１１および固定子１６は、第１の固定基板２および第２の固定基板３に接合されている。これに対して、重り部１３は、第１および第２の固定基板２，３からそれぞれ離間して配置され、一対の支持ばね部１４によりフレーム部１１に支持されている。
重り部１３の過度の変位を規制する微小な突起部１３ｃが、重り部１３における第１および第２の固定基板２，３のそれぞれとの対向面から突設されている。重り部１３には、矩形状に開口された凹部１３ａ，１３ｂがそれぞれ形成されている。凹部１３ａ，１３ｂは、互いに大きさが異なるため、一対の支持ばね部１４を通る直線を境にして、重り部１３の左右の質量が異なっている。
第１の固定基板２の配線２８は、電極パッド１８に電気的に接続されている。電極パッド１８は、固定子１６、連絡用導体部１６ｄ、金属配線２６を通じて、固定電極２５に接続されている。
上述の加速度センサチップＡは、センサ本体１に設けられた可動電極１５と第１の固定基板２に設けられた固定電極２５との対を４対有し、可動電極１５と固定電極２５との対ごとに可変容量コンデンサが構成されている。加速度センサチップＡ、すなわち、重り部１３に加速度が加わると、支持ばね部１４がねじれて、重り部１３が変位する。これにより、対をなす固定電極２５と可動電極１５との対向面積および間隔が変化し、可変容量コンデンサの静電容量が変化する。よって、加速度センサＡは、この静電容量の変化から加速度を検出することができる。
次に、第１の固定基板２の形成に用いられるガラス基板２０の一例としてのガラス埋込シリコン基板の製造方法について説明する。
まず、図４（ａ）に示すように、ｐ型又はｎ型の不純物が全体に添加された低抵抗のシリコン基板１０を用意する。シリコン基板１０の電気抵抗は、例えば０．０２Ω・ｃｍ程度であり十分に小さい。そして、フォトプロセスによりレジスト７０を形成し、図４（ｂ）に示すように、ＲＩＥ（Reactive Ion Etching）処理等によりシリコン基板１０の表面の所定領域を選択的に除去して複数の凹部１１を形成する。凸部１１が形成されると、図４（ｃ）に示すように、レジスト７０が除去される。ここでは、シリコン基板１０の全体に不純物を添加する場合を説明するが、シリコン基板１０の全体に不純物が添加されていなくても構わない。少なくとも、配線として残す部分の深さまで不純物が添加されていればよい。
次に、図５（ａ）に示すように、ガラス材料２０ａを用意する。ガラス材料２０ａの形態は、粉末状、ペースト状、またはゾルゲル前駆体溶液である。そして、図５（ｂ）に示すように、シリコン基板１０の凹部１１にガラス材料２０ａを充填する。この際、ガラスの収縮量を考慮してガラス材料２０ａを多めに充填しておく。この時点で微細構造体内部にまでガラス材料２０ａが入り込んでいる。このようにガラス材料２０ａを充填する工程は、真空雰囲気で行われるのが好ましい。真空中で充填することにより粒子間のエアーが抜け、以降の工程でボイドを出来にくくすることができる。
次に、図５（ｃ）に示すように、ガラス材料２０ａを充填したシリコン基板１０を加熱し、ガラス材料２０ａを軟化させる。このようにガラス材料２０ａを加熱して軟化させる工程は、初期では真空雰囲気で行われるのが好ましい。初期とは、例えば、加熱を始めてからボイドが出来始めるまでの期間である。これにより、エア噛みによるボイドを低減することができる。また、ガラス材料２０ａを加熱して軟化させる工程は、末期では大気圧以上の雰囲気で行われるのが好ましい。末期とは、例えば、ボイドが出来始めてからボイドが出来上がるまでの期間である。これにより、ボイドに加わる圧力が上がり、ボイドサイズを小さくすることができる。
次に、図５（ｄ）に示すように、加熱によりガラス材料２０ａを焼結させて一体とする。そして、ガラス材料２０ａが焼結した段階で不活性ガスを流し、圧力を大気圧以上とする。これにより、ガラス焼結体中に残っていたボイドに加わる圧力が上がり、ボイドサイズを小さくすることができる。
次に、凹部１１にガラス材料２０ａが充填されたシリコン基板１０の表裏面においてガラス材料２０ａとシリコン基板１０とを露出させる。具体的には、ダイヤモンド砥石を用いた研削、化学機械研磨（ＣＭＰ）等の研磨、或いはＲＩＥ等のドライエッチングやＨＦによるウェットエッチング等の方法を用いて、ガラス基板の主面を均一に削り取り、ガラス基板の主面にシリコン基板１０を露出させる。同様に、研削、研磨、或いはエッチング等の方法を用いて、シリコン基板１０の裏面においてガラス材料２０ａを露出させる。ガラスとシリコンの除去はどちらを先に行っても構わない。これにより、図５（ｅ）に示すように、シリコン基板の内部にガラスが埋め込まれたガラス埋込シリコン基板が製造されることになる。
以上の工程により製造されたガラス埋込シリコン基板は、シリコン基板１０にガラス材料２０ａの一部が埋め込まれたものである。よって、図５のシリコン基板１０の部分を配線２８に当てはめ、図５のガラス材料２０ａの部分をガラス基板２０に当てはめる。これにより、図２および図３に示した第１の固定基板２の形成に用いられるガラス基板２０にガラス埋込シリコン基板を適用することができる。
以上のように、本実施形態によれば、簡便な方法でありながら狭間隔へもガラスが埋め込まれやすくなる。すなわち、シリコン基板１０の凹部１１に粉末状、ペースト状または前駆体溶液であるガラス材料２０ａを充填するようにしているので、焼結プロセスに要する時間を短縮することができる。また、このプロセスでは高温で荷重を印加する必要がなくなる。更に、狭間隔へもガラスが埋め込まれやすくなる。
また、本実施形態では、ガラス材料２０ａを充填する工程は、真空雰囲気で行われる。これにより、出来上がったガラス埋込シリコン基板中のボイドを低減することができる。
また、本実施形態では、ガラス材料２０ａを加熱して軟化させる工程は、初期では真空雰囲気で行われる。これにより、出来上がったガラス埋込シリコン基板中のボイドを低減することができる。
また、本実施形態では、ガラス材料２０ａを加熱して軟化させる工程は、末期では大気圧以上の雰囲気で行われる。これにより、出来上がったガラス埋込シリコン基板中のボイドサイズを小さくすることができる。
（第２実施形態）
図６は、本発明の第２実施形態にかかるガラス埋込シリコン基板の製造方法を模式的に示す断面図である。以下、図６を用いて、本発明の第２実施形態にかかるガラス埋込シリコン基板の製造方法を第１実施形態と異なる点を中心に説明する。
まず、図６（ａ）に示すように、凹部１１を形成する工程では、シリコン基板１０の両端（後述する。）が薄肉になるように凹部１１を形成する。そして、図６（ｂ）に示すように、この薄肉の部分にガラス基板２０ｂを重ね合わせる。
以降は、第１実施形態と同様である。すなわち、図６（ｃ）に示すように、凹部１１にガラス材料２０ａを充填する。次に、図６（ｄ）に示すように、ガラス材料２０ａを充填したシリコン基板１０を加熱し、ガラス材料２０ａを軟化させた後、図６（ｅ）に示すように、ガラス材料２０ａを焼結させて一体とする。最後に、図６（ｆ）に示すように、シリコン基板１０の表裏面においてガラス材料２０ａとシリコン基板１０とガラス基板２０ｂとを露出させる。
図７は、本発明の第２実施形態にかかるガラス埋込シリコン基板の全体構成図である。具体的には、（ａ）はガラス基板２０ｂの上面図、（ｂ）は微細加工を施したシリコン基板１０の上面図、（ｃ）は薄肉の部分にガラス基板２０ｂを重ね合わせた状態の上面図、（ｄ）は（ａ）〜（ｃ）の断面図である。図７（ａ）に示すように、円形のガラス基板２０ｂには貫通孔３１が形成され、図７（ｂ）に示すように、円形のシリコン基板１０には凹部１１が形成されている。ガラス基板２０ｂとシリコン基板１０とを重ね合わせると、図７（ｃ）に示すように、貫通孔３１に凹部１１が嵌まり込む。これにより、図７（ｄ）に示すように、シリコン基板１０の両端の薄肉の部分（凹部１１でない部分）にガラス基板２０ｂが重ね合わさることになる。
図８は、本発明の第２実施形態にかかるガラス埋込シリコン基板をデバイス応用した場合の断面図である。ここでは、ガラス埋込シリコン基板を加速度センサＡ等のＭＥＭＳ（Micro Electro Mechanical Systems）デバイス５０に応用した場合を例示している。符号Ｒ１は、粉末状、ペースト状または前駆体溶液であるガラス材料２０ａを用いた領域であり、符号Ｒ２は、ガラス基板２０ｂとＭＥＭＳデバイス５０との接合領域である。ガラス埋込シリコン基板中のシリコン部分は配線として機能する。
ここで、ガラス基板２０ｂをＭＥＭＳデバイス５０のシリコン部に陽極接合することが考えられる。この場合、薄肉の部分に重ね合わせたガラス基板２０ｂが陽極接合可能な材料であれば、ガラス材料２０ａを用いた領域Ｒ１は陽極接合可能な材料でなくてもよい。これにより、ガラス材料２０ａの選択の自由度が広がり、様々な効果を得ることができる。
例えば、ガラス材料２０ａとして低温焼結タイプのフリットガラスを選択した場合は、低温プロセス化を図ることが可能となる。また、低収縮率のフリットガラスを選択した場合は、工程の安定化を図ることが可能となる。更に、シリコンと同じ熱膨張係数のフリットガラスを選択した場合は、熱衝撃性の向上を図ることが可能となる。加えて、高粘着性のフリットガラスを選択した場合は、気密性の向上を図ることが可能となる。
以上のように、本実施形態では、シリコン基板１０の両端の薄肉の部分にガラス基板２０ｂを重ね合わせるようにしている。これにより、粉末状、ペースト状または前駆体溶液であるガラス材料２０ａの部分が少なくなるので、更に焼結時間を短縮することができる。
また、ガラス基板２０ｂをＭＥＭＳデバイス５０のシリコン部に陽極接合する場合は、薄肉の部分に重ね合わせたガラス基板２０ｂが陽極接合可能な材料であればよい。これにより、ガラス材料２０ａの選択の自由度が広がるという効果もある。
なお、ここでは、薄肉の部分にガラス基板２０ｂを重ね合わせることとしているが、本実施形態はこれに限定されるものではない。すなわち、薄肉の部分にＬＴＣＣ（Low Temperature Co-fired Ceramics）基板を重ね合わせるようにしても同様の効果を得ることができる。
（第３実施形態）
図９は、本発明の第３実施形態にかかるガラス埋込シリコン基板の製造方法を模式的に示す断面図である。以下、図９を用いて、本発明の第３実施形態にかかるガラス埋込シリコン基板の製造方法を第１または第２実施形態と異なる点を中心に説明する。
まず、図９（ａ）に示すように、凹部１１を形成する工程では、シリコン基板１０の両端が薄肉になるように凹部１１を形成する。そして、図９（ｂ）に示すように、この薄肉の部分に高抵抗シリコン基板４０を重ね合わせる。ここでは、高抵抗シリコン基板４０として１０００Ω・ｃｍのものを使用している。もちろん、電気抵抗はこれに限定されるものではなく、導通しない程度のものであればよい。
以降は、第１実施形態と同様である。すなわち、図９（ｃ）に示すように、凹部１１にガラス材料２０ａを充填する。次に、図９（ｄ）に示すように、ガラス材料２０ａを充填したシリコン基板１０を加熱し、ガラス材料２０ａを軟化させた後、図９（ｅ）に示すように、ガラス材料２０ａを焼結させて一体とする。最後に、図９（ｆ）に示すように、シリコン基板１０の表裏面においてガラス材料２０ａとシリコン基板１０と高抵抗シリコン基板４０とを露出させる。
図１０は、本発明の第３実施形態にかかるガラス埋込シリコン基板をデバイス応用した場合の断面図である。図８と同様、符号Ｒ１は、粉末状、ペースト状または前駆体溶液であるガラス材料２０ａを用いた領域であり、符号Ｒ２は、高抵抗シリコン基板４０とＭＥＭＳデバイス５０との接合領域である。ここでは、高抵抗シリコン基板４０をＭＥＭＳデバイス５０のシリコン部に表面活性化接合する場合を考える。この場合、薄肉の部分に重ね合わせた高抵抗シリコン基板４０が表面活性化接合可能な材料であれば、ガラス材料２０ａを用いた領域Ｒ１は表面活性化接合可能な材料でなくてもよい。これにより、ガラス材料２０ａの選択の自由度が広がり、第２実施形態で説明したような様々な効果を得ることができる。ここでは、表面活性化接合する場合を例示しているが、低温接合する場合についても同様である。
以上のように、本実施形態では、シリコン基板１０の両端の薄肉の部分に高抵抗シリコン基板４０を重ね合わせるようにしている。これにより、粉末状、ペースト状または前駆体溶液であるガラス材料２０ａの部分が少なくなるので、更に焼結時間を短縮することができる。
また、表面活性化による常温接合や低温接合等の接合方法を用いて高抵抗シリコン基板４０をＭＥＭＳデバイス５０のシリコン部に接合する場合は、薄肉の部分に重ね合わせた高抵抗シリコン基板４０が表面活性化接合や低温接合可能な材料であればよい。これにより、ガラス材料２０ａの選択の自由度が広がるという効果もある。
また、このようなガラス埋込シリコン基板は、その両端が高抵抗シリコンであるため、構成材料がほとんどシリコンと言える。そのため、ＭＥＭＳデバイスに応用した場合は、デバイス側もシリコンで熱膨張係数が当然同じであるので、熱衝撃に対して耐性がある。また、陽極接合を用いなくても表面活性化による常温接合や低温接合等の接合方法を用いることが可能である。特に、常温接合を用いた場合は熱応力による影響を低減することができ、ＭＥＭＳデバイスの特性が劣化することを防止することができる。
以上、本発明の好適な実施形態について説明したが、本発明は上記実施形態には限定されず、種々の変形が可能である。
例えば、上記実施形態では、Ｘ方向とＺ方向の２方向の加速度を検出する加速度センサを例示したが、錘部の１つをＸＹ平面内で９０度回転させて配置し、Ｙ方向を加えた３方向の加速度を検出する加速度センサとしてもよい。
また、上記実施形態では、静電容量式デバイスとして加速度センサを例示したが、これに限ることなく、その他の静電容量式デバイスであっても本発明を適用することができる。
また、錘部や固定電極その他細部のスペック（形状、大きさ、レイアウト等）も適宜に変更可能である。
１０ シリコン基板
１１ 凹部
２０ａ ガラス材料
２０ｂ ガラス基板
４０ 高抵抗シリコン基板

Claims (9)

  1. シリコン基板に凹部を形成する工程と、
    前記凹部に粉末状、ペースト状または前駆体溶液であるガラス材料を充填する工程と、
    前記ガラス材料を加熱して軟化させる工程と、
    軟化させた前記ガラス材料を焼結させる工程と、
    前記凹部に前記ガラス材料が充填された前記シリコン基板の表裏面において前記ガラス材料と前記シリコン基板とを露出させる工程と、
    を備えることを特徴とするガラス埋込シリコン基板の製造方法。
  2. 前記凹部を形成する工程では、前記シリコン基板の両端が薄肉になるように前記凹部を形成し、前記薄肉の部分にガラス基板またはＬＴＣＣ基板を重ね合わせることを特徴とする請求項１に記載のガラス埋込シリコン基板の製造方法。
  3. 前記凹部を形成する工程では、前記シリコン基板の両端が薄肉になるように前記凹部を形成し、前記薄肉の部分に高抵抗シリコン基板を重ね合わせることを特徴とする請求項１に記載のガラス埋込シリコン基板の製造方法。
  4. 前記ガラス材料を充填する工程は、真空雰囲気で行われることを特徴とする請求項１〜３のいずれか一項に記載のガラス埋込シリコン基板の製造方法。
  5. 前記ガラス材料を加熱して軟化させる工程は、初期では真空雰囲気で行われることを特徴とする請求項１〜４のいずれか一項に記載のガラス埋込シリコン基板の製造方法。
  6. 前記ガラス材料を加熱して軟化させる工程の初期は、加熱を始めてからボイドが出来始めるまでの期間であることを特徴とする請求項５に記載のガラス埋込シリコン基板の製造方法。
  7. 前記ガラス材料を加熱して軟化させる工程は、末期では大気圧以上の雰囲気で行われることを特徴とする請求項１〜６のいずれか一項に記載のガラス埋込シリコン基板の製造方法。
  8. 前記ガラス材料を加熱して軟化させる工程の末期は、ボイドが出来始めてからボイドが出来上がるまでの期間であることを特徴とする請求項７に記載のガラス埋込シリコン基板の製造方法。
  9. シリコン基板の内部にガラスが埋め込まれたガラス埋込シリコン基板であって、その両端が高抵抗シリコンであることを特徴とするガラス埋込シリコン基板。
JP2011015817A 2011-01-27 2011-01-27 ガラス埋込シリコン基板およびその製造方法 Pending JP2012156403A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011015817A JP2012156403A (ja) 2011-01-27 2011-01-27 ガラス埋込シリコン基板およびその製造方法
TW101102667A TW201234543A (en) 2011-01-27 2012-01-20 Glass-embedded silicon substrate and method for manufacturing same
PCT/JP2012/051505 WO2012102291A1 (ja) 2011-01-27 2012-01-25 ガラス埋込シリコン基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011015817A JP2012156403A (ja) 2011-01-27 2011-01-27 ガラス埋込シリコン基板およびその製造方法

Publications (1)

Publication Number Publication Date
JP2012156403A true JP2012156403A (ja) 2012-08-16

Family

ID=46580856

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011015817A Pending JP2012156403A (ja) 2011-01-27 2011-01-27 ガラス埋込シリコン基板およびその製造方法

Country Status (3)

Country Link
JP (1) JP2012156403A (ja)
TW (1) TW201234543A (ja)
WO (1) WO2012102291A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014039995A (ja) * 2012-08-22 2014-03-06 Honeywell Internatl Inc ガラスの中に埋め込まれた犠牲フィーチャをエッチングすることによってｍｅｍｓ構造を製造するための方法
JP2016532304A (ja) * 2013-09-06 2016-10-13 チャン ユチュン 液体ガラスの応用
US11150092B2 (en) 2017-01-17 2021-10-19 Panasonic Intellectual Property Management Co., Ltd. Sensor

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104649221A (zh) * 2015-01-19 2015-05-27 北京大学 一种复杂硅玻璃混合结构圆片的加工方法
FR3046874B1 (fr) * 2016-01-15 2018-04-13 Soitec Procede de fabrication de structures semi-conductrices incluant une couche a haute resistivite, et structures semi-conductrices apparentees

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0824153B2 (ja) * 1987-03-04 1996-03-06 株式会社日立製作所 半導体装置の製造方法
JPH10144974A (ja) * 1996-11-08 1998-05-29 Denso Corp 圧電アクチュエータおよびその製造方法
JP4023076B2 (ja) * 2000-07-27 2007-12-19 富士通株式会社 表裏導通基板及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014039995A (ja) * 2012-08-22 2014-03-06 Honeywell Internatl Inc ガラスの中に埋め込まれた犠牲フィーチャをエッチングすることによってｍｅｍｓ構造を製造するための方法
JP2016532304A (ja) * 2013-09-06 2016-10-13 チャン ユチュン 液体ガラスの応用
US11150092B2 (en) 2017-01-17 2021-10-19 Panasonic Intellectual Property Management Co., Ltd. Sensor

Also Published As

Publication number Publication date
WO2012102291A1 (ja) 2012-08-02
TW201234543A (en) 2012-08-16

Similar Documents

Publication Publication Date Title
JP5892378B2 (ja) パッケージ材の製造方法
KR101437193B1 (ko) 캡슐화 가능성을 갖는 마이크로미러 액튜에이터 및 그의 제조 방법
JP2008046078A (ja) 微小電気機械システム素子およびその製造方法
WO2012102291A1 (ja) ガラス埋込シリコン基板およびその製造方法
US8878357B2 (en) Electronic component device, method of manufacturing the same and wiring substrate
JP5052459B2 (ja) 半導体センサー装置
JP5684233B2 (ja) シリコン配線埋込ガラス基板及びその製造方法
CN105047615B (zh) Mems传感器的封装结构及封装方法
WO2011118788A1 (ja) ガラス埋込シリコン基板の製造方法
WO2011118786A1 (ja) ガラス埋込シリコン基板の製造方法
WO2012102252A1 (ja) 貫通電極付基板およびその製造方法
JP2011204950A (ja) 金属埋込ガラス基板及びその製造方法、及びｍｅｍｓデバイス
JP2014205235A (ja) 機能デバイス
JP2013036829A (ja) シリコン埋込ガラス基板とその製造方法、シリコン埋込ガラス多層基板とその製造方法、静電式加速度センサ
KR101184612B1 (ko) 관통전극 형성방법을 이용한 멤스 구조물 및 그 제조방법
JP2010078425A (ja) 加速度センサ
WO2011118787A1 (ja) ガラス埋込シリコン基板の製造方法
CN110223962A (zh) 封装的半导体器件以及用于制造封装的半导体器件的方法
JP5293579B2 (ja) 電子部品用パッケージ、電子部品装置、及び電子部品用パッケージの製造方法
JP5789788B2 (ja) シリコン配線埋込ガラス基板及びその製造方法
JP5955024B2 (ja) Ｍｅｍｓモジュール及びその製造方法
CN107986229B (zh) 一种微机电器件的开孔装置及其制备的复用方法
JP5346241B2 (ja) 半導体デバイス
JP2012122838A (ja) Ｍｅｍｓ素子及びｍｅｍｓ素子の製造方法
JP2011106841A (ja) センサーユニットおよびその製造方法