JPH0824153B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0824153B2 JPH0824153B2 JP4756687A JP4756687A JPH0824153B2 JP H0824153 B2 JPH0824153 B2 JP H0824153B2 JP 4756687 A JP4756687 A JP 4756687A JP 4756687 A JP4756687 A JP 4756687A JP H0824153 B2 JPH0824153 B2 JP H0824153B2
- Authority
- JP
- Japan
- Prior art keywords
- glass layer
- melting point
- substrate
- point glass
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は新規な半導体装置の製造方法に係り、特にガ
ラス中のボイドを低減した高信頼性の半導体装置の製造
方法に関する。
ラス中のボイドを低減した高信頼性の半導体装置の製造
方法に関する。
大電力使用の高速ロジツクまたは高速メモリ用の半導
体装置の絶縁基板としてはモリブデンやベリリヤが使用
されている。ところが、このようなベースは、前者は特
に絶縁物構造体（例えばアルミナ）との整合が悪く、中
間介在体（例えばコパール、チユアロイ）の使用を必要
とし、後者はシリコンの整合性が悪く、また、毒性があ
るという問題があつた。このような欠点を補うために開
発されたものに金属アルミニウムなみの熱伝導性を有
し、かつ電気絶縁性の特性を有する炭化ケイ素質セラミ
クス（以下SiCと言う）がある。このSiC焼結体を絶縁基
板として、半導体素子を実装した例に、特開昭60−2053
9がある。このようにSiCを絶縁基板として用いると熱放
散性が優れ、更にシリコンとほぼ熱膨張係数が一致して
いるために、ベリリヤ、モリブデンあるいはアルミナに
比べ部品点数の少ない半導体装置が得られることが知ら
れている。しかし、SiCをベースにしたり、AlNを絶縁基
板として使用するとき、半導体装置として信頼性の点か
ら有効に使用する手法がみつかつていない。
体装置の絶縁基板としてはモリブデンやベリリヤが使用
されている。ところが、このようなベースは、前者は特
に絶縁物構造体（例えばアルミナ）との整合が悪く、中
間介在体（例えばコパール、チユアロイ）の使用を必要
とし、後者はシリコンの整合性が悪く、また、毒性があ
るという問題があつた。このような欠点を補うために開
発されたものに金属アルミニウムなみの熱伝導性を有
し、かつ電気絶縁性の特性を有する炭化ケイ素質セラミ
クス（以下SiCと言う）がある。このSiC焼結体を絶縁基
板として、半導体素子を実装した例に、特開昭60−2053
9がある。このようにSiCを絶縁基板として用いると熱放
散性が優れ、更にシリコンとほぼ熱膨張係数が一致して
いるために、ベリリヤ、モリブデンあるいはアルミナに
比べ部品点数の少ない半導体装置が得られることが知ら
れている。しかし、SiCをベースにしたり、AlNを絶縁基
板として使用するとき、半導体装置として信頼性の点か
ら有効に使用する手法がみつかつていない。
特開昭58−74581号公報には磁気ヘツドの製造法とし
てフエライト磁性層を所定の間隔で配置し、これらをそ
の上部に配置しそのガラス板を加熱してその間隙にガラ
スを浸透させてフエライト磁性体をガラスによつて接合
しその積層体を形成させる際に高圧ガスによつてその間
隙にガラスを強制的に浸透させることが開示されている
が、本発明の半導体装置については全く記載されていな
いし、半導体装置としてのヘリウムガスリークについて
も全く開示されていない。
てフエライト磁性層を所定の間隔で配置し、これらをそ
の上部に配置しそのガラス板を加熱してその間隙にガラ
スを浸透させてフエライト磁性体をガラスによつて接合
しその積層体を形成させる際に高圧ガスによつてその間
隙にガラスを強制的に浸透させることが開示されている
が、本発明の半導体装置については全く記載されていな
いし、半導体装置としてのヘリウムガスリークについて
も全く開示されていない。
これらのSiC、AlNを絶縁基板として使用した半導体装
置を試作し、実用化試験を行つた。その結果ヘリウムリ
ーク試験において、リーク量が多く、かつばらつきが大
きい問題があつた。そこで上記リーク不良の問題を解決
するため種々検討した結果、部材の熱膨張係数の違いか
ら生じる内部応力によるガラスの割れ、あるいは部材の
熱膨張とガラスの熱膨張を合せるためにガラス中に添加
したヒラーによつて発生するボイド、更に印刷・焼成時
等に発生するボイドがリーク不良の原因になつているこ
とを見い出した。なお、特公昭52−41184号公報に記載
されているように、基板とキャップに設けられたガラス
を加熱し、その後各ガラスを合わせて再度加熱する方法
を採用することも考えられるが、この場合、キャップを
裏返して基板のガラスに合わせるようにしているので、
キャップを裏返すときに溶融したガラスが流出する危惧
がある。また、ガラスが流出しないまでも、溶融したガ
ラスを移動させると、ガラス中のボイドの径が大きくな
る。また、特開昭58−74581号公報に記載されているよ
うに、ガラス接着材から泡を除去するために、ガラス接
着されたセラミック片を高圧不活性ガス導入下で約800
℃で加熱する方法を採用することも考えられるが、加熱
温度が高いとガラスが流出する危惧がある。
置を試作し、実用化試験を行つた。その結果ヘリウムリ
ーク試験において、リーク量が多く、かつばらつきが大
きい問題があつた。そこで上記リーク不良の問題を解決
するため種々検討した結果、部材の熱膨張係数の違いか
ら生じる内部応力によるガラスの割れ、あるいは部材の
熱膨張とガラスの熱膨張を合せるためにガラス中に添加
したヒラーによつて発生するボイド、更に印刷・焼成時
等に発生するボイドがリーク不良の原因になつているこ
とを見い出した。なお、特公昭52−41184号公報に記載
されているように、基板とキャップに設けられたガラス
を加熱し、その後各ガラスを合わせて再度加熱する方法
を採用することも考えられるが、この場合、キャップを
裏返して基板のガラスに合わせるようにしているので、
キャップを裏返すときに溶融したガラスが流出する危惧
がある。また、ガラスが流出しないまでも、溶融したガ
ラスを移動させると、ガラス中のボイドの径が大きくな
る。また、特開昭58−74581号公報に記載されているよ
うに、ガラス接着材から泡を除去するために、ガラス接
着されたセラミック片を高圧不活性ガス導入下で約800
℃で加熱する方法を採用することも考えられるが、加熱
温度が高いとガラスが流出する危惧がある。
本発明の目的は、半導体基板に接合される低融点ガラ
ス層中のボイドを低減すると共にボイドの粒径を0.11mm
以下にすることができる半導体装置の製造方法を提供す
ることにある。
ス層中のボイドを低減すると共にボイドの粒径を0.11mm
以下にすることができる半導体装置の製造方法を提供す
ることにある。
本発明は、電気絶縁性基板上に搭載された半導体素
子、該半導体素子からの信号を外部に取り出すリードフ
レーム、該リードフレームと半導体素子とを電気的に接
続する細線、及び前記基板上にガラス層によって接合さ
れ、且つ前記半導体素子、細線及びリードフレームの一
部を外気より遮断封止するキャップを備えた半導体装置
の製造方法において、予め前記基板上に前記リードフレ
ームを低融点ガラス層によって接合するとともに、前記
キャップに低融点ガラス層を焼成によって形成し、次い
で前記リードフレームを接合した前記基板及び前記低融
点ガラス層を有する前記キャップを前記低融点ガラス層
の軟化温度より80℃〜120℃高い加熱温度で且つガラス
加圧下で加熱した後、前記加圧下で前記低融点ガラス層
を凝固させる処理を施し、次いで、前記キャップに形成
された前記低融点ガラス層を前記加圧化での加熱温度よ
り低く軟化温度より高い温度で加熱して軟化した低融点
ガラス層によって前記キャップと基板を封止することを
特徴とする。
子、該半導体素子からの信号を外部に取り出すリードフ
レーム、該リードフレームと半導体素子とを電気的に接
続する細線、及び前記基板上にガラス層によって接合さ
れ、且つ前記半導体素子、細線及びリードフレームの一
部を外気より遮断封止するキャップを備えた半導体装置
の製造方法において、予め前記基板上に前記リードフレ
ームを低融点ガラス層によって接合するとともに、前記
キャップに低融点ガラス層を焼成によって形成し、次い
で前記リードフレームを接合した前記基板及び前記低融
点ガラス層を有する前記キャップを前記低融点ガラス層
の軟化温度より80℃〜120℃高い加熱温度で且つガラス
加圧下で加熱した後、前記加圧下で前記低融点ガラス層
を凝固させる処理を施し、次いで、前記キャップに形成
された前記低融点ガラス層を前記加圧化での加熱温度よ
り低く軟化温度より高い温度で加熱して軟化した低融点
ガラス層によって前記キャップと基板を封止することを
特徴とする。
また、本発明は、電気絶縁性基板上に半導体素子接合
用メタライズ層を有し、前記半導体素子の信号を外部に
取り出すリードフレームが前記基板上にガラス層によっ
て接合されている半導体装置の製造方法において、予め
前記基板上に前記リードフレームを低融点ガラス層によ
って接合した後、前記リードフレームを接合した前記基
ばを前記低融点ガラス層の軟化温度より80℃〜120℃高
い加熱温度で且つガス加圧比で加熱し、次いで前記加圧
化で前記低融点ガラス層を凝固させる処理を施すことを
特徴とする。
用メタライズ層を有し、前記半導体素子の信号を外部に
取り出すリードフレームが前記基板上にガラス層によっ
て接合されている半導体装置の製造方法において、予め
前記基板上に前記リードフレームを低融点ガラス層によ
って接合した後、前記リードフレームを接合した前記基
ばを前記低融点ガラス層の軟化温度より80℃〜120℃高
い加熱温度で且つガス加圧比で加熱し、次いで前記加圧
化で前記低融点ガラス層を凝固させる処理を施すことを
特徴とする。
さらに、本発明は、金属又はセラミックス焼結体から
なる平板状部材の外周部全周にガラス層が設けられてい
る半導体装置の製造方法において、予め前記平板状部材
に低融点ガラス層を焼成して設けた後、前記低融点ガラ
ス層を前記低融点ガラス層の軟化温度より80℃〜120℃
高い加熱温度で且つガス加圧下で加熱し、次いで前記加
圧下で前記低融点ガラス層を凝固させることを特徴とす
るものである。
なる平板状部材の外周部全周にガラス層が設けられてい
る半導体装置の製造方法において、予め前記平板状部材
に低融点ガラス層を焼成して設けた後、前記低融点ガラ
ス層を前記低融点ガラス層の軟化温度より80℃〜120℃
高い加熱温度で且つガス加圧下で加熱し、次いで前記加
圧下で前記低融点ガラス層を凝固させることを特徴とす
るものである。
前述の問題を解決するのには、ガラス中の亀裂やボイ
ドを無くすことである。亀裂に関しては部材の熱膨張係
数を揃えることが必要である。そのためにはSiC絶縁材
を基板とした場合、枠体やキヤツプ等の部材には40〜50
×10-7/℃の熱膨張係数を有するムライトセラミツクス
は金属コバールが適当で、これら部材によつて亀裂を少
なくすることを可能にした。また窒化アルミニウムを基
板とした場合には、窒化アルミニウムやアルミナが適当
である。
ドを無くすことである。亀裂に関しては部材の熱膨張係
数を揃えることが必要である。そのためにはSiC絶縁材
を基板とした場合、枠体やキヤツプ等の部材には40〜50
×10-7/℃の熱膨張係数を有するムライトセラミツクス
は金属コバールが適当で、これら部材によつて亀裂を少
なくすることを可能にした。また窒化アルミニウムを基
板とした場合には、窒化アルミニウムやアルミナが適当
である。
ボイドに関しては、その発生する原因に次のような事
柄が考えられる。すなわち、１）印刷時の空気の巻き込
みによるもの、２）焼成時に生ずるガラス中のバインダ
ーの抜けがらによるもの、３）セラミツクスとガラスの
反応によるもの、４）半導体装置の構造上、ガラスを厚
くする必要性から、ガラスを形成するとき、印刷時に重
ね塗りを行わねばならないために、スクリーンのメツシ
ユ跡がボイドとなつて残るなど数多くある。
柄が考えられる。すなわち、１）印刷時の空気の巻き込
みによるもの、２）焼成時に生ずるガラス中のバインダ
ーの抜けがらによるもの、３）セラミツクスとガラスの
反応によるもの、４）半導体装置の構造上、ガラスを厚
くする必要性から、ガラスを形成するとき、印刷時に重
ね塗りを行わねばならないために、スクリーンのメツシ
ユ跡がボイドとなつて残るなど数多くある。
本発明者らは半導体装置を多数作製し、ガラス中のボ
イドの径及びボイド率と半導体装置の気密性について検
討したところ次のことが明らかになつた。すなわち、基
板上にガラスを印刷・焼成したグレーズのままのガラス
中のボイドは体積比で10〜１％程度あり、このときのボ
イドの径は最大径で0.28mmが存在している。これを高温
・高ガス圧力下で処理（以下加圧処理という）するとボ
イド率は２〜４％に少なくなり、ボイドの径も最大で0.
08mmと約1/3程度小さくなる。この小さくなつた加圧処
理材を半導体装置の封止温度に再加熱しても、ガラス中
のボイドはグレーズ時の大きさに戻らず、ボイド率で４
〜6.5％、粒径で最大0.11mmであつた。この状態での半
導体装置の気密性は著しく改善され、高信頼性の半導体
装置を可能にした。
イドの径及びボイド率と半導体装置の気密性について検
討したところ次のことが明らかになつた。すなわち、基
板上にガラスを印刷・焼成したグレーズのままのガラス
中のボイドは体積比で10〜１％程度あり、このときのボ
イドの径は最大径で0.28mmが存在している。これを高温
・高ガス圧力下で処理（以下加圧処理という）するとボ
イド率は２〜４％に少なくなり、ボイドの径も最大で0.
08mmと約1/3程度小さくなる。この小さくなつた加圧処
理材を半導体装置の封止温度に再加熱しても、ガラス中
のボイドはグレーズ時の大きさに戻らず、ボイド率で４
〜6.5％、粒径で最大0.11mmであつた。この状態での半
導体装置の気密性は著しく改善され、高信頼性の半導体
装置を可能にした。
電気絶縁性基板として非酸化物系セラミツクス焼結体
が好ましく、SiC,Si3N4,AlNを主成分とする焼結体、又
はこれらの混合物を主成分とする焼結体が好ましく、特
にこれらのものに対しBe量として0.1〜3.0重量％（特に
BeOが好ましい）を含む焼結体で、室温の熱伝導率が0.1
cal/cm・ｓ・℃以上を有し、室温の比抵抗が109Ωcm以
上を有するもの、更に同様に0.3cal/cm・ｓ・℃以上、1
010Ωcm以上とするものが好ましい。
が好ましく、SiC,Si3N4,AlNを主成分とする焼結体、又
はこれらの混合物を主成分とする焼結体が好ましく、特
にこれらのものに対しBe量として0.1〜3.0重量％（特に
BeOが好ましい）を含む焼結体で、室温の熱伝導率が0.1
cal/cm・ｓ・℃以上を有し、室温の比抵抗が109Ωcm以
上を有するもの、更に同様に0.3cal/cm・ｓ・℃以上、1
010Ωcm以上とするものが好ましい。
半導体素子はSi又は化合物半導体物質からなり基板上
に金、半田等によつて接合される。
に金、半田等によつて接合される。
リードフレームにはコバール等のFe−Ni−Co系合金の
フアーニコ等が用いられる。
フアーニコ等が用いられる。
細線はリードフレームと素子とに固相接合され、素子
にはボール形成によつて接合される。金，銅，又はアル
ミニウム線等の直径50μｍ程度の細線が用いられる。
にはボール形成によつて接合される。金，銅，又はアル
ミニウム線等の直径50μｍ程度の細線が用いられる。
ガラスには特に前述の非酸化物系基板に対し、PbOを
主成分とする硼珪酸鉛ガラスが好ましく、室温付近の熱
膨張係数が50×10-7/℃以下となるものが好ましく、B2O
3,Al2O3,SiO2等が微量含有したものが好ましい。
主成分とする硼珪酸鉛ガラスが好ましく、室温付近の熱
膨張係数が50×10-7/℃以下となるものが好ましく、B2O
3,Al2O3,SiO2等が微量含有したものが好ましい。
本発明における加圧処理はガラスを溶融状態として行
うもので、加圧する前に予めガラスの軟化温度付近で減
圧して焼成されたガラス層中の有機物等の揮発成分ガス
成分を除去することが好ましい。減圧は１〜10-4mmHg程
度が好ましく、前述の加熱溶融させるまでの昇温中に行
うことができる。
うもので、加圧する前に予めガラスの軟化温度付近で減
圧して焼成されたガラス層中の有機物等の揮発成分ガス
成分を除去することが好ましい。減圧は１〜10-4mmHg程
度が好ましく、前述の加熱溶融させるまでの昇温中に行
うことができる。
加圧処理は加熱温度及び圧力によつてコントロールさ
れるもので、特に加熱温度軟化温度と基本にしてそれよ
りも高すぎても低すぎても形成されるボイドの含有量及
び大きさが違う。特に、使用されるガラスの軟化温度よ
り80〜120℃高い温度範囲で、2.5〜4.0気圧にてガス印
加することが好ましい。軟化温度での加圧保持時間は２
〜10分の短時間で好ましく、ガラスが凝固するまで加圧
するのが好ましい。
れるもので、特に加熱温度軟化温度と基本にしてそれよ
りも高すぎても低すぎても形成されるボイドの含有量及
び大きさが違う。特に、使用されるガラスの軟化温度よ
り80〜120℃高い温度範囲で、2.5〜4.0気圧にてガス印
加することが好ましい。軟化温度での加圧保持時間は２
〜10分の短時間で好ましく、ガラスが凝固するまで加圧
するのが好ましい。
リードフレームの接合温度はガラスの軟化温度より40
〜80℃高い温度に加熱し、ガラス中にリードフレームが
埋まるように荷重を加えて行われる。
〜80℃高い温度に加熱し、ガラス中にリードフレームが
埋まるように荷重を加えて行われる。
キヤツプの封止温度は前述の加圧温度より低い温度で
行われる。それより高い温度では再びボイドが大きくな
り加圧による効果が失われてしまう。その温度はガラス
の軟化温度より40〜80℃高い温度で行い、さらに荷重を
加えることによつて行うのが好ましい。この封止工程に
よつて加圧処理したものよりボイド率及びその大きさが
大きくなるので、加圧処理におけるこれらの条件をコン
トロールしなければならない。
行われる。それより高い温度では再びボイドが大きくな
り加圧による効果が失われてしまう。その温度はガラス
の軟化温度より40〜80℃高い温度で行い、さらに荷重を
加えることによつて行うのが好ましい。この封止工程に
よつて加圧処理したものよりボイド率及びその大きさが
大きくなるので、加圧処理におけるこれらの条件をコン
トロールしなければならない。
〔実施例１〕 第１図は本発明に係る半導体装置の断面図である。
第１図においてSiCに２重量％BeOを含む焼結体からな
る絶縁基板３の一方の面上の中央部に半導体素子７が金
属ソルダ層８によつて接着され、更に同面上の外周部に
は、低融点ガラス層４を介して、ムライト質スラミツク
ス、又は、金属製コバール材からなる枠体11が気密に封
着されている。また低融点ガラス層４には複数個のリー
ド片５が気密に封着されている。リード片５の一端と半
導体素子７との間は、Au,Al,Cu等のボンデングワイヤ９
によって電気的に接続している。更に枠体11の他方の面
は、金属ソルダー層、又は低融点ガラス層10によりキヤ
ツプ６と気密に封着されている。またアルミニウムなど
の金属からなる冷却フイン１は冷却能を高めたい場合に
樹脂，半田等によつて絶縁基板３に取付けられる。特
に、冷却フイン１は熱伝導性フイラーで充填されたエポ
キシ樹脂系またはシリコーン樹脂系接着材２によつて接
着されるのが好ましい。
る絶縁基板３の一方の面上の中央部に半導体素子７が金
属ソルダ層８によつて接着され、更に同面上の外周部に
は、低融点ガラス層４を介して、ムライト質スラミツク
ス、又は、金属製コバール材からなる枠体11が気密に封
着されている。また低融点ガラス層４には複数個のリー
ド片５が気密に封着されている。リード片５の一端と半
導体素子７との間は、Au,Al,Cu等のボンデングワイヤ９
によって電気的に接続している。更に枠体11の他方の面
は、金属ソルダー層、又は低融点ガラス層10によりキヤ
ツプ６と気密に封着されている。またアルミニウムなど
の金属からなる冷却フイン１は冷却能を高めたい場合に
樹脂，半田等によつて絶縁基板３に取付けられる。特
に、冷却フイン１は熱伝導性フイラーで充填されたエポ
キシ樹脂系またはシリコーン樹脂系接着材２によつて接
着されるのが好ましい。
第１図に示す本発明の半導体パツケージは次の工程に
基づいて組立てられる。（１）SiC絶縁基板３の中央部
に金メタライズを施す。その焼成温度は、800〜1000℃
程度で行われる。（２）SiC絶縁基板３、枠体11及びキ
ヤツプ６（低融点ガラス封止のときのみ）に低融点ガラ
ス４を所定の位置に、スクリーン印刷等の方法によりコ
ーテイングし、焼成する。ガラスとしては主成分として
PbOである硼珪酸鉛ガラスを用いた。他に微量のB2O3,Si
O2,Al2O3を含む。（３）外周の全周にガラス層を形成し
たSiC絶縁基板の上にリード片５をのせ、ガラスの軟化
温度より80〜120℃高く加熱し、リード片をガラス中に
埋める。（４）ガラス層を形成した枠体をリード片の上
面にのせ軸方向の圧力（約100〜300g荷重）で加熱し互
いに接合され、リード片と基板とが組立てられる。この
ときの加熱温度は、ガラスの軟化温度（約350℃）より4
0〜80℃高い温度が望ましい。（５）次に加圧処理を行
う。加圧処理は組立部材及びガラスを形成したキヤツプ
材を減圧中で軟化温度まで加熱し常圧に戻した後更に軟
化温度より80〜120℃高い温度に加熱・保持してガラス
を完全に溶融させた後直ちに圧さく空気中2.5〜4.0気圧
でガラス表面を等方的に加圧する。10-3mmHgの減圧下で
昇温することによつて有機物等のガス成分を除去する。
基づいて組立てられる。（１）SiC絶縁基板３の中央部
に金メタライズを施す。その焼成温度は、800〜1000℃
程度で行われる。（２）SiC絶縁基板３、枠体11及びキ
ヤツプ６（低融点ガラス封止のときのみ）に低融点ガラ
ス４を所定の位置に、スクリーン印刷等の方法によりコ
ーテイングし、焼成する。ガラスとしては主成分として
PbOである硼珪酸鉛ガラスを用いた。他に微量のB2O3,Si
O2,Al2O3を含む。（３）外周の全周にガラス層を形成し
たSiC絶縁基板の上にリード片５をのせ、ガラスの軟化
温度より80〜120℃高く加熱し、リード片をガラス中に
埋める。（４）ガラス層を形成した枠体をリード片の上
面にのせ軸方向の圧力（約100〜300g荷重）で加熱し互
いに接合され、リード片と基板とが組立てられる。この
ときの加熱温度は、ガラスの軟化温度（約350℃）より4
0〜80℃高い温度が望ましい。（５）次に加圧処理を行
う。加圧処理は組立部材及びガラスを形成したキヤツプ
材を減圧中で軟化温度まで加熱し常圧に戻した後更に軟
化温度より80〜120℃高い温度に加熱・保持してガラス
を完全に溶融させた後直ちに圧さく空気中2.5〜4.0気圧
でガラス表面を等方的に加圧する。10-3mmHgの減圧下で
昇温することによつて有機物等のガス成分を除去する。
加圧時間は数分という短時間で良く、冷却後凝固する
まで加圧される。圧力源は、圧さく空気ばかりでなく、
窒素、アルゴン等の不活性ガスでもよい。（６）絶縁基
板上に施した金メタライズ８の箇所に半導体素子７を軟
ロウ材などの金属ソルダーで接合する。（７）半導体素
子７とリード片５のインナーリード部（Au及びAl等のメ
タライズを施す）をワイヤボンデイングする。（８）前
述によつて加圧処理したキヤツプをガラスの軟化温度よ
り40〜80℃高い温度に加熱し、荷重100〜300gの圧力を
加え気密に封止する封止後のガラス中のボイド率は６％
及びガラス内ボイドの最大径は0.11mmであつた。（９）
必要に応じ放熱フイン１を適切な接合材２で接合する。
まで加圧される。圧力源は、圧さく空気ばかりでなく、
窒素、アルゴン等の不活性ガスでもよい。（６）絶縁基
板上に施した金メタライズ８の箇所に半導体素子７を軟
ロウ材などの金属ソルダーで接合する。（７）半導体素
子７とリード片５のインナーリード部（Au及びAl等のメ
タライズを施す）をワイヤボンデイングする。（８）前
述によつて加圧処理したキヤツプをガラスの軟化温度よ
り40〜80℃高い温度に加熱し、荷重100〜300gの圧力を
加え気密に封止する封止後のガラス中のボイド率は６％
及びガラス内ボイドの最大径は0.11mmであつた。（９）
必要に応じ放熱フイン１を適切な接合材２で接合する。
上記手法によつて作製した半導体装置をヘリウムリー
ク試験によりリーク量を測定した。その結果を第３図に
示す。表中、比較例は前述の加圧処理を行わないもの
で、他の工程は全く同じ方法によつて製造したものであ
る。また、半導体装置の信頼性を評価するため熱サイク
ル試験を下記の条件で行ない、熱サイクル試験後にヘリ
ウムリーク量を測定した。熱サイクル試験は、半導体装
置を−55℃に設定した浴槽中で25分間保持し、室温中に
５分間放置した後、150℃の恒温槽に25分間保持し、更
に室温中で５分間放置するという熱サイクルで、150回
及び500回の繰り返しを行つた。
ク試験によりリーク量を測定した。その結果を第３図に
示す。表中、比較例は前述の加圧処理を行わないもの
で、他の工程は全く同じ方法によつて製造したものであ
る。また、半導体装置の信頼性を評価するため熱サイク
ル試験を下記の条件で行ない、熱サイクル試験後にヘリ
ウムリーク量を測定した。熱サイクル試験は、半導体装
置を−55℃に設定した浴槽中で25分間保持し、室温中に
５分間放置した後、150℃の恒温槽に25分間保持し、更
に室温中で５分間放置するという熱サイクルで、150回
及び500回の繰り返しを行つた。
ヘリウムリーク試験の測定法は、半導体装置を入れた
圧力容器にヘリウムガスを封入した、内圧をゲージ圧で
５気圧とし20時間以上保持した。その後150℃の恒温槽
で２時間加熱、更に室温に２時間放置し、半導体装置表
面に吸着するヘリウムガスを放出させた後、ヘリームリ
ーク試験機でリーク量を測定した。一方比較例として従
来の作製方法で作製し、封止後のガラス中のボイド率が
11％の半導体装置についても同様に作製後のままと熱サ
イクル試験後のヘリウムリーク試験を行ない、そのリー
ク量を測定した。本発明の製造方法で作製した半導体装
置のリーク量は初期値で2.8〜5.3×10-10atm・cc/sと小
さく、バラツキも小さい。また、熱サイクル試験を500
サイクル行つた後においても、リーク量の変化はなく、
バラツキも少ない、従来の方法で作製した半導体装置の
ヘリームリーク量は初期値で3.5×10-10〜4.0×10-9atm
・cc/sと大きく、バラツキも多い。さらに熱サイクル数
が150回になると、リーク量は、８×10-9〜４×10-7atm
・cc/sと著しく増大し、バラツキもきわめて大きい。更
に、500サイクルになると貫通リークを生じ、半導体装
置として不良となるものが見られた。
圧力容器にヘリウムガスを封入した、内圧をゲージ圧で
５気圧とし20時間以上保持した。その後150℃の恒温槽
で２時間加熱、更に室温に２時間放置し、半導体装置表
面に吸着するヘリウムガスを放出させた後、ヘリームリ
ーク試験機でリーク量を測定した。一方比較例として従
来の作製方法で作製し、封止後のガラス中のボイド率が
11％の半導体装置についても同様に作製後のままと熱サ
イクル試験後のヘリウムリーク試験を行ない、そのリー
ク量を測定した。本発明の製造方法で作製した半導体装
置のリーク量は初期値で2.8〜5.3×10-10atm・cc/sと小
さく、バラツキも小さい。また、熱サイクル試験を500
サイクル行つた後においても、リーク量の変化はなく、
バラツキも少ない、従来の方法で作製した半導体装置の
ヘリームリーク量は初期値で3.5×10-10〜4.0×10-9atm
・cc/sと大きく、バラツキも多い。さらに熱サイクル数
が150回になると、リーク量は、８×10-9〜４×10-7atm
・cc/sと著しく増大し、バラツキもきわめて大きい。更
に、500サイクルになると貫通リークを生じ、半導体装
置として不良となるものが見られた。
〔実施例２〕 第４図は各工程におけるガラス中のボイドの変化を示
したものである。
したものである。
ボイドの測定は、軟Ｘ線装置を用い、試験を印加電圧
100V、印加電流2mAで透過し映像を写真撮影して、測定
面積に対するボイド量を測定し、百分率（％）で表し
た。試料は前述の半導体装置の製造工程に準じて、それ
ぞれ加熱処理をしたのち用いた。
100V、印加電流2mAで透過し映像を写真撮影して、測定
面積に対するボイド量を測定し、百分率（％）で表し
た。試料は前述の半導体装置の製造工程に準じて、それ
ぞれ加熱処理をしたのち用いた。
本発明の製造工程におけるボイド率の変化は、SiC絶
縁基板にガラスを焼成して形成した状態で10〜13％あ
る。更にリードフレーム付けや組立の熱履歴を経るとボ
イド率は多少増加する。次いで475℃で６分間３気圧の
加圧処理を施すことによつてボイドは２〜４％と著しく
少なくなる。その後のSiペレツト付け及び封止工程を経
てもボイドの増加は少なく４〜6.5％である。このよう
に加圧処理によるボイド低減の効果は大きいことがわか
る。一方、比較例として従来の製造工程でのボイド率
は、初期値に対し各工程を経るごとに多くなつている。
縁基板にガラスを焼成して形成した状態で10〜13％あ
る。更にリードフレーム付けや組立の熱履歴を経るとボ
イド率は多少増加する。次いで475℃で６分間３気圧の
加圧処理を施すことによつてボイドは２〜４％と著しく
少なくなる。その後のSiペレツト付け及び封止工程を経
てもボイドの増加は少なく４〜6.5％である。このよう
に加圧処理によるボイド低減の効果は大きいことがわか
る。一方、比較例として従来の製造工程でのボイド率
は、初期値に対し各工程を経るごとに多くなつている。
本発明の製造工程における組立て時、加圧処理時及び
封止時のＸ線透過写真によつてボイド率を観察した結
果、加圧処理によるボイド減少の効果が明瞭であること
が確認された。
封止時のＸ線透過写真によつてボイド率を観察した結
果、加圧処理によるボイド減少の効果が明瞭であること
が確認された。
〔実施例３〕 実施例１の手法で加熱温度及び加圧力を変えてガラス
中のボイド率の異なる第１図に示すパツケージを作製
し、前述と同様の熱サイクル試験によつて150サイクル
後のヘリウムリークを測定した。第５図にその結果を示
す。○印は加圧処理したもの、●印は無加圧のものであ
る。ヘリウムリーク量はボイド率が７％を越えると急激
に増すことがわかる。しかし、７％以下ではリーク量の
変化は小さく封止性が高いことがわかる。尚、ボイド率
が７％以下のものはボイドの最大径も0.11mm以下と小さ
いが、ボイド率が８％以上のもののボイドの最大径はか
なり大きなバラツキを有していた。
中のボイド率の異なる第１図に示すパツケージを作製
し、前述と同様の熱サイクル試験によつて150サイクル
後のヘリウムリークを測定した。第５図にその結果を示
す。○印は加圧処理したもの、●印は無加圧のものであ
る。ヘリウムリーク量はボイド率が７％を越えると急激
に増すことがわかる。しかし、７％以下ではリーク量の
変化は小さく封止性が高いことがわかる。尚、ボイド率
が７％以下のものはボイドの最大径も0.11mm以下と小さ
いが、ボイド率が８％以上のもののボイドの最大径はか
なり大きなバラツキを有していた。
実施例１の手法でガラス中のボイドの最大径の異なる
パツケージを作製し、熱サイクル試験150サイクル後の
ヘリウムリークを測定した。第６図にその結果を示す。
○印及び●印は前述と同様である。ガラス中のボイドの
最大径が0.11mmを越えるものが含まれるようになると気
密性は急激に悪くなることがわかる。尚、ボイドの最大
径が0.11mmと小さいものはボイド率も７％以下と小さい
が、それより大きいボイドの径を有するものではボイド
率のバラツキも大きいものであつた。
パツケージを作製し、熱サイクル試験150サイクル後の
ヘリウムリークを測定した。第６図にその結果を示す。
○印及び●印は前述と同様である。ガラス中のボイドの
最大径が0.11mmを越えるものが含まれるようになると気
密性は急激に悪くなることがわかる。尚、ボイドの最大
径が0.11mmと小さいものはボイド率も７％以下と小さい
が、それより大きいボイドの径を有するものではボイド
率のバラツキも大きいものであつた。
〔実施例４〕 第２図は本発明に係る半導体装置の他の例を示す断面
図である。本実施例は第１図におけるものがキヤリツプ
６の接合に際し、枠体11が使用されたものがあるが、こ
の枠体11がキヤツプ６に凸状に全周にわたつて一体に形
成されたもので、この凸部に予めガラス槽が焼成された
ものである。このキヤツプへのガラス層の形成及び実施
例１に形成されたリードフレーム５を接合した絶縁基板
３の加圧処理は実施例１と同様の方法で実施し、次いで
キヤツプ６と基板３とを同様に接合した。前述と同様に
ヘリウムリーク試験の結果リーク量が約４×1010atm・c
c/sと少なく、ガラス層中のボイド率が約６％及びボイ
ドの最大径が0.11mm以下であることが確認された。
図である。本実施例は第１図におけるものがキヤリツプ
６の接合に際し、枠体11が使用されたものがあるが、こ
の枠体11がキヤツプ６に凸状に全周にわたつて一体に形
成されたもので、この凸部に予めガラス槽が焼成された
ものである。このキヤツプへのガラス層の形成及び実施
例１に形成されたリードフレーム５を接合した絶縁基板
３の加圧処理は実施例１と同様の方法で実施し、次いで
キヤツプ６と基板３とを同様に接合した。前述と同様に
ヘリウムリーク試験の結果リーク量が約４×1010atm・c
c/sと少なく、ガラス層中のボイド率が約６％及びボイ
ドの最大径が0.11mm以下であることが確認された。
以上説明したように、本発明によれば、半導体基板に
接合される低融点ガラス層を加熱処理するときに、低融
点ガラス層を低融点ガラス層の軟化温度より80℃〜120
℃高い加熱温度で且つガス加圧下で加熱し、その後前記
加圧下で低融点ガラス層を凝固させるようにしたため、
低融点ガラス層が流出することはなく、低融点ガラス層
中のボイドを低減することができると共にボイドの粒径
を0.11mm以下にすることができる。さらに、キャップに
形成された低融点ガラス層をガス加圧化での加熱温度よ
り低く軟化温度より高い温度で加熱して軟化した低融点
ガラス層によってキャップと基板を封止するようにした
ため、封止後の熱疲労による特性の劣化を防止できる。
接合される低融点ガラス層を加熱処理するときに、低融
点ガラス層を低融点ガラス層の軟化温度より80℃〜120
℃高い加熱温度で且つガス加圧下で加熱し、その後前記
加圧下で低融点ガラス層を凝固させるようにしたため、
低融点ガラス層が流出することはなく、低融点ガラス層
中のボイドを低減することができると共にボイドの粒径
を0.11mm以下にすることができる。さらに、キャップに
形成された低融点ガラス層をガス加圧化での加熱温度よ
り低く軟化温度より高い温度で加熱して軟化した低融点
ガラス層によってキャップと基板を封止するようにした
ため、封止後の熱疲労による特性の劣化を防止できる。
第１図及び第２図は本発明に係る半導体装置の断面図、
第３図及び第４図は本発明及び比較に係る半導体装置の
ヘリウムリーク試験におけるリーク量を示すデータ、第
５図はボイド率とリーク量との関係を示す線図、第６図
はボイドの最大径とリーク量との関係を示す線図であ
る。 １……放熱フイン、３……電気絶縁性基板、４……ガラ
ス層、５……リードフレーム、６……キヤツプ、７……
半導体素子、９……ボンデングワイヤ、10……ガラス又
は金属ロウ、11……枠体。
第３図及び第４図は本発明及び比較に係る半導体装置の
ヘリウムリーク試験におけるリーク量を示すデータ、第
５図はボイド率とリーク量との関係を示す線図、第６図
はボイドの最大径とリーク量との関係を示す線図であ
る。 １……放熱フイン、３……電気絶縁性基板、４……ガラ
ス層、５……リードフレーム、６……キヤツプ、７……
半導体素子、９……ボンデングワイヤ、10……ガラス又
は金属ロウ、11……枠体。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 鈴木 浩之 茨城県日立市久慈町4026番地 株式会社日 立製作所日立研究所内 (72)発明者 平賀 良 東京都千代田区神田駿河台４丁目６番地 株式会社日立製作所内 (56)参考文献 特開 昭58−74581（ＪＰ，Ａ) 特公 昭52−41184（ＪＰ，Ｂ１)
Claims (3)
- 【請求項１】電気絶縁性基板上に搭載された半導体素
子、該半導体素子からの信号を外部に取り出すリードフ
レーム、該リードフレームと半導体素子とを電気的に接
続する細線、及び前記基板上にガラス層によって接合さ
れ、且つ前記半導体素子、細線及びリードフレームの一
部を外気より遮断封止するキャップを備えた半導体装置
の製造方法において、予め前記基板上に前記リードフレ
ームを低融点ガラス層によって接合するとともに、前記
キャップに低融点ガラス層を焼成によって形成し、次い
で前記リードフレームを接合した前記基板及び前記低融
点ガラス層を有する前記キャップを前記低融点ガラス層
の軟化温度より80℃〜120℃高い加熱温度で且つガス加
圧下で加熱した後、前記加圧下で前記低融点ガラス層を
凝固させる処理を施し、次いで、前記キャップに形成さ
れた前記低融点ガラス層を前記加圧化での加熱温度より
低く軟化温度より高い温度で加熱して軟化した低融点ガ
ラス層によって前記キャップと基板を封止することを特
徴とする半導体装置の製造方法。 - 【請求項２】電気絶縁性基板上に半導体素子接合用メタ
ライズ層を有し、前記半導体素子の信号を外部に取り出
すリードフレームが前記基板上にガラス層によって接合
されている半導体装置の製造方法において、予め前記基
板上に前記リードフレームを低融点ガラス層によって接
合した後、前記リードフレームを接合した前記基板を前
記低融点ガラス層の軟化温度より80℃〜120℃高い加熱
温度で且つガス加圧化で加熱し、次いで前記加圧化で前
記低融点ガラス層を凝固させる処理を施すことを特徴と
する半導体装置の製造方法。 - 【請求項３】金属又はセラミックス焼結体からなる平板
状部材の外周部全周にガラス層が設けられている半導体
装置の製造方法において、予め前記平板状部材に低融点
ガラス層を焼成して設けた後、前記低融点ガラス層を前
記低融点ガラス層の軟化温度より80℃〜120℃高い加熱
温度で且つガス加圧下で加熱し、次いで前記加圧下で前
記低融点ガラス層を凝固させることを特徴とする半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4756687A JPH0824153B2 (ja) | 1987-03-04 | 1987-03-04 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4756687A JPH0824153B2 (ja) | 1987-03-04 | 1987-03-04 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63215057A JPS63215057A (ja) | 1988-09-07 |
| JPH0824153B2 true JPH0824153B2 (ja) | 1996-03-06 |
Family
ID=12778771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4756687A Expired - Lifetime JPH0824153B2 (ja) | 1987-03-04 | 1987-03-04 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0824153B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012156403A (ja) * | 2011-01-27 | 2012-08-16 | Panasonic Corp | ガラス埋込シリコン基板およびその製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5241184A (en) * | 1975-09-30 | 1977-03-30 | Fuji Kobunshi Kogyo Kk | Composition of defoaming agent |
| JPS5874581A (ja) * | 1981-10-26 | 1983-05-06 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | セラミツク片の接着方法 |
-
1987
- 1987-03-04 JP JP4756687A patent/JPH0824153B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63215057A (ja) | 1988-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4517584A (en) | Ceramic packaged semiconductor device | |
| KR910007016B1 (ko) | 반도체 장치용 부품간의 접속 구조물 | |
| JP4319591B2 (ja) | 半導体パワーモジュール | |
| EP0153737B1 (en) | Circuit substrate having high thermal conductivity | |
| JP3845925B2 (ja) | 窒化アルミニウム基材を用いた半導体装置用部材及びその製造方法 | |
| JP3336240B2 (ja) | 半導体素子実装基板 | |
| US4592794A (en) | Glass bonding method | |
| JPH10107190A (ja) | 半導体パッケージ | |
| EP0086812A4 (en) | GLASS GLUE AND METHOD. | |
| JPH0824153B2 (ja) | 半導体装置の製造方法 | |
| IE53305B1 (en) | Silver-filled glass | |
| JP2000252392A (ja) | 半導体素子搭載配線基板およびその実装構造 | |
| JPS59134852A (ja) | 集積回路パツケ−ジ | |
| JPS6243155A (ja) | 集積回路パッケ−ジ | |
| JP3426827B2 (ja) | 半導体装置 | |
| JP2000323619A (ja) | セラミックを用いた半導体装置用部材及びその製造方法 | |
| JP3318498B2 (ja) | 半導体素子実装用回路基板 | |
| JP2650044B2 (ja) | 半導体装置用部品間の接続構造 | |
| JPH10284643A (ja) | 半導体装置用基板 | |
| JP4071893B2 (ja) | 配線基板およびその実装構造 | |
| KR102671539B1 (ko) | 전자 부품 모듈, 및 질화규소 회로 기판 | |
| JP2004134703A (ja) | 端子付き回路基板 | |
| JPH0794624A (ja) | 回路基板 | |
| JP3269420B2 (ja) | 気密端子およびその製造方法 | |
| JPS63229843A (ja) | 複合セラミツクス基板 |