CN107068571A - 制造含高电阻率层的半导体结构的方法及相关半导体结构 - Google Patents

制造含高电阻率层的半导体结构的方法及相关半导体结构 Download PDF

Info

Publication number
CN107068571A
CN107068571A CN201710022513.6A CN201710022513A CN107068571A CN 107068571 A CN107068571 A CN 107068571A CN 201710022513 A CN201710022513 A CN 201710022513A CN 107068571 A CN107068571 A CN 107068571A
Authority
CN
China
Prior art keywords
high resistivity
layer
semiconductor structure
initial substrate
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710022513.6A
Other languages
English (en)
Other versions
CN107068571B (zh
Inventor
I·拉杜
E·德博内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN107068571A publication Critical patent/CN107068571A/zh
Application granted granted Critical
Publication of CN107068571B publication Critical patent/CN107068571B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Drying Of Semiconductors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

制造含高电阻率层的半导体结构的方法及相关半导体结构。形成半导体结构(140)的方法包括：在初始衬底(102)上形成器件层(100)；将器件层(100)的第一表面附接至临时衬底；以及通过去除初始衬底(102)的一部分来在器件层(100)的第二表面上形成高电阻率层(136)。该方法进一步包括，将最终衬底(132)附接至高电阻率层(136)，以及去除临时衬底。通过这样的方法制造的半导体结构(140)，其包括最终衬底(132)、设置在最终衬底(132)上的高电阻率层(136)以及设置在高电阻率层(136)上的器件层(100)。

Description

制造含高电阻率层的半导体结构的方法及相关半导体结构
技术领域
本发明的实施方案涉及可以用于制造包括高电阻率层的半导体结构的方法，以及使用该方法制造的半导体结构和器件。
背景技术
射频(RF)电子开关器件(例如，RF CMOS器件)的性能可能取决于制造这些器件的衬底的电阻率。最近，为了制造具有更好的性能的RF CMOS器件，已经利用了先进的绝缘体上半导体(SeOI)衬底，例如高电阻率绝缘体上硅(HR-SOI)。例如，由HR-SOI制造的RF器件已经展示出了较小的RF损耗。
器件的有源层的双(或两次)层转移(DLT，double layer transfer)使得初始衬底能够被替换为最终衬底，最终衬底更适于提高在其上形成的器件的RF性能。
简而言之，(例如包括多个RF CMOS器件的)器件层可以制造在初始衬底中或初始衬底上。器件层可以随后附接至临时衬底。在器件层附接至临时衬底的情况下，初始衬底的一部分可以被去除并被替换为更适于增强RF性能的最终衬底。一旦器件层附接到了最终衬底，可以去除临时衬底，从而完成器件层的DLT工艺。例如，已经利用初始SOI式衬底展示了用于RF CMOS的DLT。
在利用初始SOI式衬底时，SOI式衬底的体硅承载部在DLT工艺中被完全去除，从而去除了可能会影响RF性能的不希望的低电阻率通路。然而，对于由标准体衬底制造的RFCMOS器件，制造工艺会使得一定残余厚度的初始衬底可能保留为邻接于RF CMOS器件。该剩下的残余厚度的初始衬底可能会充当低电阻率通路，导致RF损耗以及器件层的RF性能的下降。
发明内容
本发明内容用于引入一组简化形式的概念。这些概念在下面的本申请的示例性实施方案的具体实施方式中得到进一步地详细描述。本发明内容并不旨在指明所要求保护的主题的关键特征或必要特征，也不旨在用以限定所要求保护的主题的范围。
在一些实施方案中，本申请包括制造半导体结构的方法。该形成半导体结构的方法包括：-在初始衬底上形成器件层；
-将器件层的第一表面附接至临时衬底；
-形成高电阻率层，其中，形成高电阻率层包括去除初始衬底的一部分，高电阻率层包括初始衬底的剩余部分；
-将最终衬底(132、232)附接至高电阻率层(136、236)；以及
-去除临时衬底(114、214)。
根据本发明的其他非限制性的特征(这些特征单独使用或以任何技术上可行的方式组合而使用)：
·去除初始衬底的一部分包括减薄初始衬底的一部分；
·去除初始衬底的一部分包括形成延伸通过初始衬底的剩余部分的多个穿孔；
·通过初始衬底的剩余部分形成多个穿孔包括：
ο在初始衬底的剩余部分的暴露表面上形成遮罩层，以及
ο通过初始衬底的未遮罩的剩余部分刻蚀穿孔。
·遮罩层包括多个遮罩元件，并且所述方法包括：将所述多个遮罩元件的总表面面积选择为小于初始衬底的剩余部分的暴露表面的总表面面积的百分之七十五(75)；
·将最终衬底附接至高电阻率层包括将最终衬底附接至多个穿孔，所述多个穿孔形成在最终衬底与器件层之间的多个空腔；
·该方法包括在所述多个穿孔上形成高电阻率材料；
·该方法包括将高电阻率材料选择为具有大于10000Ohm·cm的电阻率；
·该方法包括将高电阻率材料选择为包括氧化硅、氮化硅、高电阻率聚合物、聚酰亚胺或陶瓷胶中的至少一种。
本发明进一步提供了一种半导体结构，其包括：
-最终衬底；
-高电阻率层，其设置在最终衬底上；高电阻率层包括：初始衬底的剩余部分，
-以及多个穿孔，其延伸通过所述剩余部分，
-以及射频电子器件层，其设置在高电阻率层上。
根据本发明的其他非限制性的特征(这些特征单独使用或以任何技术上可行的方式组合而使用)：
·高电阻率层包括平均电阻率大于大约10000Ohm·cm的层；
·高电阻率层包括初始衬底的剩余部分以及多个空腔；
·高电阻率层包括设置在多个穿孔之间的高电阻率材料；
·高电阻率材料包括氧化硅、氮化硅、高电阻率聚合物、聚酰亚胺或陶瓷胶中的一种或多种；
·高电阻率材料的电阻率大于大约10000Ohm·cm。
附图说明
虽然本说明书包括特别指出并明确要求被认为是本发明的实施方案的内容的权利要求，但当结合所附附图来理解时，可以从本申请的实施方案的某些示例的描述中更容易地确定本申请的实施方案的益处，在所述附图中：
图1A至图1H是简化的示意性示出的视图，其示出了根据本申请的实施方案而可以采用的半导体结构和器件的制造；
图1A示出了初始衬底，其包括在其上形成的器件层；
图1B示出了临时衬底，其键合至器件层的与初始衬底相对的暴露表面；
图1C示出了初始衬底的一部分的减薄；
图1D示出了在初始衬底的剩余部分上形成遮罩层；
图1E示出了其上具有遮罩层的初始衬底的剩余部分的平面视图；
图1F示出了通过经由初始衬底的剩余部分而形成多个穿孔来形成高电阻率层；
图1G示出了将最终衬底附接至高电阻率层；以及
图1H示出了去除临时衬底。
图2A至图2D是简化的示意性示出的截面视图，其示出了根据本申请的另一实施方案而可以采用的半导体结构和器件的制造；
图2A示出了包括临时衬底、器件层和初始衬底的剩余部分的半导体结构，所述初始衬底的剩余部分包括多个穿孔；
图2B示出了通过在多个穿孔上应用高电阻率材料来形成高电阻率层；
图2C示出了将最终衬底附接至高电阻率层；以及
图2D示出了从图2C的半导体结构去除临时衬底。
具体实施方式
本文所示附图并非任何特定半导体结构、器件、系统或方法的实际视图，而只是用于描述本申请的实施方案的理想化的表示。
本文所用的任何标题不应当被认为限制了本发明的实施方案的范围，该范围由所附的权利要求以及其法律等同形式限定。任何特定的标题下所描述的概念可以一般地应用于整个说明书的其他部分。
参照图1A至图1H，描述本发明的实施方案。参照图1A，实施方案可以包括，在初始衬底102上形成器件层100。
更具体而言，器件层100可以包括多个电子器件104，这些电子器件可以包括开关器件以及其他电子器件类型，例如逻辑器件、发光器件和光接收器件。在某些实施方案中，该多个电子器件104可以包括多个射频器件，例如RF CMOS器件。器件层100还可以包括互连层106，互连层可以包括导电元件108，这些导电元件设置在层间介电材料110中。该多个电子器件104可以使用本领域已知的标准电子制造方法而形成在初始衬底102上和/或初始衬底102中。
实施方案可以包括，将初始衬底102选择为包括硅、锗、硅锗、碳化硅、III-V材料或II-VI材料中的至少一种。其他实施方案可以包括，选择初始衬底，以展现在大约5Ohms-cm与大约30Ohms-cm之间的电阻率。初始衬底102还可以依据其最终应用而具有例如300mm、200mm的直径，或者可以利用其他直径。
器件层100可以包括暴露表面112，该暴露表面112可以附接至临时衬底114以形成半导体结构118，如图1B所示。实施方案可以包括，将临时衬底114选择为包括硅、锗、硅锗、碳化硅、III-V材料或II-VI材料、玻璃等中的至少一种。在某些实施方案中，初始衬底102和临时衬底114可以包括实质上相同的材料。这样的初始衬底102和临时衬底114彼此的材料上的匹配可以改善用于将器件层100附接至临时衬底114的工艺。例如，初始衬底102的热膨胀系数和临时衬底114的热膨胀系数可以被选择为实质上相同的值，从而在附接工艺期间避免不希望的应力。在其他实施方案中，初始衬底102的热膨胀系数和临时衬底114的热膨胀系数之间的差可以被选择为小于大约百分之10(十)。
可以利用键合工艺(bonding process)来将器件层100附接至临时衬底114。例如，器件层100的暴露表面112可以键合至临时衬底114的表面116。器件层100至临时衬底114的键合可以通过在室温(例如，大约20℃与30℃之间)下经由分子粘附工艺而键合至彼此来进行。
如同本领域已知的，通过分子粘附而键合(称为直接键合)的原理基于这样的原理：使两个表面(例如，器件层100的暴露表面112和临时衬底114的表面116)直接接触，即，不使用任何特定的键合材料(粘合剂、蜡、焊料等)。这样的键合工艺需要待键合的表面足够光滑，并且没有微粒或污染，并且这些表面足够接近以便能够开始接触，接触通常在不到几纳米的距离开始。在该情况下，两个表面之间的吸引力大到足以导致分子粘附(待键合的两个表面的两个分子或两个原子之间的电子相互作用的吸引力(范德华力)的加和引起键合)。
通过分子粘附进行的键合可以通过在由初始衬底102、器件层100和临时衬底114形成的半导体结构118(图1B的)的至少一个位置上施加压力点来开始。临时衬底114和器件层100之间的键合波然后从施加压力的点开始传播。然而，这样的压力施加对于键合波的传播的开始并不是必须的。
在通过分子粘附进行键合之后，可以在适中的温度(优选小于或等于100℃)下在半导体结构118上进行退火，以便加强临时衬底114与器件层100的键合。
在其他实施方案中，用于将临时衬底114附接至器件层100的暴露表面112的键合工艺可以通过在室温下进行压制(compression)来进行。在另一实施方案中，键合工艺可以通过在小于或等于100℃的温度下进行压制来进行。
在另外的实施方案中，可以在临时衬底114与器件层100之间设置键合层(未示出)。该键合层可以形成在器件层100和临时衬底114的键合表面(即，暴露表面112和116)中的一个或两个上。该键合层可以包括氧化硅、氮化硅或氧氮化硅中的一种或多种。该键合层可以用于提高将器件层100附接至临时衬底114的键合工艺的可靠性。
在将临时衬底114附接至器件层100后，可以进行进一步的工艺以形成高电阻率层，以便提高包括器件层100的多个器件104的RF性能。高电阻率层的形成可以包括去除初始衬底102的与器件层100相对的部分。例如，参照图1C，初始衬底102的与器件层100相对的部分可以通过利用减薄工艺来去除，从而留下初始衬底102的剩余部分102'。初始衬底102的部分的减薄可以包括刻蚀、研磨和抛光工艺中的一种或多种。例如，初始衬底102的初始厚度可以为大约小于1000微米、或甚至小于800微米，或者在某些实施方案中甚至小于500微米。减薄工艺可以用于去除初始衬底102的暴露的后表面的一部分，从而将初始衬底102的厚度减小到小于大约100微米、或甚至小于20微米、或在某些实施方案中甚至小于大约5微米。
在减薄了初始衬底102的部分后，可以在初始衬底的剩余部分102'的与器件层100相对的暴露的后表面120上形成遮罩层122，如图1D所示。遮罩层122可以使用半导体工业中熟知的方法(例如，标准光刻方法)形成在初始衬底102的剩余部分102'的暴露的后表面120上。例如，遮罩层122可以包括聚合物、氧化硅、氮化硅或金属层中的一种或多种。
如图1D所示，遮罩层122包括设置在初始衬底102的剩余部分102'的暴露的后表面120上的多个遮罩元件124和多个遮罩开口126。图1E中的平面视图部分显示了在初始衬底102的剩余部分102'的后表面120上的遮罩层122的布局的示例性实施方案。例如，如图1E的示意性示例显示了多个遮罩元件124(包括遮罩层122)可以具有经选择的几何形状，例如矩形、圆形或其他适当的遮罩几何形状。在本发明的一些实施方案中，多个遮罩元件124的总表面面积小于初始衬底102的剩余部分102'的后表面120的总面积的百分之七十五(75)，在其他实施方案中，多个遮罩元件124的总表面面积小于初始衬底102的剩余部分102'的后表面120的总面积的百分之六十(60)，或者甚至在一些实施方案中，多个遮罩元件124的总表面面积小于初始衬底102的剩余部分102'的后表面120的总面积的百分之五十(50)。
形成了遮罩层122后，可以进行刻蚀工艺，以形成多个穿孔128，这些穿孔延伸通过了在初始衬底102的剩余部分102'的未遮罩的后表面，从而形成半导体结构130，如图1F所示。例如，刻蚀工艺可以包括干法刻蚀工艺(例如等离子体刻蚀工艺)或湿法刻蚀工艺(例如湿法酸刻蚀)中的一种或多种。在本发明的某些实施方案中，可以进行刻蚀工艺直至多个穿孔128的深度大约大于5微米、或大于20微米、或甚至大于100微米。刻蚀工艺在接触到器件层100之前停止，从而防止任何不希望的对于包括器件层100的多个器件104的损伤。完成了刻蚀工艺后，遮罩层122可以利用已知的方法(例如，化学刻蚀或溶液清洗)来去除。
在形成了延伸通过初始衬底102的剩余部分102'的多个穿孔128之后，可以在多个穿孔上附接最终衬底132，所述多个穿孔形成在最终衬底132与器件层100之间的多个空腔134，如图1G所示，该多个空腔134和初始衬底102的剩余部分102'形成高电阻率层136。
更具体而言，本发明的实施方案可以包括，将最终衬底132选择为包括硅、锗、硅锗、碳化硅、III-V材料或II-VI材料中的至少一种。在另外的实施方案中，最终衬底132可以包括陶瓷、电介质或绝缘体中的一种或多种。最终衬底可以进一步包括单晶材料，或者可以包括多晶材料或非晶材料。另外的实施方案可以包括，选择最终衬底132，以展现在大约10Ohms-cm和大约1000000Ohms-cm之间的电阻率。
利用(如先前参照临时衬底114至器件层100的键合而描述的)键合工艺，最终衬底132可以通过接触初始衬底102的剩余部分102'而附接在多个穿孔128上，所述多个穿孔形成多个空腔134。另外，如前所述，例如通过先前具体描述的分子键合，可以在最终衬底132和初始衬底102的剩余部分102'中的一个或多个上形成键合层(未示出)，以便改善键合工艺。
最终衬底132在延伸通过初始衬底102的剩余部分102'的穿孔128上的附接形成了高电阻率层136，高电阻率层136设置在最终衬底132与器件层100之间。因此，高电阻率层136包括多个空腔134和初始衬底102的剩余部分102'。在某些实施方案中，最终衬底132在多个穿孔128上的附接可以通过分子键合工艺进行，使得多个空腔134包括多个气隙，所述气隙主要包括大气空气。在本发明的其他实施方案中，可以在不同气体的气氛下实施分子键合工艺，使得多个空腔134可以在空腔内充有所选择的气氛和各种气压。
高电阻率层136可以被制造为，使得高电阻率层136的平均电阻率大于大约10000Ohms-cm、或大于大约100000Ohms-cm、或甚至大于1000000Ohms-cm。设置在最终衬底132与器件层100之间的高电阻率层136的制造确保了在器件层100内制造的RF器件的最佳性能。
制造了高电阻率层136后，本发明的实施方案可以通过去除临时衬底114而继续进行，如图1H所示。临时衬底114可以通过刻蚀、研磨或抛光工艺中的一个或多个来去除。临时衬底114的去除工艺进行直至整个临时衬底114都已被去除，从而再次暴露器件层100，尤其是暴露包括层间电介质110和导电元件106的互连层106。
如上所述的本发明的实施方案教导了用于形成包括初始衬底的剩余部分和多个空腔的高电阻率层的方法和结构。在下述另外的本发明的实施方案中，高电阻率层可以包括初始衬底的剩余部分以及形成在其上的附加的高电阻率材料。
更具体而言，参照图2A，形成半导体结构230，且半导体结构230包括临时衬底214、器件200、初始衬底的剩余部分202'以及延伸通过初始衬底的剩余部分202'的多个穿孔228。图2A中的半导体结构230是与图1F中的半导体结构130实质上相同的半导体结构，并且可以使用与先前描述的形成图1F中的半导体结构130的方法实质上相同的方法来形成。
在已制造了图2A的半导体结构230后，实施方案可以通过形成高电阻率层236而继续进行，该高电阻率层包括初始衬底的剩余部分202'和额外的高电阻率材料238。在本发明的一些实施方案中，高电阻率材料238可以设置在初始衬底的剩余部分202'上，并且也可以填充多个穿孔228，如图2B所示。
多种工艺可以用于形成该高电阻率材料238，例如，沉积工艺(例如，化学气相沉积、物理气相沉积等)或者旋涂(spin-on)工艺中的一种或多种可以用于形成该高电阻率材料238。该高电阻率材料238可以利用共形形成工艺来形成，并随后进行平坦化，以形成暴露的平面的高电阻率表面239。用于形成高电阻率表面239的平坦化工艺可以利用化学抛光、研磨或刻蚀工艺中的一个或多个来进行。
在本发明的一些实施方案中，高电阻率材料238可以包括一种或多种介电材料，例如氧化硅、氮化硅、高电阻率聚合物、聚酰亚胺或陶瓷胶。高电阻率材料238可以包括的高电阻率材料的电阻率值可以大于大约10000Ohms-cm、或大于大约100000Ohms-cm、或甚至大于1000000Ohms-cm。
形成了高电阻率层236后，最终衬底232可以附接至高电阻率层236，如图2C所示。高电阻率层236到最终衬底232的附接可以利用如前参照将临时衬底114键合至器件层100所述的键合工艺来进行。另外，如前所述，例如通过先前具体描述的分子键合，可以在最终衬底232和高电阻率层236中的一个或多个上形成键合层(未示出)，以便改善键合工艺。
制造了高电阻率层236后，本发明的实施方案可以通过去除临时衬底214而继续进行，如图2D所示。临时衬底214可以通过刻蚀、研磨或抛光工艺中的一个或多个来去除。临时衬底214的去除工艺进行直至整个临时衬底214都已被去除，从而再次暴露器件层200，尤其是暴露包括层间电介质和导电元件的互连层。
示例1：
根据第一示例性实施方式(参照图1A至图1H而描述)，在由硅组成的初始衬底102上制造包括RF开关的器件层100，该初始衬底的电阻率为5ohm·cm，直径为300mm，厚度为800微米(图1A)。
由硅组成的临时衬底114通过分子粘附键合而组装至器件层100的暴露表面，该临时衬底的直径为300mm，厚度为800微米。在键合之前，可以对器件层100的暴露表面进行化学机械平坦化，并随后进行清洗，以便使得表面具有分子粘附键合所需的平坦性、低粗糙度以及清洁性。也可以反过来对临时衬底114进行微电子清洗(例如，通过臭氧+RCA)，以便使其具备合适的表面特性。组装半导体结构118(图1B)由此获得。接下来对初始衬底102的后侧(即，与承载器件层100的一侧相对的一侧)进行减薄，例如通过机械研磨并随后通过化学机械抛光，直至得到5微米的残余厚度(图1C)。在减薄阶段之前，可以对组装的半导体结构118进行例如在100-150℃左右的热处理，以便增强临时衬底114与器件层100之间的界面处的键合力。
接下来，进行光刻阶段以向初始衬底102的已减薄的后侧应用遮罩层122，所述遮罩层限定遮罩区域124和未遮罩区域126(图1D和图1E)。作为示例，遮罩区域124是边长尺寸为10×20微米的方形。遮罩区域124的表面面积小于初始衬底102的已减薄侧的总表面面积的50％，例如40％。接下来，进行化学刻蚀阶段来刻蚀初始衬底102的未遮罩区域126，以便形成穿孔128(图1F)。遮罩层122被去除。
接下来，考虑最终衬底在初始衬底102的已减薄的后侧上的组装而对由氮化铝组成的最终衬底132进行准备，该最终衬底的厚度例如为500微米。待组装的表面的准备可以包括等离子体处理(在氧或氮下)，等离子体处理能够激活所述表面，并能够在低温下提供接下来的键合高粘附能量。使用受控气氛下的直接键合技术来进行组装。作为示例，键合室的气氛可以是大气压下的空气，或者是在选择的压力下的气体(例如，氮气、氩气或另一气体)。组装之后(图1G)，形成高电阻率层136：所述高电阻率层包括初始衬底102的剩余部分102'和空腔134，空腔充有在所选压力下的空气或经选择的气体。可以进行低温热处理(100℃左右，考虑到组装的临时衬底和最终衬底的热膨胀系数之间的较大差异)，以便增强初始衬底102的已减薄侧与最终衬底132之间的键合能量。
最后的阶段涉及临时衬底114的去除。这可以通过进行机械研磨和化学刻蚀来去除临时衬底来进行，或者优选地，可以通过去组装(disassembly)，也即通过在临时衬底114与器件层100之间的键合界面施加机械应力来进行。
由于电绝缘特性更优于初始衬底102的电绝缘特性的最终衬底的存在，由此获得的结构140使得包括在器件层100中的开关具有优异的RF性能；此外，由于高电阻率层136的形成，初始衬底102的剩余部分102'不会因为形成导电通路而损害器件的性能。
根据本发明的制造技术从而能够使用初始硅衬底代替更昂贵的SOI衬底，然后进行层的双转移并制造高电阻率层136来获得特性适用于RF应用的结构。
示例2：
根据第二示例性实施方式(参照图2A至图2D而描述)，在由硅组成的初始衬底上制造包括RF开关的器件层200，该初始衬底的电阻率为30ohm·cm，直径为300mm，厚度为800微米。由硅组成的临时衬底214通过直接键合而组装至器件层200的暴露表面，该临时衬底的直径为300mm，厚度为800微米。在键合之前，可以对器件层200的暴露表面进行化学机械平坦化，并随后进行清洗，以便使得表面具有分子粘附键合所需的平坦性、低粗糙度以及清洁性。也可以反过来对临时衬底214进行微电子清洗(例如，通过臭氧+RCA)，以便使其具备适合的表面特性。接下来对初始衬底的后侧(即，与承载器件层200的一侧相对的一侧)进行减薄，例如通过机械研磨并随后通过化学机械抛光，直至得到20微米的残余厚度。
接下来，进行光刻阶段，以向初始衬底的已减薄的后侧(剩余部分202')应用遮罩层，所述遮罩层限定遮罩区域和未遮罩区域。作为示例，遮罩区域是边尺寸为10×20微米的矩形。遮罩区域的表面面积小于初始衬底202的已减薄侧的总表面面积的75％，即，例如55％。接下来，使用化学刻蚀阶段来刻蚀初始衬底的剩余部分202'的未遮罩区域，以便形成穿孔228(图2A)。遮罩层被去除。
接下来，高电阻率材料238的层沉积在穿孔228中，以填充该这些穿孔(即，厚度至少等于初始衬底的剩余部分202'的残余厚度)，如果合适的话，该高电阻率材料238的层还沉积在初始衬底的剩余部分202'上(如图2B所示)。该高电阻率材料例如为氧化硅，或者其可以由高电阻率(即，优选大于10000Ohm·cm)聚合物组成。接下来，可以考虑到直接键合而对高电阻率材料238的暴露表面239进行准备，例如通过应用化学机械平坦化并随后进行RCA清洗。
接下来，考虑最终衬底在初始衬底(剩余部分202')的已减薄的后侧上的组装而对由玻璃组成的最终衬底232进行准备，该最终衬底的厚度例如为500微米。对待组装的表面的准备可以包括等离子体处理(在氧或氮下)，等离子体处理能够激活表面，并能够在低温下提供接下来的键合高粘附能量。使用直接键合技术来进行组装。组装之后(图2C)，形成了高电阻率层236：其包括初始衬底的剩余部分202'以及高电阻率材料238。可以进行低温热处理(100℃左右，考虑到组装的临时衬底和最终衬底的热膨胀系数之间的较大差异)，以便增强初始衬底的经减薄侧与最终衬底232之间的键合能量。
最后的阶段涉及临时衬底214的去除(图2D)。这可以通过进行机械研磨和化学刻蚀来去除临时衬底来进行，或者优选地，可以通过解除键合，也即通过例如在临时衬底214与器件层200之间的键合界面施加机械应力来进行。
由于电绝缘特性更加优于初始衬底的电绝缘特性的最终衬底232的存在，由此获得的半导体结构240使得包括在器件层200中的开关具有优异的RF性能；此外，由于高电阻率层136的形成，初始衬底的剩余部分202'的残余厚度不会因为形成导电通路而损害器件的性能。
上述本申请的示例性实施方案并不限定本发明的范围，这是因为这些实施方案只是本发明实施方案的示例，而本发明的范围由所附权利要求及其法律等同形式限定。任何等同实施方案都应当在本发明的范围内。事实上，不同于本文已经显示并描述的内容，对本申请的各种修改，例如所描述的元件的替换性的有用的组合，对于本领域技术人员而言参照上述描述都将变得明显。换言之，本文所述的一个示例性实施方案的一个或多个特征可以与本文所述的另一个示例性实施方案的一个或多个特征组合，以提供本申请的另外的实施方案。这些修改和实施方案也应当落入所附权利要求的范围内。

Claims (15)

1.一种形成半导体结构(140、240)的方法，包括：
在初始衬底(102)上形成器件层(100、200)；
将器件层(100、200)的第一表面附接至临时衬底(114、214)；
形成高电阻率层(136、236)，其中，形成高电阻率层包括去除初始衬底(102)的一部分，高电阻率层包括初始衬底的剩余部分(102'、202')；
将最终衬底(132、232)附接至高电阻率层(136、236)；以及
去除临时衬底(114、214)。
2.根据权利要求1所述的形成半导体结构的方法，其中，去除初始衬底(102)的一部分包括减薄初始衬底(102)的一部分。
3.根据权利要求2所述的形成半导体结构的方法，其中，去除初始衬底(102)的一部分进一步包括形成延伸通过初始衬底(102)的剩余部分(102'、202')的多个穿孔(128、228)。
4.根据权利要求3所述的形成半导体结构的方法，其中，通过初始衬底(102)的剩余部分(102'、202')形成多个穿孔(128、228)进一步包括：
在初始衬底(102)的剩余部分(102')的暴露表面(120)上形成遮罩层(124)，以及
通过初始衬底(102)的未遮罩的剩余部分(126)而刻蚀穿孔(128)。
5.根据权利要求4所述的形成半导体结构的方法，其中，遮罩层(124)包括多个遮罩元件，并且所述方法进一步包括：将所述多个遮罩元件的总表面面积选择为小于初始衬底(102)的剩余部分(102')的暴露表面(120)的总表面面积的百分之七十五。
6.根据权利要求3至5中的任一项所述的形成半导体结构的方法，其中，将最终衬底(132)附接至高电阻率层(136)包括将最终衬底(132)附接至所述多个穿孔(128)，所述多个穿孔形成在最终衬底(132)与器件层(100)之间的多个空腔(134)。
7.根据权利要求3至5中的任一项所述的形成半导体结构的方法，进一步包括在所述多个穿孔(128、228)上形成高电阻率材料(238)。
8.根据权利要求7所述的形成半导体结构的方法，进一步包括将高电阻率材料(238)选择为具有大于10000Ohm·cm的电阻率。
9.根据权利要求7所述的形成半导体结构的方法，进一步包括将高电阻率材料(238)选择为包括氧化硅、氮化硅、高电阻率聚合物、聚酰亚胺或陶瓷胶中的至少一种。
10.一种半导体结构(140、240)，包括：
最终衬底(132、232)；
高电阻率层(136、236)，其设置在最终衬底(132、232)上；高电阻率层(136、236)包括：初始衬底(102)的剩余部分(102'、202')，
以及多个穿孔(128、228)，其延伸通过所述剩余部分(102'、202')，
以及射频电子器件层(100、200)，其设置在高电阻率层(136、236)上。
11.根据权利要求10所述的半导体结构(140、240)，其中，高电阻率层(136、236)包括平均电阻率大于大约10000Ohm·cm的层。
12.根据权利要求10至11中的任一项所述的半导体结构(140)，其中，高电阻率层(136)包括初始衬底(102)的剩余部分(102')以及多个空腔(134)。
13.根据权利要求10至11中的任一项所述的半导体结构(240)，其中，高电阻率层(236)进一步包括设置在多个穿孔(228)之间的高电阻率材料(238)。
14.根据权利要求13所述的半导体结构(240)，其中，高电阻率材料(238)包括氧化硅、氮化硅、高电阻率聚合物、聚酰亚胺或陶瓷胶中的一种或多种。
15.根据权利要求13所述的半导体结构(240)，其中，高电阻率材料(238)的电阻率大于大约10000Ohm·cm。
CN201710022513.6A 2016-01-15 2017-01-12 制造含高电阻率层的半导体结构的方法及相关半导体结构 Active CN107068571B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1650333A FR3046874B1 (fr) 2016-01-15 2016-01-15 Procede de fabrication de structures semi-conductrices incluant une couche a haute resistivite, et structures semi-conductrices apparentees
FR1650333 2016-01-15

Publications (2)

Publication Number Publication Date
CN107068571A true CN107068571A (zh) 2017-08-18
CN107068571B CN107068571B (zh) 2021-09-10

Family

ID=55759798

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710022513.6A Active CN107068571B (zh) 2016-01-15 2017-01-12 制造含高电阻率层的半导体结构的方法及相关半导体结构

Country Status (9)

Country Link
US (1) US10276492B2 (zh)
EP (1) EP3193361B1 (zh)
JP (3) JP2017126749A (zh)
KR (1) KR20170085981A (zh)
CN (1) CN107068571B (zh)
FI (1) FI3193361T3 (zh)
FR (1) FR3046874B1 (zh)
SG (1) SG10201700308QA (zh)
TW (1) TWI720105B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111430217A (zh) * 2019-01-09 2020-07-17 芯恩（青岛）集成电路有限公司 一种半导体器件及其制造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1190248A (zh) * 1996-12-18 1998-08-12 佳能株式会社 半导体产品的制造工艺
US6162665A (en) * 1993-10-15 2000-12-19 Ixys Corporation High voltage transistors and thyristors
CN102183335A (zh) * 2011-03-15 2011-09-14 迈尔森电子（天津）有限公司 Mems压力传感器及其制作方法
CN102403316A (zh) * 2010-08-12 2012-04-04 飞思卡尔半导体公司 单片微波集成电路
FR2993398B1 (fr) * 2012-07-11 2015-05-29 Soitec Silicon On Insulator Structures semi-conductrices comprenant des microcanaux fluidiques pour le refroidissement et procédés associés.
US20150371905A1 (en) * 2014-06-20 2015-12-24 Rf Micro Devices, Inc. Soi with gold-doped handle wafer
US20160023892A1 (en) * 2014-07-22 2016-01-28 Rf Micro Devices, Inc. Radio frequency (rf) microelectromechanical systems (mems) devices with gold-doped silicon

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6154674A (ja) * 1984-08-25 1986-03-18 Fujitsu Ltd 超高周波集積回路装置
JP4034099B2 (ja) * 2002-03-28 2008-01-16 株式会社ルネサステクノロジ 高周波用モノリシック集積回路装置およびその製造方法
CN1856873A (zh) * 2003-09-26 2006-11-01 卢万天主教大学 制造具有降低的欧姆损耗的多层半导体结构的方法
JP5230061B2 (ja) * 2005-07-25 2013-07-10 ラピスセミコンダクタ株式会社 半導体装置及びその製造方法
JP5367323B2 (ja) * 2008-07-23 2013-12-11 ラピスセミコンダクタ株式会社 半導体装置および半導体装置の製造方法
JP2012156403A (ja) * 2011-01-27 2012-08-16 Panasonic Corp ガラス埋込シリコン基板およびその製造方法
US8934021B2 (en) * 2012-07-02 2015-01-13 Dayton D. Eden Dual-mode terahertz imaging systems
US9116244B1 (en) * 2013-02-28 2015-08-25 Rockwell Collins, Inc. System for and method of weather phenomenon detection using multiple beams
CN104681562B (zh) * 2013-11-28 2017-11-14 中芯国际集成电路制造(上海)有限公司 一种集成电路及其制造方法和电子装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6162665A (en) * 1993-10-15 2000-12-19 Ixys Corporation High voltage transistors and thyristors
CN1190248A (zh) * 1996-12-18 1998-08-12 佳能株式会社 半导体产品的制造工艺
CN102403316A (zh) * 2010-08-12 2012-04-04 飞思卡尔半导体公司 单片微波集成电路
CN102183335A (zh) * 2011-03-15 2011-09-14 迈尔森电子（天津）有限公司 Mems压力传感器及其制作方法
FR2993398B1 (fr) * 2012-07-11 2015-05-29 Soitec Silicon On Insulator Structures semi-conductrices comprenant des microcanaux fluidiques pour le refroidissement et procédés associés.
US20150371905A1 (en) * 2014-06-20 2015-12-24 Rf Micro Devices, Inc. Soi with gold-doped handle wafer
US20160023892A1 (en) * 2014-07-22 2016-01-28 Rf Micro Devices, Inc. Radio frequency (rf) microelectromechanical systems (mems) devices with gold-doped silicon

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111430217A (zh) * 2019-01-09 2020-07-17 芯恩（青岛）集成电路有限公司 一种半导体器件及其制造方法
CN111430217B (zh) * 2019-01-09 2022-11-29 芯恩（青岛）集成电路有限公司 一种半导体器件及其制造方法

Also Published As

Publication number Publication date
US10276492B2 (en) 2019-04-30
JP2017126749A (ja) 2017-07-20
KR20170085981A (ko) 2017-07-25
JP2021168426A (ja) 2021-10-21
TW201735257A (zh) 2017-10-01
FR3046874B1 (fr) 2018-04-13
TWI720105B (zh) 2021-03-01
JP2023112087A (ja) 2023-08-10
SG10201700308QA (en) 2017-08-30
US20170207164A1 (en) 2017-07-20
EP3193361B1 (en) 2023-04-12
FI3193361T3 (fi) 2023-05-09
CN107068571B (zh) 2021-09-10
FR3046874A1 (fr) 2017-07-21
EP3193361A1 (en) 2017-07-19

Similar Documents

Publication Publication Date Title
CN102341900B (zh) 制造热膨胀系数局部适应的异质结构的方法
KR102087754B1 (ko) Led들 또는 태양 전지들의 구조들을 제조하는 방법
KR101026387B1 (ko) 표층 및 기판을 연결하는 구역들을 포함하는 부분적 ｓｏｉ구조들을 생성하기 위한 방법
US9425151B2 (en) Compliant electrostatic transfer head with spring support layer
US8298915B2 (en) Method of transferring a circuit onto a ground plane
TW200408048A (en) Semiconductor device and method of manufacturing the same
JP2023112087A (ja) 高抵抗率層を含む半導体構造を製作するための方法、および関連する半導体構造
CN108242393A (zh) 一种半导体器件的制造方法
KR100751619B1 (ko) 화학적 처리에 대한 보호층을 포함하는 구조체 제조방법
KR101471190B1 (ko) 멤즈 구조체의 제조 방법
KR20160058045A (ko) 층들의 전달 방법
US9999138B2 (en) Making interconnections by curving conducting elements under a microelectronic device such as a chip
JP7430568B2 (ja) 低密度ケイ素酸化物の溶融結合および脱着の方法および構造
WO2022141239A1 (zh) 基于倒序工艺的原子级粗糙表面制备工艺
KR102568640B1 (ko) 도너 기판의 잔류물을 제조하는 방법, 그 방법에 의해 제조된 기판 및 그 기판의 사용
JP2000216367A (ja) 集積回路デバイス

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant