CN102341900B - 制造热膨胀系数局部适应的异质结构的方法 - Google Patents

制造热膨胀系数局部适应的异质结构的方法 Download PDF

Info

Publication number
CN102341900B
CN102341900B CN200980157864.1A CN200980157864A CN102341900B CN 102341900 B CN102341900 B CN 102341900B CN 200980157864 A CN200980157864 A CN 200980157864A CN 102341900 B CN102341900 B CN 102341900B
Authority
CN
China
Prior art keywords
substrate
expansion
thermal coefficient
raceway groove
heterostructure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200980157864.1A
Other languages
English (en)
Other versions
CN102341900A (zh
Inventor
C·科尔纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN102341900A publication Critical patent/CN102341900A/zh
Application granted granted Critical
Publication of CN102341900B publication Critical patent/CN102341900B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy

Abstract

一种制造异质结构(200)的方法，包括将具有第一热膨胀系数的至少一个第一衬底(110)键合到具有第二热膨胀系数的第二衬底(120)上，所述第一热膨胀系数不同于所述第二热膨胀系数。在键合之前，在两个衬底的其中之一上从所述衬底(110)的键合面(110a)开始形成沟道(111)。用具有介于所述第一热膨胀系数和所述第二热膨胀系数之间的第三热膨胀系数的材料(130)填充所述沟道(111)。

Description

制造热膨胀系数局部适应的异质结构的方法
技术领域
本发明涉及通过将至少一个具有第一热膨胀系数的第一衬底键合到具有不同于第一热膨胀系数的第二热膨胀系数的第二衬底上形成的异质结构的制造。所述异质结构特别用于微电子学或光电子学。
背景技术
当组装两个具有例如在环境温度下(20℃)相差至少10％或20％的不同热膨胀系数的衬底时，或者在两个组装衬底的后续处理过程中，可能会出现温度上升阶段，以便例如增强键合界面。
在温度上升过程中，两个衬底中的一个衬底相对于另一衬底的性能变化在异质结构中产生应力和/或变形，这会增加异质结构的缺陷或者降低两个衬底之间的键合质量。此外，一旦温度达到几百度(例如200℃至600℃范围内的温度)，这种应力可能导致两个衬底中的至少其中之一由于应力松弛现象而破裂。
一般而言，由于热膨胀系数的差异，例如从200℃及200℃以上开始的温度变化可能导致应变，但是也可能导致衬底或所存在的层的分层或分离，和/或一个或多个衬底或所存在的层的塑性变形和/或断裂和/或破裂。
因此，出现了这样的问题：需要寻找一种能够在温度上升过程中避免异质结构中的这种影响的方法。
美国文献US-A-6 858 517描述了一种通过组装具有各自不同的热膨胀系数的第一衬底和第二衬底来制造异质结构的方法。为了减小由于第一衬底和第二衬底之间的热膨胀系数的差异而产生的变形和应变，该文献教导在两个衬底其中之一上键合第三衬底，构成该第三衬底的材料与两个衬底其中之一相同，或者具有与其相近的热膨胀系数。
此外，文献US-A-7 067 393描述了通过组装两个具有不同热膨胀系数的衬底形成的异质结构的制造，其中在两个衬底其中之一上制造在衬底的组装平面内具有弹性的图形，以便在温度上升过程中吸收组件中的热弹性应变。
发明内容
本发明的一个目的在于通过提出一种方案来克服上述缺点，这意味着能够制造被设计成减小热处理过程中异质结构内的应变和/或变形的异质结构。
为此目的，本发明提出一种制造异质结构的方法，包括将具有第一热膨胀系数的至少一个第一衬底键合到具有第二热膨胀系数的第二衬底上，所述第一热膨胀系数不同于所述第二热膨胀系数，在该方法中，在键合之前，在两个衬底的至少其中之一上从所述衬底的键合面开始形成沟道，并用具有介于所述第一热膨胀系数和所述第二热膨胀系数之间的第三热膨胀系数的材料填充所述沟道。
因此，由于存在具有介于第一键合衬底和第二键合衬底的热膨胀系数之间的热膨胀系数的材料的沟道，结构中的热膨胀系数在两个衬底之间的键合界面处至少局部匹配。在该区域中，在其键合面处包括这种材料的每个衬底具有较接近另一衬底的热膨胀系数的平均热膨胀系数，因此较好地匹配。这从而显著降低了热处理过程中在两个键合衬底之间通常观察到的变形和/或应变。
于是根据本发明的方法制造的异质结构可以经受高温热处理，所述高温热处理可以特别增加两个衬底之间的键合能并使其均匀。沟道还通过作为缺陷来源的俘获元件来降低异质结构中的缺陷。特别地，沟道能够俘获两个衬底之间的键合界面处的气泡。
所述第一衬底可以特别由选自于至少硅、锗(热膨胀系数为大约5.8×10-6.K-1)、砷化镓(AsGa，热膨胀系数为大约5.8×10-6.K-1)或氮化镓(GaN)的材料形成，而所述第二衬底可以特别由选自于至少蓝宝石、硼硅酸盐玻璃(热膨胀系数为大约3.3×10-6.K-1)和硅的材料形成。
根据本发明的方法的一种特殊实施方式，所述沟道在所述第一衬底和第二衬底中从其键合面开始制造，所述沟道填充有具有所述第三热膨胀系数的材料。在该配置中，当两个衬底键合时，在垂直于衬底的平面的方向上，所述第一衬底中形成的沟道优选地与所述第二衬底中形成的沟道对准。
根据本发明的一个方面，在所述第一衬底和第二衬底的至少其中之一上形成元件。在这种情形下，所述沟道优选地制造在根据所述元件的位置确定的预定区域中，特别制造在用于分隔所述元件的区域中，例如与切割线相对应的区域。
本发明还提供一种异质结构，包括键合到具有第二热膨胀系数的第二衬底上的具有第一热膨胀系数的至少一个第一衬底，所述第一热膨胀系数不同于所述第二热膨胀系数，所述异质结构的特征在于，两个衬底至少其中之一在其与另一衬底的键合面中包括沟道，所述沟道包含具有介于所述第一热膨胀系数和所述第二热膨胀系数之间的第三热膨胀系数的材料。
所述第一衬底可以特别由选自于至少硅、锗、砷化镓和氮化镓(GaN)的材料形成，而所述第二衬底可以特别由选自于至少蓝宝石、硼硅酸盐玻璃和硅的材料形成。
在一个特殊实施例中，所述第一衬底和第二衬底两者都在其键合面中包括各自的沟道，所述沟道包含具有所述第三热膨胀系数的材料。所述第一衬底的沟道优选地与所述第二衬底的沟道对准。
在另一特殊实施例中，所述第一衬底和第二衬底中至少其中之一包括元件。所述元件可以位于所述沟道所限定的区域中。
附图说明
通过接下来参考附图以非限制性示例方式给出的本发明的特殊实施方式的描述，本发明的其他特征和优点将得以显现，其中：
图1A至图1F是显示使用本发明的方法的异质结构制造的简图；
图2是图1A至图1F所示的异质结构制造过程中所执行的步骤的流程图；
图3显示了本发明的实施例中的衬底的键合面中的沟道的另一配置。
具体实施方式
本发明的方法通常应用于通过组装至少一个第一衬底与第二衬底形成的异质结构的制造，所述衬底具有不同的热膨胀系数。
本发明的方法提出在将要组装到一起的两个衬底的至少其中之一中制造沟道，沟道制造在衬底的键合面中，并且填充有具有介于两个衬底的热膨胀系数之间的热膨胀系数的材料。
每个衬底可由可包括图形和/或元件的单层结构(单一材料)构成，或者可由多层结构(不同材料层的堆叠)构成。在多层结构的情况下，在选择填充沟道的材料的热膨胀系数时所考虑的是最接近键合界面的那一层的材料的热膨胀系数。
作为非限制性示例，本发明的方法特别用于制造通过将例如分别由蓝宝石和硅构成或者分别由氮化镓和硅构成的两个衬底组装到一起形成的异质结构。
一般而言，本发明的方法有利地应用于将具有10％(相对于较低的热膨胀系数而言)或更高的热膨胀系数差异的两个衬底组装到一起。
参考图1A至图1F和图2，描述了一种用于用硅的初始衬底110(顶部)和蓝宝石(Al2O3)的支撑衬底120(底部)制造SOS(蓝宝石上硅)型异质结构的方法。衬底是可以特别具有150mm、200mm和300mm的直径的晶片。
根据本发明，从衬底110在组装过程中将与支撑衬底相接触的表面110a开始，在衬底110中形成沟道或沟槽111(步骤S1，图1A)。可以通过化学干法蚀刻、光刻或者任何其他合适的技术来形成沟道111。
在此处描述的示例中，初始衬底110为硅单层结构。但是，衬底110也可以由多层结构构成，例如诸如SOI(绝缘体上硅)型结构，该SOI型结构包括同样为硅的支撑物上的硅层以及位于该层和硅支撑物之间的例如由SiO2形成的隐埋氧化物层。
一旦制成沟道111，可用具有介于硅的热膨胀系数和蓝宝石的热膨胀系数之间的热膨胀系数的材料130填充沟道111(步骤S2，图1B)，从而构成热膨胀系数适应材料(thermal expansion coefficient adaptationmaterial)。更具体地说，选择具有小于5×10-6/℃(蓝宝石的热膨胀系数)且大于3.6×10-6/℃(硅的热膨胀系数)的热膨胀系数的材料130。材料130特别可以选自于硅锗(SiGe)、锗、诸如氮化硅((Si3N4)的氮化物以及诸如BPSG(掺杂硼磷的硅玻璃)的氧化物。
特别地，可以通过在衬底的整个表面进行沉积来填充沟道，例如通过等离子体增强化学气相沉积(PEVCD)来填充。在这种情形下，材料沉积在沟道中，但也过量地沉积在位于沟道之间的衬底部分上，产生表面拓扑(surface topology)。然后在衬底的表面上执行平坦化(抛光)，以便去除该拓扑并且制备用于键合的衬底表面。所述平坦化可以是选择性的，即当过量沉积的材料被完全去除并且平坦化垫(planarization pad)与下方的位于沟道之间的衬底材料部分相接触时，可以停止材料的去除。
在填充材料130之前，可以对沟道进行氧化。
然后，通过直接晶片键合或者使用其他技术(例如使用粘合剂)来组装初始衬底110与支撑衬底120(步骤S3，图1C)。
通过直接晶片键合，使衬底110和衬底120各自的表面110a和表面120a紧密接触，在两个衬底其中之一上施加压力，以便在接触表面之间引发键合波的传播。
本质上，众所周知，也被称为直接键合的直接晶片键合的原理是基于使两个表面直接接触，即不使用特殊材料(粘合剂、蜡、焊料等等)。这种操作要求待键合的表面是充分光滑的，没有颗粒或污染物，且要求待键合的表面充分接近，以允许引发接触，典型地为小于几纳米的距离。这时，两个表面之间的吸引力足够高，能够导致分子粘附(由于两个待键合的表面的原子或分子之间的电子间相互作用而产生的总的吸引力(范德瓦尔兹力)所引起的键合)。
在执行初始表面110到支撑衬底120上的键合之前，典型地可以通过CMP抛光来制备抛光的蓝宝石支撑衬底的键合面120a。该制备特别可以是化学清洗，特别是例如通过RCA清洗或Caro型清洗或Piranhaclean型清洗(H2SO4:H2O2)。清洗之后可以擦净。
为了进一步增加键合能，可以使用等离子体处理来活化衬底120的表面120a。
初始衬底110的表面110a可以覆盖有例如通过氧化衬底的表面形成的热氧化物层。
也可以通过等离子体处理来活化初始衬底110的表面110a，表面110a可以可选地覆盖有氧化物层。通过暴露于基于氧、氮、氩或其他的等离子体，可以活化衬底110和衬底120的键合面。通过等离子体处理进行的键合面的活化是本领域技术人员公知的，为了简化起见，在此不再详细描述。
一旦将衬底110和衬底120彼此相靠地组装到一起，就获得了包括填充有材料130的隐埋沟道111的网络的异质结构200(图1D)。由于初始衬底110在其与支撑衬底120的键合面处靠近键合界面存在材料130，所以初始衬底110具有局部平均热膨胀系数，其高于硅的热膨胀系数，因此较接近构成支撑衬底120的蓝宝石的热膨胀系数。这种热膨胀系数的局部匹配意味着可以降低温度上升过程中在具有不同热膨胀系数的两种材料之间通常所产生的热弹性应力和差异膨胀。
在此处描述的示例中，通过减薄初始衬底110来继续异质结构的制造，以便形成与初始衬底的一部分相对应的转移层112(步骤S4，图1E)。可以使用任何已知的技术来减薄衬底，例如也被称为等离子蚀刻的干法蚀刻(反应离子蚀刻)和/或湿法蚀刻(使用例如用于硅的TMAH溶液的化学蚀刻)、机械抛光(研磨)、化学-机械抛光(CMP)(使用与抛光液联用的抛光垫的公知抛光技术)或者公知的SmartCut技术(在衬底中注入离子以形成沿其断裂衬底的弱化区域)。
在减薄初始衬底110之前，可以通过键合稳定化退火来增强键合，或者更特别地，增强键合能。由于上文所述的热膨胀系数的局部匹配，可以在高温下执行该退火，这意味着可以获得衬底之间的高键合能。
根据本发明的一方面，异质结构200可以用于制造元件。在这种情形下，在转移层112上形成微型元件114(形成整个或部分电子元件、光学元件等等，或者形成多个电子微型元件，例如电路或触点或有源层)(步骤S5，图1F)。使用能够限定与将要制造的微型元件114相对应的图形形成区域的掩模，通过光刻形成微型元件114。
当在本发明的异质结构上形成元件或其他元素(图形、材料等等)时，优选地在根据元件的预期位置(光刻的全部图案)确定的层120的牺牲部分中制造沟道。这些牺牲部分特别用来限定层的有用区域，即将要在其中形成元件或电路的区域。牺牲部分特别对应于分割元件或电路的区域和/或切割线。如图1E所示，已制造沟道11，以便限定将要在其中制造微型元件114的区域113。因此，在层120的只包括硅的部分中形成元件(在层120的厚度方向上)。例如可以通过沿沟道111切割来去除每个微型元件114。
沟道还可以通过作为缺陷来源的俘获元件来减少异质结构中的缺陷。特别地，沟道可以俘获两个衬底之间的键合界面处的气泡。当如上文所述在衬底的牺牲部分中制造沟道时，衬底的有用区域(即将要在其中制造微型元件的区域)以外的区域中的气泡则被俘获。
沟道的形状、宽度、深度和数量是可变的，特别根据要在键合界面附近获得的平均热膨胀系数来确定。图3显示了一种变形，其中用于与具有不同热膨胀系数的另一衬底组装的衬底300包括同心沟道301。这些沟道填充有具有介于两个衬底的热膨胀系数之间的热膨胀系数的材料302。
可以在两个衬底中的其中之一或者全部两个衬底的键合面上形成并填充沟道。当两个衬底上都存在沟道时，优选地将沟道制造成当两个衬底被组装到一起时，第一衬底中形成的沟道与第二衬底中形成的沟道对准。在两个衬底中都存在沟道的情况下，第一衬底中形成的沟道可以填充有第一材料，第二衬底中形成的沟道可以用填充有不同于第一材料的第二材料，第一填充材料和第二填充材料具有介于两个衬底的热膨胀系数之间的分别的热膨胀系数。

Claims (12)

1.一种制造异质结构(200)的方法，包括将具有第一热膨胀系数的第一衬底(110)键合到具有第二热膨胀系数的第二衬底(120)上，所述第一热膨胀系数不同于所述第二热膨胀系数，该方法的特征在于，在键合之前，在两个衬底的至少一个衬底中从所述两个衬底的所述至少一个衬底(110)的键合面(110a)开始形成沟道(111)，并用具有介于所述第一热膨胀系数和所述第二热膨胀系数之间的第三热膨胀系数的材料(130)仅填充于所述沟道(111)内。
2.根据权利要求1所述的方法，其特征在于，所述第一衬底(110)由选自于硅、锗、砷化镓和氮化镓的材料形成，所述第二衬底(120)由选自于蓝宝石、硼硅酸盐玻璃和硅的材料形成。
3.根据权利要求1或权利要求2所述的方法，其特征在于，在所述第一衬底和第二衬底(110，120)中从其键合面开始制造沟道，所述沟道填充有具有所述第三热膨胀系数的材料(130)。
4.根据权利要求3所述的方法，其特征在于，当两个衬底键合时，所述第一衬底(110)中形成的沟道与所述第二衬底(120)中形成的沟道对准。
5.根据权利要求1所述的方法，其特征在于，在所述第一衬底和第二衬底(110，120)的至少其中之一中形成元件(114)。
6.根据权利要求5所述的方法，其特征在于，在根据所述元件(114)的位置确定的预定区域中制造所述沟道(111)。
7.一种异质结构(200)，包括键合在具有第二热膨胀系数的第二衬底(120)上的具有第一热膨胀系数的第一衬底(110)，所述第一热膨胀系数不同于所述第二热膨胀系数，所述异质结构的特征在于，两个衬底至少其中之一(110)在其与另一衬底(120)的键合面(110a)中包括沟道，具有介于所述第一热膨胀系数和所述第二热膨胀系数之间的第三热膨胀系数的材料(130)仅填充于所述沟道(111)内。
8.根据权利要求7所述的异质结构，其特征在于，所述第一衬底(110)由选自于硅、锗、砷化镓和氮化镓的材料形成，所述第二衬底(120)由选自于蓝宝石、硼硅酸盐玻璃和硅的材料形成。
9.根据权利要求7或权利要求8所述的异质结构，其特征在于，所述第一衬底和第二衬底(110，120)两者都在其键合面中包括各自的沟道，所述沟道包含具有所述第三热膨胀系数的材料。
10.根据权利要求9所述的异质结构，其特征在于，所述第一衬底(110)的沟道(111)与所述第二衬底(120)的沟道对准。
11.根据权利要求7所述的异质结构，其特征在于，所述第一衬底和第二衬底(110，120)中至少其中之一包括元件(114)。
12.根据权利要求11所述的异质结构，其特征在于，所述元件(114)位于所述沟道所限定的区域中。
CN200980157864.1A 2009-03-09 2009-12-24 制造热膨胀系数局部适应的异质结构的方法 Active CN102341900B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0951452 2009-03-09
FR0951452A FR2942911B1 (fr) 2009-03-09 2009-03-09 Procede de realisation d'une heterostructure avec adaptation locale de coefficient de dilatation thermique
PCT/EP2009/067919 WO2010102686A1 (en) 2009-03-09 2009-12-24 A method of producing a heterostructure with local adaptation of the thermal expansion coefficient

Publications (2)

Publication Number Publication Date
CN102341900A CN102341900A (zh) 2012-02-01
CN102341900B true CN102341900B (zh) 2015-05-20

Family

ID=40940589

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980157864.1A Active CN102341900B (zh) 2009-03-09 2009-12-24 制造热膨胀系数局部适应的异质结构的方法

Country Status (8)

Country Link
US (1) US8754505B2 (zh)
EP (1) EP2406818A1 (zh)
JP (1) JP5462289B2 (zh)
KR (1) KR101292111B1 (zh)
CN (1) CN102341900B (zh)
FR (1) FR2942911B1 (zh)
SG (1) SG173490A1 (zh)
WO (1) WO2010102686A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107851552A (zh) * 2015-07-17 2018-03-27 索泰克公司 制造衬底的方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5677430B2 (ja) * 2010-07-30 2015-02-25 京セラ株式会社 複合基板、電子部品、ならびに複合基板および電子部品の製造方法
IN2014CN02652A (zh) 2011-10-21 2015-06-26 Koninkl Philips Nv
JP6322890B2 (ja) * 2013-02-18 2018-05-16 住友電気工業株式会社 Ｉｉｉ族窒化物複合基板およびその製造方法、ならびにｉｉｉ族窒化物半導体デバイスの製造方法
WO2014057748A1 (ja) 2012-10-12 2014-04-17 住友電気工業株式会社 Ｉｉｉ族窒化物複合基板およびその製造方法、ならびにｉｉｉ族窒化物半導体デバイスの製造方法
WO2014125688A1 (ja) 2013-02-18 2014-08-21 住友電気工業株式会社 Ｉｉｉ族窒化物複合基板およびその製造方法、積層ｉｉｉ族窒化物複合基板、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
FR3011383B1 (fr) * 2013-09-30 2017-05-26 Commissariat Energie Atomique Procede de fabrication de dispositifs optoelectroniques a diodes electroluminescentes
US10534152B2 (en) 2014-06-26 2020-01-14 Jenoptik Optical Systems Gmbh Method for producing an optical element comprising micro-optical structures, arrangement and membrane unit
FR3037443B1 (fr) * 2015-06-12 2018-07-13 Soitec Heterostructure et methode de fabrication
FR3042647B1 (fr) * 2015-10-20 2017-12-01 Soitec Silicon On Insulator Structure composite et procede de fabrication associe
FR3045207B1 (fr) * 2015-12-15 2018-02-02 Commissariat A L'energie Atomique Et Aux Energies Alternatives Compensation d'une courbure d'arc generee dans une tranche.
EP3993018A1 (en) * 2017-07-14 2022-05-04 Sunedison Semiconductor Limited Method of manufacture of a semiconductor on insulator structure
CN110526206A (zh) * 2019-09-02 2019-12-03 北京理工大学 基于异质复合材料的表面结构色调控方法
CN112466804B (zh) * 2020-11-06 2022-11-11 中国科学院微电子研究所 一种半导体器件的制造方法及半导体器件

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1542275A1 (en) * 2003-12-10 2005-06-15 S.O.I.TEC. Silicon on Insulator Technologies S.A. A method for improving the quality of a heterostructure

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0770472B2 (ja) 1985-02-08 1995-07-31 株式会社東芝 半導体基板の製造方法
US5091330A (en) * 1990-12-28 1992-02-25 Motorola, Inc. Method of fabricating a dielectric isolated area
KR930011909B1 (ko) * 1991-05-16 1993-12-22 재단법인 한국전자통신연구소 단결정 실리콘 기판상에 화합물 반도체층이 형성된 기판의 제조방법
US5346848A (en) * 1993-06-01 1994-09-13 Motorola, Inc. Method of bonding silicon and III-V semiconductor materials
US6902987B1 (en) * 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
JP4556158B2 (ja) * 2002-10-22 2010-10-06 株式会社Ｓｕｍｃｏ 貼り合わせｓｏｉ基板の製造方法および半導体装置
FR2855650B1 (fr) * 2003-05-30 2006-03-03 Soitec Silicon On Insulator Substrats pour systemes contraints et procede de croissance cristalline sur un tel substrat
FR2856192B1 (fr) * 2003-06-11 2005-07-29 Soitec Silicon On Insulator Procede de realisation de structure heterogene et structure obtenue par un tel procede
FR2857502B1 (fr) 2003-07-10 2006-02-24 Soitec Silicon On Insulator Substrats pour systemes contraints
FR2863771B1 (fr) 2003-12-10 2007-03-02 Soitec Silicon On Insulator Procede de traitement d'une tranche multicouche presentant un differentiel de caracteristiques thermiques
FR2888663B1 (fr) * 2005-07-13 2008-04-18 Soitec Silicon On Insulator Procede de diminution de la rugosite d'une couche epaisse d'isolant
US20080070340A1 (en) 2006-09-14 2008-03-20 Nicholas Francis Borrelli Image sensor using thin-film SOI
US7737515B2 (en) * 2007-06-20 2010-06-15 New Jersey Institute Of Technology Method of assembly using array of programmable magnets

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1542275A1 (en) * 2003-12-10 2005-06-15 S.O.I.TEC. Silicon on Insulator Technologies S.A. A method for improving the quality of a heterostructure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107851552A (zh) * 2015-07-17 2018-03-27 索泰克公司 制造衬底的方法

Also Published As

Publication number Publication date
US20120018855A1 (en) 2012-01-26
CN102341900A (zh) 2012-02-01
US8754505B2 (en) 2014-06-17
KR101292111B1 (ko) 2013-08-09
FR2942911B1 (fr) 2011-05-13
JP5462289B2 (ja) 2014-04-02
SG173490A1 (en) 2011-09-29
KR20110105860A (ko) 2011-09-27
EP2406818A1 (en) 2012-01-18
FR2942911A1 (fr) 2010-09-10
JP2012519974A (ja) 2012-08-30
WO2010102686A1 (en) 2010-09-16

Similar Documents

Publication Publication Date Title
CN102341900B (zh) 制造热膨胀系数局部适应的异质结构的方法
TWI767788B (zh) 工程基板結構
US20090233079A1 (en) Techniques for Layer Transfer Processing
Liang et al. Highly efficient vertical outgassing channels for low-temperature InP-to-silicon direct wafer bonding on the silicon-on-insulator substrate
KR100991395B1 (ko) 제어된 기계적 강도를 가진 분리가능 구조물 및 동 구조물을 생산하는 방법
JP5319764B2 (ja) 漸進トリミング法
JP5636152B2 (ja) 混合マイクロテクノロジー構造を製造する方法、およびそれによって得られる構造
CN102017125A (zh) 起动分子键合的方法
JP6400693B2 (ja) 犠牲材料で充填されたキャビティを含む半導体構造を作製する方法
TW201023253A (en) Surface treatment for molecular bonding
JP2009516929A (ja) ガラス絶縁体上の大面積半導体
JP2013062544A (ja) 様々な絶縁領域及び／又は局所的な垂直導電領域を有する混合積層構造物を製造する方法
CN102017074A (zh) 通过分子键合组装晶片的方法
KR20080098424A (ko) 표층 및 기판을 연결하는 구역들을 포함하는 부분적 ｓｏｉ구조들을 생성하기 위한 방법
JP2000349267A (ja) 半導体部材の作製方法
US8030133B2 (en) Method of fabricating a bonded wafer substrate for use in MEMS structures
JP4576381B2 (ja) 応力が加わる系のための基板アセンブリ
JP2023112087A (ja) 高抵抗率層を含む半導体構造を製作するための方法、および関連する半導体構造
CN110752218A (zh) 一种多层soi及其制备方法
TW202335242A (zh) 光電器件的轉移方法
KR20090105910A (ko) 거친 계면을 생성하고 조절하는 방법
JP2007500436A (ja) 耐化学処理保護層を有する積層構造体の製造法
CN112701128B (zh) Son结构及其制备方法
US20080227273A1 (en) Method for manufacturing semiconductor device
KR20230074056A (ko) 단결정 박막의 전사방법 및 이를 이용한 반도체 소자의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant