CN111430217A - 一种半导体器件及其制造方法 - Google Patents

一种半导体器件及其制造方法 Download PDF

Info

Publication number
CN111430217A
CN111430217A CN201910019456.5A CN201910019456A CN111430217A CN 111430217 A CN111430217 A CN 111430217A CN 201910019456 A CN201910019456 A CN 201910019456A CN 111430217 A CN111430217 A CN 111430217A
Authority
CN
China
Prior art keywords
wafer
device structure
layer
structure layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910019456.5A
Other languages
English (en)
Other versions
CN111430217B (zh
Inventor
郑英豪
李秉隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SiEn Qingdao Integrated Circuits Co Ltd
Original Assignee
SiEn Qingdao Integrated Circuits Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SiEn Qingdao Integrated Circuits Co Ltd filed Critical SiEn Qingdao Integrated Circuits Co Ltd
Priority to CN201910019456.5A priority Critical patent/CN111430217B/zh
Publication of CN111430217A publication Critical patent/CN111430217A/zh
Application granted granted Critical
Publication of CN111430217B publication Critical patent/CN111430217B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Micromachines (AREA)

Abstract

本发明公开了一种半导体器件及其制造方法，半导体器件包括：一半导体晶圆，分别形成在所述半导体晶圆第一表面和第二表面的第一器件结构层和第二器件结构层；形成在所述第一器件结构层上的牺牲晶圆，所述牺牲晶圆包括显露所述第一器件结构层的多个第一开口，所述多个第一开口彼此之间被所述牺牲晶圆间隔开，所述多个第一开口在所述半导体晶圆上形成网格状排布；覆盖所述第一开口底部和侧壁、所述第一开口周围的所述牺牲晶圆的金属层。除去所述牺牲晶圆的厚度以后，所述半导体器件的厚度小于等于300微米，且能够承受的最高工艺温度为1200摄氏度。本发明的半导体器件及其制备方法不仅提高了器件的制造温度，还使得晶圆更加薄型化和易加工。

Description

一种半导体器件及其制造方法
技术领域
本发明涉及半导体制造领域，具体涉及一种半导体器件及其制造方法。
背景技术
随着电子设备及存储器朝着小型化和薄型化发展，对芯片的体积和厚度也有了更高的要求，在该高要求下，有必要整合多个功能相同或不同的芯片从而在保持芯片体积的同时提高芯片的性能。
目前通常采取在晶圆的上下两个表面都形成器件结构来实现在保持芯片体积的同时提高芯片的性能，通常的做法是首先在晶圆的正面形成正面器件结构层，并在该器件结构层上形成与该器件结构层接触的接触结构层；然后在正面一侧粘贴保护玻璃保护正面器件结构层和接触结构层，之后，，对该晶圆的背面进行研磨减薄；并对研磨减薄后的晶圆背面进行离子注入、沉积退火等半导体工艺，以在该背面也形成器件结构层。但是该通常做法在工艺过程中晶圆无法承受较高工艺温度，尤其是在对减薄后的背面形成器件结构层时无法在较高温度下进行相关工艺；而且在减薄后的晶圆背面进行半导体工艺时，由于晶圆厚度较薄，在对减薄后的晶圆进行抓取时较为困难，且容易发生翘曲或断裂等，为了避免上述问题，往往会对研磨减薄的厚度进行控制，但是这又会导致晶圆的厚度较厚，不利于芯片的薄型化。
因此，有必要提出一种新的半导体器件的制造方法，以解决上述技术问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种半导体器件及其制造方法，用于解决现有技术中的上述确定。
本发明提供的一种半导体器件的制造方法，至少包括以下步骤：
提供一半导体晶圆，所述半导体晶圆包括相对设置的第一表面和第二表面，于所述半导体晶圆的所述第一表面上形成第一牺牲晶圆；
于所述半导体晶圆的所述第二表面对所述半导体晶圆进行减薄；
对减薄后的所述半导体晶圆的所述第二表面进行工艺处理，以在所述第二表面形成第一器件结构层；
于所述第一器件结构层上形成第二牺牲晶圆；
去除所述第一牺牲晶圆，于所述半导体晶圆的所述第一表面形成第二器件结构层；于所述第二器件结构层上贴敷保护膜层；
蚀刻所述第二牺牲晶圆，以在所述第二牺牲晶圆中形成显露所述第一器件结构层的多个第一开口，所述多个第一开口彼此之间被所述第二牺牲晶圆未被蚀刻的部分间隔开，以使得所述多个第一开口在所述半导体晶圆上形成网格状排布；
形成金属层以覆盖所述第一开口内的所述第一器件结构层和所述第一开口周围的未被蚀刻的所述第二牺牲晶圆；
去除所述保护膜层。
可选地，在所述器件结构层上形成第二牺牲晶圆前还包括在所述器件结构层上形成保护层，所述保护层的材质包括氧化物、氮化物或氮氧化物。
可选地，所述方法还包括对所述保护层进行蚀刻，以在所述保护层中形成显露所述第一器件结构层的第二开口，所述第二开口与所述第一开口面积相同，所述多个第二开口在所述半导体晶圆上形成网格状排布。
可选地，对减薄后的所述半导体晶圆的所述第二表面进行工艺处理包括在小于等于1200摄氏度的温度下对所述第二表面进行工艺处理。
可选地，蚀刻所述第二牺牲晶圆，以在所述第二牺牲晶圆形成显露所述第一器件结构层的多个开口区域之前，还包括对所述第二牺牲晶圆进行减薄，减薄后的所述第二牺牲晶圆厚度小于等于300微米。
可选地，所述方法还包括在所述半导体晶圆与所述第一牺牲晶圆之间形成层间介电层。
可选地，还包括通过键合方式将所述第一牺牲晶圆形成于所述层间介电层上，所述键合方式包括直接键合、阳极键合、金属键合、介质层键合中的任意一种。
可选地，于所述器件结构层上形成第二牺牲晶圆包括通过键合方式于所述器件结构层上形成第二牺牲晶圆，所述键合方式包括直接键合、阳极键合、金属键合、介质层键合中的任意一种。
可选地，去除所述第一牺牲晶圆，于所述半导体晶圆的所述第一表面形成第二器件结构层包括：
蚀刻所述层间介电层，以在所述层间介电层上形成至少一个沟槽；
在所述沟槽内沉积导电材料作为接触电极，所述接触电极至少覆盖所述接触窗口；
在所述接触电极上形成钝化层，所述钝化层覆盖所述接触电极，且包含有显露所述接触电极中央区域的开口。
可选地，于所述半导体晶圆的所述第一表面上形成第一牺牲晶圆之前还包括：在所述半导体晶圆的所述第一表面形成第三器件结构层。
可选地，所述保护膜层包括至少一层胶带层。
本发明还提供一种半导体器件，所述半导体器件包括：
一半导体晶圆，所述半导体晶圆包括相对设置的第一表面和第二表面，第一器件结构层形成在所述第二表面，第二器件结构层形成在所述第一表面；
牺牲晶圆，所述牺牲晶圆形成在所述第一器件结构层上，所述牺牲晶圆包括显露所述第一器件结构层的多个第一开口，所述多个第一开口彼此之间被所述牺牲晶圆间隔开，所述多个第一开口在所述半导体晶圆上形成网格状排布；
金属层，所述金属层覆盖所述第一开口的底部和侧壁，以及所述第一开口周围的所述牺牲晶圆；
其中，除去所述牺牲晶圆的厚度以后，所述半导体器件的厚度小于等于300微米，且所述第一器件结构层能够承受的最高工艺温度为1200摄氏度。
可选地，还包括位于所述第一器件结构层和所述牺牲晶圆之间的保护层，所述保护层包括显露所述第一器件结构层的第二开口，所述第二开口与所述第一开口面积相等，除去所述牺牲晶圆的厚度以后，所述半导体器件的厚度小于等于300微米。
可选地，所述第二器件结构层包括接触窗口结构层。
可选地，所述半导体器件还包括第三器件结构层，所述第三器件结构层位于所述第二器件结构层之下，与所述第二器件结构层电连接。
本发明的半导体器件及其制备方法，具有以下有益效果：
本发明的半导体器件制备方法，在对半导体晶圆的上下表面分别制备器件结构的工艺过程中引入了第一牺牲晶圆和第二牺牲晶圆，使得所述半导体晶圆能够在相对较高的工艺温度下进行工艺处理，尤其是提高了半导体晶圆背面的器件结构层的可承受的加工温度，其所承受的温度能够高达1200摄氏度；进一步地，本发明的半导体器件制备方法在对所述第二牺牲晶圆进行蚀刻时，并未将整个第二牺牲晶圆蚀刻掉，而是对部分第二牺牲晶圆进行蚀刻，以使得未被蚀刻的所述第二牺牲晶圆在所述半导体晶圆上形成网格状分布，对所述半导体晶圆提供了支撑，使得半导体器件能够更加薄型化和容易加工，本发明的半导体器件结构其整体厚度较薄，其厚度(不包含牺牲晶圆的厚度)小于等于300微米，且器件可承受的加工温度高达1200摄氏度。
附图说明
通过参考附图会更加清楚的理解本发明的特征和优点，附图是示意性的而不应理解为对本发明进行任何限制，在附图中：
图1显示为本发明实施例一提供的半导体器件的制备方法的流程图。
图2至图14显示为本发明实施例一提供的半导体器件的制备方法各步骤所呈现的结构示意图，其中，图11显示为本发明实施例一提供的半导体器件的制备方法中完成步骤S1～步骤S7后的半导体器件结构的俯视图，图13和14显示为本发明实施例二提供的半导体器件的结构示意图。
图15至图27示为本发明实施例一提供的半导体器件的制备方法各步骤所呈现的结构示意图，其中，图26和27显示为本发明实施例二提供的半导体器件的结构示意图。
元件标号说明
1 半导体晶圆
2 第一牺牲晶圆
3 层间介电层
4 第一掺杂区
5 第二掺杂区
6 第二牺牲晶圆
7 保护层
8 沟槽
9 接触电极
10 钝化层
11 保护膜层
12 第一开口
13 金属层
14 第三掺杂区
15 第四掺杂区
16 层间绝缘层
17 导电层
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
正如背景技术中的描述，现有技术中在半导体晶圆的两侧都形成器件结构的方法通常是在晶圆一个表面形成器件结构层以及接触结构层，并对该一个表面的器件结构层以及接触结构层使用保护玻璃进行保护后，对另一个表面进行研磨减薄，对减薄后的该另一个表面进行半导体工艺以在该另一个表面也形成器件结构层，最后除去该保护玻璃。此方法会导致晶圆的制备工艺温度受限，无法承受较高工艺温度，而且制备得到的晶圆厚度也受限，无法获得较薄的晶片。
实施例一
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
基于现有技术存在的上述问题，本发明实施例一提供了一种半导体器件的制造方法，参考图1所述，图1为该半导体器件结构的制备方法的流程图，包括：
S1，提供一半导体晶圆，所述半导体晶圆包括相对设置的第一表面和第二表面，于所述半导体晶圆的所述第一表面上形成第一牺牲晶圆；
S2，于所述半导体晶圆的所述第二表面对所述半导体晶圆进行减薄；
S3，对减薄后的所述半导体晶圆的所述第二表面进行工艺处理，以在所述第二表面形成第一器件结构层；
S4，于所述第一器件结构层上形成第二牺牲晶圆；
S5，去除所述第一牺牲晶圆，于所述半导体晶圆的所述第一表面形成第二器件结构层；
S6,于所述第二器件结构层上贴敷保护膜层；
S7，蚀刻所述第二牺牲晶圆，以在所述第二牺牲晶圆中形成显露所述第一器件结构层的多个第一开口，所述多个第一开口彼此之间被所述第二牺牲晶圆未被蚀刻的部分间隔开，以使得所述多个第一开口在所述半导体晶圆上形成网格状排布；
S8、形成金属层以覆盖多个所述第一开口内的所述第一器件结构层和所述第一开口周围的未被蚀刻的所述第二牺牲晶圆；
S9，去除所述保护膜层。
其中，在步骤S4与步骤S5之间，还可以包含步骤S4-1：于所述第二器件结构层上贴敷保护膜层10。
若在步骤S4与步骤S5之间包含了步骤S4-1，则相应地，在步骤S8和步骤S9之间，还包含步骤S8-1：蚀刻所述保护层，以在所述保护层中形成显露所述第一器件结构层的多个第二开口，所述多个第二开口彼此之间被所述保护层未被蚀刻的部分间隔开，以使得所述多个第二开口在所述半导体晶圆上形成网格状排布，所述第一开口和所述第二开口的面积相等。
下面结合附图1～图13对本实施例的方法步骤进行具体说明：
在步骤S1中，请参阅图1中的S1步骤及图2，提供一半导体晶圆1，所述半导体晶圆1包括相对设置的第一表面和第二表面，于所述半导体晶圆的所述第一表面上形成第一牺牲晶圆2。
作为示例，所述第一牺牲晶圆2可以采用任何适合的接合方法，如键合方法与所述半导体晶圆1实现接合。
作为示例，键合方式包括直接键合、阳极键合、金属键合、介质层键合中的任意一种。
作为示例，第一牺牲晶圆可以为任何半导体材料，例如以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。也可以为其他的玻璃或者陶瓷材料等。
可选地，在步骤S1之前，还包括在所述半导体晶圆1与所述第一牺牲晶圆2之间形成层间介电层3的步骤。
作为示例，所述层间介电层3可为氧化硅层，包括利用热化学气相沉(thermalCVD)制造工艺或高密度等离子体(HDP)制造工艺形成的有掺杂或未掺杂的氧化硅的材料层，例如未经掺杂的硅玻璃(USG)、磷硅玻璃(PSG)或硼磷硅玻璃(BPSG)。此外，层间介电层3也可以是掺杂硼或掺杂磷的自旋涂布式玻璃(spin-on-glass，SOG)、掺杂磷的四乙氧基硅烷(PTEOS)或掺杂硼的四乙氧基硅烷(BTEOS)，也可以采用环氧树脂、硅胶、PI、PBO、BCB、氧化硅、及含氟玻璃中的一种材料，并可以采用诸如旋涂、CVD、等离子体增强CVD等工艺形成。
在步骤S2中，请参阅图1中的S2步骤及图3，于所述半导体晶圆1的所述第二表面对所述半导体晶圆进行减薄，以达到目标厚度。可采用本领域技术人员熟知的任何方法进行本步骤的减薄处理，例如，刻蚀工艺或者背部研磨工艺等。本实施例中，较佳地使用背部研磨工艺进行减薄处理。
在步骤S3中，请参阅图1中的S3步骤及图4，对减薄后的所述半导体晶圆1的所述第二表面进行工艺处理，以在所述第二表面形成第一器件结构层。所述第一器件结构层可以包含一种或多种器件结构，所述第一器件结构的具体结构和形成方法，本领域的技术人员可以根据实际需要参照现有技术进行选择。
作为示例，所述工艺处理包括对所述第二表面进行光刻、刻蚀、CVD沉积、退火等等半导体公知工艺中至少一种，具体工艺类型选择可以根据实际所需的器件结构层进行选择。
可选地，在执行该步骤之前，可以先将所述半导体晶圆1翻转，以便于对其第二表面进行工艺处理。
作为示例，所述第一器件结构层可以是通过掺杂工艺处理后形成的多层掺杂结构，如图4所示，在所述半导体晶圆1的所述第二表面通过掺杂或离子注入形成第一掺杂区4；在所述第一掺杂区4内通过掺杂或离子注入形成第二掺杂区5，其中，所述成第一掺杂区4和第二掺杂区5掺杂类型可以相同，也可以相反。由于对所述半导体晶圆的所述第二表面进行工艺处理时，所述半导体晶圆的所述第一表面设置有第一牺牲晶圆2，对所述半导体晶圆第一表面一侧能够提供保护，使得在半导体晶圆的第二表面进行工艺处理形成半导体结构时能够在较高温度下进行，如可以在小于等于1200摄氏度的温度下对第二表面的工艺处理，其可承受的最高工艺温度高达1200摄氏度。
此处示例仅为了对本发明技术方案进行说明，所述第一掺杂区和所述第二掺杂区的的数目可以是多个，所述第一器件结构层的结构也不局限于此处示例，本领域技术人员可以根据实际需求选择不同结构组成的第一器件结构层。
如，作为示例，所述第一器件结构层也可以是对所述半导体晶圆1的第二表面进行光刻、刻蚀后在所述半导体晶圆1中形成至少一个沟槽，在此沟槽内填充导电材料，如多晶硅或金属等形成的结构。
在步骤S4中，请参阅图1中的S4步骤及图5。于第一器件结构层上形成第二牺牲晶圆6。所述第二牺牲晶圆的材料可以和所述第一牺牲晶圆材料相同，也可以不同。
作为示例，在所述第一器件结构层上形成第二牺牲晶圆时可以以键合方式形成，所选择的键合方式包括直接键合、阳极键合、金属键合、介质层键合中的任意一种。
作为示例，第二牺牲晶圆6可以为任何半导体材料，例如以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。也可以为其他的玻璃或者陶瓷材料等。
可选地，如图6所示，在步骤S4之前还可以包括步骤S4-1：在所述第一器件结构层上形成保护层7的步骤。
作为示例，所述保护层7的材料可以选自氧化物、氮化物、氮氧化物所组成的群组中至少一种，所述保护层的数目可以是一层，也可以是多层，可以是多层相同的材料堆叠，也可以是多层不同材料的堆叠。
在步骤S5中，请参阅图1中的S5步骤及图7，图8,去除所述第一牺牲晶圆2，于所述半导体晶圆的所述第一表面形成第二器件结构层。其中，所述第二器件结构层可以包含一种或多种器件结构。所述第二器件结构层的具体结构和形成方法，本领域的技术人员可以根据实际需要参照现有技术进行选择。
作为示例，所述第二器件结构层可以包括接触窗口结构层，所述接触窗口结构层可以通过以下工艺形成，如图7～图8所示：
如图7所示，蚀刻层间介电层3，以形成显露所述半导体晶圆1的第一表面的多个沟槽8，所述沟槽用于作为接触窗口。
在所述沟槽8内填充导电材料形成接触电极9。可选地，所述接触电极9可以包括多层结构，如：先在所述沟槽内填充第一导电材料，如导电金属或多晶硅，以覆盖整个所述沟槽；之后在该第一导电材料以及所述层间介电层3上形成第二导电材料，所述第一导电材料和所述第二导电材料可以相同或不同。可选地，所述接触结构也可以包括一层结构，如使用第一导电材料填充所述沟槽并覆盖所述层间介电层3；
之后如图8所示，在所述第一导电材料上形成钝化层10，所述钝化层10覆盖所述接触电极，且包含有显露所述接触电极中央区域的开口。
此处示例仅为了对本发明技术方案进行说明，所述第二器件结构层的结构也不局限于此处示例，本领域技术人员可以根据实际需求选择不同结构组成的第二器件结构层。
在步骤S6中，请参阅图1中的S6步骤及图9所示，于所述第二器件结构层上贴敷保护膜层11。
作为示例，所述保护膜层可以是胶带层，其材料选择可以是树脂材料，其数目可以是一层，也可以是多层相同或不同的树脂材料,如:丙烯酸聚合物、聚氨酯丙烯酸酯、聚酯树脂等。作为示例，所述保护膜层11也可以是压敏型胶带。
在步骤S7中，请参阅图1中的S7步骤及图10，图11。图11是完成步骤S1～步骤S7后的半导体器件结构的俯视图，图11中每一个小方形块(图中圆圈所圈出部分)对应图10中第一开口区域，小方形块周围的横纵带区以及外围圆环区对应图10中第一开口区域周围未被蚀刻的第二牺牲晶圆。如图10和图11所示，步骤S7中，蚀刻所述第二牺牲晶圆6，以在所述第二牺牲晶圆6中形成显露所述第一器件结构层的多个第一开口12。如图11所示，所述多个第一开口彼此之间被所述第二牺牲晶圆未被蚀刻的部分间隔开，以使得所述多个第一开口在所述半导体晶圆上形成网格状排布。
若在步骤S4之前还包括步骤S4-1，则此处在步骤S7之后，还包含步骤S8-1：蚀刻所述保护层7，以在所述保护层中形成显露所述第一器件结构层的多个第二开口，所述多个第二开口彼此之间被所述保护层未被蚀刻的部分间隔开，以使得所述多个第二开口在所述半导体晶圆上形成网格状排布，所述第一开口和所述第二开口的面积相等，所述多个第二开口在所述半导体晶圆上也形成网格状排布。
可选地，在对所述第二牺牲晶圆11进行蚀刻之前，可以先对所述第二牺牲晶圆11进行减薄，以利于后续蚀刻工艺的处理。可采用本领域技术人员熟知的任何方法进行本步骤的减薄处理，例如，刻蚀工艺或者背部研磨工艺等。本实施例中，较佳地使用背部研磨工艺进行减薄处理。可选地，减薄后的所述第二牺牲晶圆11的厚度可以选择小于300微米。
在步骤S8中，请参阅图1中的S8步骤及图12。于所述开口区域上形成金属层13以覆盖形成在半导体晶圆第二表面的器件结构层以及所述第二牺牲晶圆未被蚀刻的部分。
作为示例，所述金属层的材料可以为但不仅限于铜、铝、镍、金、银、钛中的一种材料或两种及两种以上的组合材料，并可采用PVD、CVD、溅射、电镀或化学镀等工艺形成所述金属线层。
在步骤S9中，请参阅图1中的S9步骤及图12，去除所述保护膜层11。可采用本领域技术人员熟知的任何方法进行本步骤的去除工艺，如剥离工艺或蚀刻工艺等。
至此完成了对本发明的半导体器件的制造方法的关键步骤的介绍，对于完整的器件的制备还需要其他的步骤，在此不做赘述。
本实施例提供的半导体器件的制备方法，在对半导体晶圆的一个表面进行工艺处理形成器件结构层时，与该一个表面相对于的该半导体晶圆的另一个表面形成有牺牲晶圆；在对半导体晶圆的该另一个表面进行工艺处理形成器件结构层时，与该另一个表面相对的表面也形成有牺牲晶圆，从而实现了在对半导体晶圆的上下两个表面分别形成器件结构的工艺过程中对该半导体晶的保护，使得该半导体晶圆能够在相对较高的工艺温度下形成器件结构层，尤其是背面一侧的器件结构层，所承受的温度能够高达1200摄氏度。
进一步地，在对第二牺牲晶圆进行蚀刻以最终形成金属线时，对所述第二牺牲晶圆进行蚀刻时只是蚀刻所述第二牺牲晶圆的部分表面，从而形成多个暴露所述第二牺牲晶圆下方的器件结构层的开口，所述开口在所述半导体晶圆上以网格状形式排布，从而对所述半导体晶圆进行支撑，增加了半导体晶圆的强度，避免较薄的述半导体晶圆在后续金属层工艺或其他工艺中弯曲变形。而且由于所述第二牺牲晶圆在蚀刻时并未完全蚀刻掉，使得前面工艺中对所述半导体晶圆的减薄处理也不必受后续对减薄晶圆抓取厚度的限制，所述半导体晶圆的厚度可以进一步减薄；而且该第二牺牲晶圆的边缘部分在后续的晶圆切割过程中也会被除去，最终获得的半导体结构的厚度相比现有技术中的半导体结构的厚度减小，不仅提高了器件的性能，同时使得芯片更加小型化和薄型化。
实施例二
本实施例提供一种半导体结构，结合图11，参阅图14。
本实施例提供一种半导体器件，如图13所示，所述半导体器件包括：
一半导体晶圆1，所述半导体晶圆1包括相对设置的第一表面和第二表面，第一器件结构层形成在所述第二表面，第二器件结构层形成在所述第一表面；
牺牲晶圆6，所述牺牲晶圆6形成在所述第一器件结构层上，所述牺牲晶圆包括显露所述第一器件结构层的多个第一开口，所述多个第一开口彼此之间被所述牺牲晶圆间隔开，所述多个第一开口在所述半导体晶圆上形成网格状排布；
金属层13，所述金属层覆盖所述第一开口的底部和侧壁，以及所述第一开口周围的所述牺牲晶圆；
其中，除去所述牺牲晶圆的厚度以后，所述半导体器件的厚度小于等于300微米，且所述第一器件结构层能够承受的最高工艺温度为1200摄氏度。
其中，所述第一器件结构层可以包含一种或多种器件结构，所述第一器件结构的具体结构和形成方法，本领域的技术人员可以根据实际需要参照现有技术进行选择。作为示例，如图12所示，所述第一器件结构层包括通过掺杂工艺处理后形成的多层掺杂结构，即：在所述半导体晶圆1的所述第二表面掺杂或离子注入形成的第一掺杂区4；在所述第一掺杂区4内形成的第二掺杂区5。其中，所述第一掺杂区4和所述第二掺杂区5掺杂类型可以相同，也可以相反。所述第一器件结构层在小于等于1200摄氏度的工艺温度下制备形成。
此处示例仅为了对本发明技术方案进行说明，所述第一掺杂区和所述第二掺杂区的的数目可以是多个，所述第一器件结构层的结构也不局限于此处示例，本领域技术人员可以根据实际需求选择不同结构组成的第一器件结构层。
如，作为示例，所述第一器件结构层也可以是对所述半导体晶圆1的第二表面进行光刻、刻蚀后在所述半导体晶圆1中形成至少一个沟槽，在此沟槽内填充导电材料，如多晶硅或金属等形成的结构。
做为示例，所述第二器件结构层可以包含一种或多种器件结构。
作为示例，如图14所示，所述第二器件结构层包括接触窗口结构层，所述接触窗口结构层包括：
显露所述半导体晶圆1的第一表面的多个沟槽8，所述沟槽用于作为接触窗口；
填充所述沟槽8的导电材料，所述导电材料形成接触电极9。
在所述导电材料上形成的钝化层10，所述钝化层10覆盖所述接触电极，且包含有显露所述接触电极中央区域的开口。
其中，所述接触电极9可以包含一层或多层结构，所述多层结构可以包含相同或不同的导电材料。
此处示例仅为了对本发明技术方案进行说明，所述第二器件结构层的结构也不局限于此处示例，本领域技术人员可以根据实际需求选择不同结构组成的第二器件结构层。
可选地，如图13所示，结合图10，所述半导体结构还包含一层保护层7，所述保护层7位于所述半导体晶圆1第二表面与所述牺牲晶圆6之间，所述保护层7中形成显露所述第一器件结构层的多个第二开口，所述多个第二开口彼此之间被所述保护层未被蚀刻的部分间隔开，以使得所述多个第二开口在所述半导体晶圆上形成网格状排布(如图10所示)，所述第一开口和所述第二开口的面积相等。除去所述牺牲晶圆的厚度以后，所述半导体器件的厚度小于等于300微米。
实施例三
本发明实施例三提供了一种半导体器件的制造方法，该实施例与实施例一的区别仅在于：在所述半导体晶圆1的第一表面上形成层间介电层3之前，所述半导体晶圆1的第一表面中还可以形成第三器件结构层。所述第三器件结构层可以包含一种或多种器件结构，所述器件结构的具体结构和形成方法，本领域的技术人员可以根据实际需要参照现有技术进行选择。
即该实施例与实施例一相比，在实施例一的步骤S1之前，还包括步骤S001，在所述半导体晶圆1的第一表面中形成第三器件结构层。
步骤S002，在所述第三器件结构层上形成层间介电层3。
本实施例的方法包含如下步骤：
S001，在所述半导体晶圆1的第一表面中形成第三器件结构层；
S002，在所述第三器件结构层上形成层间介电层3；
S003，提供一半导体晶圆，所述半导体晶圆包括相对设置的第一表面和第二表面，于所述半导体晶圆的所述第一表面上形成第一牺牲晶圆；
S004，于所述半导体晶圆的所述第二表面对所述半导体晶圆进行减薄；
S005，对减薄后的所述半导体晶圆的所述第二表面进行工艺处理，以在所述第二表面形成第一器件结构层；
S006，于所述第一器件结构层上形成第二牺牲晶圆；
S007，去除所述第一牺牲晶圆，于所述半导体晶圆的所述第一表面形成第二器件结构层；
S008,于所述第二器件结构层上贴敷保护膜层；
S009，蚀刻所述第二牺牲晶圆，以在所述第二牺牲晶圆中形成显露所述第一器件结构层的多个第一开口，所述多个第一开口彼此之间被所述第二牺牲晶圆未被蚀刻的部分间隔开，以使得所述多个第一开口在所述半导体晶圆上形成网格状排布；
S010、形成金属层以覆盖多个所述第一开口内的所述第一器件结构层和所述第一开口周围的未被蚀刻的所述第二牺牲晶圆；
S011，去除所述保护膜层。
下面结合附图15～27对该实施例进行说明。
在步骤S001中，请参阅图15～图16。在所述半导体晶圆1的第一表面中形成第三器件结构层。所述第三器件结构层可以包含一种或多种器件结构，所述第三器件结构的具体结构和形成方法，本领域的技术人员可以根据实际需要参照现有技术进行选择。
作为示例，所述第三器件结构层可以是通过掺杂工艺处理后形成的多层掺杂结构，
如图15所示，在所述半导体晶圆1的所述第一表面通过掺杂或离子注入形成第三掺杂区14、在所述第三掺杂区14内通过掺杂或离子注入形成第四掺杂区15，所述第三掺杂区和所述第四掺杂区的掺杂类型可以相同，也可以不同。此处示例仅为了对本发明技术方案进行说明，所述第三掺杂区和所述第四掺杂区的的数目可以是多个，所述第三器件结构层的结构也不局限于此处示例，本领域技术人员可以根据实际需求选择不同结构组成的第一器件结构层。
如图16所示，刻蚀第三掺杂区14和第四掺杂区15，形成贯穿所述第三掺杂区14和所述第四掺杂区15的沟槽。
在所述沟槽内填充绝缘材料，以形成覆盖所述沟槽侧壁和底部，以及所述第三掺杂区和所述第四掺杂区表面的层间绝缘层16。
作为示例，所述层间绝缘层的材料可以为低k介电材料；具体的，可以采用环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃及含氟玻璃中的一种材料，并可以采用诸如旋涂、CVD、等离子体增强CVD等工艺形成。
在所述沟槽内填充导电材料形成导电层17，所述导电层17还覆盖所述沟槽周围部分层间绝缘层16。所述导电层可以是导电金属或多晶硅层。
可选地，填充所述沟槽内的导电层17也可以形成在整个层间绝缘层表面。
在步骤S002中，请参阅图16，在所述第三器件结构层上形成层间介电层3。所述层间介电层3覆盖所述导电层17、所述层间绝缘层16，即所述层间介电层3覆盖所述第三器件结构。
作为示例，所述层间介电层3可为氧化硅层，包括利用热化学气相沉(thermalCVD)制造工艺或高密度等离子体(HDP)制造工艺形成的有掺杂或未掺杂的氧化硅的材料层，例如未经掺杂的硅玻璃(USG)、磷硅玻璃(PSG)或硼磷硅玻璃(BPSG)。此外，层间介电层3也可以是掺杂硼或掺杂磷的自旋涂布式玻璃(spin-on-glass，SOG)、掺杂磷的四乙氧基硅烷(PTEOS)或掺杂硼的四乙氧基硅烷(BTEOS)，也可以采用环氧树脂、硅胶、PI、PBO、BCB、氧化硅、及含氟玻璃中的一种材料，并可以采用诸如旋涂、CVD、等离子体增强CVD等工艺形成。
在步骤S003～步骤S006中，请参阅图18～图20。上述步骤与实施例一相同，在此不再赘述。
在步骤S007中，请参阅图21，去除所述第一牺牲晶圆，于所述半导体晶圆的所述第一表面形成第二器件结构层。其中，所述第二器件结构层可以包含一种或多种器件结构。所述第二器件结构层的具体结构和形成方法，本领域的技术人员可以根据实际需要参照现有技术进行选择。
作为示例，所述第二器件结构层可以包括接触窗口结构层，所述接触窗口结构层可以通过以下工艺形成，如图21所示：
蚀刻层间介电层3，以形成显露所述半导体晶圆1的第一表面的沟槽以及显露所述导电层17的沟槽，所述沟槽用于作为接触窗口。
在所述沟槽内填充导电材料形成接触电极9。可选地，所述接触电极9可以包括多层结构，如：先在所述沟槽内填充第一导电材料，如导电金属或多晶硅，以覆盖整个所述沟槽；之后在该第一导电材料以及所述层间介电层3上形成第二导电材料，所述第一导电材料和所述第二导电材料可以相同或不同。可选地，所述接触结构也可以包括一层结构，如使用第一导电材料填充所述沟槽并覆盖所述层间介电层3；
之后如图22所示，在所述第一导电材料上形成钝化层10，所述钝化层10覆盖所述接触电极，且包含有显露所述接触电极中央区域的开口。
此处示例仅为了对本发明技术方案进行说明，所述接触电极的结构，以及所述第二器件结构层的结构均不局限于此处示例，本领域技术人员可以根据实际需求选择不同结构组成的第二器件结构层。
在步骤S008～步骤S011中，请参阅图23～图27。上述步骤与实施例一相同，在此不再赘述。
实施例四
本实施例提供一种半导体结构，本实施例的半导体结构与实施例二相比区别在于：所述半导体晶圆1的第一表面中还包含第三器件结构层，所述第三器件结构层位于所述第二器件结构层之下，与所述第二器件结构层电连接。所述第三器件结构层可以包含一种或多种器件结构，所述器件结构的具体结构和形成方法，本领域的技术人员可以根据实际需要参照现有技术进行选择。
所述第三器件结构的具体结构和形成方法，本领域的技术人员可以根据实际需要参照现有技术进行选择。作为示例，如图27所示，
所述半导体器件包括：
一半导体晶圆1，所述半导体晶圆1包括相对设置的第一表面和第二表面，第一器件结构层形成在所述第二表面，第二器件结构层形成在所述第一表面；
牺牲晶圆6，所述牺牲晶圆6形成在所述第一器件结构层上，所述牺牲晶圆包括显露所述第一器件结构层的多个第一开口，所述多个第一开口彼此之间被所述牺牲晶圆间隔开，所述多个第一开口在所述半导体晶圆上形成网格状排布；
金属层13，所述金属层覆盖所述第一开口的底部和侧壁，以及所述第一开口周围的所述牺牲晶圆；
其中，除去所述牺牲晶圆的厚度以后，所述半导体器件的厚度小于等于300微米，且所述第一器件结构层能够承受的最高工艺温度为1200摄氏度。
其中，所述第一器件结构层和所述第二器件结构层与实施例二相同，在此不再赘述。
所述半导体结构的第一表面中还包含第三器件结构层，所述第三器件结构层位于所述第二器件结构层之下，与所述第二器件结构层电连接。下面结合附图27具体说明：
如图27所示，所述第三器件结构包含位于所述半导体晶圆1第一表面的第三掺杂区14、位于所述第三掺杂区14内的第四掺杂区15、贯穿所述第三掺杂区14和所述第四掺杂区15的沟槽、覆盖所述侧壁和底部，以及所述第三掺杂区和所述第四掺杂区表面的层间绝缘层16、填充所述沟槽，且覆盖所述沟槽周围部分层间绝缘层16的导电层17。可选地，填充所述沟槽内的导电层17也可以形成在整个层间绝缘层表面。所述第三器件结构层与所述第二器件结构层之间包含层间介电层3。
其中，所述第三掺杂区和所述第四掺杂区的掺杂类型可以相同，也可以不同。此处示例仅为了对本发明技术方案进行说明，所述第三掺杂区和所述第四掺杂区的的数目可以是多个，所述第三器件结构层的结构也不局限于此处示例，本领域技术人员可以根据实际需求选择不同结构组成的第一器件结构层。
作为示例，所述层间绝缘层的材料可以为低k介电材料；具体的，可以采用环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃及含氟玻璃中的一种材料，并可以采用诸如旋涂、CVD、等离子体增强CVD等工艺形成。
可选地，如图26所示，结合图10，所述半导体结构还包含一层保护层7，所述保护层7位于所述半导体晶圆1第二表面与所述牺牲晶圆6之间，所述保护层7中形成显露所述第一器件结构层的多个第二开口，所述多个第二开口彼此之间被所述保护层未被蚀刻的部分间隔开，以使得所述多个第二开口在所述半导体晶圆上形成网格状排布(如图10所示)，所述第一开口和所述第二开口的面积相等。除去所述牺牲晶圆的厚度以后，所述半导体器件的厚度小于等于300微米。
综上所述，本发明的半导体器件及其制造方法，因为在工艺过程中，引入了牺牲晶圆，可以有效改善器件高温耐受度，能够在较高的温度下对所述半导体晶圆表面进行器件结构制备工艺；而且由于键合晶片的存在，对减薄后的所述半导体晶圆提供了支撑，使得其在后续金属层工艺以及后续其他工艺中不容易弯曲变形，进一步地，使得对所述半导体晶圆的减薄处理也不必受后续对减薄晶圆抓取厚度的限制，可以进一步减薄，如使其厚度小于300微米。从而提高了器件的性能，使得芯片更加小型化和薄型化。
应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，本领域技术人员可以在不脱离本发明的精神和范围的情况下作出各种修改和变型，这样的修改和变型均落入由所附权利要求所限定的范围之内。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (15)

1.一种半导体器件的制造方法，其特征在于，至少包括以下步骤：
提供一半导体晶圆，所述半导体晶圆包括相对设置的第一表面和第二表面，于所述半导体晶圆的所述第一表面上形成第一牺牲晶圆；
于所述半导体晶圆的所述第二表面对所述半导体晶圆进行减薄；
对减薄后的所述半导体晶圆的所述第二表面进行工艺处理，以在所述第二表面形成第一器件结构层；
于所述第一器件结构层上形成第二牺牲晶圆；
去除所述第一牺牲晶圆，于所述半导体晶圆的所述第一表面形成第二器件结构层；
于所述第二器件结构层上贴敷保护膜层；
蚀刻所述第二牺牲晶圆，以在所述第二牺牲晶圆中形成显露所述第一器件结构层的多个第一开口，所述多个第一开口彼此之间被所述第二牺牲晶圆未被蚀刻的部分间隔开，以使得所述多个第一开口在所述半导体晶圆上形成网格状排布；
形成金属层以覆盖所述第一开口内的所述第一器件结构层和所述第一开口周围的未被蚀刻的所述第二牺牲晶圆；
去除所述保护膜层。
2.根据权利要求1所述的半导体器件的制造方法，其特征在于，在所述器件结构层上形成第二牺牲晶圆前还包括在所述器件结构层上形成保护层，所述保护层的材质包括氧化物、氮化物或氮氧化物。
3.据权利要求2所述的半导体器件的制造方法，其特征在于，所述方法还包括对所述保护层进行蚀刻，以在所述保护层中形成显露所述第一器件结构层的第二开口，所述第二开口与所述第一开口面积相同，所述多个第二开口在所述半导体晶圆上形成网格状排布。
4.根据权利要求1所述的半导体器件的制造方法，其特征在于，对减薄后的所述半导体晶圆的所述第二表面进行工艺处理包括在小于等于1200摄氏度的温度下对所述第二表面进行工艺处理。
5.根据权利要求1所述的半导体器件的制造方法，其特征在于，蚀刻所述第二牺牲晶圆，以在所述第二牺牲晶圆形成显露所述第一器件结构层的多个第一开口区域之前，还包括对所述第二牺牲晶圆进行减薄，减薄后的所述第二牺牲晶圆厚度小于等于300微米。
6.根据权利要求1所述的半导体器件的制造方法，其特征在于：所述方法还包括在所述半导体晶圆与所述第一牺牲晶圆之间形成层间介电层。
7.根据权利要求6所述的半导体器件的制造方法，其特征在于，还包括通过键合方式将所述第一牺牲晶圆形成于所述层间介电层上，所述键合方式包括直接键合、阳极键合、金属键合、介质层键合中的任意一种。
8.根据权利要求1所述的半导体器件的制造方法，其特征在于，于所述器件结构层上形成第二牺牲晶圆包括通过键合方式于所述器件结构层上形成第二牺牲晶圆，所述键合方式包括直接键合、阳极键合、金属键合、介质层键合中的任意一种。
9.根据权利要求7所述的半导体器件的制造方法，其特征在于，去除所述第一牺牲晶圆，于所述半导体晶圆的所述第一表面形成第二器件结构层包括：
蚀刻所述层间介电层，以在所述层间介电层上形成至少一个沟槽；
在所述沟槽内沉积导电材料作为接触电极，所述接触电极至少覆盖所述接触窗口；
在所述接触电极上形成钝化层，所述钝化层覆盖所述接触电极，且包含有显露所述接触电极中央区域的开口。
10.根据权利要求1所述的半导体器件的制造方法，其特征在于，于所述半导体晶圆的所述第一表面上形成第一牺牲晶圆之前还包括：在所述半导体晶圆的所述第一表面形成第三器件结构层。
11.根据权利要求1所述的半导体器件的制造方法，其特征在于，所述保护膜层包括至少一层胶带层。
12.一种半导体器件，其特征在于，所述半导体器件包括：
一半导体晶圆，所述半导体晶圆包括相对设置的第一表面和第二表面，第一器件结构层形成在所述第二表面，第二器件结构层形成在所述第一表面；
牺牲晶圆，所述牺牲晶圆形成在所述第一器件结构层上，所述牺牲晶圆包括显露所述第一器件结构层的多个第一开口，所述多个第一开口彼此之间被所述牺牲晶圆间隔开，所述多个第一开口在所述半导体晶圆上形成网格状排布；
金属层，所述金属层覆盖所述第一开口的底部和侧壁，以及所述第一开口周围的所述牺牲晶圆；
其中，除去所述牺牲晶圆的厚度以后，所述半导体器件的厚度小于等于300微米，且所述第一器件结构层能够承受的最高工艺温度为1200摄氏度。
13.根据权利要求12所述的半导体器件，其特征在于，还包括位于所述第一器件结构层和所述牺牲晶圆之间的保护层，所述保护层包括显露所述第一器件结构层的第二开口，所述第二开口与所述第一开口面积相等，所述多个第二开口在所述半导体晶圆上形成网格状排布；除去所述牺牲晶圆的厚度以后，所述半导体器件的厚度小于等于300微米。
14.根据权利要求12所述的半导体器件，其特征在于，所述第二器件结构层包括接触窗口结构层。
15.根据权利要求14所述的半导体器件，其特征在于，所述半导体器件还包括第三器件结构层，所述第三器件结构层位于所述第二器件结构层之下，与所述第二器件结构层电连接。
CN201910019456.5A 2019-01-09 2019-01-09 一种半导体器件及其制造方法 Active CN111430217B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910019456.5A CN111430217B (zh) 2019-01-09 2019-01-09 一种半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910019456.5A CN111430217B (zh) 2019-01-09 2019-01-09 一种半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN111430217A true CN111430217A (zh) 2020-07-17
CN111430217B CN111430217B (zh) 2022-11-29

Family

ID=71545694

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910019456.5A Active CN111430217B (zh) 2019-01-09 2019-01-09 一种半导体器件及其制造方法

Country Status (1)

Country Link
CN (1) CN111430217B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118367008A (zh) * 2024-06-06 2024-07-19 合肥晶合集成电路股份有限公司 一种半导体结构及其制造方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101783319A (zh) * 2009-01-21 2010-07-21 台湾积体电路制造股份有限公司 用于背面照明图像传感器的背面封装件的双金属
US20110221015A1 (en) * 2010-03-10 2011-09-15 Commiss. A L'energie Atom. Et Aux Energ. Alterna Method for producing an electro-mechanical microsystem
CN102326254A (zh) * 2008-11-04 2012-01-18 阵列光电子公司 用于所结合支持件上的超薄光电二极管阵列的器件和方法
CN103633013A (zh) * 2012-08-21 2014-03-12 中芯国际集成电路制造(上海)有限公司 硅通孔封装结构的形成方法
CN103682176A (zh) * 2013-12-06 2014-03-26 京东方科技集团股份有限公司 刚性衬底基板及柔性显示器件的制作方法、刚性衬底基板
JP2014057035A (ja) * 2012-09-12 2014-03-27 Mtec:Kk 化合物半導体装置の製造方法
CN106373943A (zh) * 2015-06-25 2017-02-01 天工方案公司 用于高性能无源‑有源集成电路的方法和装置
CN107017197A (zh) * 2015-12-31 2017-08-04 台湾积体电路制造股份有限公司 半导体结构和其制造方法
CN107068571A (zh) * 2016-01-15 2017-08-18 Soitec公司 制造含高电阻率层的半导体结构的方法及相关半导体结构
US20180012786A1 (en) * 2016-07-11 2018-01-11 The Charles Stark Draper Laboratory, Inc. Method for realizing ultra-thin sensors and electronics with enhanced fragililty

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102326254A (zh) * 2008-11-04 2012-01-18 阵列光电子公司 用于所结合支持件上的超薄光电二极管阵列的器件和方法
CN101783319A (zh) * 2009-01-21 2010-07-21 台湾积体电路制造股份有限公司 用于背面照明图像传感器的背面封装件的双金属
US20110221015A1 (en) * 2010-03-10 2011-09-15 Commiss. A L'energie Atom. Et Aux Energ. Alterna Method for producing an electro-mechanical microsystem
CN103633013A (zh) * 2012-08-21 2014-03-12 中芯国际集成电路制造(上海)有限公司 硅通孔封装结构的形成方法
JP2014057035A (ja) * 2012-09-12 2014-03-27 Mtec:Kk 化合物半導体装置の製造方法
CN103682176A (zh) * 2013-12-06 2014-03-26 京东方科技集团股份有限公司 刚性衬底基板及柔性显示器件的制作方法、刚性衬底基板
CN106373943A (zh) * 2015-06-25 2017-02-01 天工方案公司 用于高性能无源‑有源集成电路的方法和装置
CN107017197A (zh) * 2015-12-31 2017-08-04 台湾积体电路制造股份有限公司 半导体结构和其制造方法
CN107068571A (zh) * 2016-01-15 2017-08-18 Soitec公司 制造含高电阻率层的半导体结构的方法及相关半导体结构
US20180012786A1 (en) * 2016-07-11 2018-01-11 The Charles Stark Draper Laboratory, Inc. Method for realizing ultra-thin sensors and electronics with enhanced fragililty

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118367008A (zh) * 2024-06-06 2024-07-19 合肥晶合集成电路股份有限公司 一种半导体结构及其制造方法
CN118367008B (zh) * 2024-06-06 2024-08-16 合肥晶合集成电路股份有限公司 一种半导体结构及其制造方法

Also Published As

Publication number Publication date
CN111430217B (zh) 2022-11-29

Similar Documents

Publication Publication Date Title
KR100847649B1 (ko) 반도체 장치
US8871614B2 (en) Semiconductor die with protective layer and related method of processing a semiconductor wafer
TWI734856B (zh) 一種半導體結構及其製造方法
US8653648B2 (en) Zigzag pattern for TSV copper adhesion
US20100244199A1 (en) Semiconductor device and method for manufacturing semiconductor device
US9362207B2 (en) Metal wiring of semiconductor device and method for manufacturing the same
US20200075482A1 (en) Semiconductor device and manufacturing method thereof
US8884442B2 (en) Method for producing a semiconductor component with a through-contact and semiconductor component with through-contact
CN100429755C (zh) 半导体装置及其制造方法、电路基板、及电子仪器
CN111430217B (zh) 一种半导体器件及其制造方法
JP2005243689A (ja) 半導体チップの製造方法および半導体装置
US10840125B2 (en) Memory structure and method for forming the same
CN112670296B (zh) 三维存储器结构及其制备方法
CN109273429A (zh) 半导体装置
CN116387162A (zh) 半导体器件及其制作方法
TWI705527B (zh) 形成積體電路結構之方法、積體電路裝置、和積體電路結構
US9397048B1 (en) Semiconductor structure and manufacturing method thereof
CN111095526A (zh) 用于制造半导体器件的方法以及半导体器件
KR102055086B1 (ko) 반도체 소자의 금속배선 및 반도체 소자의 금속배선 형성방법
EP3328094B1 (en) A semiconductor device and manufacture thereof
US10276493B2 (en) Semiconductor structure and method for fabricating the same
TWI722058B (zh) 半導體結構及其製造方法
US12014881B2 (en) High frequency capacitor and manufacturing method thereof
JP7556505B2 (ja) 半導体装置及びその製造方法
TWI769316B (zh) 包含至少一個通孔的晶片及用於在晶圓中產生至少一個通孔的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant