CN106373943A - 用于高性能无源‑有源集成电路的方法和装置 - Google Patents

用于高性能无源‑有源集成电路的方法和装置 Download PDF

Info

Publication number
CN106373943A
CN106373943A CN201610826547.6A CN201610826547A CN106373943A CN 106373943 A CN106373943 A CN 106373943A CN 201610826547 A CN201610826547 A CN 201610826547A CN 106373943 A CN106373943 A CN 106373943A
Authority
CN
China
Prior art keywords
substrate
silicon
dielectric
layer
electronic installation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610826547.6A
Other languages
English (en)
Inventor
J·F·马森
D·S·怀特菲尔德
D·C·巴特尔
D·T·佩佐尔德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Skyworks Solutions Inc
Conexant Systems LLC
Original Assignee
Conexant Systems LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Conexant Systems LLC filed Critical Conexant Systems LLC
Publication of CN106373943A publication Critical patent/CN106373943A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6683—High-frequency adaptations for monolithic microwave integrated circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种电子装置和形成电子装置的方法。该电子装置包括集成在同一绝缘体上硅(SOI)衬底中的有源射频(RF)电路元件、和无源RF电路元件，以及接合到SOI衬底的介电承载衬底。

Description

用于高性能无源-有源集成电路的方法和装置
技术领域
本发明通常涉及半导体装置及其制造方法。更具体地，至少一些实施例涉及包含有源和无源组件的绝缘体上硅(SOI)装置。
背景技术
绝缘体上硅(SOI)技术已经是用在射频(RF)电路中的核心过程，尤其是用在高性能、低损耗、高线性开关中。性能优点来自于在硅中构造的晶体管，该晶体管位于绝缘埋氧(BOX)上。BOX位于支撑晶片上，该晶片通常是硅。用在通常为高性能滤波器和耦合器的射频(RF)电路中的高性能无源电路已被制造在高电阻衬底上，例如硼硅酸盐玻璃、熔融石英、高电阻硅和诸如GaAs的III-V族材料，因为这些衬底的高电阻和低介电常数。
发明内容
至少一些方面和实施例涉及在单一衬底上集成(例如射频(RF)电路)电路的有源和无源元件的半导体封装和封装工艺，使得最优化电路中的有源和无源元件二者的性能。
根据本发明的一个方面，提供了一种电子装置。所述电子装置包括集成在绝缘体上硅(SOI)衬底中的有源射频(RF)电路元件、集成在SOI衬底中的无源RF电路元件以及包含接合到SOI衬底的介电材料的承载衬底。
在一些实施例中，装置进一步包含埋氧层。有源RF电路元件可以设置在埋氧层的上表面上。
在一些实施例中，装置进一步包含形成在有源RF电路元件和埋氧层之上的介电材料层。无源RF电路元件可以设置在介电材料层的上表面上。可以从无源RF电路元件横向偏移有源RF电路元件。
在一些实施例中，介电材料层包含隔离至少两层金属互连的多个层间介电材料层。
在一些实施例中，承载衬底接合到介电材料层。
在一些实施例中，装置进一步包含，将承载衬底接合到介电材料层的粘接剂层。
在一些实施例中，装置进一步包含，设置在埋氧层下表面上的介电涂层。
在一些实施例中，装置进一步包含，设置在介电涂层和埋氧层中并且与有源RF电路元件和形成在介电涂层的下表面上的接触电接触的导电过孔。
在一些实施例中，承载衬底接合到埋氧层。承载衬底可以阳极化地接合到埋氧层。
在一些实施例中，介电材料选自包含熔融硅、硼硅酸盐玻璃、III-V族材料、蓝宝石和高电阻硅的组。
在一些实施例中，介电材料不同于在其上最初形成有电子装置的SOI承载衬底的材料。
在一些实施例中，电子装置结合到RF系统中。
根据本发明的另一方面，提供了一种形成电子装置的方法。所述方法包括：形成绝缘体上硅(SOI)装置，所述绝缘体上硅(SOI)装置包含有源射频(RF)电路元件、无源RF电路元件、埋氧层、层间介电材料层以及设置在埋氧层下表面上的半导体承载衬底；将介电承载衬底接合到层间介电材料层的上表面上；从所述SOI装置移除半导体承载衬底；在埋氧层的下表面上形成保护介电材料层；以及形成穿过保护介电材料层和埋氧层的导电过孔，所述导电过孔将有源RF电路元件电连接到形成在保护介电材料层下表面上的接触。
在一些实施例中，在SOI装置的制造期间并且在从SOI装置移除半导体承载衬底之前形成穿过埋氧层的导电过孔。
在一些实施例中，在从SOI装置移除半导体承载衬底之后接着形成导电过孔。
在一些实施例中，在形成保护介电材料层之后形成导电过孔。
在一些实施例中，导电过孔的导电材料在与接触在同一沉积步骤中沉积。
在一些实施例中，将介电承载衬底接合到层间介电材料层的上表面上包含利用粘接剂材料层将介电承载衬底接合到层间介电材料层的上表面。
在一些实施例中，所述方法进一步包含，将电子装置结合到RF系统中。
根据本发明的另一方面，提供了一种形成电子装置的方法。所述方法包括：形成绝缘体上硅(SOI)装置，所述绝缘体上硅(SOI)装置包含有源射频(RF)电路元件、无源RF电路元件、埋氧层、层间介电材料层以及设置在埋氧层下表面上的半导体承载衬底；利用临时粘接剂将临时承载衬底接合到层间介电材料层的上表面上；从所述SOI装置移除半导体承载衬底；将介电承载衬底接合到埋氧层的下表面上；以及从SOI装置移除临时承载衬底和临时粘接剂。
在一些实施例中，将介电承载衬底接合到埋氧层的下表面上包含利用粘接剂将介电承载衬底接合到埋氧层的下表面。
在一些实施例中，将介电承载衬底接合到埋氧层的下表面上包含将介电承载衬底阳极化地接合到埋氧层下表面。在一些实施例中，将介电承载衬底接合到埋氧层的下表面包含将介电承载衬底直接熔融地接合到埋氧层的下表面上。
在一些实施例中，所述方法进一步包含，将电子装置结合到RF系统中。
附图说明
以下参照附图来描述至少一个实施例的各个方面。在附图中，其并不示出了意欲按照比例绘制，在各个图中描述的每一相同或相似组件由相同的标记示出了。为了清楚的目的，可能在每个图中并没有列出全部组件。附图被提供以用来说明和解释的目的，并不示出了意欲作为本发明的限定的定义。在附图中：
图1A是SOI电路装置的示例的截面侧视图。
图1B是图1A的SOI电路装置的俯视图。
图2A示出了在其上进行第一方法的示例的SOI电路装置。
图2B示出了第一方法中进行的动作。
图2C示出了第一方法中进行的另一动作。
图2D示出了第一方法中进行的另一动作。
图2E示出了第一方法中进行的另一动作。
图2F示出了第一方法中进行的另一动作。
图3A示出了在其上进行第二方法的SOI电路装置。
图3B示出了第二方法中进行的动作。
图3C示出了第二方法中进行的另一动作。
图3D示出了第二方法中进行的另一动作。
图3E示出了第二方法中进行的另一动作。
图3F示出了第二方法中进行的另一动作。
图4A示出了在其上执行第三示例方法的SOI电路装置。
图4B示出了第三方法中进行的工作。
图4C示出了第三方法中进行的另一动作。
图4D示出了第三方法中进行的另一动作。
图4E示出了第三方法中进行的另一动作。
图4F示出了第三方法中进行的另一动作。
图5是包含根据本发明的方面的RF电路装置的模块的示例的框图。
图6是包含根据本发明的方面的RF电路装置的无线装置的示例的框图。
图7是示出了图6的无线装置的示例的更详细的表示的框图。
具体实施方式
图1中示出了包括有源和无源射频(RF)电路元件的SOI装置100的示例。如在此使用的术语，RF电路元件或RF装置包括配置为在射频波段中的频率处操作和/或在射频波段中处理信号的电路元件或装置。图1以及在此包含的其它附图实际上是非常简化且示意性的，并且省略掉了本领域技术人员所知道的将存在于实际电子装置中的许多特征。例如，本领域技术人员将知道在此公开的装置的实施例除了上述以外还可以包含额外的电路元件、互联以及电接触。
SOI装置100包括形成在有源半导体材料105中的至少一个有源RF元件。在一个实施例中，有源半导体材料105可以包括硅或由其组成。有源半导体材料设置在掩埋绝缘层上，例如掩埋二氧化硅(BOX)层110上。在一个实施例中，有源半导体材料105形成为如图1所示的岛状。在一个实施例中，形成在有源半导体材料105中的有源RF元件包括至少一个晶体管。在各种实施例中，有源RF元件可以由CMOS、bi-CMOS或其它类型的晶体管形成。在一个实施例中，有源RF元件包括RF放大器、滤波器、或开关、或二极管、场效应晶体管或变容二极管的一个或多个，但是在此公开的实施例并不限于包含任意特定的有源RF元件。
无源金属堆叠115形成在层间介电材料层120中。层间介电材料层120包括多层介电材料，例如隔离在无源金属堆叠115中的多个金属层的二氧化硅。无源金属堆叠115将形成在有源半导体材料105中的有源RF元件电连接到至少一个无源RF元件125，并且在一些实施例中，电连接到额外的有源RF元件(未示出)。无源RF元件125包括电容器、电感、电阻器、导电迹线、耦合器、匹配网或本领域公知的任何其它的无源元件的任何一个或多个。无源RF元件125设置在层间介电材料层120的上表面130上。在一些实施例中，无源RF元件125可以从金属堆叠115中的一部分或全部金属层加上元件125构造，而不仅仅是元件125本身。SOI装置100因而可以包括从有源区横向偏移的无源区，如图1所示。
从掩埋二氧化硅层110的下表面到层间介电材料层120的上表面130和/或无源RF元件125的上表面的厚度可以小到约10微米(μm)或更小。为了提供机械稳定性，SOI承载衬底135或支撑晶片接合到掩埋二氧化硅层110的下面。在一个实施例中，SOI承载衬底135包括硅或由其构成，例如以硅晶片的形式。在一些实施例中，包括预制层135、110和105的SOI“初始晶片”可以由厂商提供。在其它实施例中，掩埋二氧化硅层110通过氧化SOI承载衬底135的上表面来形成。在另一实施例中，掩埋二氧化硅层110通过氧离子注入通过SOI承载衬底135的上表面、加热处理SOI承载衬底135、以及蚀刻掉部分的SOI承载衬底135的上表面、留下岛状的有源半导体材料105来形成。在一个实施例中，SOI承载衬底135远厚于SOI装置100的其它层，例如具有在约500μm和约800μm之间的厚度。
本领域技术人员将知道，在各种实施例中可以对SOI装置100进行各种修改。例如，有源半导体材料105不需要包括硅或由硅构成。在一些实施例中，可以替代地或附加地采用其它半导体材料，例如砷化镓和/或磷酸铟。有源半导体材料105不需要形成为图1所示的岛状，而可以延伸为基本上或者完全覆盖埋氧层的层。在一些实施例中，无源RF元件125可以嵌入在层间介电材料层120中，而非设置在其上表面130上，或可以可选地位于SOI装置的另一部份中。
已经发现当在包含硅承载衬底或支撑晶片的单一SOI芯片上成有源和无源RF电路元件时，由于硅支撑晶片接近无源元件、并且由于所涉及材料的电阻和介电特性，无源元件的性能通常会劣化。已经观察到的是，形成在包含硅支撑晶片的SOI芯片中的无源RF元件可能会电容性地耦合硅支撑晶片。在一些实施例中，电容耦合会通过无源金属堆叠115中的金属层。(一个或多个)无源RF元件和硅支撑晶片之间的电容耦合可能实质上是非线性的。例如，在一些示例中，该电容耦合效应可能随频率、电压和/或随硅支撑晶片的导电率而改变(例如，增加)。在一些示例中，(一个或多个)无源RF元件和硅支撑晶片之间的电容耦合可能导致在(一个或多个)无源RF元件中或穿过其的RF信号的谐波以在在(一个或多个)无源RF元件中发展，降低了RF信号的质量。在此公开的各种方面和实施例提供了用于将RF电路的有源和无源RF元件集成到单一衬底上的方法，使得相比于如图1中所示的安装在硅支撑晶片上的类似RF电路，优化或至少改善RF电路中的有源和无源RF元件二者的性能。
在此公开的第一方法包括单层转移工艺，其固定不变地将承载衬底接合到其上形成RF电路的晶片的前侧，然后移除初始的硅承载晶片。此单层转移过程的示例如图2A到2F所示。在这些图中初始晶片已经通过标准的前侧SOI工艺技术形成，并且包括类似于图1所示的RF电路。如此，图1中所使用的用来描述SOI装置100的各个部分的相同的参考标号也用来描述在图2A到2F中以及在示出此处所述的其它方法的附图中的RF电路装置100A的类似部分在附图中。在附图中，在示出在此公开的方法的附图中仅仅示出了晶片的单个RF电路部分。本领域技术人员将理解，单个晶片可以包括数千或者甚至数百万或更多的在附图中示出的单个RF电路部分。初始晶片包括具有有源和无源元件二者、以及包含填充有金属、多晶硅或其它导电材料的过孔的导电BOX穿孔140(其中在图2A-2F中阐述了其中一个)的电路。
如图2B所示，在晶片上制造RF电路装置100A完成之后，用均匀的、平坦的低介电常数粘接剂205来涂敷晶片。在一些实施例中，低介电常数粘接剂205具有在约2和约5之间的介电常数。粘接剂205施加到层间介电材料层120和无源RF元件125的上表面130上。在一些实施例中，粘接剂包括例如感光聚酰亚胺或感光硅胶基材料。如果需要在晶片接合期间减小应力和/或辅助溶剂抽出，粘接剂205可以使用标准的光刻技术来图案化。如图2C所示，使用本领域公知的晶片接合工具箱和方法，SOI晶片的前侧然后永久地接合到承载衬底210。可以使用多种类型的承载衬底210并且包括熔融硅、硼硅酸盐玻璃、III-V族材料、蓝宝石和高阻硅。在一些实施例中，如果硅被用作承载衬底210，其可以具有大于约1kΩ-cm的电阻率。在一些实施例中，承载衬底210具有约2和约5之间的介电常数。相对于与原始SOI承载衬底135，RF电路装置100A的(一个或多个)无源RF元件125展现出与承载衬底210更低的电容耦合度(如果有)和/或更低的非线性交互度。通过精心选择低介电常数粘接剂205和承载衬底210，可以改善电路的(一个或多个)无源RF元件125的线性和损耗。可以修改粘接剂205的厚度以调整(一个或多个)无源元件125和承载衬底210的接近度，并且因而可以用来最优化无源RF元件125和承载衬底210之间的电容耦合。在一些实施例中，粘接剂205的厚度范围可以为约4μm到超过约60μm，BOX层110的厚度范围可以为约0.1μm到约2μm，并且承载衬底210的厚度范围可以为约500μm到约800μm。
通过移除原始SOI承载衬底135，能够减小RF电路装置100A的(一个或多个)有源元件105和RF电路装置100A的其它元件之间的电容。如图2D所示，通过研磨、化学机械抛光(CMP)和/或使用合适的化学物的选择性蚀刻的一个或多个，可以移除SOI晶片的SOI承载衬底135部分。SOI承载衬底135的移除暴露了RF电路装置100A的BOX层110和局部的BOX的穿孔140。BOX层110的下表面415然后可以用包含保护涂层215涂敷，该保护涂层215包括一种或多种材料，例如氮化硅、多晶硅和低K介电质或其组合，以限制BOX层110上的寄生表面电荷并且提供保护涂层以防止湿气进入并提供装置的物理保护，如图2E所示。穿层过孔220通过例如传统的光刻和蚀刻工艺或通过选择性沉积保护涂层215而限定在保护涂层215中。接触225(图2F示出其中之一)然后形成在过孔220中，并且在一些实施例中，形成在过孔220之下以接触BOX穿孔140。接触225可以通过本领域公知的物理或化学沉积工艺、电镀或任何金属沉积工艺来形成。接触225被用来将RF电路装置100A的元件连接到外部电路元件。
在此公开的第二方法也使用单层转移工艺，但是(一个或多个)BOX穿孔在层转移工艺之后形成。图3A至3F中描述了用于该可替换的单层转移工艺的方法的示例。如图3A所示，这些图中的初始晶片也是由标准的前侧SOI处理技术形成且包括类似于图1所示的RF电路装置100B。如图3B所示，晶片涂敷有均匀、平坦的低介电常数粘接剂205。存在多种的合适的粘接剂，包括感光聚酰亚胺或感光硅胶基材料。若需要在晶片接合期间降低应力和/或辅助溶剂抽取，粘接剂205可以利用标准的光刻技术来图案化。然后SOI晶片的前侧利用公知的晶片接合工具箱永久地接合到承载衬底210，如图3C所示。可以使用多种类型的承载衬底并且包括熔融硅、硼硅酸盐玻璃、III-V族材料、蓝宝石和高阻硅。相对于与原始SOI承载衬底135，RF电路装置100B的(一个或多个)无源RF元件125展现出与承载衬底210更低的电容耦合度(如果有)和/或更低的非线性交互度。通过精心选择低介常数的粘接剂和承载衬底，可以改善电路的(一个或多个)无源RF电路元件125的线性和损耗。可以修改粘接剂205的厚度以调整无源元件125和承载衬底210的接近度，且因而可以用来最优化无源RF元件125和承载衬底210之间的电容耦合。
通过移除原始SOI承载衬底135，能够减小RF电路装置100B的(一个或多个)有源RF元件105和RF电路装置100B的其它元件之间的电容。如图3D所示，通过研磨、化学机械抛光(CMP)和/或使用合适的化学物的选择性蚀刻的一个或多个，可以移除SOI晶片的SOI承载衬底135。SOI承载衬底135的移除暴露了RF电路装置100B的BOX层110的下表面415。BOX层110的下表面415然后可以用包含保护涂敷层215涂敷，该保护涂层215包括一种或多种材料，例如氮化硅、多晶硅和低K介电质，以限制BOX层110上的寄生表面电荷并且提供保护涂层以防止湿气进入并提供RF电路装置100B的物理保护。该保护涂层215中的开口(图3E中示出其中之一)通过标准的光刻和蚀刻技术形成。然后过孔320(图3E示出其中之一)蚀穿BOX层110。可以采用多种蚀刻技术来蚀穿BOX，包括反应性离子刻蚀(RIE)、感应耦合等离子体(ICP)刻蚀或湿化学刻蚀。最终BOX穿孔320特征如图3E所示。在一些实施例中，在单一刻蚀工序中进行蚀穿保护涂层215和BOX层110以形成BOX穿孔特征320。然后BOX穿孔340形成在BOX穿孔特征320中。然后在保护涂层215的下表面上形成与BOX穿孔340电连接的接触325，如图3F所示。BOX穿孔340和接触325可以通过物理或化学沉积工艺、电镀或本领域公知的其它金属沉积工艺形成。在一些实施例中，BOX穿孔340和接触325在同一金属沉积工序中形成。接触325被用来将RF电路装置100B的元件连接到外部电路元件。
在此公开的第三方法使用双层转移工艺。图4A到4F中描述了用于该双层转移工序的方法的示例。如图4A所示，这些附图中的初始晶片再次由标准的前侧SOI工艺技术形成，并且包括类似于图1所示的RF电路装置100C。如图4B所示，晶片前侧涂敷有均匀、平坦的临时粘接剂405。存在多种类型的合适的临时粘接剂材料405，这些材料可以在UV光敏材料、激光光敏材料或甚至热敏材料中变化。这些敏感材料在后续移除临时粘接剂材料405期间使用。在一些实施例中，临时粘接剂材料405是接合材料，诸如能够从Brewer Science，Inc.，Rolla，MO得到的临时接合材料，或本领域公知的任何其它临时晶片接合材料。
临时承载410然后用临时粘接剂405接合到晶片的前侧，如图4B所示。临时承载410的类型可以包括蓝宝石、硼硅酸盐玻璃、熔融石英或甚至硅晶片。如果使用UV光敏的临时粘接剂405，可以使用对于UV光是透明或半透明的临时承载410，使得临时粘接剂405在临时粘接剂材料405和临时承载410的后续移除期间当曝光到UV光时能均匀地劣化。
如图4C所示，通过研磨、化学机械抛光(CMP)和/或使用合适的化学物的选择性蚀刻的一个或多个，来移除SOI晶片的SOI承载衬底135部分。SOI承载衬底135的移除暴露了RF电路装置100C的BOX层的下表面415。BOX层110的下表面415然后用永久粘接剂层505涂敷。永久粘接剂层505可以包含单个材料或者材料的组合，包括氮化硅、多晶硅和低K介电质，以限制BOX层110上的寄生表面电荷、提供一保护涂层以防止湿气进入并且用做用于永久晶片接合的粘接剂，如图4D所示。在一些实施例中，环氧树脂可以用作永久粘接剂。如果需要在晶片接合期间减小应力和/或辅助溶剂抽出，可以采用标准的光刻技术来图案化永久粘接剂505。然后利用现有的标准的晶片接合工具箱，将SOI晶片永久地接合到永久承载衬底510。多种类型的永久承载衬底510可以使用并且包括熔融硅、硼硅酸盐玻璃、III-V族材料、蓝宝石、高阻硅和富陷阱硅。在一些实施例中，永久承载衬底510直接接合到BOX层110的下表面415，例如使用阳极接合或直接熔融接合工艺。
相对于与初始SOI承载衬底135，RF电路装置100C的(一个或多个)无源RF元件125展现出与永久承载衬底510更低的电容耦合度(如果有)和/或更低的非线性交互度。通过精心选择低介常数的永久粘接剂层505和永久承载衬底510，可以改善电路的(一个或多个)无源RF电路元件125的线性和损耗。可以修改永久粘接剂层505的厚度以调整无源RF元件125与永久承载衬底510的接近度，且因而可以用来最优化无源RF元件125和永久承载衬底510之间的电容耦合。在一些实施例中，粘接剂505的厚度范围可以为约4μm到超过约60μm，BOX层110的厚度范围可以为约0.1μm到约2μm，并且永久承载衬底510厚度范围可以为约500μm到约800μm。
在永久承载衬底510接合到SOI晶片之后，可以通过研磨、化学机械抛光(CMP)、利用合适的湿或干化学物的临时粘接剂405的化学溶解和/或临时粘接剂405的热或UV分离的一个或多个，来移除临时承载410。对本领域技术人员来说，也可能知道移除临时承载410和临时粘接剂405的其它方法。
诸如焊球(未示出)的接触可以形成在层间介电材料层120的上表面130上或(一个或多个)无源RF元件125上，以提供RF电路装置100C的元件和外部装置和/或电路元件之间的电接触。
在此描述的RF电路装置100A、100B、100C的任意一个或多个的实施例可以实现在多个不同的模块中，包括例如分立的耦合器模块、前端模块、组合耦合器与天线开关网络的模块、阻抗匹配模块、天线调谐模块等等。图5描述了模块600的示例，其可以包括在此描述的RF电路装置100A、100B、100C的任意实施例或示例。RF电路装置100A、100B、100C可以作为以100X示出的裸芯的一部分包括在模块600中。模块600具有配置为容纳多个组件的封装衬底602。在一些实施例中，这样的组件可以包括具有在此描述的一个或多个特征的裸芯700。例如裸芯700可以包括PA电路702和RF电路装置100X。多个连接衬垫604能够促进例如引线接合608和衬底602上的连接衬垫610之间的电连接，以促进去往和来自裸芯700的发送各种功率和信号的传递。
在一些实施例中，其它组件可以安装在或形成在封装衬底602上。例如可以实现一个或多个表面安装装置(SMD)(614)和一个或多个匹配网络(612)。在一些实施例中，封装衬底602可以包括层叠衬底。
在一些实施例中，模块600还可以包含一个或多个封装结构，以例如提供保护并且促进对模块600更加方便的处理。这种封装结构可以包含形成在封装衬底602之上并且尺寸为基本上封装其上的各种电路和组件的包胶模。
将理解的是，虽然在基于引线接合的电连接的上下文中描述模块600，但是在此公开的一个或多个特征也可以实现在其它封装配置中，包括倒装配置。
在此公开的可选地封装在模块600中的RF电路装置的实施例可以有利地被用在多种电子装置中。电子装置的示例可以包括但不限于，消费电子产品、消费电子产品的部件、电测量设备、诸如基站的蜂窝通讯基础结构等。电子装置的示例可以包括但不限于，诸如智能电话的移动电话、电话、电视、计算机监控器、计算机、调制解调器、手提计算机、便携式计算机、平板计算机、电子书阅读器、诸如智能手表的可穿戴设备、掌上计算机(PDA)、诸如微波炉、电冰箱、洗衣机、干衣机、洗衣/干衣机、汽车、立体音响系统、DVD播放机、CD播放机的家用设备、诸如MP3播放器的数字音乐播放器、收音机、可携式摄像机、照相机、数码相机、便携式存储设备、卫生保健检测装置、诸如汽车电子系统的车载电子系统或航空电子系统、外围设备、腕表、时钟等。此外，电子装置可以包括未完成产品。
图6是包含根据特定实施例的RF电路装置的无线装置800的框图。无线装置800可以是蜂窝电话、智能电话、平板、调制解调器、通信网络、或配置为用于音频和/或数据通信的任何其它便携式或非便携式装置。无线装置800包括接收和发送功率信号的天线840和能够使用被发送信号进行分析的目的或调整后续发送的RF电路装置100X。例如RF电路装置100X可以测量来自功率放大器(PA)810的被发送RF功率信号，该功率放大器(PA)810放大来自收发器802的信号。收发器802可以配置为以公知的方式接收和发送信号。如将由本领域技术人员意识到的，功率放大器810可以是包括一个或多个功率放大器的功率放大器模块。无线装置800可以进一步包括电池804，以向无线装置中的各种电子组件提供工作功率。
图7是无线装置800的示例的更详细框图。如所示，无线装置800可以接收和发送来自天线840的信号。收发器802被配置为产生用于发送的信号和/或处理接收到的信号。用于发送而产生的信号由功率放大器(PA)818接收，该功率放大器(PA)818放大来自收发器802所产生的信号。在一些实施例中，可以在单独的组件(例如发送模块和接收模块)中实现或在相同模块中实现发送和接收功能。天线开关模块806可以配置为在不同的频带和/或模式、发送和接收模式等之间切换。如在图7中还示出的，天线840不但经由天线开关模块806接收提供给收发器802的信号，还经由收发器802、PA 818、RF电路装置100X和天线开关模块806发送来自无线装置800的信号。然而，在其它示例中可以使用多个天线。
图7的无线装置800进一步包括电源管理系统808，其连接到收发器802以管理用于无线装置操作的电源。电源管理系统808也可以控制基带子系统810和无线装置800的其它组件的操作。电源管理系统经由电池804以公知的方式向无线装置800提供电源，并且包括一个或多个处理器或控制器，该处理器或控制器能够控制信号的发送且还能够基于例如被发送的信号的频率来配置RF电路装置100X。
在一个实施例中，基带子系统810连接到用户接口812以促进提供到用户或从用户接收的声音和/或数据的各种输入和输出。基带子系统810还可以连接到配置为存储数据和/或指令的存储器814，以促进无线装置的操作和/或为用户提供信息存储。
功率放大器818可以用来放大多种RF或其它频带发送信号。例如，功率放大器818可以接收可以被用来脉冲功率放大器的输出的使能信号以帮助发送无线局域网(WALN)信号或其它任何合适的脉冲信号。功率放大器818可以配置为放大任何的多种信号，包括例如全球移动系统(GSM)信号、码分多址(CDMA)信号、W-CDMA信号、长期演进(LTE)信号或EDGE信号。在具体实施例中，包括开关等的功率放大器818和相关组件可以在利用例如pHEMT或BiFET晶体管的GaAs衬底上，或在利用CMOS晶体管的硅衬底上制造。
仍参照图7，无线装置800还可以包括具有一个或多个定向的EM耦合器的RF电路装置100X，该定向的EM耦合器用于测量来自功率放大器818的被发送的功率信号并且用于向传感器模块816提供一个或多个耦合信号。传感器模块816可以轮流向收发器802和/或直接向功率放大器818发送信号，以作为用于进行调整的反馈以调节功率放大器818的电平。以此方式，RF电路装置100X可以用来升高/降低具有相对低/高功率的发送信号的功率。然而，应当理解的是，RF电路装置100X可以用在多种其它实现方式中。
在特定实施例中，无线装置800是具有时分多址(TDMA)架构的移动电话，RF电路装置100X可以有利地管理来自功率放大器818的RF发送的功率信号的放大。在具有时分多址(TDMA)架构的移动电话中，例如在全球移动通信(GSM)、码分多址(CDMA)、和宽频码分多址(W-CDMA)系统中找到的那些，功率放大器818可以用来在功率对时间的规定的限制中高低切换功率包络。例如，特定的移动电话可以被分配发送时隙以用于特定的频道。在该情况中，功率放大器818可以用来帮助随时间调节一个或多个RF功率信号的电平，以便防止在分配的接收时隙期间来自发送的信号干扰并且减少功率消耗。在这种系统中，如上所述，RF电路装置100X可以用来测量功率放大器输出信号的功率以帮助控制功率放大器818。图7所示的实现方式是示例性和非限制性的。例如，图7的实现方式示出了被用于与RF信号的发送结合的RF电路装置100X，然后，将理解的是，在此描述的RF电路装置的各种示例也可以用于接收的信号或其它信号。
在此使用的措辞和术语是为了描述的目的，并不能理解为限制性的。如在此描述的，术语“多个”指代两个或更多个项或组件。术语“包括”、“包含”、“运载”、“具有”、“含有”和“涉及”，不管是在说明书还是在权利要求书等中，都是开放式的术语，即意为“包括但不限于”。因而，这些术语的使用意味着包括后面列出的项、其等价物以及额外的项。对于权利要求，仅仅连接词“由…组成”和“实质上由…组成”分别是封闭式的或半封闭式的连接词。权利要求中使用的修饰所要求的元件的序数术语，例如“第一”、“第二”、“第三”等，其本身并不意味着任何优先级、工序或者一个要求的元件相对于另一个的次序或者进行方法的动作的时间次序，而是仅用作标记以区分具有特定名称的一个所要求的元件和具有相同名称的另一个元件(仅是用于序数术语)，以区分所要求的元件。
因而已经描述了至少一个实施例的几个方面，本领域技术人员应理解的是，可以容易地进行各种变化、修改和改进。在任意实施例中描述的任意特征可以被包含在任意其它实施例中的任意特征中或由其替换。这样的变化、修改和改进意为本公开的一部分，并且意为包含在本发明的范围中。相应地，前述说明和附图仅是示例性的。
关联申请的交叉引用
本申请基于35U.S.C.§119(e)要求于2015年6月25日提交的名称为“用于高性能无源-有源集成电路的方法和设备”的美国临时申请序列号62/184,318的优先权，其全部内容通过引用被结合于此以用于全部目的。

Claims (25)

1.一种电子装置，包括：
集成在绝缘体上硅(SOI)衬底中的有源射频(RF)电路元件；
集成在所述绝缘体上硅衬底中的无源射频电路元件；以及
包含接合到所述绝缘体上硅衬底的介电材料的承载衬底。
2.权利要求1所述的电子装置，进一步包含，形成在所述有源射频(RF)电路元件和埋氧层上的介电材料层，所述无源射频电路元件设置在介电材料层的上表面上。
3.权利要求2所述的电子装置，其中从所述有源射频(RF)电路元件横向偏移所述无源射频电路元件。
4.权利要求3所述的电子装置，其中所述介电材料层包含隔离至少两层金属互连的多个层间介电材料层。
5.权利要求3所述的电子装置，其中所述承载衬底接合到所述介电材料层。
6.权利要求5所述的电子装置，进一步包含，将所述承载衬底接合到所述介电材料层的粘接剂层。
7.权利要求5所述的电子装置，进一步包含，设置在所述埋氧层的下表面上的介电涂层。
8.权利要求7所述的电子装置，进一步包含，设置在所述介电涂层和所述埋氧层中并且与所述有源射频电路元件以及形成在所述介电涂层的下表面上的接触电接触的导电过孔。
9.权利要求3所述的电子装置，其中所述承载衬底接合到所述埋氧层。
10.权利要求9所述的电子装置，其中所述承载衬底阳极化地接合到所述埋氧层。
11.权利要求1所述的电子装置，其中所述介电材料选自包含熔融硅、硼硅酸盐玻璃、III-V族材料、蓝宝石和高电阻硅的组。
12.权利要求11所述的电子装置，其中所述介电材料不同于在其上最初形成有电子装置的绝缘体上硅承载衬底的材料。
13.权利要求1所述的电子装置，其结合到射频系统中。
14.一种形成电子装置的方法，所述方法包括：
制造绝缘体上硅(SOI)装置，所述绝缘体上硅装置包含有源射频(RF)电路元件、无源射频电路元件、埋氧层、层间介电材料层和设置在埋氧层下表面上的半导体承载衬底；
将介电承载衬底接合到所述层间介电材料层的上表面；
从所述绝缘体上硅装置移除半导体承载衬底；
在埋氧层的下表面上形成保护介电材料层；以及
形成穿过所述保护介电材料层和埋氧层的导电过孔，所述导电过孔将有源射频电路元件电连接到形成在所述保护介电材料层下表面上的接触。
15.权利要求14所述的方法，其中在所述绝缘体上硅装置制造期间并且在从所述绝缘体上硅装置移除半导体承载衬底之前形成穿过所述埋氧层的导电过孔。
16.权利要求14所述的方法，其中在从所述绝缘体上硅装置移除半导体承载衬底之后形成所述导电过孔。
17.权利要求16所述的方法，其中在形成所述保护介电材料层之后形成所述导电过孔。
18.权利要求17所述的方法，其中所述导电过孔的导电材料在与所述接触在同一沉积步骤中沉积。
19.权利要求14所述的方法，其中将所述介电承载衬底接合到所述层间介电材料层的上表面包含利用粘合剂材料层将所述介电承载衬底接合到所述层间介电材料层的上表面。
20.权利要求14所述的方法，进一步包含，将电子装置结合到射频系统中。
21.一种形成电子装置的方法，所述方法包括：
制造绝缘体上硅(SOI)装置，所述绝缘体上硅装置包含有源射频(RF)电路元件、无源射频电路元件、埋氧层、层间介电材料层和设置在埋氧层下表面上的半导体承载衬底；
利用临时粘接剂将临时承载衬底接合到所述层间介电材料层的上表面；
从所述绝缘体上硅装置移除半导体承载衬底；
将介电承载衬底接合到埋氧层的下表面；以及
从所述绝缘体上硅装置移除所述临时承载衬底和临时粘接剂。
22.权利要求21所述的方法，其中将所述介电承载衬底接合到所述埋氧层的下表面包含利用粘接剂将所述介电承载衬底接合到埋氧层的下表面。
23.权利要求21所述的方法，其中将所述介电承载衬底接合到所述埋氧层的下表面包含将介电承载衬底阳极化地接合到埋氧层的下表面。
24.权利要求21所述的方法，其中将所述介电承载衬底接合到所述埋氧层的下表面包含将介电承载衬底直接熔融地接合到埋氧层的下表面。
25.权利要求21所述的方法，进一步包含，将电子装置结合到射频系统中。
CN201610826547.6A 2015-06-25 2016-06-24 用于高性能无源‑有源集成电路的方法和装置 Pending CN106373943A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201562184318P 2015-06-25 2015-06-25
US62/184,318 2015-06-25

Publications (1)

Publication Number Publication Date
CN106373943A true CN106373943A (zh) 2017-02-01

Family

ID=56895311

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610826547.6A Pending CN106373943A (zh) 2015-06-25 2016-06-24 用于高性能无源‑有源集成电路的方法和装置

Country Status (4)

Country Link
US (1) US20160379943A1 (zh)
CN (1) CN106373943A (zh)
GB (1) GB2541098A (zh)
TW (1) TW201712853A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111430217A (zh) * 2019-01-09 2020-07-17 芯恩（青岛）集成电路有限公司 一种半导体器件及其制造方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017093829A1 (en) * 2015-12-04 2017-06-08 The Silanna Group Pty Ltd Semiconductor on insulator substrate
US10446442B2 (en) * 2016-12-21 2019-10-15 Globalfoundries Inc. Integrated circuit chip with molding compound handler substrate and method
US20190287935A1 (en) * 2016-12-21 2019-09-19 Intel Corporation Ultra low loss microelectronic devices having insulating substrates with optional air cavity structures
FR3062517B1 (fr) * 2017-02-02 2019-03-15 Soitec Structure pour application radiofrequence
US10580903B2 (en) 2018-03-13 2020-03-03 Psemi Corporation Semiconductor-on-insulator transistor with improved breakdown characteristics
US10573674B2 (en) 2018-07-19 2020-02-25 Psemi Corporation SLT integrated circuit capacitor structure and methods
US10658386B2 (en) 2018-07-19 2020-05-19 Psemi Corporation Thermal extraction of single layer transfer integrated circuits
US20200043946A1 (en) * 2018-07-31 2020-02-06 Psemi Corporation Low Parasitic Capacitance RF Transistors
US10553474B1 (en) * 2018-08-29 2020-02-04 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a semiconductor-on-insulator (SOI) substrate
US11158520B2 (en) * 2019-03-11 2021-10-26 Hrl Laboratories, Llc Method to protect die during metal-embedded chip assembly (MECA) process
US10707120B1 (en) 2019-04-03 2020-07-07 Tower Semiconductor Ltd. SOI devices with air gaps and stressing layers
US11503704B2 (en) * 2019-12-30 2022-11-15 General Electric Company Systems and methods for hybrid glass and organic packaging for radio frequency electronics
US11973033B2 (en) 2020-01-03 2024-04-30 Skyworks Solutions, Inc. Flip-chip semiconductor-on-insulator transistor layout
US20240106122A1 (en) * 2022-09-23 2024-03-28 Plume Design, Inc. Compact, single near-field communication (NFC) antenna utilized for multiple functions in a smart ring

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2784800B1 (fr) * 1998-10-20 2000-12-01 Commissariat Energie Atomique Procede de realisation de composants passifs et actifs sur un meme substrat isolant
JP3858537B2 (ja) * 1999-11-02 2006-12-13 富士ゼロックス株式会社 基板接合方法、接合体、インクジェットヘッド、および画像形成装置
JP4016340B2 (ja) * 2003-06-13 2007-12-05 ソニー株式会社 半導体装置及びその実装構造、並びにその製造方法
TWI457835B (zh) * 2004-02-04 2014-10-21 Semiconductor Energy Lab 攜帶薄膜積體電路的物品
KR101150994B1 (ko) * 2004-11-11 2012-06-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
EP2372756A1 (en) * 2007-03-13 2011-10-05 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
US20080277778A1 (en) * 2007-05-10 2008-11-13 Furman Bruce K Layer Transfer Process and Functionally Enhanced Integrated Circuits Products Thereby
EP3734645A1 (en) * 2010-12-24 2020-11-04 QUALCOMM Incorporated Trap rich layer for semiconductor devices
FR2980919B1 (fr) * 2011-10-04 2014-02-21 Commissariat Energie Atomique Procede de double report de couche
US9496255B2 (en) * 2011-11-16 2016-11-15 Qualcomm Incorporated Stacked CMOS chipset having an insulating layer and a secondary layer and method of forming same
KR20130058340A (ko) * 2011-11-25 2013-06-04 삼성전기주식회사 인덕터 및 그 제조 방법
US9178555B2 (en) * 2013-02-20 2015-11-03 Micro Mobio Corporation World band radio frequency front end module, system and method thereof
CN103296013B (zh) * 2013-05-28 2017-08-08 上海华虹宏力半导体制造有限公司 射频器件的形成方法
CN104241279B (zh) * 2013-06-18 2017-09-01 中芯国际集成电路制造(上海)有限公司 一种集成电路及其制造方法
US20150371905A1 (en) * 2014-06-20 2015-12-24 Rf Micro Devices, Inc. Soi with gold-doped handle wafer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111430217A (zh) * 2019-01-09 2020-07-17 芯恩（青岛）集成电路有限公司 一种半导体器件及其制造方法
CN111430217B (zh) * 2019-01-09 2022-11-29 芯恩（青岛）集成电路有限公司 一种半导体器件及其制造方法

Also Published As

Publication number Publication date
GB2541098A (en) 2017-02-08
GB201610776D0 (en) 2016-08-03
TW201712853A (zh) 2017-04-01
US20160379943A1 (en) 2016-12-29

Similar Documents

Publication Publication Date Title
CN106373943A (zh) 用于高性能无源‑有源集成电路的方法和装置
US7098530B2 (en) Package for a high-frequency electronic device
US11335669B2 (en) Wafer level chip scale filter packaging using semiconductor wafers with through wafer vias
TWI693676B (zh) Ｓｏｉ基板上之整合式被動裝置
US11652079B2 (en) Backside metalization with through-wafer-via processing to allow use of high Q bond wire inductances
US8421543B2 (en) Crystal oscillator and method for manufacturing the same
US20180233423A1 (en) Flip-chip mounting of silicon-on-insulator die
US11923817B2 (en) Packaging surface acoustic wave devices with conductive terminals
US20180197829A1 (en) Three-dimensional integrated circuit assembly with active interposer
US20070018298A1 (en) Optimized multi-apparation assembly
CN107680958A (zh) 射频微系统封装模块及其制造方法
KR20230037543A (ko) 캡슐화 층에 위치된 인덕터 및 커패시터를 포함하는 기판
CN103420322B (zh) 晶片封装体及其形成方法
CN110010484B (zh) 一种插孔式超深tsv互联的射频芯片系统级封装工艺
CN107359156B (zh) 异质集成的硅基射频微系统结构及其制作方法
CN101336477B (zh) 芯片级集成射频无源器件、其制造方法及含有其的系统
CN110767606B (zh) 一种具有复合功能的电子元器件及其制造方法
KR20130077565A (ko) 반도체 패키지 및 그 제조 방법
WO2004112136A1 (en) Electronic device
US11439008B2 (en) Package with substrate comprising variable thickness solder resist layer
KR101245847B1 (ko) 반도체 기판 및 반도체 패키지
TW201106818A (en) WLAN SiP module

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1229951

Country of ref document: HK

WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170201

WD01 Invention patent application deemed withdrawn after publication