TW201712853A - 用於高效能被動－主動電路整合之方法及設備 - Google Patents

用於高效能被動－主動電路整合之方法及設備 Download PDF

Info

Publication number
TW201712853A
TW201712853A TW105120046A TW105120046A TW201712853A TW 201712853 A TW201712853 A TW 201712853A TW 105120046 A TW105120046 A TW 105120046A TW 105120046 A TW105120046 A TW 105120046A TW 201712853 A TW201712853 A TW 201712853A
Authority
TW
Taiwan
Prior art keywords
carrier substrate
buried oxide
soi
oxide layer
electronic device
Prior art date
Application number
TW105120046A
Other languages
English (en)
Inventor
傑瑞德Ｆ 馬森
大衛 史考特 懷特菲德
狄倫 查爾斯 巴透
大衛Ｔ 皮茲歐德
Original Assignee
西凱渥資訊處理科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 西凱渥資訊處理科技公司 filed Critical 西凱渥資訊處理科技公司
Publication of TW201712853A publication Critical patent/TW201712853A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6683—High-frequency adaptations for monolithic microwave integrated circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一種電子裝置包含整合至同一絕緣體上矽(SOI)基板中之一主動射頻(RF)電路元件及一被動RF電路元件，及結合至該SOI基板之一介電載體基板。

Description

用於高效能被動-主動電路整合之方法及設備 相關申請案之交叉參考
本申請案依據35 U.S.C.§119(e)主張2015年6月25日申請之題為「用於高效能被動-主動電路整合之方法及設備(METHOD AND APPARATUS FOR HIGH PERFORMANCE PASSIVE-ACTIVE CIRCUIT INTEGRATION)」之美國臨時申請案第62/184,318號之優先權，該美國臨時申請案出於所有目的以全文引用之方式併入本文中。
本發明大體上係關於半導體裝置及用於製造該等半導體裝置之方法。更特定而言，至少一些實施例係針對包括主動及被動組件二者之絕緣體上矽(SOI)裝置。
絕緣體上矽(SOI)技術已成為用於射頻(RF)電路中(特定而言，用於高效能、低損耗、高線性開關中)之核心製程。效能優勢來自在矽中構建電晶體，矽位於絕緣內埋氧化物(BOX)上。BOX位於通常為矽之處置晶圓上。在射頻電路(RF)中(特定而言，在高效能濾波器及耦合器中)所使用之高效能被動電路已製造於高電阻基板上，諸如硼矽酸玻璃、熔融二氧化矽、高電阻矽及諸如GaAs之III-V材料，此係歸因於此等基板之較高電阻及較低介電常數。
至少一些態樣及實施例係針對一種半導體封裝及將電路(例如，射頻(RF)電路)之主動及被動元件整合至單一基板上以使得電路中之主動及被動元件二者之效能被最佳化的封裝製程。
根據本發明之一個態樣，提供一種電子裝置。該電子裝置包含：整合至絕緣體上矽(SOI)基板中之主動射頻(RF)電路元件；整合至SOI基板中之被動RF電路元件；及包括結合至SOI基板之介電材料的載體基板。
在一些實施例中，該裝置進一步包含內埋氧化物層。主動RF電路元件可安置於內埋氧化物層之上部表面上。
在一些實施例中，該裝置進一步包含形成於主動RF電路元件及內埋氧化物層上方之介電材料層。被動RF電路元件可安置於介電材料層之上部表面上。被動RF電路元件可自主動RF電路元件橫向偏移。
在一些實施例中，介電材料層包括分離至少兩個金屬互連件層之複數個層間介電材料層。
在一些實施例中，載體基板結合至介電材料層。
在一些實施例中，該裝置進一步包含將載體基板結合至介電材料層之黏著劑層。
在一些實施例中，該裝置進一步包含安置於內埋氧化物層之下部表面上的介電塗層。
在一些實施例中，該裝置進一步包含安置於介電塗層及內埋氧化物層中且與主動RF電路元件及形成於介電塗層之下部表面上之接點電接觸的導電介層孔。
在一些實施例中，載體基板結合至內埋氧化物層。載體基板可陽極結合至內埋氧化物層。
在一些實施例中，介電材料係選自由熔融矽、硼矽酸玻璃、III-V 材料、藍寶石及高電阻矽組成之群。
在一些實施例中，介電材料不同於上面最初形成有電子裝置之SOI載體基板的材料。
在一些實施例中，電子裝置併入至RF系統中。
根據本發明之另一態樣，提供一種形成電子裝置之方法。該方法包含：製造絕緣體上矽(SOI)裝置，其包括主動射頻(RF)電路元件、被動RF電路元件、內埋氧化物層、層間介電材料層及安置於內埋氧化物層之下部表面上的半導體載體基板；將介電載體基板結合至層間介電材料層之上部表面；自SOI裝置移除半導體載體基板；在內埋氧化物層之下部表面上形成保護介電材料層；及穿過保護介電材料層及內埋氧化物層形成導電介層孔，導電介層孔將主動RF電路元件電連接至形成於保護介電材料層之下部表面上的接點。
在一些實施例中，在製造SOI裝置期間且在自SOI裝置移除半導體載體基板之前，穿過內埋氧化物層形成導電介層孔。
在一些實施例中，在自SOI裝置移除半導體載體基板之後形成導電介層孔。
在一些實施例中，在形成保護介電材料層之後形成導電介層孔。
在一些實施例中，在與接點相同之沈積步驟中沈積導電介層孔之導電材料。
在一些實施例中，將介電載體基板結合至層間介電材料層之上部表面包括藉由黏著材料層將介電載體基板結合至層間介電材料層之上部表面。
在一些實施例中，該方法進一步包含將電子裝置併入至RF系統中。
根據本發明之另一態樣，提供一種形成電子裝置之方法。該方法包含：製造絕緣體上矽(SOI)裝置，其包括主動射頻(RF)電路元件、 被動RF電路元件、內埋氧化物層、層間介電材料層及安置於內埋氧化物層之下部表面上的半導體載體基板；藉由臨時黏著劑將臨時載體基板結合至層間介電材料層之上部表面；自SOI裝置移除半導體載體基板；將介電載體基板結合至內埋氧化物層之下部表面；及自SOI裝置移除臨時載體基板及臨時黏著劑。
在一些實施例中，將介電載體基板結合至內埋氧化物層之下部表面包括藉由黏著劑將介電載體基板結合至內埋氧化物層之下部表面。
在一些實施例中，將介電載體基板結合至內埋氧化物層之下部表面包括將介電載體基板陽極結合至內埋氧化物層之下部表面。在一些實施例中，將介電載體基板結合至內埋氧化物層之下部表面包括將介電載體基板直接熔融結合至內埋氧化物層之下部表面。
在一些實施例中，該方法進一步包含將電子裝置併入至RF系統中。
100‧‧‧SOI裝置
110A‧‧‧RF電路裝置
100B‧‧‧RF電路裝置
100C‧‧‧RF電路裝置
100X‧‧‧RF電路裝置
105‧‧‧主動半導體材料/主動RF元件/預成型層
110‧‧‧內埋二氧化矽層/預成型層
115‧‧‧被動金屬堆疊
120‧‧‧層間介電材料層
125‧‧‧被動RF元件
130‧‧‧頂部表面
135‧‧‧SOI載體基板/預成型層
140‧‧‧穿BOX介層孔
205‧‧‧黏著劑
210‧‧‧載體基板
215‧‧‧保護塗佈層
220‧‧‧穿層介層孔
225‧‧‧接點
320‧‧‧穿BOX介層孔特徵/介層孔
325‧‧‧接點
340‧‧‧穿BOX介層孔
405‧‧‧臨時黏著劑/臨時黏著材料
410‧‧‧臨時載體
415‧‧‧下部表面
505‧‧‧永久黏著劑層
510‧‧‧永久載體基板
600‧‧‧模組
602‧‧‧封裝基板
604‧‧‧連接襯墊
608‧‧‧線結合
610‧‧‧連接襯墊
612‧‧‧匹配網路
614‧‧‧表面黏著裝置
700‧‧‧晶粒
702‧‧‧PA電路
800‧‧‧無線裝置
802‧‧‧收發器
804‧‧‧電池
806‧‧‧天線切換模組
808‧‧‧功率管理系統
810‧‧‧基頻子系統
812‧‧‧使用者介面
814‧‧‧記憶體
816‧‧‧感測器模組
818‧‧‧功率放大器
840‧‧‧天線
下文參看附圖論述至少一個實施例之各種態樣。在不意欲按比例繪製之圖式中，各種圖式中所說明之每一相同或幾乎相同的組件由相同編號表示。出於清晰性之目的，並非每一組件皆可標註於每個圖式中。出於說明及解釋之目的提供圖式，且不意欲作為對本發明之限制的界定。在該等圖式中：圖1A為SOI電路裝置之實例的橫截面側視圖；圖1B為圖1A之SOI電路裝置的平面圖；圖2A說明在上面執行第一方法之實例的SOI電路裝置；圖2B說明在第一方法中執行之動作；圖2C說明在第一方法中執行之另一動作；圖2D說明在第一方法中執行之另一動作；圖2E說明在第一方法中執行之另一動作； 圖2F說明在第一方法中執行之另一動作；圖3A說明在上面執行第二方法之實例的SOI電路裝置；圖3B說明在第二方法中執行之動作；圖3C說明在第二方法中執行之另一動作；圖3D說明在第二方法中執行之另一動作；圖3E說明在第二方法中執行之另一動作；圖3F說明在第二方法中執行之另一動作；圖4A說明在上面執行第三方法之實例的SOI電路裝置；圖4B說明在第三方法中執行之動作；圖4C說明在第三方法中執行之另一動作；圖4D說明在第三方法中執行之另一動作；圖4E說明在第三方法中執行之另一動作；圖4F說明在第三方法中執行之另一動作；圖5為包括根據本發明之態樣之RF電路裝置的模組之一個實例之方塊圖；圖6為包括根據本發明之態樣之RF電路裝置的無線裝置之一個實例之方塊圖；且圖7為展示圖6之無線裝置之一個實例之較詳細表示的方塊圖。
圖1中說明包括主動及被動射頻(RF)電路元件之SOI裝置100的實例。在本文中使用時，術語RF電路元件或RF裝置包括經組態以在射頻頻帶中之頻率下操作及/或處理射頻頻帶中之信號的電路元件或裝置。圖1以及本文中所包括之其他圖式為高度簡化且在本質上示意性的，且省略熟習此項技術者將認識到存在於實際電子裝置中之眾多特徵。舉例而言，熟習此項技術者將認識到，除了所說明之彼等者以外，本文中所揭示之裝置之實施例亦可包括額外電路元件、互連件及 外部電接點。
SOI裝置100包括形成於主動半導體材料105中之至少一個主動RF元件。在一個實施例中，主動半導體材料105可包括矽或由矽組成。主動半導體材料被安置於內埋絕緣層(諸如，內埋二氧化矽(BOX)層110)上。在一個實施例中，主動半導體材料105呈如圖1中所說明之島狀物形式。在一個實施例中，形成於主動半導體材料105中之主動RF元件包括至少一個電晶體。在各種實施例中，主動RF元件可形成有CMOS、雙CMOS或其他類型之電晶體。在一個實施例中，主動RF元件包括RF放大器、濾波器或開關，或二極體、場效電晶體或可變電抗器中之一或多者，儘管本文中所揭示之態樣及實施例不限於包括任何特定主動RF元件。
被動金屬堆疊115形成於層間介電材料層120中。層間介電材料層120包括多個介電材料層，例如分離被動金屬堆疊115中之各種金屬層的二氧化矽。被動金屬堆疊115將形成於主動半導體材料105中之主動RF元件電連接至至少一個被動RF元件125，且在一些實施例中電連接至額外主動RF元件(未圖示)。被動RF元件125包括電容器、電感器、電阻器、導電跡線、耦合器、匹配網路或此項技術中已知之任何其他被動元件中的任一或多者。被動RF元件125被安置於層間介電材料層120之頂部表面130上。在一些實施例中，被動RF元件125可自金屬堆疊115中之金屬層的某一部分或所有金屬層加上元件125來產生，而不僅僅為元件125。SOI裝置100可因此包括自如圖1中所指示之主動區域橫向偏移的被動區域。
自內埋二氧化矽層110之底部表面至層間介電材料層120之頂部表面130及/或被動RF元件125之頂部表面的厚度可小至約10微米(μm)或更小。為了提供機械穩定性，SOI載體基板135或處置晶圓結合至內埋二氧化矽層110之底部。在一個實施例中，SOI載體基板135包括矽或 由矽組成，(例如)呈矽晶圓形式。在一些實施例中，可自供應器提供包括預成型層135、110及105的SOI「開始晶圓」。在其他實施例中，藉由氧化SOI載體基板135之頂部表面而形成內埋二氧化矽層110。在另一實施例中，藉由經由SOI載體基板135之上部表面離子植入氧、熱處理SOI載體基板135且蝕刻掉SOI載體基板135之上部表面之部分而保留主動半導體材料105之島狀物來形成內埋二氧化矽層110。在一個實施例中，SOI載體基板135比SOI裝置100之其他層顯著更厚，(例如)具有約500μm與約800μm之間的厚度。
熟習此項技術者將認識到，在各種實施例中，可對SOI裝置100作出各種修改。舉例而言，主動半導體材料105無需包括矽或由矽組成。在一些實施例中，可替代或另外地使用其他半導體材料，例如砷化鎵及/或磷酸銦。主動半導體材料105無需形成為如圖1中所說明之島狀物，而是可延伸為實質上或完全覆蓋內埋氧化物層之層。在一些實施例中，被動RF元件125可嵌入於層間介電材料層120中而非安置於其頂部表面130上，或者，可位於SOI裝置之另一部分中。
已發現，當將主動及被動RF電路元件整合至包括矽載體基板或處置晶圓之單一SOI晶片上時，被動元件之效能通常降低，此係歸因於矽處置晶圓至被動元件之接近度，且歸因於所涉及材料之電阻及介電性質。已觀測到，形成於包括矽處置晶圓之SOI晶片中的被動RF元件可電容耦合至矽處置晶圓。在一些實施例中，電容耦合可經由被動金屬堆疊115中之金屬層。被動RF元件與矽處置晶圓之間的電容耦合可為本質上非線性的。舉例而言，此電容耦合之效應可在一些情況下隨著頻率、電壓及/或矽處置晶圓之導電性而變化(例如，增加)。被動RF元件與矽處置晶圓之間的電容耦合可在一些情況下致使在被動RF元件中產生被動RF元件中或通過被動RF元件之RF信號的諧波，從而降低RF信號之品質。本文中所揭示之各種態樣及實施例提供用於將 RF電路之主動及被動RF元件整合至單一基板上以使得RF電路中之主動及被動RF元件二者的效能被最佳化或至少與如圖1中所說明之安裝於矽處置晶圓上的類似RF電路相比被改良。
本文中所揭示之第一方法包括將載體基板永久地結合至上面形成有RF電路之晶圓之前側、後接移除原始矽處置晶圓的單層轉移製程。此單層轉移製程之實例描繪於圖2A至圖2F中。此等圖式中之開始晶圓已經由標準前側SOI處理技術形成，且包括類似於圖1中所說明之RF電路。由此，圖1中用以說明SOI裝置100之各種部分的相同參考數字亦用於指示圖2A至圖2F中以及說明本文中所揭示之其他方法的圖式中之RF電路裝置100A的類似部分。在說明本文中所揭示之方法的圖式中，僅說明晶圓之單一RF電路部分。熟習此項技術者將理解，單一晶圓可包括數千或甚至數百萬或更多個圖式中所說明之單一RF電路部分。開始晶圓包括具有主動及被動元件二者以及包括填充有金屬、多晶矽或其他導電材料之介層孔之導電穿BOX介層孔140(其中之一者說明於圖2A至圖2F中)的電路。
在完成將RF電路裝置100A製造於晶圓上之後，晶圓塗佈有如圖2B中所描繪之均勻平坦的低介電常數黏著劑205。在一些實施例中，低介電常數黏著劑205具有約2與約5之間的介電常數。黏著劑205塗覆至層間介電材料層120及被動RF元件125之上部表面130。在一些實施例中，黏著劑包含(例如)光可成像聚醯亞胺或光可成像聚矽氧基材料。黏著劑205可按需要使用標準光微影技術來圖案化，以在晶圓結合期間減少應力及/或輔助溶劑萃取。隨後使用晶圓結合工具組及此項技術中已知之方法將SOI晶圓之前側永久地晶圓結合至載體基板210，如圖2C中所說明。多個類型之載體基板210可用，且包括熔融矽、硼矽酸玻璃、III-V材料、藍寶石及高電阻矽。在一些實施例中，若將矽用於載體基板210，則其可具有大於約1kΩ-cm之電阻率。在 一些實施例中，載體基板210具有約2與約5之間的介電常數。RF電路裝置100A之被動RF元件125展現與載體基板210的更小程度之電容耦合(若存在)及/或更小程度之非線性相互作用(與原始SOI載體基板135相比)。可藉由謹慎選擇低介電常數黏著劑205及載體基板210而改良電路之被動RF元件125的線性及損耗。黏著劑205之厚度可經修改以調整被動元件125至載體基板210之接近度，且因此可用於使被動RF元件125與載體基板210之間的電容耦合最佳化。在一些實施例中，黏著劑205之厚度可在約4μm至超過約60μm之範圍內，BOX層110厚度可在約0.1μm至約2μm之範圍內，且載體基板210之厚度可在約500μm至約800μm之範圍內。
可隨後藉由移除原始SOI載體基板135而減少RF電路裝置100A之主動RF元件105與RF電路裝置100A之其他元件之間的電容。SOI晶圓之SOI載體基板135部分可藉由研磨、化學機械拋光(CMP)及/或使用適當化學方法的選擇性蝕刻中之一或多者來移除，如圖2D中所展示。SOI載體基板135之移除曝露RF電路裝置100A之BOX層110及定域穿BOX介層孔140。BOX層110之下部表面415可隨後塗佈有包括一或多個材料(例如，氮化矽、多晶矽及低K介電質或其混合物)之保護塗佈層215，以約束BOX層110上的寄生表面電荷且提供保護塗層以防止濕氣進入且提供裝置的實體保護，如圖2E中所展示。藉由(例如)習知微影及蝕刻製程或藉由保護塗佈層215之選擇性沈積而將穿層介層孔220界定於保護塗佈層215中。接點225(其中之一者說明於圖2F中)隨後形成於介層孔220中(且在一些實施例中形成於介層孔220下方)以接觸穿BOX介層孔140。接點225可藉由物理或化學沈積製程、電鍍或此項技術中已知之任何金屬沈積製程形成。使用接點225將RF電路裝置100A之元件連接至外部電路元件。
本文中所揭示之第二方法亦使用單層轉移製程，但穿BOX介層孔 形成於層轉移製程之後。用於此替代單層轉移製程之方法之實例描繪於圖3A至圖3F中。如圖3A中所展示，再次已經由標準前側SOI處理技術而形成此等圖式中之開始晶圓，且開始晶圓包括類似於圖1中所說明之彼等者的RF電路裝置100B。晶圓塗佈有均勻平坦的低介電常數黏著劑205，如圖3B中所展示。存在多個類型之適當黏著劑，包括光可成像聚醯亞胺及光可成像聚矽氧基材料。黏著劑205可按需要使用標準光微影技術來圖案化，以在晶圓結合期間減少應力及/或輔助溶劑萃取。隨後使用已知晶圓結合工具組將SOI晶圓之前側永久地晶圓結合至載體基板210，如圖3C中所展示。多個類型之載體基板可用，且包括熔融矽、硼矽酸玻璃、III-V材料、藍寶石及高電阻矽。RF電路裝置100B之被動RF元件125展現與載體基板210的更小程度之電容耦合(若存在)及/或更小程度之非線性相互作用(與原始SOI載體基板135相比)。可藉由謹慎選擇低介電常數黏著劑及載體基板而改良電路之被動RF元件125的線性及損耗。黏著劑205之厚度可經修改以調整被動RF元件125至載體基板210之接近度，且因此可用於使被動RF元件125與載體基板210之間的電容耦合最佳化。
可隨後藉由移除原始SOI載體基板135而減少RF電路裝置100B之主動RF元件105與RF電路裝置100B之其他元件之間的電容。SOI晶圓之SOI載體基板135可藉由研磨、化學機械拋光(CMP)及/或使用適當化學方法的選擇性蝕刻中之一或多者來移除，如圖3D中所展示。SOI載體基板135之移除曝露RF電路裝置100B之BOX層110的下部表面415。BOX層110之下部表面415可隨後塗佈有包括單一材料或材料之組合(包括氮化矽、多晶矽及低K介電質)之保護塗佈層215，以約束BOX層110上的寄生表面電荷且提供保護塗層以防止濕氣進入且提供RF電路裝置100B之實體保護。使用標準光微影及蝕刻技術來產生此保護塗佈層215中之開口(其中之一者說明於圖3E中)。隨後穿過BOX 層110蝕刻介層孔320(其中之一者說明於圖3E中)。多個蝕刻技術可用於穿BOX蝕刻，包括反應性離子蝕刻(RIE)、感應耦合電漿(ICP)蝕刻或濕式化學蝕刻。所得穿BOX介層孔特徵320描繪於圖3E中。在一些實施例中，在單一蝕刻操作中執行蝕刻穿過保護塗佈層215及BOX層110以形成穿BOX介層孔特徵320。穿BOX介層孔340隨後形成於穿BOX介層孔特徵320中。隨後在保護塗佈層215之下部表面上形成與穿BOX介層孔340電接觸的接點325，如圖3F中所展示。穿BOX介層孔340及接點325可由物理或化學沈積製程、電鍍或此項技術中已知之任何金屬沈積製程形成。在一些實施例中，在同一金屬沈積步驟中形成穿BOX介層孔340及接點325。使用接點325將RF電路裝置100B之元件連接至外部電路元件。
本文中所揭示之第三方法使用雙層轉移製程。用於此雙層轉移製程之方法之實例描繪於圖4A至圖4F中。再次已經由如圖4A中所展示之標準前側SOI處理技術而形成此等圖式中之開始晶圓，且開始晶圓包括類似於圖1中所說明之彼等者的RF電路裝置100C。晶圓之前側塗佈有均勻平坦的臨時黏著劑405，如圖4B中所說明。存在多個類型之適當臨時黏著劑材料405，其可在UV敏感、雷射敏感或甚至熱敏感之彼等材料之間變化。此等敏感度在臨時黏著材料405之後續移除期間被使用。在一些實施例中，臨時黏著材料405為結合材料，諸如可購自Brewer Science,Inc.(Rolla,MO)之WaferBOND® HT-10.10臨時結合材料或此項技術中已知之任何其他臨時晶圓結合材料。
臨時載體410隨後藉由臨時黏著劑405結合至晶圓之前側，如圖4B中所描繪。臨時載體410之類型可包括藍寶石、硼矽酸玻璃、熔融二氧化矽或甚至矽晶圓。若使用UV敏感之臨時黏著劑405，則可利用對UV光透明或半透明之臨時載體410以使得在後續移除臨時黏著材料405及臨時載體410期間可藉由曝露於UV光下均勻地降解臨時黏著劑 405。
SOI晶圓之SOI載體基板135部分藉由研磨、化學機械拋光(CMP)及/或使用適當化學方法的選擇性蝕刻中之一或多者來移除，如圖4C中所展示。SOI載體基板135之移除曝露RF電路裝置100C之BOX層的下部表面415。BOX層110之下部表面415隨後塗佈有永久黏著劑層505。永久黏著劑層505可包括單一材料或材料之組合(包括氮化矽、多晶矽及低K介電黏著劑)，以約束BOX層110上的寄生表面電荷，提供保護塗層以防止濕氣進入且用作用於永久晶圓結合的黏著劑，如圖4D中所展示。在一些實施例中，環氧樹脂可用作永久黏著劑。永久黏著劑層505可按需要使用標準光微影技術來圖案化，以在晶圓結合期間減少應力及/或輔助溶劑萃取。隨後使用現有標準晶圓結合工具組將SOI晶圓永久地晶圓結合至永久載體基板510。多個類型之永久載體基板510可用，且包括熔融矽、硼矽酸玻璃、III-V材料、藍寶石、高電阻矽及富阱矽(trap rich silicon)。在一些實施例中，永久載體基板510(例如)使用陽極結合或直接熔融結合製程直接地結合至BOX層110之下部表面415。
RF電路裝置100C之被動RF元件125展現與永久載體基板510的更小程度之電容耦合(若存在)及/或更小程度之非線性相互作用(與原始SOI載體基板135相比)。可藉由謹慎選擇低介電常數永久黏著劑層505及永久載體基板510而改良電路之被動RF元件125的線性及損耗。永久黏著劑層505之厚度可經修改以調整被動元件125至永久載體基板510之接近度，且因此可用於使被動RF元件125與永久載體基板510之間的電容耦合最佳化。在一些實施例中，黏著劑505之厚度可在約4μm至超過約60μm之範圍內，BOX層110厚度可在約0.1μm至約2μm之範圍內，且永久載體基板510之厚度可在約500μm至約800μm之範圍內。
在永久載體基板510結合至SOI晶圓之後，可(例如)藉由研磨、化學機械拋光(CMP)、用適當濕式或乾式化學品對臨時黏著劑405進行化學溶解及/或藉由對臨時黏著劑405進行熱或UV分解而移除臨時載體410。移除臨時載體410及臨時黏著劑405之其他方法對於熟習此項技術者亦可為已知的。
接點(例如，焊料球(未圖示))可形成於層間介電材料層120之上部表面130上或被動RF元件125上以提供RF電路裝置100C及外部裝置及/或電路元件之元件之間的電接觸。
本文中所描述之RF電路裝置100A、100B及100C中之任一或多者的實施例可實施於多種不同模組中，包括(例如)獨立耦合器模組、前端模組、將耦合器與天線切換網路組合之模組、阻抗匹配模組、天線調諧模組或其類似者。圖5說明可包括本文中所論述之RF電路裝置100A、100B及100C之實施例或實例中之任一者的模組600之一個實例。RF電路裝置100A、100B及100C可作為100X處所說明之晶粒之至少一部分而包括於模組600中。模組600具有經組態以接納複數個組件之封裝基板602。在一些實施例中，此類組件可包括具有如本文中所描述之一或多個特徵的晶粒700。舉例而言，晶粒700可包括PA電路702及RF電路裝置100X。複數個連接襯墊604可促進至基板602上的連接襯墊610之電連接(諸如，線結合608)，以促進將各種功率及信號傳遞至晶粒700且自晶粒700傳遞各種功率及信號。
在一些實施例中，其他組件可安裝或形成於封裝基板602上。舉例而言，可實施一或多個表面黏著裝置(SMD)(614)及一或多個匹配網路(612)。在一些實施例中，封裝基板602可包括層合基板。
在一些實施例中，模組600亦可包括用以(例如)提供保護且促進模組600的較容易處置之一或多個封裝結構。此封裝結構可包括包覆模製件，其形成於封裝基板602上且經設定尺寸以實質上囊封基板上 之各種電路及組件。
將理解，儘管模組600描述於基於線結合之電連接之上下文中，但本發明之一或多個特徵亦可實施於其他封裝組態中，包括覆晶組態。
本文中所揭示之RF電路裝置之實施例(其視情況封裝至模組600中)可有利地用於多種電子裝置中。電子裝置之實例可包括(但不限於)消費型電子產品、消費型電子產品之部分、電子測試設備、蜂巢式通信基礎架構(諸如，基地台)等。電子裝置之實例可包括(但不限於)諸如智慧型手機之行動電話、電話、電視、電腦監視器、電腦、數據機、手持型電腦、膝上型電腦、平板電腦、電子書閱讀器、諸如智慧型手錶之可穿戴式電腦、個人數位助理(PDA)、諸如微波、冰箱、洗滌機、烘乾機或洗滌機/烘乾機之家居設備、汽車、立體聲系統、DVD播放器、CD播放器、諸如MP3播放器之數位音樂播放器、收音機、攝錄影機、攝影機、數位相機、攜帶型記憶體晶片、健保監視裝置、諸如汽車電子系統或航空電子系統之車輛電子系統、周邊裝置、腕錶、時鐘等。此外，電子裝置可包括未完成的產品。
圖6為包括根據某些實施例之RF電路裝置的無線裝置800之方塊圖。無線裝置800可為蜂巢式電話、智慧型手機、平板電腦、數據機、通信網路或經組態以用於語音及/或資料通信之任何其他攜帶型或非攜帶型裝置。無線裝置800包括接收且傳輸功率信號之天線840及可使用經傳輸信號以用於分析目的或用以調整後續傳輸之RF電路裝置100X。舉例而言，RF電路裝置100X可量測來自功率放大器(PA)810之經傳輸RF功率信號，功率放大器810放大來自收發器802之信號。收發器802可經組態以按已知方式接收及傳輸信號。如熟習此項技術者將瞭解，功率放大器810可為包括一或多個功率放大器之功率放大器模組。無線裝置800可進一步包括用以將操作功率提供至無線 裝置中之各種電子組件的電池804。
圖7為無線裝置800之實例的較詳細方塊圖。如所展示，無線裝置800可自天線840接收且傳輸信號。收發器802經組態以產生用於傳輸之信號及/或處理所接收信號。經產生以用於傳輸之信號由功率放大器(PA)818接收，功率放大器818放大來自收發器802之所產生信號。在一些實施例中，傳輸及接收功能性可實施於單獨組件(例如，傳輸模組及接收模組)中，或實施於同一模組中。天線切換模組806可經組態以在與不同頻帶及/或模式、傳輸及接收模式等之間切換。亦如圖7中所展示，天線840經由天線切換模組806接收提供至收發器802之信號，且亦經由收發器802、PA 818、RF電路裝置100X及天線切換模組806傳輸來自無線裝置800的信號。然而，在其他實例中可使用多個天線。
圖7之無線裝置800進一步包括連接至收發器802之功率管理系統808，功率管理系統808管理用於無線裝置之操作的功率。功率管理系統808亦可控制基頻子系統810及無線裝置800之其他組件的操作。功率管理系統808以已知方式經由電池804將功率提供至無線裝置800，且包括可控制信號之傳輸且亦可基於(例如)所傳輸信號之頻率而組態RF電路裝置100X的一或多個處理器或控制器。
在一個實施例中，基頻子系統810連接至使用者介面812以促進提供至使用者且自使用者接收之語音及/或資料的各種輸入及輸出。基頻子系統810亦可連接至經組態以儲存資料及/或指令之記憶體814，以促進無線裝置之操作及/或為使用者提供資訊的儲存。
功率放大器818可用於放大廣泛多種RF或其他頻帶傳輸信號。舉例而言，功率放大器818可接收可用以加脈衝於功率放大器之輸出以輔助傳輸無線區域網路(WLAN)信號或任何其他合適脈衝式信號的啟用信號。功率放大器818可經組態以放大多種類型之信號中之任一 者，包括(例如)全球行動系統(GSM)信號、分碼多重存取(CDMA)信號、W-CDMA信號、長期演進(LTE)信號或EDGE信號。在某些實施例中，可使用(例如)pHEMT或BiFET電晶體將功率放大器818及包括開關及其類似者之相關聯組件製造於GaAs基板上，或使用CMOS電晶體將其製造於矽基板上。
仍參看圖7，無線裝置800亦可包括具有一或多個方向性EM耦合器的RF電路裝置100X，該一或多個方向性EM耦合器用於量測來自功率放大器818之經傳輸功率信號且用於將一或多個經耦合信號提供至感測器模組816。感測器模組816又可將資訊作為回饋發送至收發器802及/或直接地發送至功率放大器818以作出調節功率放大器818之功率位準之調整。以此方式，RF電路裝置100X可用於增加/減少具有相對低/高功率之傳輸信號的功率。然而，將瞭解，RF電路裝置100X可用於多種其他實施中。
在無線裝置800為具有分時多重存取(TDMA)架構之行動電話的某些實施例中，RF電路裝置100X可有利地管理來自功率放大器818之RF經傳輸功率信號的放大。在具有分時多重存取(TDMA)架構(諸如，在全球行動通信系統(GSM)、分碼多重存取(CDMA)及寬頻分碼多重存取(W-CDMA)系統中發現之彼等者)之行動電話中，功率放大器818可用於在功率相對於時間之指定限制內使功率包絡向上且向下移位。舉例而言，特定行動電話可被指派針對特定頻道之傳輸時間槽。在此情況下，功率放大器818可用於隨時間推移輔助調節一或多個RF功率信號之功率位準，以便防止在經指派接收時間槽期間傳輸信號干擾且減少功率消耗。在此類系統中，RF電路裝置100X可用於量測功率放大器輸出信號之功率以輔助控制功率放大器818，如上文所論述。展示於圖7中之實施為例示性且非限制性的。舉例而言，圖7之實施說明了結合RF信號之傳輸使用RF電路裝置100X，然而，將瞭解，本文中所 論述之RF電路裝置之各種實例亦可與所接收RF或其他信號一起使用。
本文中所使用之措詞及術語係出於描述之目的且不應被視為限制性的。如本文中所使用，術語「複數個」指兩個或兩個以上項目或組件。說明書抑或申請專利範圍及其類似者中之術語「包含」、「包括」、「攜載」、「具有」、「含有」及「涉及」為開放式術語，亦即，意謂「包括(但不限於)」。因此，此類術語之使用意圖涵蓋其後所列舉之項目及其等效物以及額外項目。僅過渡片語「由……組成」及「基本上由……組成」分別為關於申請專利範圍之封閉或半封閉式過渡片語。在申請專利範圍中使用諸如「第一」、「第二」、「第三」及其類似者之序數術語修飾請求項要素本身不意味著一個請求項要素相對於另一要素的任何優先權、優先性或次序或執行方法動作之時間次序，而是僅用作標籤以區分具有某一名稱之一個請求項要素與具有相同名稱(但使用序數術語)之另一要素以區分該等請求項要素。
在已因此描述至少一個實施例之若干態樣後，應瞭解，熟習此項技術者將易於想到各種改變、修改及改良。任何實施例中所描述之任何特徵可包括於任何其他實施例之任何特徵中或經其取代。此等改變、修改及改良意欲為本發明之部分，且意欲在本發明之範疇內。因此，前述描述及圖式僅為舉例。
225‧‧‧接點

Claims (25)

  1. 一種電子裝置，其包含：一主動射頻(RF)電路元件，其被整合至一絕緣體上矽(SOI)基板中；一被動RF電路元件，其被整合至該SOI基板中；及一載體基板，其包括結合至該SOI基板之一介電材料。
  2. 如請求項1之電子裝置，其進一步包含形成於該主動RF電路元件及內埋氧化物層上方之一介電材料層，該被動RF電路元件被安置於該介電材料層之一上部表面上。
  3. 如請求項2之電子裝置，其中該被動RF電路元件自該主動RF電路元件橫向偏移。
  4. 如請求項3之電子裝置，其中該介電材料層包括分離至少兩個金屬互連件層之複數個層間介電材料層。
  5. 如請求項3之電子裝置，其中該載體基板結合至該介電材料層。
  6. 如請求項5之電子裝置，其進一步包含將該載體基板結合至該介電材料層之一黏著劑層。
  7. 如請求項5之電子裝置，其進一步包含安置於該內埋氧化物層之一下部表面上的一介電塗層。
  8. 如請求項7之電子裝置，其進一步包含一導電介層孔，該導電介層孔安置於該介電塗層及該內埋氧化物層中，且與該主動RF電路元件及形成於該介電塗層之一下部表面上之一接點電接觸。
  9. 如請求項3之電子裝置，其中該載體基板結合至該內埋氧化物層。
  10. 如請求項9之電子裝置，其中該載體基板陽極結合至內埋氧化物層。
  11. 如請求項1之電子裝置，其中該介電材料係選自由熔融矽、硼矽酸玻璃、III-V材料、藍寶石及高電阻矽組成之群。
  12. 如請求項11之電子裝置，其中該介電材料不同於上面最初形成有該電子裝置之一SOI載體基板的一材料。
  13. 如請求項1之電子裝置，其併入至一RF系統中。
  14. 一種形成一電子裝置之方法，該方法包含：製造一絕緣體上矽(SOI)裝置，其包括一主動射頻(RF)電路元件、一被動RF電路元件、一內埋氧化物層、一層間介電材料層及安置於該內埋氧化物層之一下部表面上的一半導體載體基板；將一介電載體基板結合至該層間介電材料層之一上部表面；自該SOI裝置移除該半導體載體基板；在該內埋氧化物層之該下部表面上形成一保護介電材料層；及穿過該保護介電材料層及內埋氧化物層形成一導電介層孔，該導電介層孔將該主動RF電路元件電連接至形成於該保護介電材料層之一下部表面上的一接點。
  15. 如請求項14之方法，其中在製造該SOI裝置期間且在自該SOI裝置移除該半導體載體基板之前，穿過該內埋氧化物層形成該導電介層孔。
  16. 如請求項14之方法，其中在自該SOI裝置移除該半導體載體基板之後形成該導電介層孔。
  17. 如請求項16之方法，其中在形成該保護介電材料層之後形成該導電介層孔。
  18. 如請求項17之方法，其中在與該接點相同之一沈積步驟中沈積該導電介層孔之一導電材料。
  19. 如請求項14之方法，其中將該介電載體基板結合至該層間介電材料層之該上部表面包括藉由一黏著材料層將該介電載體基板結合至該層間介電材料層之該上部表面。
  20. 如請求項14之方法，其進一步包含將該電子裝置併入至一RF系統中。
  21. 一種形成一電子裝置之方法，該方法包含：製造一絕緣體上矽(SOI)裝置，其包括一主動射頻(RF)電路元件、一被動RF電路元件、一內埋氧化物層、一層間介電材料層及安置於該內埋氧化物層之一下部表面上的一半導體載體基板；藉由一臨時黏著劑將一臨時載體基板結合至該層間介電材料層之一上部表面；自該SOI裝置移除該半導體載體基板；將一介電載體基板結合至該內埋氧化物層之一下部表面；及自該SOI裝置移除該臨時載體基板及臨時黏著劑。
  22. 如請求項21之方法，其中將該介電載體基板結合至該內埋氧化物層之該下部表面包括藉由一黏著劑將該介電載體基板結合至該內埋氧化物層之該下部表面。
  23. 如請求項21之方法，其中將該介電載體基板結合至該內埋氧化物層之該下部表面包括將該介電載體基板陽極結合至該內埋氧化物層之該下部表面。
  24. 如請求項21之方法，其中將該介電載體基板結合至該內埋氧化物層之該下部表面包括將該介電載體基板直接熔融結合至該內埋氧化物層之該下部表面。
  25. 如請求項21之方法，其進一步包含將該電子裝置併入至一RF系統中。
TW105120046A 2015-06-25 2016-06-24 用於高效能被動－主動電路整合之方法及設備 TW201712853A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201562184318P 2015-06-25 2015-06-25

Publications (1)

Publication Number Publication Date
TW201712853A true TW201712853A (zh) 2017-04-01

Family

ID=56895311

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105120046A TW201712853A (zh) 2015-06-25 2016-06-24 用於高效能被動－主動電路整合之方法及設備

Country Status (4)

Country Link
US (1) US20160379943A1 (zh)
CN (1) CN106373943A (zh)
GB (1) GB2541098A (zh)
TW (1) TW201712853A (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019501524A (ja) * 2015-12-04 2019-01-17 ザ・シランナ・グループ・プロプライエタリー・リミテッドＴｈｅ Ｓｉｌａｎｎａ Ｇｒｏｕｐ Ｐｔｙ Ｌｉｍｉｔｅｄ 絶縁体上半導体基板
US20190287935A1 (en) * 2016-12-21 2019-09-19 Intel Corporation Ultra low loss microelectronic devices having insulating substrates with optional air cavity structures
US10446442B2 (en) * 2016-12-21 2019-10-15 Globalfoundries Inc. Integrated circuit chip with molding compound handler substrate and method
FR3062517B1 (fr) * 2017-02-02 2019-03-15 Soitec Structure pour application radiofrequence
US10580903B2 (en) 2018-03-13 2020-03-03 Psemi Corporation Semiconductor-on-insulator transistor with improved breakdown characteristics
US10573674B2 (en) 2018-07-19 2020-02-25 Psemi Corporation SLT integrated circuit capacitor structure and methods
US10658386B2 (en) 2018-07-19 2020-05-19 Psemi Corporation Thermal extraction of single layer transfer integrated circuits
US20200043946A1 (en) * 2018-07-31 2020-02-06 Psemi Corporation Low Parasitic Capacitance RF Transistors
US10553474B1 (en) 2018-08-29 2020-02-04 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a semiconductor-on-insulator (SOI) substrate
CN111430217B (zh) * 2019-01-09 2022-11-29 芯恩（青岛）集成电路有限公司 一种半导体器件及其制造方法
CN113491007A (zh) * 2019-03-11 2021-10-08 Hrl实验室有限责任公司 在金属嵌入式芯片组件(meca)处理期间保护晶粒的方法
US10707120B1 (en) 2019-04-03 2020-07-07 Tower Semiconductor Ltd. SOI devices with air gaps and stressing layers
US11503704B2 (en) * 2019-12-30 2022-11-15 General Electric Company Systems and methods for hybrid glass and organic packaging for radio frequency electronics
US11804435B2 (en) 2020-01-03 2023-10-31 Skyworks Solutions, Inc. Semiconductor-on-insulator transistor layout for radio frequency power amplifiers
US20240106122A1 (en) * 2022-09-23 2024-03-28 Plume Design, Inc. Compact, single near-field communication (NFC) antenna utilized for multiple functions in a smart ring

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2784800B1 (fr) * 1998-10-20 2000-12-01 Commissariat Energie Atomique Procede de realisation de composants passifs et actifs sur un meme substrat isolant
JP3858537B2 (ja) * 1999-11-02 2006-12-13 富士ゼロックス株式会社 基板接合方法、接合体、インクジェットヘッド、および画像形成装置
JP4016340B2 (ja) * 2003-06-13 2007-12-05 ソニー株式会社 半導体装置及びその実装構造、並びにその製造方法
TWI457835B (zh) * 2004-02-04 2014-10-21 Semiconductor Energy Lab 攜帶薄膜積體電路的物品
US7816721B2 (en) * 2004-11-11 2010-10-19 Semiconductor Energy Laboratory Co., Ltd. Transmission/reception semiconductor device with memory element and antenna on same side of conductive adhesive
EP1970952A3 (en) * 2007-03-13 2009-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20080277778A1 (en) * 2007-05-10 2008-11-13 Furman Bruce K Layer Transfer Process and Functionally Enhanced Integrated Circuits Products Thereby
US8466036B2 (en) * 2010-12-24 2013-06-18 Io Semiconductor, Inc. Trap rich layer for semiconductor devices
FR2980919B1 (fr) * 2011-10-04 2014-02-21 Commissariat Energie Atomique Procede de double report de couche
US9496255B2 (en) * 2011-11-16 2016-11-15 Qualcomm Incorporated Stacked CMOS chipset having an insulating layer and a secondary layer and method of forming same
KR20130058340A (ko) * 2011-11-25 2013-06-04 삼성전기주식회사 인덕터 및 그 제조 방법
US9178555B2 (en) * 2013-02-20 2015-11-03 Micro Mobio Corporation World band radio frequency front end module, system and method thereof
CN103296013B (zh) * 2013-05-28 2017-08-08 上海华虹宏力半导体制造有限公司 射频器件的形成方法
CN104241279B (zh) * 2013-06-18 2017-09-01 中芯国际集成电路制造(上海)有限公司 一种集成电路及其制造方法
US20150371905A1 (en) * 2014-06-20 2015-12-24 Rf Micro Devices, Inc. Soi with gold-doped handle wafer

Also Published As

Publication number Publication date
CN106373943A (zh) 2017-02-01
GB201610776D0 (en) 2016-08-03
US20160379943A1 (en) 2016-12-29
GB2541098A (en) 2017-02-08

Similar Documents

Publication Publication Date Title
TW201712853A (zh) 用於高效能被動－主動電路整合之方法及設備
US10903240B2 (en) Integrated circuits (ICs) on a glass substrate
TWI693676B (zh) Ｓｏｉ基板上之整合式被動裝置
US11164891B2 (en) Integrated circuits with components on both sides of a selected substrate and methods of fabrication
US11335669B2 (en) Wafer level chip scale filter packaging using semiconductor wafers with through wafer vias
US11336251B2 (en) Device with 3D inductor and magnetic core in substrate
JP2021535663A (ja) パッケージ状弾性表面波デバイス
US10037911B2 (en) Device layer transfer with a preserved handle wafer section
CN107680958B (zh) 射频微系统封装模块及其制造方法
TW201801360A (zh) 用於耦合器線性改良及重組態的可調主動矽
KR20200057714A (ko) 후면 실리사이드화에 의한 벌크 층 전사 프로세싱
US11817379B2 (en) Substrate comprising an inductor and a capacitor located in an encapsulation layer
CN103420322B (zh) 晶片封装体及其形成方法
WO1996027905A1 (fr) Circuit amplificateur haute frequence
US11439008B2 (en) Package with substrate comprising variable thickness solder resist layer
US20240038831A1 (en) Package with a substrate comprising embedded stacked trench capacitor devices
TW201106818A (en) WLAN SiP module