KR20200057714A - 후면 실리사이드화에 의한 벌크 층 전사 프로세싱 - Google Patents

후면 실리사이드화에 의한 벌크 층 전사 프로세싱 Download PDF

Info

Publication number
KR20200057714A
KR20200057714A KR1020207008515A KR20207008515A KR20200057714A KR 20200057714 A KR20200057714 A KR 20200057714A KR 1020207008515 A KR1020207008515 A KR 1020207008515A KR 20207008515 A KR20207008515 A KR 20207008515A KR 20200057714 A KR20200057714 A KR 20200057714A
Authority
KR
South Korea
Prior art keywords
bulk semiconductor
dielectric layer
trench isolation
layer
semiconductor wafer
Prior art date
Application number
KR1020207008515A
Other languages
English (en)
Other versions
KR102675753B1 (ko
Inventor
시난 곡테페리
조지 피트 임투른
스티븐 앨런 파넬리
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20200057714A publication Critical patent/KR20200057714A/ko
Application granted granted Critical
Publication of KR102675753B1 publication Critical patent/KR102675753B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/117—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

RFIC(radio frequency integrated circuit)는 벌크 반도체 다이를 포함한다. RFIC는 또한, 벌크 반도체 다이의 제1 면 상의 제1 액티브/패시브 디바이스, 및 제1 면으로부터 벌크 반도체 다이의 제1 면과 대향하는 제2 면으로 연장되는 제1 딥 트렌치 격리 영역을 포함한다. RFIC는 또한, 벌크 반도체 다이의 제2 면 상의 컨택 층을 포함한다. RFIC는 컨택 층 상의 제2 면 유전체 층을 더 포함한다. 제1 딥 트렌치 격리 영역은 컨택 층을 통해 제2 면 유전체 층 내로 연장될 수 있다.

Description

후면 실리사이드화에 의한 벌크 층 전사 프로세싱
[0001] 본 출원은, "BULK LAYER TRANSFER PROCESSING WITH BACKSIDE SILICIDATION"이라는 명칭으로 2017년 9월 29일자로 출원된 미국 가특허 출원 번호 제 62/565,495 호를 우선권으로 주장하는, "BULK LAYER TRANSFER PROCESSING WITH BACKSIDE SILICIDATION"이라는 명칭으로 2018년 5월 9일자로 출원된 미국 특허 출원 번호 제 15/975,434 호를 우선권으로 주장하고, 상기 출원의 개시내용들은 그 전체가 본원에서 인용에 의해 명백하게 포함된다.
[0002] 본 개시내용은 일반적으로 IC(integrated circuit)들에 관한 것이다. 더 구체적으로, 본 개시내용은 후면 실리사이드화(backside silicidation)에 의한 벌크 층 전사 프로세싱에 관한 것이다.
[0003] 모바일 RF(radio frequency) 칩들(예컨대, 모바일 RF 트랜시버들)의 설계는 통신 향상들을 지원하기 위한 추가 회로 기능들에 의해 복잡해졌다. 이 모바일 RF 트랜시버들의 설계는 반도체 온 절연체(semiconductor on insulator) 기술의 사용을 포함할 수 있다. 반도체 온 절연체(SOI) 기술은, 종래의 반도체(예컨대, 실리콘) 기판들을, 기생 커패시턴스를 감소시키고 성능을 개선시키기 위해 계층화된 반도체-절연체-반도체 기판으로 대체한다. SOI-기반 디바이스들은, 실리콘 접합이 전기 아이솔레이터(electrical isolator), 통상적으로 BOX(buried oxide) 층 위에 있기 때문에, 종래의 실리콘-내장 디바이스(silicon-built device)들과 상이하다. 그러나, 두께가 감소된 BOX 층은 SOI 층 상의 액티브(active) 디바이스와 BOX 층을 지지하는 SOI 기판의 근접성에 의해 야기된 인공 고조파들을 충분히 감소시키지 못할 수 있다.
[0004] 예컨대, 고 성능 CMOS(complementary metal oxide semiconductor) RF(radio frequency) 스위치 기술들은 현재 SOI 기판들을 사용하여 제조된다. SOI 기판들은 모바일 RF 트랜시버들에서 인공 고조파들에 대해 일부 보호를 제공할 수 있지만, SOI 기판들은 매우 비싸다. 게다가, 디바이스 격리를 증가시키고 RF 손실을 감소시키는 것은 비싼 핸들 웨이퍼들을 수반할 수 있다. 예컨대, CMOS 스위치 디바이스는 HR(high resistivity)-실리콘 또는 사파이어와 같은 HR 핸들 웨이퍼에 물리적으로 본딩될 수 있다. 하부 기판(underlying substrate)으로부터의 스위치 디바이스의 증가된 공간 분리는 CMOS 스위치의 RF 성능을 극적으로 개선시키지만, HR-실리콘 또는 사파이어 핸들 웨이퍼의 사용은 극적으로 비용을 증가시킨다. 즉, SOI 웨이퍼들 및 핸들 기판들의 사용은 벌크 반도체 웨이퍼의 비용에 비해 상당히 비싸다.
[0005] RFIC(radio frequency integrated circuit)는 벌크 반도체 다이를 포함할 수 있다. RFIC는 벌크 반도체 다이의 제1 면(first-side) 상의 제1 액티브/패시브 디바이스, 및 제1 면으로부터 벌크 반도체 다이의 제1 면과 대향하는 제2 면(second-side)으로 연장되는 제1 딥 트렌치 격리(deep trench isolation) 영역을 포함할 수 있다. RFIC는 또한, 벌크 반도체 다이의 제2 면 상의 컨택 층을 포함할 수 있다. RFIC는 컨택 층 상의 제2 면 유전체 층을 더 포함할 수 있다. 제1 딥 트렌치 격리 영역은 컨택 층을 통해 제2 면 유전체 층 내로 연장될 수 있다.
[0006] RF(radio frequency) 집적 회로를 구성하는 방법은, 벌크 반도체 웨이퍼의 제1 면 상에 제1 트랜지스터를 제조하는 단계를 포함할 수 있다. 방법은 또한, 제1 트랜지스터에 근접하게, 벌크 반도체 웨이퍼 내에 제1 딥 트렌치 격리 영역을 형성하는 단계를 포함할 수 있다. 방법은 또한, 제1 트랜지스터 상에 제1 면 유전체 층을 증착시키는 단계를 포함할 수 있다. 방법은 제1 면 유전체 층에 핸들 기판을 본딩하는 단계를 더 포함할 수 있다. 방법은 또한, 벌크 반도체 웨이퍼의 제2 면에서 제1 딥 트렌치 격리 영역을 노출시키는 단계를 포함할 수 있다. 방법은 벌크 반도체 웨이퍼의 제2 면 상에 그리고 제1 딥 트렌치 격리 영역의 노출된 측벽들 상에 컨택 층을 증착시키는 단계를 더 포함할 수 있다.
[0007] RF(radio frequency) 프론트 엔드 모듈은 무선 트랜시버를 포함할 수 있다. 무선 트랜시버는 벌크 반도체 다이의 제1 면 상의 제1 트랜지스터, 및 제1 면으로부터 벌크 반도체 다이의 제1 면과 대향하는 제2 면으로 연장되는 제1 딥 트렌치 격리 영역을 포함하는 벌크 반도체 다이를 포함할 수 있다. 무선 트랜시버는 또한, 벌크 반도체 다이의 제2 면 상의 컨택 층, 및 컨택 층 상의 제2 면 유전체 층을 포함할 수 있다. 제1 딥 트렌치 격리 영역은 컨택 층을 통해 제2 면 유전체 층 내로 연장될 수 있다. RF 프론트 엔드 모듈은 또한, 무선 트랜시버의 출력에 커플링된 안테나를 포함할 수 있다.
[0008] 이것은 다음의 상세한 설명이 더 잘 이해될 수 있도록, 본 개시내용의 특징들 및 기술적 이점들을 상당히 광범위하게 요약하였다. 본 개시내용의 부가적 특징들 및 이점들이 이하에서 설명될 것이다. 본 개시내용은 본 개시내용의 동일한 목적들을 수행하기 위해 다른 구조들을 수정하거나 또는 설계하기 위한 기반으로서 용이하게 이용될 수 있다는 것이 당업자들에 의해 인식되어야 한다. 또한, 그러한 등가의 구성들이 첨부된 청구항들에서 기술된 바와 같은 본 개시내용의 교시 사항들로부터 벗어나지 않는다는 것이 당업자들에 의해 인식되어야 한다. 본 개시내용의 구조 및 동작 방법 둘 모두에 대해, 본 개시내용의 특성인 것으로 여겨지는 신규한 특징들은 추가적 목적들 및 이점들과 함께, 첨부한 도면들과 관련하여 고려될 때 다음의 설명으로부터 더 잘 이해될 것이다. 그러나, 도면들 각각이 단지 예시 및 설명만을 위해 제공되며, 본 개시내용의 제한들의 정의로서 의도되는 것이 아니라는 것이 명백하게 이해될 것이다.
[0009] 이제, 본 개시내용의 더 완전한 이해를 위해, 첨부한 도면들과 함께 살펴볼 다음의 설명에 대한 참조가 이루어진다.
[0010] 도 1은 칩셋을 위한 무선 근거리 네트워크 모듈 및 RF(radio frequency) 프론트 엔드 모듈을 갖는 무선 디바이스의 개략적 다이어그램이다.
[0011] 도 2는 RF 반도체 온 절연체(SOI) 디바이스를 포함하는 RFIC(radio frequency integrated circuit)의 단면도를 도시한다.
[0012] 도 3은 본 개시내용의 양상들에 따른 벌크 반도체 층 전사 프로세스를 사용하여 제조된 RFIC(radio frequency integrated circuit)의 단면도이다.
[0013] 도 4는 본 개시내용의 양상들에 따른, 벌크 반도체 다이의 후면 상의 컨택 층을 포함하는 벌크 반도체 다이를 갖는 RFIC(radio frequency integrated circuit)의 단면도이다.
[0014] 도 5a - 5g는 본 개시내용의 양상들에 따른, 도 4의 RFIC를 제조하기 위한 프로세스를 예시한다.
[0015] 도 6은 본 개시내용의 양상들에 따른 벌크 반도체 층 전사 프로세스를 사용하여 RFIC(radio frequency integrated circuit)를 구성하는 방법을 예시하는 프로세스 흐름 다이어그램이다.
[0016] 도 7은 본 개시내용의 구성이 유리하게 사용될 수 있는 예시적 무선 통신 시스템을 도시하는 블록 다이어그램이다.
[0017] 도 8은 본 개시내용의 일 구성에 따른 반도체 컴포넌트의 회로, 레이아웃, 및 논리 설계에 사용되는 설계 워크스테이션을 예시하는 블록 다이어그램이다.
[0018] 첨부된 도면들과 관련하여 아래에서 기술되는 상세한 설명은 다양한 구성들의 설명으로서 의도되며, 본원에서 설명된 개념들이 실시될 수 있는 구성들만을 표현하도록 의도되지 않는다. 상세한 설명은 다양한 개념들의 철저한 이해를 제공할 목적으로 특정 세부사항들을 포함한다. 그러나, 이 개념들은 이 특정 세부사항들 없이 실시될 수 있다는 것이 당업자들에게 명백할 것이다. 일부 사례들에서는, 그러한 개념들을 모호하게 하는 것을 회피하기 위해, 잘 알려져 있는 구조들 및 컴포넌트들이 블록 다이어그램 형태로 도시된다.
[0019] 본원에서 설명된 바와 같이, "및/또는"이라는 용어의 사용은 "포함적 논리합(inclusive OR)"을 나타내도록 의도되고, "또는"이라는 용어의 사용은 "배타적 논리합(exclusive OR)"을 나타내도록 의도된다. 본원에서 설명된 바와 같이, 본 설명 전반에 걸쳐 사용되는 "예시적"이라는 용어는, "예, 예증 또는 예시로서 제공되는"을 의미하며, 다른 예시적 구성들에 비해 선호되거나 또는 유리한 것으로 반드시 해석되지 않아야 한다. 본원에서 설명된 바와 같이, 본 설명 전반에 걸쳐 사용되는 "커플링된"이라는 용어는 "직접적으로든 또는 중간 연결(intervening connection)들(예컨대, 스위치)을 통해 간접적으로든, 전기적으로, 기계적으로, 또는 다른 방식으로 연결된"을 의미하며, 반드시 물리적 연결들에 제한되지 않는다. 추가적으로, 연결들은 오브젝트들이 영구적으로 연결되거나 또는 해제가능하게 연결되는 것일 수 있다. 연결들은 스위치들을 통해 이루어질 수 있다. 본원에서 설명된 바와 같이, 본 설명 전반에 걸쳐 사용되는 "근접한"이라는 용어는 "인접한, 매우 근접한, 바로 옆에, 또는 가까운"을 의미한다. 본원에서 설명된 바와 같이, 본 설명 전반에 걸쳐 사용되는 "~ 상에(on)"라는 용어는 일부 구성들에서 "직접적으로 ~ 상에" 그리고 다른 구성들에서 "간접적으로 ~ 상에"를 의미한다.
[0020] 모바일 RF(radio frequency) 트랜시버들의 설계는 반도체 온 절연체 기술의 사용을 포함할 수 있다. 반도체 온 절연체(SOI) 기술은, 종래의 실리콘 기판들을, 기생 커패시턴스를 감소시키고 성능을 개선시키기 위해 계층화된 반도체-절연체-반도체 기판으로 대체한다. SOI-기반 디바이스들은 전기 아이솔레이터, 통상적으로 BOX(buried oxide) 층 위에 실리콘 접합을 포함함으로써 종래의 실리콘-내장 디바이스들과 상이하지만, SOI-기반 디바이스들은 종래의 실리콘-내장 디바이스들보다 더 비싸다. 게다가, 두께가 감소된 BOX 층은 SOI 층 상의 액티브 디바이스 및 BOX 층을 지지하는 SOI 기판의 근접성에 의해 야기된 인공 고조파들을 충분히 감소시키지 못할 수 있다.
[0021] SOI 층 상의 액티브 디바이스들은 고 성능 CMOS(complementary metal oxide semiconductor) 트랜지스터들을 포함할 수 있다. 예컨대, 고 성능 CMOS RF 스위치 기술들은 현재 SOI 기판들을 사용하여 제조된다. RFFE(radio frequency front end) 모듈은 성공적 동작을 위해 이러한 고 성능 CMOS RF 스위치 기술들에 의존할 수 있다. 그에 따라서, RFFE 모듈을 제조하기 위한 프로세스는 이러한 고 성능 CMOS RF 스위치 기술들을 지원하기 위해 SOI 웨이퍼를 고가로 통합하는 것을 수반한다. 게다가, 향후 RF 성능 향상들을 지원하는 것은 RF 손실을 감소시키면서 디바이스 격리를 증가시키는 것을 수반한다.
[0022] 디바이스 격리를 증가시키고 RF 손실을 감소시키기 위한 하나의 기법은 트랩 리치(trap rich) 영역들을 갖는 SOI 웨이퍼들을 사용하여 RFFE 모듈을 제조하는 것이다. 예컨대, RF 디바이스(예컨대, RF 스위치 디바이스)는 트랩 리치 영역을 갖는 SOI 웨이퍼를 사용하여 제조될 수 있다. 불행하게도, 트랩 리치 영역들을 갖는 SOI 웨이퍼들은 정규 SOI 웨이퍼들보다 약 2배의 비용이 든다. 대안적으로, 층 전사 프로세스는 (예컨대, HR(high resistivity)-실리콘 또는 사파이어와 같은) HR 핸들 웨이퍼에 RF 스위치 디바이스(예컨대, SOI 웨이퍼를 사용하여 제조됨)를 물리적으로 본딩할 수 있다. 다수의 절연 유전체 층들로 인한 증가된 공간 분리는 하부 기판으로부터 RF 스위치 디바이스를 격리시키며, 이는 RF 스위치 디바이스의 RF 성능을 극적으로 개선시킨다. 불행하게도, 예컨대, HR-실리콘 또는 사파이어 웨이퍼를 포함하는 HR 핸들 웨이퍼의 사용은 벌크 반도체 웨이퍼의 비용에 비해 상당히 비싸다.
[0023] 본 개시내용의 다양한 양상들은 후면 실리사이드화에 의한 벌크 층 전사 프로세싱을 위한 기법들을 제공한다. 집적 RF 회로의 반도체 제조를 위한 프로세스 흐름은 FEOL(front-end-of-line) 프로세스들, MOL(middle-of-line) 프로세스들, 및 BEOL(back-end-of-line) 프로세스들을 포함할 수 있다. "층"이라는 용어는 막을 포함하며, 달리 서술되지 않는 한, 수직 또는 수평 두께를 표시하는 것으로 해석되지 않아야 한다는 것이 이해될 것이다. 본원에서 설명된 바와 같이, "기판"이라는 용어는 다이싱된 웨이퍼(diced wafer)의 기판을 지칭할 수 있거나 또는 다이싱되지 않은 웨이퍼의 기판을 지칭할 수 있다. 유사하게, 칩 및 다이라는 용어들은 상호 교환가능하게 사용될 수 있다.
[0024] 본 개시내용의 양상들은 SOI 웨이퍼들을 대체하기 위한 벌크 반도체(예컨대, 실리콘) 웨이퍼의 사용을 포함한다. 즉, 본 개시내용의 양상들은 비싼 SOI 웨이퍼를 사용하지 않고 반도체 디바이스 층을 형성하기 위해 저렴한 벌크 반도체 웨이퍼들을 사용한다. 본 개시내용의 이러한 양상에 따르면, RFIC(radio frequency integrated circuit)는 벌크 반도체 다이의 전면(front-side) 상의 반도체 디바이스 층을 포함한다. 딥 트렌치 격리 영역은 전면으로부터 벌크 반도체 다이의 전면에 대향하는 후면으로 연장될 수 있다.
[0025] 실리사이드 층은 컨택 층으로서 벌크 반도체 다이의 후면 상에 증착될 수 있다. 또한, 벌크 반도체 다이의 후면은 반도체 디바이스 층 상의 전면 유전체 층(예컨대, 제1 면 유전체 층)으로부터 멀리 있는(distal) 후면 유전체 층(예컨대, 제2 면 유전체 층)에 의해 지지될 수 있다. RFIC는 또한 전면 유전체 층 상의 핸들 기판을 포함할 수 있다. 전면 및 후면은 각각 제1 면 또는 제2 면으로 지칭될 수 있다. 일부 경우들에서, 전면은 제1 면으로 지칭될 것이다. 다른 경우들에서는, 후면이 제1 면으로 지칭될 것이다.
[0026] 도 1은 칩셋을 위한 무선 근거리 네트워크 모듈 및 RF(radio frequency) 프론트 엔드 모듈을 갖는 무선 디바이스(예컨대, 셀룰러 폰 또는 스마트폰)의 개략적 다이어그램이다. 무선 디바이스(100)는 본 개시내용의 양상들에 따른, 벌크 반도체 다이를 사용하여 제조될 수 있는, 칩셋(110)을 위한 무선 근거리 네트워크(WLAN)(예컨대, WiFi) 모듈(150) 및 RF 프론트 엔드 모듈(170)을 포함할 수 있다. WiFi 모듈(150)은 안테나(162)를 무선 근거리 네트워크 모듈(예컨대, WLAN 모듈(152))에 통신가능하게 커플링하는 제1 다이플렉서(160)를 포함한다. RF 프론트 엔드 모듈(170)은 듀플렉서(180)(DUP)를 통해 안테나(192)를 무선 트랜시버(120)(WTR)에 통신가능하게 커플링하는 제2 다이플렉서(190)를 포함한다.
[0027] 무선 트랜시버(120) 및 WiFi 모듈(150)의 WLAN 모듈(152)은 PMIC(power management integrated circuit)(140)를 통해 전원(102)에 의해 전력을 공급받는 모뎀(MSM, 예컨대, 기저대역 모뎀)(130)에 커플링된다. 칩셋(110)은 또한 신호 무결성을 제공하기 위해 커패시터들(112 및 114)뿐만 아니라 인덕터(들)(116)를 포함한다. PMIC(140), 모뎀(130), 무선 트랜시버(120) 및 WLAN 모듈(152)은 각각 커패시터들(예컨대, 142, 132, 122 및 154)을 포함하며, 클럭(118)에 따라 동작한다. 칩셋(110) 내의 다양한 인덕터 및 커패시터 컴포넌트들의 기하학적 구조(geometry) 및 어레인지먼트(arrangement)는 컴포넌트들 사이의 전자기적 커플링을 감소시킬 수 있다.
[0028] 무선 디바이스(100)의 무선 트랜시버(120)는 일반적으로 양방향 통신을 위한 데이터를 송신 및 수신하기 위한 모바일 RF 트랜시버를 포함한다. 모바일 RF 트랜시버는 데이터 송신을 위한 송신 섹션 및 데이터 수신을 위한 수신 섹션을 포함할 수 있다. 데이터 송신을 위해, 송신 섹션은 변조된 RF 신호를 획득하기 위해 데이터로 RF 캐리어 신호를 변조하고, 적절한 출력 전력 레벨을 갖는 증폭된 RF 신호를 획득하기 위해 전력 증폭기(PA)를 사용하여 변조된 RF 신호를 증폭시키고, 그리고 증폭된 RF 신호를 안테나(192)를 통해 기지국으로 송신할 수 있다. 데이터 수신을 위해, 수신 섹션은 수신된 RF 신호를 안테나(192)를 통해 획득할 수 있으며, 저잡음 증폭기(LNA)를 사용하여 수신된 RF 신호를 증폭시키고, 수신된 RF 신호를 프로세싱하여 통신 신호에서 기지국에 의해 전송된 데이터를 복구할 수 있다.
[0029] 무선 트랜시버(120)는 이 통신 신호들을 증폭시키기 위한 하나 이상의 회로들을 포함할 수 있다. 증폭기 회로들(예컨대, LNA/PA)은 하나 이상의 구동기 스테이지들 및 하나 이상의 증폭기 출력 스테이지들을 가질 수 있는 하나 이상의 증폭기 스테이지들을 포함할 수 있다. 증폭기 스테이지들 각각은 통신 신호들을 증폭시키기 위한 다양한 방식들로 구성된 하나 이상의 트랜지스터들을 포함한다. 무선 트랜시버(120)에 의해 송신 및 수신된 통신 신호들을 증폭시키도록 구성된 트랜지스터들을 제조하기 위한 다양한 옵션들이 존재한다.
[0030] 무선 트랜시버(120) 및 RF 프론트 엔드 모듈(170)은 도 2에 도시된 바와 같이, 기판으로부터 액티브 디바이스를 분리하기 위해 층 전사 프로세스를 사용하여 구현될 수 있다.
[0031] 도 2는 층 전사 프로세스를 사용하여 제조될 수 있는, RF 반도체 온 절연체(SOI) 디바이스를 포함하는 RF(radio frequency) 집적 회로(200)의 단면도를 도시한다. 도 2에 도시된 바와 같이, RF 디바이스는 희생 기판(201)에 의해 초기에 지지된, 절연체 층(220) 상의 액티브 디바이스(210)를 포함한다. RF 디바이스는 또한, 제1 유전체 층(204) 내의 액티브 디바이스(210)에 커플링된 상호 연결부들(250)을 포함한다. 층 전사 프로세스에서, 핸들 기판(202)은 희생 기판(201)의 제거를 가능하게 하기 위해 RF 디바이스의 제1 유전체 층(204)에 본딩된다. 층 전사 프로세스를 사용하는 희생 기판(201)의 제거는, 예컨대, 제1 유전체 층(204)의 유전체 두께를 증가시킴으로써 고-성능의 저-기생(low-parasitic) RF 디바이스들을 인에이블(enable)시킨다. 즉, RF 디바이스의 기생 커패시턴스는 유전체 두께에 비례하며, 이는 액티브 디바이스(210)와 핸들 기판(202) 사이의 거리를 결정한다.
[0032] BOX 층(220) 상의 액티브 디바이스(210)는 CMOS(complementary metal oxide semiconductor) 트랜지스터일 수 있다. RFFE 모듈(170)(도 1)은 성공적 동작을 위해 이러한 고 성능 CMOS RF 기술들에 의존할 수 있다.
[0033] 도 3은 본 개시내용의 양상들에 따른 벌크 반도체 층 전사 프로세스를 사용하여 제조된 RFIC(radio frequency integrated circuit)의 단면도이다. 대표적으로, RF 집적 회로(300)는 벌크 반도체 웨이퍼(320)의 전면 상에 각각 형성된 게이트, 소스/드레인(S/D) 영역들, 및 소스/드레인 영역들 사이의 채널 영역을 갖는 액티브 디바이스(310)를 포함한다. SOI 구현들과 대조적으로, 소스/드레인 및 채널 영역들을 포함하는 액티브 디바이스 층은 BOX(buried oxide) 층에 의해 지지되지 않는다. 액티브 디바이스로서 도시되지만, 액티브 디바이스(310)는 제1 액티브/패시브 디바이스뿐만 아니라 제2 액티브/패시브 디바이스일 수 있다는 것이 인식되어야 한다.
[0034] RF 집적 회로(300)는 또한 액티브 디바이스(310)의 소스/드레인 영역들에 커플링된 MOL(middle-of-line)/BEOL(back-end-of-line) 상호 연결부들을 포함한다. 설명된 바와 같이, MOL/BEOL 층들은 제1 면(예컨대, 전면) 층들로 지칭될 수 있다. 이에 반해, 벌크 반도체 웨이퍼(320)를 지지하는 층들은 제2 면(예컨대, 후면) 층들로 지칭될 수 있다. 이 예에서, 전면 금속화 층(M1)은 액티브 디바이스(310)의 소스/드레인 영역들에 커플링되며, 전면 유전체 층(304)에 배열된다. 또한, 핸들 기판(302)은 전면 유전체 층(304)에 커플링된다. 후면 유전체(340)는 벌크 반도체 웨이퍼(320)에 인접하며, 가능하게는 이를 지지한다. 또한, 후면 금속화 층(예컨대, 제2 면 금속화 층)은 도 4에 추가로 예시된 바와 같이, 벌크 반도체 웨이퍼(320)의 전면으로부터 후면으로 연장되는 딥 트렌치 격리(DTI) 영역(330)을 통해 트렌치 상호 연결부(350)에 의해 전면 금속화 층(M1)에 커플링된다.
[0035] 도 4는 본 개시내용의 양상들에 따른, 벌크 반도체 다이의 후면 상의 컨택 층을 포함하는 벌크 반도체 다이를 갖는 RFIC(radio frequency integrated circuit)의 단면도이다. 대표적으로, RF 집적 회로(400)는 벌크 반도체 웨이퍼(420)(예컨대, 벌크 실리콘 웨이퍼)의 전면 상에 각각 형성된 게이트(G), 소스/드레인(S/D) 영역들, 및 소스/드레인 영역들 사이의 채널(C) 영역을 각각 갖는 제1 액티브 디바이스(410), 제2 액티브 디바이스(412), 및 제3 액티브 디바이스(414)를 포함한다. SOI 구현들과 대조적으로, 액티브 디바이스들(예컨대, 410, 412, 및 414)의 소스/드레인 및 채널 영역들을 포함하는 액티브 디바이스 층은 BOX(buried oxide) 층에 의해 지지되지 않는다.
[0036] 제1 액티브 디바이스로서 도시되지만, 제1 액티브 디바이스(410)는 제1 액티브/패시브 디바이스뿐만 아니라 제2 액티브 디바이스(412)와 같은 제2 액티브/패시브 디바이스일 수 있다는 것이 인식되어야 한다. 또한, 평면 디바이스들로서 도시되지만, 액티브 디바이스들(예컨대, 410, 412 및 414)은 평면 디바이스들에 제한되지 않는다는 것이 인식되어야 한다. 예컨대, 액티브 디바이스들(예컨대, 410, 412 및 414)은 평면 FET(field effect transistor)들, FinFET(fin-type FET)들, 나노와이어 FET들, 또는 다른 유사한 FET들을 포함할 수 있지만, 이에 제한되지 않는다.
[0037] RF 집적 회로(400)는 또한, 액티브 디바이스들(예컨대, 410, 412 및 414)의 소스/드레인 영역들뿐만 아니라 게이트에 커플링된 MOL 상호 연결부들(M0) 및 BEOL 상호 연결부들(M1)을 포함한다. MOL 상호 연결부들은 트렌치 상호 연결부들(예컨대, CA, CB), 및 BEOL(back-end-of-line) 프로세싱 동안 형성된 금속화 층들에 FEOL(front-end-of-line) 동안 형성된 액티브 디바이스들을 커플링시키기 위한 비아들(예컨대, V0)을 포함할 수 있다. 이 예에서, MOL 상호 연결부(M0)는 제1 액티브 디바이스(410)의 게이트의 게이트 컨택(예컨대, 폴리 컨택(poly contact))에 커플링되며, 전면 유전체 층(404)에 배열된다. 또한, 핸들 웨이퍼(402)(핸들 기판)는 전면 유전체 층(404)에 커플링된다. 후면 유전체 층(440)은 벌크 반도체 웨이퍼(420)에 인접하며, 가능하게는 이를 지지한다.
[0038] 이러한 구성에서, 후면 금속화 층(예컨대, 제2 면 금속화 층)은 트렌치 상호 연결부(450)를 통해 전면 MOL 제로 상호 연결부(M0)에 커플링된다. 트렌치 상호 연결부(450)는 벌크 반도체 웨이퍼(420)의 전면으로부터 후면으로 제1 딥 트렌치 격리(DTI) 영역(430)을 통해 연장된다. 후면 금속화는 또한 후면 컨택 층(460)에 커플링될 수 있다.
[0039] 본 개시내용의 양상들에 따르면, 제1 DTI 영역(430)은 후면 컨택 층(460)을 통해 후면 유전체 층(440) 내로 연장된다. 유사하게, 제2 딥 트렌치 격리(DTI) 영역(432)은 후면 컨택 층(460)을 통해 후면 유전체 층(440) 내로 연장된다. 이 예에서, 후면 컨택 층(460)은 벌크 반도체 웨이퍼(420)의 후면을 따라 증착된다. 후면 컨택 층(460)은 실리사이드 재료 또는 다른 유사한 전도성 재료로 구성될 수 있다. 후면 컨택 층(460)은 또한 벌크 반도체 웨이퍼(420)의 후면으로부터 연장되는 제1 DTI 영역(430)의 일부분과 컨택한다. 또한, 후면 유전체 층(440)은 벌크 반도체 웨이퍼(420)의 후면으로부터 연장되는 제1 DTI 영역(430)의 나머지 부분과 컨택한다.
[0040] 도 2에 도시된 층 전사 프로세스는 도 4에 도시된 바와 같이, 비싼 SOI 기판들을 사용하지 않고 CMOS 제품들(예컨대, CMOS 트랜지스터)을 생성하기 위해 벌크 반도체 웨이퍼들과 함께 사용될 수 있다. 본 개시내용의 다양한 양상들은 도 5a - 5g에서 설명된 바와 같이, 후면 실리사이드화에 의한 벌크 층 전사 프로세싱을 위한 기법들을 제공한다. 본 개시내용의 일 양상은 예컨대, 도 4에 도시된 바와 같이, RF 집적 회로를 형성하기 위해 후면 실리사이드화(도 6)를 갖는 벌크 층 전사 프로세스를 사용한다.
[0041] 도 5a - 5g는 본 개시내용의 양상들에 따른, 도 4의 RF 집적 회로(400)를 제조하기 위한 프로세스를 예시한다. 도 5a는 도 4의 RF 집적 회로(400)를 형성하기 위한 초기 단계를 예시한다. 이 프로세스는 벌크 실리콘 웨이퍼와 같은 CMOS(complementary metal oxide semiconductor) 웨이퍼로 시작할 수 있다. 다음으로, 제1 액티브 디바이스(410), 제2 액티브 디바이스(412), 및 제3 액티브 디바이스(414)를 형성하기 위해 벌크 반도체 웨이퍼(420)에 대해 CMOS FEOL(front-end-of-line) 통합이 수행된다. 이 예에서, 제1 액티브 디바이스(410) 및 제2 액티브 디바이스(412)는 쉘로우 트렌치 격리(STI: shallow trench isolation) 영역에 의해 분리된다. 이에 반해, 제2 액티브 디바이스(412) 및 제3 액티브 디바이스(414)는 제2 DTI 영역(432)에 의해 분리된다. RF 집적 회로(400)의 제조 프로세스를 간략화하기 위해 제1 액티브 디바이스(410) 및 제2 액티브 디바이스(412)가 DTI 영역에 의해 분리된다는 것이 인식되어야 한다.
[0042] 본 개시내용의 양상들에 따르면, STI 영역들은 액티브 디바이스 분리에 사용되는 반면, DTI 영역들은 포스트 층 전사 분리에 사용된다. 제1 DTI 영역(430) 및 제2 DTI 영역(432)의 깊이는 0.4 내지 4 마이크로미터의 범위에 있을 수 있지만, 제1 DTI 영역(430) 및 제2 DTI 영역(432)의 깊이는 향후 프로세스들에 대해 감소될 수 있다. DTI 영역들뿐만 아니라 STI 영역들은 실리콘 다이옥사이드(SiO2)와 같은 유사한 유전체 재료로 충전되고, 액티브 디바이스들 이전에 형성될 수 있다.
[0043] 일단 액티브 디바이스들이 형성되면, MOL 프로세스들은 액티브 디바이스들을 BEOL 상호 연결 층들에 연결시킨다. 이 예에서, 제로-층 상호 연결부(zero-layer interconnect)(M0)는 제1 액티브 디바이스(410)의 게이트(G)에 커플링된다. 또한, 제1 BEOL 상호 연결부(M1)는 제로-층 상호 연결부(M0)에 커플링된다. 제1 BEOL 상호 연결부(M1)는 전면 BEOL 프로세스의 일부로서 형성된다. 이 프로세스 이후에 전면 유전체 층(404)을 증착시킨다. 일단 전면 유전체 층(404)이 증착되면, 핸들 웨이퍼(402)는 전면 유전체 층(404)에 본딩된다. 핸들 웨이퍼(402)는 프로세싱된 웨이퍼 또는 베어 웨이퍼(bare wafe)일 수 있다.
[0044] 도 5b는 벌크 반도체 웨이퍼(420)의 백그라인드(backgrind) 프로세스를 예시한다. 이 초기 백그라인드 프로세스는 액티브 디바이스 층으로부터 멀리 있는, 벌크 반도체 웨이퍼(420)의 후면에 적용된다. 이 초기 백그라인드 프로세스는 약 5 내지 10 마이크로미터의 표면 변화를 남길 수 있다. 백그라인드 프로세스가 도 5c에서 계속되며, 여기서 CMP(chemical mechanical polish) 프로세스는 벌크 반도체 웨이퍼(420)의 후면에 적용된다. 이 CMP 프로세스는 벌크 반도체 웨이퍼(420)의 후면의 표면 변화를 0.1 마이크로미터 내지 0.4 마이크로미터, 바람직하게 0.1 마이크로미터의 범위로 감소시킬 수 있다. 이 CMP 프로세스는 제1 DTI 영역(430) 또는 제2 DTI 영역(432)을 노출시키지 않는다.
[0045] 도 5b에 도시된 바와 같이, 백그라인드 프로세스는 5-10 미크론의 표면 변화로 벌크 반도체 웨이퍼(420)의 후면에 적용될 수 있다. 표면 변화는 도 5c에 도시된 바와 같이, 벌크 반도체 웨이퍼(420)의 후면을 사전 결정된 표면 변화(예컨대, 0.3 미크론 미만)로 연마함으로써 감소될 수 있다. 또한, 실리콘 에칭(예컨대, 포타슘 하이드록사이드(KOH) 또는 테트라메틸암모늄 하이드록사이드(TMAH)), CMP(chemical mechanical polish), 또는 CMP와 에칭의 조합은 벌크 반도체 웨이퍼의 두께를 DTI 영역들의 두께와 동일하거나 또는 그 미만의 두께로 감소시키기 위해 수행될 수 있다.
[0046] 도 5d에 도시된 바와 같이, 제1 DTI 영역(430)뿐만 아니라 제2 DTI 영역(432)의 일부분을 노출시키기 위해 실리콘 에칭/CMP가 벌크 반도체 웨이퍼(420)의 후면 상에서 수행된다. 본 개시내용의 추가적 양상에서, 벌크 반도체 웨이퍼(420)의 후면의 평탄성을 개선시키기 위해 에칭 중지 층이 벌크 반도체 웨이퍼(420) 내에 형성될 수 있다. 일단 제1 DTI 영역(430) 및 제2 DTI 영역(432)이 노출되면, 후면 컨택 층(460)을 형성하기 위해 포스트-층 전사 실리사이드 층이 벌크 반도체 웨이퍼(420)의 후면의 전체 길이 상에 증착될 수 있으며, 이는 도 5e에서 추가로 설명된다.
[0047] 도 5f에 도시된 바와 같이, 트렌치 상호 연결부(450)는 제1 DTI 영역(430)을 통해 형성된다. 이 예에서, 트렌치 상호 연결부(450)는 전면 유전체 층(404)에서 전면 제로 상호 연결부(M0)에 커플링된다. 도 5g에 도시된 바와 같이, RF 집적 회로(400)는, 후면 BEOL 상호 연결부(452)를 형성하고 후면 유전체 층(440)을 증착시킴으로써 완성된다. 후면 유전체 층(440)은 벌크 반도체 웨이퍼(420)의 후면 및 벌크 반도체 웨이퍼(420)의 후면으로부터 연장되는 제1 DTI 영역(430)의 노출된 측벽들 상에 증착된다. 이 예에서, 후면 유전체 층(440)은 전면 유전체 층(404)으로부터 멀리 있다. 이 예에서, 후면 BEOL 상호 연결부(452)는 트렌치 상호 연결부(450)를 통해 전면 제로 상호 연결부(M0)에 커플링된다.
[0048] 도 6은 본 개시내용의 양상에 따라 RFIC(radio frequency integrated circuit)를 구성하기 위한 제2 면(예컨대, 후면) 실리사이드화를 갖는 벌크 층 전사 프로세스의 방법(600)을 예시하는 프로세스 흐름 다이어그램이다. 블록(602)에서, 제1 트랜지스터가 벌크 반도체 웨이퍼의 제1 면 상에 제조된다. 예컨대, 도 4에 도시된 바와 같이, 제1 액티브 디바이스(410)는 벌크 반도체 웨이퍼(420)의 제1 면 상에 제조된다. 블록(604)에서, 제1 딥 트렌치 격리 영역이 제1 트랜지스터에 근접하게, 벌크 반도체 웨이퍼 내에 형성된다. 예컨대, 도 4에 도시된 바와 같이, 제1 DTI 영역(430)은 벌크 반도체 웨이퍼(420)의 제1 면으로부터 제2 면으로 연장된다.
[0049] 방법(600)은 벌크 반도체 웨이퍼의 제1 면 상에 제2 트랜지스터를 제조하는 단계를 더 포함할 수 있다. 예컨대, 도 4에 도시된 바와 같이, 제2 액티브 디바이스(412)는 제1 액티브 디바이스(410)에 인접하게 제조된다. STI 영역은 액티브 디바이스들을 형성하기 이전에, 제1 액티브 디바이스(410)와 제2 액티브 디바이스(412) 사이에, 벌크 반도체 웨이퍼(420)의 제1 면 상에 형성될 수 있다. 다음으로, 제2 DTI 영역(432)은 제2 액티브 디바이스(412)에 근접하게, 벌크 반도체 웨이퍼(420)의 제1 면으로부터 제2 면으로 연장되어 형성될 수 있다. 예컨대, 도 4에 도시된 바와 같이, 제2 DTI 영역(432)은 제2 액티브 디바이스(412)와 제3 액티브 디바이스(414) 사이에 형성된다.
[0050] 도 6을 다시 참조하면, 블록(606)에서, 제1 면 유전체 층이 제1 트랜지스터 상에 증착된다. 예컨대, 도 4에 도시된 바와 같이, 전면 유전체 층(404)은 제1 액티브 디바이스(410) 상에 증착된다. 도 6을 다시 참조하면, 블록(608)에서, 핸들 기판이 제1 면 유전체 층에 본딩된다. 예컨대, 도 4에 도시된 바와 같이, 핸들 웨이퍼(402)는 전면 유전체 층(404)에 본딩된다. 블록(610)에서, 제1 딥 트렌치 격리 영역이 벌크 반도체 웨이퍼의 제2 면에서 노출된다.
[0051] 예컨대, 도 5d에 도시된 바와 같이, 제1 DTI 영역(430)은 벌크 반도체 웨이퍼(420)의 제2 면에서 노출된다. 제1 DTI 영역(430)의 노출은, 벌크 반도체 웨이퍼의 제2 면을 백그라인딩하고, 벌크 반도체 웨이퍼의 제2 면을 사전 결정된 표면 변화로 연마함으로써 수행될 수 있다. 도 6을 다시 참조하면, 블록(612)에서, 컨택 층이 벌크 반도체 웨이퍼의 제2 면 상에 그리고 제1 딥 트렌치 격리 영역의 노출된 측벽들 상에 증착된다. 예컨대, 도 5e에 도시된 바와 같이, 후면 컨택 층(460)은 후면 실리사이드 프로세스를 사용하여 벌크 반도체 웨이퍼(420)의 후면 상에 증착된다.
[0052] 본 개시내용의 양상들은 SOI 웨이퍼들을 대체하기 위한 벌크 반도체(예컨대, 실리콘) 웨이퍼의 사용에 관한 것이다. 즉, 본 개시내용의 양상들은 비싼 SOI 웨이퍼를 사용하지 않고 반도체 디바이스 층을 형성하기 위해 저렴한 반도체 웨이퍼들을 사용한다. 본 개시내용의 일 양상은, 제1 면 상의 액티브 디바이스 층 및 벌크 반도체 웨이퍼의 제2 면 상의 컨택 층을 포함하는 벌크 반도체 웨이퍼를 형성하기 위해 층 전사를 갖는 후면 실리사이드화 프로세스를 사용한다. 또한, 포스트-층 전사 금속화 프로세스는 벌크 반도체 웨이퍼 내의 딥 트렌치 격리 영역을 통해 연장되는 트렌치 상호 연결부에 의해 제1 면 금속화에 커플링된 제2 면 금속화의 형성을 가능하게 한다.
[0053] 본 개시내용의 추가적 양상에 따르면, 제1 면 상의 액티브/패시브 디바이스를 갖는 벌크 반도체 다이, 및 제1 면으로부터 벌크 반도체 다이의 제1 면에 대향하는 제2 면으로 연장되는 딥 트렌치 격리 영역을 포함하는 RF 집적 회로가 설명된다. RF 집적 회로는 액티브/패시브 디바이스 상의 제1 면 유전체 층을 포함한다. RF 집적 회로 구조는 또한 제1 면 유전체 층 상의 RF 집적 회로를 핸들링하기 위한 수단을 포함한다. 핸들링 수단은 도 3에 도시된 핸들 웨이퍼일 수 있다. 본 개시내용의 다른 양상에서, 전술된 수단은 전술된 수단에 의해 기술된 기능들을 수행하도록 구성된 임의의 모듈 또는 임의의 장치일 수 있다.
[0054] 도 7은 본 개시내용의 양상이 유리하게 사용될 수 있는 예시적 무선 통신 시스템(700)을 도시하는 블록 다이어그램이다. 예시를 목적으로, 도 7은 3개의 원격 유닛들(720, 730 및 750) 및 2개의 기지국들(740)을 도시한다. 무선 통신 시스템들이 훨씬 더 많은 원격 유닛들 및 기지국들을 가질 수 있다는 것이 인식될 것이다. 원격 유닛들(720, 730 및 750)은 개시된 RFIC를 포함하는 IC 디바이스들(725A, 725C, 및 725B)을 포함한다. 다른 디바이스들은 개시된 RFIC, 이를테면, 기지국들, 스위칭 디바이스들, 및 네트워크 장비를 또한 포함할 수 있다는 것이 인식될 것이다. 도 7은 기지국(740)으로부터 원격 유닛들(720, 730 및 750)로의 순방향 링크 신호들(780) 및 원격 유닛들(720, 730 및 750)로부터 기지국들(740)로의 역방향 링크 신호들(790)을 도시한다.
[0055] 도 7에서, 원격 유닛(720)은 모바일 전화로서 도시되고, 원격 유닛(730)은 휴대용 컴퓨터로서 도시되며, 원격 유닛(750)은 무선 로컬 루프 시스템의 고정 위치 원격 유닛으로서 도시된다. 예컨대, 원격 유닛은, 모바일 폰, 핸드-헬드 PCS(personal communication systems) 유닛, PDA(personal digital assistant)와 같은 휴대용 데이터 유닛, GPS 가능 디바이스, 네비게이션 디바이스, 셋탑 박스, 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 계측 장비와 같은 고정 위치 데이터 유닛, 또는 데이터 또는 컴퓨터 명령들을 저장 또는 리트리브하는 다른 통신 디바이스, 또는 이들의 조합들일 수 있다. 도 7은 본 개시내용의 양상들에 따른 원격 유닛들을 예시하지만, 본 개시내용은 이러한 예시적인 예시된 유닛들에 제한되지 않는다. 본 개시내용의 양상들은 개시된 RFIC를 포함하는 많은 디바이스들에서 적합하게 사용될 수 있다.
[0056] 도 8은 위에서 개시된 RF 디바이스들과 같은 반도체 컴포넌트의 회로, 레이아웃, 및 논리 설계에 사용되는 설계 워크스테이션을 예시하는 블록 다이어그램이다. 설계 워크스테이션(800)은 운영 시스템 소프트웨어, 지원 파일들, 및 Cadence 또는 OrCAD와 같은 설계 소프트웨어를 포함하는 하드 디스크(801)를 포함한다. 설계 워크스테이션(800)은 또한 회로 설계(810) 또는 RFIC 설계(812)를 가능하게 하기 위한 디스플레이(802)를 포함한다. 회로 설계(810) 또는 RFIC 설계(812)를 유형적으로 저장하기 위한 저장 매체(804)가 제공된다. 회로 설계(810) 또는 RFIC 설계(812)는 GDSII 또는 GERBER와 같은 파일 포맷으로 저장 매체(804) 상에 저장될 수 있다. 저장 매체(804)는 CD-ROM, DVD, 하드 디스크, 플래시 메모리, 또는 다른 적절한 디바이스일 수 있다. 게다가, 설계 워크스테이션(800)은 저장 매체(804)로부터의 입력을 수용하거나 또는 저장 매체(804)에 출력을 기록하기 위한 구동 장치(803)를 포함한다.
[0057] 저장 매체(804) 상에 레코딩된 데이터는 논리 회로 구성들, 포토리소그래피 마스크들에 대한 패턴 데이터, 또는 전자 빔 리소그래피와 같은 직렬 기록 툴들에 대한 마스크 패턴 데이터를 특정할 수 있다. 데이터는 타이밍 다이어그램들 또는 논리 시뮬레이션들과 연관된 네트 회로들과 같은 논리 검증 데이터를 더 포함할 수 있다. 저장 매체(804) 상에 데이터를 제공하는 것은 반도체 웨이퍼들을 설계하기 위한 프로세스들의 수를 감소시킴으로써 회로 설계(810) 또는 RFIC 설계(812)의 설계를 가능하게 한다.
[0058] 펌웨어 및/또는 소프트웨어 구현을 위해, 방법들은 본원에서 설명된 기능들을 수행하는 모듈들(예컨대, 프로시저들, 기능들 등)로 구현될 수 있다. 명령들을 유형적으로(tangible) 구현하는 머신-판독가능한 매체는 본원에서 설명된 방법들을 구현하는 데 사용될 수 있다. 예컨대, 소프트웨어 코드들은 메모리에 저장될 수 있으며, 프로세서 유닛에 의해 실행될 수 있다. 메모리는 프로세서 유닛 내에서 또는 프로세서 유닛 외부에서 구현될 수 있다. 본원에서 사용되는 바와 같이, "메모리"라는 용어는 장기, 단기, 휘발성, 비휘발성 또는 다른 메모리의 타입들을 지칭하며, 특정 타입의 메모리 또는 메모리들의 수, 또는 메모리가 저장되는 매체들의 타입으로 제한되지 않을 것이다.
[0059] 펌웨어 및/또는 소프트웨어로 구현되는 경우, 기능들은 컴퓨터-판독가능한 매체 상에 하나 이상의 명령들 또는 코드로서 저장될 수 있다. 예들은 데이터 구조로 인코딩된 컴퓨터-판독가능한 매체들 및 컴퓨터 프로그램으로 인코딩된 컴퓨터-판독가능한 매체들을 포함한다. 컴퓨터-판독가능한 매체들은 물리적 컴퓨터 저장 매체들을 포함한다. 저장 매체는 컴퓨터에 의해 액세스될 수 있는 이용가능한 매체일 수 있다. 제한이 아닌 예시로서, 그러한 컴퓨터-판독가능한 매체들은 RAM, ROM, EEPROM, CD-ROM 또는 다른 광학 디스크 저장소, 자기 디스크 저장소, 또는 다른 자기 저장 디바이스들, 또는 명령들 또는 데이터 구조들의 형태로 원하는 프로그램 코드를 저장하기 위해 사용될 수 있고 컴퓨터에 의해 액세스될 수 있는 다른 매체를 포함할 수 있고; 본원에서 사용되는 디스크(disk 및 disc)는 CD(compact disc), 레이저 디스크(disc), 광학 디스크(disc), DVD(digital versatile disc), 플로피 디스크(disk) 및 블루-레이 디스크(disc)를 포함하며, 여기서 디스크(disk)들은 통상적으로 데이터를 자기적으로 재생하는 반면, 디스크(disc)들은 레이저들을 이용하여 광학적으로 데이터를 재생한다. 위의 것들의 조합들이 또한 컴퓨터-판독가능한 매체들의 범위 내에 포함되어야 한다.
[0060] 컴퓨터 판독가능한 매체 상의 저장 이외에, 명령들 및/또는 데이터는 통신 장치 내에 포함된 송신 매체들 상에서 신호들로서 제공될 수 있다. 예컨대, 통신 장치는 명령들 및 데이터를 표시하는 신호들을 갖는 트랜시버를 포함할 수 있다. 명령들 및 데이터는, 하나 이상의 프로세서들로 하여금, 청구항들에서 요약된 기능들을 구현하게 하도록 구성된다.
[0061] 본 개시내용 및 본 개시내용의 이점들이 상세하게 설명되었지만, 첨부된 청구항들에 의해 정의되는 본 개시내용의 기술로부터 벗어나지 않으면서, 다양한 변화들, 치환들 및 변경들이 본원에서 행해질 수 있다는 것이 이해되어야 한다. 예컨대, "위" 및 "아래"와 같은 관계적 용어들이 기판 또는 전자 디바이스에 대해 사용된다. 물론, 기판 또는 전자 디바이스가 반전되면, 위가 아래가 되고, 그 반대도 마찬가지이다. 추가적으로, 옆으로 배향되면, 위 및 아래는 기판 또는 전자 디바이스의 측면들을 지칭할 수 있다. 더욱이, 본 출원의 범위는 본 명세서에서 설명된 프로세스, 머신, 제조 및 물질의 조성, 수단, 방법들 및 단계들의 특정 구성들로 제한되도록 의도되지 않는다. 당업자가 본 개시내용으로부터 용이하게 인식하는 바와 같이, 본원에서 설명된 대응하는 구성들과 실질적으로 동일한 결과를 달성하거나 또는 실질적으로 동일한 기능을 수행하는, 현재 존재하거나 또는 향후에 개발될 프로세스들, 머신들, 제조, 물질의 조성들, 수단, 방법들, 또는 단계들이 본 개시내용에 따라 이용될 수 있다. 따라서, 첨부된 청구항들은 그러한 프로세스들, 머신들, 제조, 물질의 조성들, 수단, 방법들, 또는 단계들을 그들의 범위 내에 포함하도록 의도된다.

Claims (20)

  1. 벌크 반도체 다이 ― 상기 벌크 반도체 다이는 상기 벌크 반도체 다이의 제1 면 상의 제1 액티브(active)/패시브(passive) 디바이스, 및 상기 제1 면으로부터 상기 벌크 반도체 다이의 상기 제1 면과 대향하는 제2 면으로 연장되는 제1 딥 트렌치 격리(deep trench isolation) 영역을 포함함 ― ;
    상기 벌크 반도체 다이의 상기 제2 면 상의 컨택 층; 및
    상기 컨택 층 상의 제2 면 유전체 층을 포함하며,
    상기 제1 딥 트렌치 격리 영역은 상기 컨택 층을 통해 상기 제2 면 유전체 층 내로 연장되는, RFIC(radio frequency integrated circuit).
  2. 제1 항에 있어서,
    상기 제1 액티브/패시브 디바이스 상의 제1 면 유전체 층; 및
    상기 제1 면 유전체 층 상의 핸들 기판을 더 포함하는, RFIC.
  3. 제2 항에 있어서,
    상기 제1 면 유전체 층으로부터 상기 제1 딥 트렌치 격리 영역을 통해 상기 제2 면 유전체 층 내로 연장되는 트렌치 상호 연결부; 및
    상기 트렌치 상호 연결부에 커플링된, 상기 제2 면 유전체 층 내의 제2 면 금속화 층을 더 포함하며,
    상기 제2 면 유전체 층은 상기 제1 면 유전체 층으로부터 멀리 있는(distal), RFIC.
  4. 제1 항에 있어서,
    상기 벌크 반도체 다이의 상기 제1 면 상의 제2 액티브/패시브 디바이스;
    상기 제1 액티브/패시브 디바이스와 상기 제2 액티브/패시브 디바이스 사이의, 상기 벌크 반도체 다이의 상기 제1 면 상의 쉘로우 트렌치 격리(STI: shallow trench isolation) 영역; 및
    상기 제2 액티브/패시브 디바이스에 근접한, 상기 벌크 반도체 다이의 상기 제1 면으로부터 상기 제2 면으로 연장되는 제2 딥 트렌치 격리(DTI) 영역을 더 포함하는, RFIC.
  5. 제1 항에 있어서,
    상기 컨택 층은 상기 벌크 반도체 다이의 상기 제2 면의 전체 길이 상의 실리사이드 층을 포함하는, RFIC.
  6. 제1 항에 있어서,
    상기 제1 액티브/패시브 디바이스는 CMOS 트랜지스터를 포함하는, RFIC.
  7. 제1 항에 있어서,
    RF 프론트 엔드 모듈에 통합되고,
    상기 RF 프론트 엔드 모듈은 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 네비게이션 디바이스, 통신 디바이스, PDA(personal digital assistant), 고정 위치 데이터 유닛, 모바일 폰, 및 휴대용 컴퓨터 중 적어도 하나에 통합되는, RFIC.
  8. 벌크 반도체 웨이퍼의 제1 면 상에 제1 트랜지스터를 제조하는 단계;
    상기 제1 트랜지스터에 근접하게, 상기 벌크 반도체 웨이퍼 내에 제1 딥 트렌치 격리 영역을 형성하는 단계;
    상기 제1 트랜지스터 상에 제1 면 유전체 층을 증착시키는 단계;
    상기 제1 면 유전체 층에 핸들 기판을 본딩하는 단계;
    상기 벌크 반도체 웨이퍼의 제2 면에서 상기 제1 딥 트렌치 격리 영역을 노출시키는 단계; 및
    상기 벌크 반도체 웨이퍼의 상기 제2 면 상에 그리고 상기 제1 딥 트렌치 격리 영역의 노출된 측벽들 상에 컨택 층을 증착시키는 단계를 포함하는, RF(radio frequency) 집적 회로를 구성하는 방법.
  9. 제8 항에 있어서,
    상기 제1 딥 트렌치 격리 영역을 노출시키는 단계는,
    상기 벌크 반도체 웨이퍼의 상기 제2 면을 백그라인딩(backgrind)하는 단계; 및
    상기 벌크 반도체 웨이퍼의 상기 제2 면을 사전 결정된 표면 변화로 연마하는 단계를 포함하는, RF 집적 회로를 구성하는 방법.
  10. 제8 항에 있어서,
    상기 제1 딥 트렌치 격리 영역을 노출시키는 단계는, 상기 제1 딥 트렌치 격리 영역의 일부분을 노출시키기 위해 상기 벌크 반도체 웨이퍼의 상기 제2 면을 에칭하는 단계를 포함하는, RF 집적 회로를 구성하는 방법.
  11. 제8 항에 있어서,
    상기 컨택 층을 증착시키는 단계는, 상기 컨택 층을 형성하기 위해 상기 벌크 반도체 웨이퍼의 상기 제2 면 상에 실리사이드 층을 증착시키는 단계를 포함하는, RF 집적 회로를 구성하는 방법.
  12. 제8 항에 있어서,
    상기 제1 면 유전체 층으로부터 상기 제1 딥 트렌치 격리 영역을 통해 상기 벌크 반도체 웨이퍼의 상기 제2 면으로 연장되는 트렌치 상호 연결부를 제조하는 단계; 및
    상기 벌크 반도체 웨이퍼의 상기 제2 면 상에 그리고 상기 제1 딥 트렌치 격리 영역의 노출된 측벽들 상에 제2 면 유전체 층을 증착시키는 단계를 더 포함하며,
    상기 제2 면 유전체 층은 상기 제1 면 유전체 층으로부터 멀리 있는, RF 집적 회로를 구성하는 방법.
  13. 제12 항에 있어서,
    상기 제2 면 유전체 층에서 포스트-층(post-layer) 전사 금속화 층을 제조하는 단계를 더 포함하며, 상기 포스트-층 전사 금속화 층은 상기 트렌치 상호 연결부에 커플링되는, RF 집적 회로를 구성하는 방법.
  14. 제8 항에 있어서,
    상기 벌크 반도체 웨이퍼의 상기 제1 면 상에 제2 트랜지스터를 제조하는 단계;
    상기 제1 트랜지스터와 상기 제2 트랜지스터 사이에, 상기 벌크 반도체 웨이퍼의 상기 제1 면 상에 쉘로우 트렌치 격리(STI) 영역을 형성하는 단계; 및
    상기 제2 트랜지스터에 근접하게, 상기 벌크 반도체 웨이퍼의 상기 제1 면으로부터 상기 제2 면으로 연장되는 제2 딥 트렌치 격리(DTI) 영역을 형성하는 단계를 더 포함하는, RF 집적 회로를 구성하는 방법.
  15. 제8 항에 있어서,
    상기 제1 딥 트렌치 격리 영역을 노출시키는 단계는, 상기 벌크 반도체 웨이퍼에서 에칭 정지 층을 노출시키기 위해 상기 벌크 반도체 웨이퍼의 상기 제2 면을 에칭하는 단계를 포함하는, RF 집적 회로를 구성하는 방법.
  16. 제8 항에 있어서,
    RF 프론트 엔드 모듈에 상기 RF 집적 회로를 통합시키는 단계를 더 포함하며,
    상기 RF 프론트 엔드 모듈은 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 네비게이션 디바이스, 통신 디바이스, PDA(personal digital assistant), 고정 위치 데이터 유닛, 모바일 폰, 및 휴대용 컴퓨터 중 적어도 하나에 통합되는, RF 집적 회로를 구성하는 방법.
  17. 무선 트랜시버 ― 상기 트랜시버는, 벌크 반도체 다이의 제1 면 상의 제1 트랜지스터, 및 상기 제1 면으로부터 상기 벌크 반도체 다이의 상기 제1 면과 대향하는 제2 면으로 연장되는 제1 딥 트렌치 격리 영역을 포함하는 상기 벌크 반도체 다이; 상기 벌크 반도체 다이의 상기 제2 면 상의 컨택 층; 및 상기 컨택 층 상의 제2 면 유전체 층을 포함하며, 상기 제1 딥 트렌치 격리 영역은 상기 컨택 층을 통해 상기 제2 면 유전체 층 내로 연장됨 ― ; 및
    상기 무선 트랜시버의 출력에 커플링된 안테나를 포함하는, RF(radio frequency) 프론트 엔드 모듈.
  18. 제17 항에 있어서,
    상기 무선 트랜시버는,
    상기 벌크 반도체 다이의 상기 제1 면 상의 제2 트랜지스터;
    상기 제1 트랜지스터와 상기 제2 트랜지스터 사이의, 상기 벌크 반도체 다이의 상기 제1 면 상의 쉘로우 트렌치 격리(STI) 영역; 및
    상기 제2 트랜지스터에 근접한, 상기 제1 면으로부터 상기 벌크 반도체 다이의 상기 제2 면으로 연장되는 제2 딥 트렌치 격리(DTI) 영역을 더 포함하는, RF 프론트 엔드 모듈.
  19. 제17 항에 있어서,
    상기 무선 트랜시버는,
    상기 제1 트랜지스터 상의 제1 면 유전체 층;
    상기 제1 면 유전체 층 상의 핸들 기판;
    상기 제1 면 유전체 층으로부터 상기 제1 딥 트렌치 격리 영역을 통해 상기 제2 면 유전체 층 내로 연장되는 트렌치 상호 연결부; 및
    상기 트렌치 상호 연결부에 커플링된, 상기 제2 면 유전체 층 내의 제2 면 금속화 층을 더 포함하는, RF 프론트 엔드 모듈.
  20. 제17 항에 있어서,
    뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 네비게이션 디바이스, 통신 디바이스, PDA(personal digital assistant), 고정 위치 데이터 유닛, 모바일 폰, 및 휴대용 컴퓨터 중 적어도 하나에 통합되는, RF 프론트 엔드 모듈.
KR1020207008515A 2017-09-29 2018-08-27 후면 실리사이드화에 의한 벌크 층 전사 프로세싱 KR102675753B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201762565495P 2017-09-29 2017-09-29
US62/565,495 2017-09-29
US15/975,434 2018-05-09
US15/975,434 US10559520B2 (en) 2017-09-29 2018-05-09 Bulk layer transfer processing with backside silicidation
PCT/US2018/048125 WO2019067129A1 (en) 2017-09-29 2018-08-27 MASSIVE LAYER TRANSFER TREATMENT WITH SILICIURATION ON THE REAR PANEL

Publications (2)

Publication Number Publication Date
KR20200057714A true KR20200057714A (ko) 2020-05-26
KR102675753B1 KR102675753B1 (ko) 2024-06-14

Family

ID=65896847

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207008515A KR102675753B1 (ko) 2017-09-29 2018-08-27 후면 실리사이드화에 의한 벌크 층 전사 프로세싱

Country Status (8)

Country Link
US (1) US10559520B2 (ko)
EP (1) EP3688795A1 (ko)
JP (1) JP7248660B2 (ko)
KR (1) KR102675753B1 (ko)
CN (1) CN111133565B (ko)
BR (1) BR112020005804A2 (ko)
CA (1) CA3073721A1 (ko)
WO (1) WO2019067129A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10199461B2 (en) * 2015-10-27 2019-02-05 Texas Instruments Incorporated Isolation of circuit elements using front side deep trench etch
US10615252B2 (en) * 2018-08-06 2020-04-07 Nxp Usa, Inc. Device isolation
WO2021102789A1 (en) * 2019-11-28 2021-06-03 Yangtze Memory Technologies Co., Ltd. Local word line driver device, memory device, and fabrication method thereof
US11568052B2 (en) 2020-05-31 2023-01-31 Microsoft Technology Licensing, Llc Undetectable sandbox for malware
CN111883476B (zh) * 2020-09-18 2023-04-14 上海华虹宏力半导体制造有限公司 深沟槽隔离结构的形成方法及半导体器件的形成方法
US11721883B2 (en) * 2021-02-25 2023-08-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package with antenna and method of forming the same

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311949A (ja) * 2003-03-27 2004-11-04 Seiko Epson Corp 半導体装置、三次元実装型半導体装置の製造方法、半導体デバイス、電子機器
JP2006108520A (ja) * 2004-10-08 2006-04-20 Sharp Corp 半導体装置及び半導体装置の製造方法
JP2006278646A (ja) * 2005-03-29 2006-10-12 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2007335642A (ja) * 2006-06-15 2007-12-27 Fujifilm Corp パッケージ基板
US20100099357A1 (en) * 2008-10-20 2010-04-22 Aiconn Technology Corporation Wireless transceiver module
JP2010114352A (ja) * 2008-11-10 2010-05-20 Hitachi Ltd 半導体装置の製造方法および半導体装置
KR20110124142A (ko) * 2010-05-10 2011-11-16 인터내셔널 비지네스 머신즈 코포레이션 매우 얇은 반도체-온-절연체를 위한 임베디드 디램
KR20140131976A (ko) * 2012-02-27 2014-11-14 퀄컴 인코포레이티드 스트레인-완화된 tsv에 대한 구조 및 방법
KR20150028845A (ko) * 2012-07-09 2015-03-16 퀄컴 인코포레이티드 집적 회로들의 웨이퍼 후면 층들로부터 기판 관통 비아들의 통합
JP2015228473A (ja) * 2014-06-03 2015-12-17 パナソニックＩｐマネジメント株式会社 半導体装置およびその製造方法
KR20160060389A (ko) * 2014-11-20 2016-05-30 삼성전자주식회사 Mos 커패시터를 구비하는 반도체 소자
JP2016526285A (ja) * 2013-05-06 2016-09-01 クアルコム，インコーポレイテッド 静電放電ダイオード
KR20160130820A (ko) * 2014-03-07 2016-11-14 인벤사스 코포레이션 기판의 웰에 근접하여 기판 내에 배치되는 열 비아
KR20160134700A (ko) * 2014-02-28 2016-11-23 르파운드리 에스.알.엘. 반도체 디바이스 제조 방법 및 반도체 제품
US9755029B1 (en) * 2016-06-22 2017-09-05 Qualcomm Incorporated Switch device performance improvement through multisided biased shielding

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3681862D1 (de) * 1985-08-23 1991-11-14 Siemens Ag Verfahren zur herstellung einer hochsperrenden diodenanordnung auf der basis von a-si:h fuer bildsensorzeilen.
JP3587537B2 (ja) * 1992-12-09 2004-11-10 株式会社半導体エネルギー研究所 半導体装置
JP4869664B2 (ja) 2005-08-26 2012-02-08 本田技研工業株式会社 半導体装置の製造方法
US7285477B1 (en) 2006-05-16 2007-10-23 International Business Machines Corporation Dual wired integrated circuit chips
US8299583B2 (en) 2009-03-05 2012-10-30 International Business Machines Corporation Two-sided semiconductor structure
US8492241B2 (en) * 2010-10-14 2013-07-23 International Business Machines Corporation Method for simultaneously forming a through silicon via and a deep trench structure
JP2014207252A (ja) * 2011-08-17 2014-10-30 株式会社村田製作所 半導体装置およびその製造方法ならびに携帯電話機
US20130249011A1 (en) * 2012-03-22 2013-09-26 Texas Instruments Incorporated Integrated circuit (ic) having tsvs and stress compensating layer
CN104241279B (zh) * 2013-06-18 2017-09-01 中芯国际集成电路制造(上海)有限公司 一种集成电路及其制造方法
CN104241267B (zh) * 2013-06-18 2017-08-01 中芯国际集成电路制造(上海)有限公司 一种集成电路及其制造方法
JP2015050339A (ja) * 2013-09-02 2015-03-16 ソニー株式会社 半導体装置およびその製造方法
US9252077B2 (en) * 2013-09-25 2016-02-02 Intel Corporation Package vias for radio frequency antenna connections
EP2887387A1 (en) * 2013-12-20 2015-06-24 Nxp B.V. Semiconductor device and associated method
US9324632B2 (en) * 2014-05-28 2016-04-26 Globalfoundries Inc. Semiconductor structures with isolated ohmic trenches and stand-alone isolation trenches and related method
US9673084B2 (en) * 2014-12-04 2017-06-06 Globalfoundries Singapore Pte. Ltd. Isolation scheme for high voltage device
US9570494B1 (en) * 2015-09-29 2017-02-14 Semiconductor Components Industries, Llc Method for forming a semiconductor image sensor device
US20180138081A1 (en) * 2016-11-15 2018-05-17 Vanguard International Semiconductor Corporation Semiconductor structures and method for fabricating the same

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311949A (ja) * 2003-03-27 2004-11-04 Seiko Epson Corp 半導体装置、三次元実装型半導体装置の製造方法、半導体デバイス、電子機器
JP2006108520A (ja) * 2004-10-08 2006-04-20 Sharp Corp 半導体装置及び半導体装置の製造方法
JP2006278646A (ja) * 2005-03-29 2006-10-12 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2007335642A (ja) * 2006-06-15 2007-12-27 Fujifilm Corp パッケージ基板
US20100099357A1 (en) * 2008-10-20 2010-04-22 Aiconn Technology Corporation Wireless transceiver module
JP2010114352A (ja) * 2008-11-10 2010-05-20 Hitachi Ltd 半導体装置の製造方法および半導体装置
KR20110124142A (ko) * 2010-05-10 2011-11-16 인터내셔널 비지네스 머신즈 코포레이션 매우 얇은 반도체-온-절연체를 위한 임베디드 디램
KR20140131976A (ko) * 2012-02-27 2014-11-14 퀄컴 인코포레이티드 스트레인-완화된 tsv에 대한 구조 및 방법
KR20150028845A (ko) * 2012-07-09 2015-03-16 퀄컴 인코포레이티드 집적 회로들의 웨이퍼 후면 층들로부터 기판 관통 비아들의 통합
JP2016526285A (ja) * 2013-05-06 2016-09-01 クアルコム，インコーポレイテッド 静電放電ダイオード
KR20160134700A (ko) * 2014-02-28 2016-11-23 르파운드리 에스.알.엘. 반도체 디바이스 제조 방법 및 반도체 제품
US20160379936A1 (en) * 2014-02-28 2016-12-29 Lfoundry S.R.L. Method of fabricating a semiconductor device and semiconductor product
KR20160130820A (ko) * 2014-03-07 2016-11-14 인벤사스 코포레이션 기판의 웰에 근접하여 기판 내에 배치되는 열 비아
JP2015228473A (ja) * 2014-06-03 2015-12-17 パナソニックＩｐマネジメント株式会社 半導体装置およびその製造方法
KR20160060389A (ko) * 2014-11-20 2016-05-30 삼성전자주식회사 Mos 커패시터를 구비하는 반도체 소자
US9755029B1 (en) * 2016-06-22 2017-09-05 Qualcomm Incorporated Switch device performance improvement through multisided biased shielding

Also Published As

Publication number Publication date
BR112020005804A2 (pt) 2020-09-24
JP7248660B2 (ja) 2023-03-29
US10559520B2 (en) 2020-02-11
CN111133565B (zh) 2023-10-13
CN111133565A (zh) 2020-05-08
KR102675753B1 (ko) 2024-06-14
WO2019067129A1 (en) 2019-04-04
CA3073721A1 (en) 2019-04-04
EP3688795A1 (en) 2020-08-05
JP2020535647A (ja) 2020-12-03
US20190103339A1 (en) 2019-04-04

Similar Documents

Publication Publication Date Title
KR102054924B1 (ko) 듀얼-사이디드 프로세싱을 갖는 로직 회로 블록 레이아웃들
KR102675753B1 (ko) 후면 실리사이드화에 의한 벌크 층 전사 프로세싱
US9812580B1 (en) Deep trench active device with backside body contact
EP3443592B1 (en) Switch device performance improvement through multisided biased shielding
CN109314097B (zh) 用于反向偏置开关晶体管的方法和装置
US9917062B1 (en) Self-aligned transistors for dual-side processing
US20190371891A1 (en) Bulk layer transfer based switch with backside silicidation
US20180068886A1 (en) Porous semiconductor layer transfer for an integrated circuit structure
US10748934B2 (en) Silicon on insulator with multiple semiconductor thicknesses using layer transfer
US10043752B2 (en) Substrate contact using dual sided silicidation
US10290579B2 (en) Utilization of backside silicidation to form dual side contacted capacitor
US10483392B2 (en) Capacitive tuning using backside gate

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant