FR3142038A1 - Procédé de fabrication d’un dispositif électronique - Google Patents

Procédé de fabrication d’un dispositif électronique Download PDF

Info

Publication number
FR3142038A1
FR3142038A1 FR2211871A FR2211871A FR3142038A1 FR 3142038 A1 FR3142038 A1 FR 3142038A1 FR 2211871 A FR2211871 A FR 2211871A FR 2211871 A FR2211871 A FR 2211871A FR 3142038 A1 FR3142038 A1 FR 3142038A1
Authority
FR
France
Prior art keywords
layer
face
semiconductor layer
handle
contacts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR2211871A
Other languages
English (en)
Inventor
Sandrine Lhostis
Emilie Deloffre
Sebastien Mermoz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Crolles 2 SAS
Original Assignee
STMicroelectronics Crolles 2 SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Crolles 2 SAS filed Critical STMicroelectronics Crolles 2 SAS
Priority to FR2211871A priority Critical patent/FR3142038A1/fr
Priority to US18/389,020 priority patent/US20240162186A1/en
Priority to CN202311519771.7A priority patent/CN118053808A/zh
Publication of FR3142038A1 publication Critical patent/FR3142038A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/89—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using at least one connector not provided for in any of the groups H01L24/81 - H01L24/86
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/085—Material
    • H01L2224/08501—Material at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/275—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/2752—Self-assembly, e.g. self-agglomeration of the layer material in a fluid
    • H01L2224/27522—Auxiliary means therefor, e.g. for self-assembly activation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80003—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/80006—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H01L2224/8001—Cleaning the bonding area, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80053—Bonding environment
    • H01L2224/8009—Vacuum
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80053—Bonding environment
    • H01L2224/80095—Temperature settings
    • H01L2224/80096—Transient conditions
    • H01L2224/80097—Heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80357—Bonding interfaces of the bonding area being flush with the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8036—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/80379—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80801—Soldering or alloying
    • H01L2224/8082—Diffusion bonding
    • H01L2224/8083—Solid-solid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9202—Forming additional connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Manufacturing Of Electrical Connectors (AREA)

Abstract

Procédé de fabrication d’un dispositif électronique La présente description concerne un procédé d’assemblage de première et deuxième plaques par collage, comportant les étapes de : a) formation d'une première plaque comprenant une première couche semiconductrice (11) et des premiers contacts métalliques (19) du côté d'une première face de la première couche semiconductrice ; b) formation d'une deuxième plaque comportant une deuxième couche semiconductrice (31) et des deuxièmes contacts métalliques (37) du côté d'une première face de la deuxième couche semiconductrice ; c) après l’étape b), report et fixation d’une poignée (64) sur une face de la deuxième plaque opposée à la deuxième couche semiconductrice (31) ; d) après l’étape c), retrait de la deuxième couche semiconductrice de façon à exposer les deuxièmes contacts métalliques ; et e) après les étapes a) et d), collage des première et deuxième plaques de façon à connecter électriquement les premiers contacts métalliques aux deuxièmes contacts métalliques. Figure pour l'abrégé : Fig. 1M

Description

Procédé de fabrication d’un dispositif électronique
La présente description concerne de façon générale le domaine de la fabrication de dispositifs électroniques, et vise plus particulièrement un procédé d'assemblage de deux structures. Elle concerne plus particulièrement un procédé d'assemblage de deux structures par collage hybride.
Il existe un besoin d'amélioration des procédés d'assemblage de au moins deux structures afin de pallier aux inconvenants, par exemple d'encombrement, des vias à travers le silicium ou TSV (de l'anglais "Through-Silicon Vias").
Il existe de plus un besoin d'amélioration des procédés de collage hybride connus et plus particulièrement des procédés de collage hydride de la face avant d'une structure avec la face arrière d'une autre structure dit collage F2B (de l'anglais "Face To Back").
Un mode de réalisation pallie tout ou partie des inconvénients des procédés connus.
Un mode de réalisation prévoit un procédé d’assemblage de première et deuxième plaques par collage, comportant les étapes de :
a) formation d'une première plaque comprenant une première couche semiconductrice et des premiers contacts métalliques du côté d'une première face de la première couche semiconductrice ;
b) formation d'une deuxième plaque comportant une deuxième couche semiconductrice et des deuxièmes contacts métalliques du côté d'une première face de la deuxième couche semiconductrice ;
c) après l’étape b), report et fixation d’une poignée sur une face de la deuxième plaque opposée à la deuxième couche semiconductrice ;
d) après l’étape c), retrait de la deuxième couche semiconductrice de façon à exposer les deuxièmes contacts métalliques ; et
e) après les étapes a) et d), collage des première et deuxième plaques de façon à connecter électriquement les premiers contacts métalliques aux deuxièmes contacts métalliques.
Selon un mode de réalisation, le procédé comporte entre les étapes a) et e), une étape d'activation de la face des premiers contacts métalliques opposée à la première couche semiconductrice et entre les étapes d) et e), une étape d'activation d'une face des deuxièmes contacts métalliques exposée lors de l'étape d).
Selon un mode de réalisation, les deux étapes d'activation sont réalisées lors d'une même étape, sous vide dans une même chambre d'activation.
Selon un mode de réalisation, l'étape e) est réalisée sous vide, sans rupture de vide avec l'étape d'activation.
Selon un mode de réalisation, le procédé comporte, entre les étapes b) et c), une étape f) de formation d'un élément thermosensible sur la deuxième plaque.
Selon un mode de réalisation, le procédé comporte, après l'étape a), une étape g) de formation d'une couche en silicium amorphe sur les premiers contacts métalliques.
Selon un mode de réalisation, le procédé comporte, avant l'étape b), une étape de formation d'une couche dans la deuxième couche semiconductrice du coté de la première face de celle-ci.
Selon un mode de réalisation, la poignée est inactive.
Selon un mode de réalisation, la poignée est active et comprend un circuit logique.
Selon un mode de réalisation, lors de l'étape c), la poignée est fixée sur la deuxième plaque par un collage activé en surface.
Selon un mode de réalisation, lors de l'étape c), la poignée est fixée sur la deuxième plaque par une couche adhésive, un contact électrique étant réalisé par l'intermédiaire d'au moins un bossage formé dans la poignée.
Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles :
la , la , la , la , la , la , la , la , la , la , la , la , la , la , la et la représentent des étapes d'un procédé d'assemblage selon un premier mode de réalisation ;
la , la et la représentent des étapes d'un procédé d'assemblage selon un deuxième mode de réalisation ;
la , la et la représentent des étapes d'un procédé d'assemblage selon un troisième mode de réalisation ; et
la , la , la , la , la , la et la représentent des étapes d'un procédé d'assemblage selon un quatrième mode de réalisation.
De mêmes éléments ont été désignés par de mêmes références dans les différentes figures. En particulier, les éléments structurels et/ou fonctionnels communs aux différents modes de réalisation peuvent présenter les mêmes références et peuvent disposer de propriétés structurelles, dimensionnelles et matérielles identiques.
Par souci de clarté, seuls les étapes et éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés. En particulier ces modes de réalisation décrivent l'assemblage de deux structures dans lequel des composants électroniques ont déjà été formés, seules les étapes nécessaires à la réalisation de l'assemblage ont été décrit ci-après. Le type de composants électroniques composant les structures visées par l'assemblage et les étapes de formation de ces éléments n'ont pas été détaillés ci-après.
Sauf précision contraire, lorsque l'on fait référence à deux éléments connectés entre eux, cela signifie directement connectés sans éléments intermédiaires autres que des conducteurs, et lorsque l'on fait référence à deux éléments reliés (en anglais "coupled") entre eux, cela signifie que ces deux éléments peuvent être connectés ou être reliés par l'intermédiaire d'un ou plusieurs autres éléments.
Dans la description qui suit, lorsque l'on fait référence à des qualificatifs de position absolue, tels que les termes "avant", "arrière", "haut", "bas", "gauche", "droite", etc., ou relative, tels que les termes "dessus", "dessous", "supérieur", "inférieur", etc., ou à des qualificatifs d'orientation, tels que les termes "horizontal", "vertical", etc., il est fait référence sauf précision contraire à l'orientation des figures.
Sauf précision contraire, les expressions "environ", "approximativement", "sensiblement", et "de l'ordre de" signifient à 10 % près, de préférence à 5 % près.
La , la , la , la , la , la , la , la , la , la , la , la , la , la , la et la représentent des étapes d'un procédé d'assemblage selon un premier mode de réalisation.
Dans ce mode de réalisation, on propose d'assembler une première structure comportant un circuit logique à une deuxième structure comportant une poignée inactive et un élément thermosensible, c’est à dire un élément susceptible d’être dégradé sous l’effet de la chaleur, par exemple, par exemple s’il est porté à une température supérieure ou égale à 150°C ou supérieure ou égale à 200°C.
Plus particulièrement, les figures 1A à 1C sont des étapes successives d'un procédé de formation de la première structure de l'assemblage.
La illustre une structure de départ comportant, sur un premier substrat 11 ou couche semiconductrice, et plus particulièrement sur la face supérieure du substrat 11, un empilement 13 comprenant une alternance de pistes conductrices 15 et de couches isolantes 17. A titre d'exemple, la structure de départ est formée par des procédés standards de fin de ligne avant ou FEOL (de l'anglais "Front End Of Line") et de fin de la ligne arrière ou BEOL (de l'anglais "Back End Of Line"). Le substrat 11 est, par exemple, en un matériau semiconducteur, par exemple une plaquette (wafer) semiconductrice, par exemple en silicium. A titre d'exemple, la structure de la comprend des composants électroniques, par exemple des transistors, formés dans et/ou sur le substrat 11. Les pistes conductrices 15 sont, par exemple, en un matériau conducteur, par exemple métallique. A titre d'exemple, les pistes conductrices 15 sont en cuivre. Les couches isolantes 17 sont, par exemple, en un oxyde, par exemple en dioxyde de silicium (SiO2). La structure telle qu'illustrée en a, par exemple, une face supérieure plane, par exemple, planarisée par une couche supérieure isolante 17. En , quatre niveaux de pistes conductrices 15 ont été représentés, toutefois en pratique l'empilement 13 peut comprendre un nombre de niveaux conducteurs différent de quatre, par exemple supérieur à quatre. Les pistes conductrices 15 des différents niveaux sont par exemple reliées entre elles par des vias conducteurs (non détaillés sur les figures) traversant les couches isolantes 17. Les pistes conductrices 15 peuvent être connectées à des composants électroniques formés dans et/ou sur le substrat 11.
La illustre une structure obtenue à l'issue d'une étape de formation de premiers plots métalliques de connexion 19 ou contacts métalliques dans la structure illustrée en .
Lors de cette étape, on vient former, les plots 19 et des vias 21 reliant les plots 19 à une ou plusieurs pistes conductrices 15, par exemple, une ou plusieurs pistes du niveau conducteur supérieur de l’empilement 13.
Les plots 19 sont, par exemple formés à partir de la face supérieure de la structure, dans une des couches isolante 17 de l'empilement 13, par exemple la couche isolante supérieure. A titre d'exemple, les vias 21 et les plots 19 sont en cuivre. Les vias 21 et les plots 19 peuvent être en le même matériau que les pistes conductrices 15.
A titre d'exemple, chaque plot 19 est entouré d'une couche barrière 23. La couche barrière 23 est, par exemple, formée après la formation des vias 21 et avant la formation des plots 19. La couche barrière 23 est alors présente à l'interface entre la couche isolante 17 supérieure et chaque plot 19 sur les flancs du plot 19 et sur la face inférieure du plot 19. La couche barrière est, par exemple en un matériau permettant de faire barrière à la diffusion du cuivre dans le silicium. A titre d'exemple, la couche barrière 23 est en un matériau différent du cuivre, par exemple un matériau électriquement conducteur, par exemple en nitrure de titane (TiN) ou en nitrure de tantale (TaN).
Après la formation des vias 21 et des plots 19, la face supérieure de la structure est, par exemple, planarisée de sorte que les plots 19 affleurent au niveau de la face supérieure de l'empilement 13. Cette étape de planarisation peut être réalisée par polissage mécanochimique ou CMP (de l'anglais "Chemical Mechanical Planarization").
En , trois plots 19 ont été représentés, toutefois en pratique, le nombre de plots 19 peut être différent de trois, par exemple supérieur à trois.
La illustre une structure obtenue à l'issue d'une étape de dépôt d'une couche 25 sur la face supérieure de la structure illustrée en .
A titre d'exemple, la couche 25 est en un matériau non conducteur. La couche 25 est, par exemple, en silicium, par exemple en silicium amorphe, par exemple non intentionnellement dopé. La couche 25 a, par exemple, une épaisseur comprise entre 1 nm et 20 nm, par exemple de l'ordre de 2 nm.
La couche 25 est, par exemple, déposée pleine plaque, c'est-à-dire qu'elle est déposée sur toute la surface de la structure. A titre d'exemple, la couche 25 est déposée à une température inférieure à 400 °C.
La structure illustrée en correspond à la première structure de l'assemblage, la face avant de cette structure correspondant à sa face supérieure dans l'orientation de la et la face arrière de cette structure correspondant à sa face inférieure dans l'orientation de la .
Les figures 1D à 1K sont des étapes successives d'un procédé de formation de la deuxième structure de l'assemblage.
La illustre une structure de départ correspondant à un deuxième substrat 31 ou couche semiconductrice, par exemple une plaquette semiconductrice. A titre d'exemple, le substrat 31 correspond à un substrat en silicium massif ou à la couche de silicium supérieure d’un substrat de type silicium sur isolant ou SOI (de l'anglais "Silicon On Insulator").
Optionnellement, le substrat 31 comprend une couche d'arrêt 33 (stop layer), par exemple enterrée dans le substrat 31. A titre d'exemple la couche d'arrêt 33 est formée sur toute la surface du substrat 31. A titre d'exemple, la couche d'arrêt 31 est en silicium dopé ou en oxyde de silicium.
La illustre une structure obtenue à l'issue d'une étape de formation d'une couche 35 dans la structure illustrée en .
A titre d'exemple, la couche 35 est en un matériau électriquement isolant ou de haute résistivité.
La couche 35 est, par exemple en silicium amorphe, par exemple formée par amorphisation de la face supérieure de la structure illustrée en du . La couche 35 est ainsi formée, sans ajout de matière, à partir de la structure illustrée en et plus particulièrement à partir du substrat 31. Ce mode de formation permet à la couche 35 s'avoir un niveau de pureté plus important qu'une couche formée par dépôt de silicium amorphe. La couche de silicium amorphe 35 est de préférence non intentionnellement dopée.
A titre d'exemple, la couche 35 a une épaisseur de l'ordre de quelques nanomètres, par exemple une épaisseur comprise entre 1 nm et 20 nm, par exemple de l'ordre de 2 nm.
La couche 35 est, par exemple formée pleine plaque, c'est-à-dire qu'elle est formée sur toute la surface de la structure. La couche 35 est, par exemple formée sur et en contact avec la couche d'arrêt 33.
La illustre une structure obtenue à l'issue d'une étape de formation de deuxièmes plots 37 ou contacts métalliques.
Lors de cette étape, on vient déposer une couche isolante 39 sur la face supérieure de la structure illustrée en puis former les plots 37.
A titre d'exemple, la couche 39 est en un matériau diélectrique, par exemple en un oxyde, par exemple en dioxyde de silicium. La couche 39 est, par exemple, formée pleine plaque c'est-à-dire qu'elle est formée sur toute la surface de la structure. A titre d'exemple, la couche 39 est formée avec une épaisseur uniforme, par exemple de l'ordre de 500 nm.
La formation des plots 37 comprend une étape de formation d'ouvertures destinées à accueillir les plots 37 suivie d'une étape de remplissage des ouvertures. Les ouvertures sont par exemple formées à partir de la face supérieure de la couche 39 et débouchent, par exemple dans la couche d'arrêt 33. Ainsi, les ouvertures traversent la couche 39, la couche 35 et une partie de la couche 33. A titre d'exemple, les plots 37 sont formés de sorte qu'ils s'enfoncent au-delà de la couche 39 sur une épaisseur de quelques nanomètres, par exemple comprise entre 2 nm et 250 nm. Dans l’exemple représenté, les plots 39 traversent la couche 35 et débouchent et s’interrompent dans la couche d’arrêt 33.
A titre d'exemple, les plots 37 sont en le même matériau que les plots 19. A titre d'exemple, les plots 37 sont en cuivre. Les plots 37 ont une épaisseur, par exemple comprise entre 100 nm et 500 nm, par exemple de l'ordre de 500 nm.
Similairement à ce qui a été décrit pour les plots 19 en relation avec la , chaque plot 37 peut être entouré d'une couche barrière 41. La couche barrière 41 est alors présente à l'interface entre les couches 39, 33 et 35 et chaque plot 37. La couche barrière 41 est, par exemple en un matériau permettant de faire barrière à la diffusion du cuivre dans le silicium. A titre d'exemple, la couche barrière 41 est en un matériau différent du cuivre, par exemple un matériau conducteur, par exemple en nitrure de titane (TiN) ou en nitrure de tantale (TaN).
Après la formation des plots 37, la face supérieure de la structure est, par exemple, planarisée de sorte que les plots 37 affleurent la face supérieure de la couche 39. Cette étape de planarisation peut être réalisée par polissage mécanochimique.
Similairement à ce qui a été décrit en relation avec la , trois plots 37 ont été représentés en , toutefois en pratique, le nombre de plots 37 peut être différent de trois, par exemple supérieur à trois. A titre d'exemple, les plots 19 et 37 étant destinés à être assemblés, le nombre de plots 19 est identique au nombre de plots 37.
La illustre une structure obtenue à l'issue d'une étape de formation d'un empilement 43 de niveaux de métallisation sur la face supérieure de la structure illustrée en .
Lors de cette étape, on vient, par exemple, former un empilement de niveaux de métallisation 45 et de couches isolantes 49 alternés sur la face supérieure de la structure illustrée en .
A titre d'exemple, l'empilement 43 comprend des vias conducteurs 49 verticaux dans l'orientation de la , reliant des niveaux de métallisation 45 en traversant les couches isolantes 47. A titre d'exemple, les niveaux de métallisation 45 et les vias 49 sont en un matériau métallique, par exemple en cuivre. Les couche isolantes 47 sont, par exemple en le même matériau que la couche 39, par exemple en dioxyde de silicium.
L'empilement 43 et plus particulièrement les niveaux 45 sont par exemple formées de sorte que les niveaux 45 les plus épais sont formés en premier. Les modes de réalisation décrits ne se limitent toutefois pas à ce cas particulier.
En , trois niveaux de métallisation 45 ont été représentés toutefois en pratique le nombre de niveau peut être supérieur.
A l'issue de cette étape, des niveaux de métallisation 45, affleurent, par exemple, la face supérieure de la structure. Pour cela, une partie supérieure de la structure peut être retirée, par exemple par CMP, jusqu'à dévoiler la face supérieure du niveau de métallisation 45 le plus haut dans la structure.
La illustre une étape de formation d'un composant thermosensible 51 sur la face supérieure de la structure illustrée en .
Le composant thermosensible comprend, par exemple, à un film quantique ou QF (de l'anglais "Quantum Film") d’un détecteur photosensible, une couche d’un matériau à changement de phase, par exemple d’une cellule mémoire de type PCM (de l'anglais "Phase Change Memory"), comme le GST (Germanium Ge, Antimoine Sb, Tellure Te), ou tout autre élément en un matériau susceptible d’être dégradé sous l’effet de la chaleur. A titre d'exemple, on considère qu'un composant est thermosensible s'il est dégradé, ou si l'une de ses caractéristiques est dégradée, sous une température, par exemple supérieure à 150 °C, par exemple supérieure à 200 °C.
A titre d'exemple, le composant 51 comprend une couche active 53, par exemple en un matériau thermosensible, une électrode inférieure 55 et une électrode supérieure 57. A titre d'exemple, l'électrode inférieure 55 est reliée à un niveau de métallisation 45, par exemple par l'intermédiaire d'un via. L'électrode 55 est, par exemple formée sur et en contact avec la face supérieure de la structure illustrée en , par exemple la face supérieure de l'empilement 43. L'électrode inférieure 55 est, par exemple, localisée c'est-à-dire qu'à l'issu de son procédé de formation, elle ne recouvre pas toute la surface de la face supérieure de la structure. A titre d'exemple, l'électrode 55 est formée par un procédé de dépôt localisé. En variante, l'électrode inférieure 55 est formée pleine plaque puis retirée localement.
La couche active 53 est, par exemple formée pleine plaque, c'est-à-dire qu'elle recouvre toute la face supérieure de l'électrode inférieure 55 et, la face supérieure de l'empilement 43 non recouverte par l'électrode 55. A titre d'exemple, la couche active 53 est, par exemple formée sur et en contact avec les couches susmentionnées.
L'électrode supérieure 57 est, par exemple formée pleine plaque sur la face supérieure de la couche active 53.
La illustre une étape de formation d'un contact 61 sur la face supérieure de la structure illustrée en .
Lors de cette étape, on vient, dans un premier temps, retirer une partie de la couche active 51 et de l'électrode supérieure 57 de l'élément thermosensible 51 de façon à ne les conserver que localement. Plus particulièrement, on vient retirer localement l'électrode supérieure 57 et la couche active 53 de façon à ne les conserver qu'au voisinage de l'électrode inférieure 55.
A l'issue de l'étape de retrait d'une partie de l'élément 51, une couche isolante 59 est, par exemple, formée pleine plaque à la surface de la structure. La couche isolante 59 est ainsi formée sur et en contact avec l'élément thermosensible 51 et sur et en contact avec l'empilement 43 lorsque celui-ci n'est pas recouvert par l'élément 51. A titre d'exemple, la couche 59 comporte plusieurs sous-couches, par exemple deux sous-couches 59a et 59b.
A titre d'exemple, la couche 59 est en un ou des matériaux diélectriques. A titre d'exemple, la couche 59 comprend la sous-couche 59a, par exemple en nitrure de silicium (SiN), et la sous-couche 59b, formée sur et en contact avec la sous-couche 59a, par exemple en oxynitrure de silicium (SiON). A titre d'exemple, la sous-couche 59a est formée sur et en contact avec la face supérieure de l'élément 51, en contact avec les flancs de l'élément 51 et sur et en contact avec l'empilement 43 lorsque celui-ci n'est pas recouvert par l'élément 51.
A la suite du dépôt de la couche 59, on vient, par exemple former le contact 61. Le contact 61 est, par exemple, formé par dépôt d'une couche sur et en contact avec la couche 59 et, par exemple dans des ouvertures 63 préalablement réalisées dans la couche 59.
A titre d'exemple, une ou des ouvertures 63 sont formées en vis-à-vis de certains niveaux de métallisation 45 affluant la face supérieure de l'empilement 43. Ces ouvertures 63 débouchent, par exemple sur la face supérieure des niveaux 45.
A titre d'exemple, une ou des ouvertures 63 sont, en outre, formées en vis-à-vis de l'élément 51. Ces ouvertures 63 débouchent, par exemple sur la face supérieure de l'élément 51.
La couche 61 est, par exemple formée de façon conforme à la surface de la structure, c'est-à-dire qu'elle est formée avec une épaisseur constante. A titre d'exemple, la couche 61 est formée localement et plus particulièrement dans et au voisinage des ouvertures 63. En variante, la couche 61 est formée pleine plaque puis est retirée localement de façon à la conserver uniquement dans et au voisinage des ouvertures 63.
A titre d'exemple, la couche 61 est formée de sorte qu'elle soit ininterrompue entre toutes les ouvertures 63. A titre d'exemple, la couche 61 est en un matériau métallique, par exemple en aluminium. A titre d'exemple, la couche 61 est formée à basse température, c'est-à-dire à une température inférieure à 400°C, par exemple inférieure à 200°C, par exemple inférieure à 150 °C.
La illustre une structure obtenue à l'issue d'une étape de dépôt d'une couche isolante 65 et une couche planarisante 67 sur la face supérieure de la structure illustrée en .
Plus particulièrement, lors de cette étape, on vient recouvrir les couches 61 et 59 par la couche 65. A titre d'exemple, la couche 65 est une couche isolante, par exemple en un matériau diélectrique, par exemple en nitrure de silicium ou en oxynitrure de silicium.
Le dépôt de la couche 65 est, par exemple suivi d'un dépôt de la couche 67 planarisante. A titre d'exemple, on vient déposer pleine plaque la couche 67 à la surface de la structure et plus particulièrement sur et en contact avec la couche 65. La couche 67 est, par exemple en un diélectrique, par exemple en un oxyde, par exemple en oxyde de silicium.
La illustre une structure obtenue à l'issue d'une étape de report d'une poignée 64 sur la structure illustrée en .
A titre d'exemple, lors de cette étape, la poignée 64 est reportée sur et en contact avec la couche 67 par l'intermédiaire d'une couche adhésive 69.
Le substrat 67 est, par exemple en un matériau semiconducteur, par exemple en silicium. A titre d'exemple, le substrat 67 ne comporte pas d'élément actif, on parle de poignée passive.
La illustre une structure obtenue à l'issue d'une étape de retrait du substrat 31 de la structure illustrée en .
Lors de cette étape, on vient retirer une partie du substrat 31, par exemple par meulage. Une étape de gravure humide suit, par exemple, l'étape de meulage. Cette étape permet de finir de retirer le substrat 31 sur toute la surface. La gravure humide est, par exemple arrêtée dans la couche d'arrêt 33, avant d'atteindre la couche 35. A titre d'exemple, la couche d'arrêt 33 est omise, la couche 35 est donc en contact direct avec le substrat 31 et l'étape de gravure est contrôlée temporellement pour s’interrompre sur la face inférieure de la couche 35.
A titre d'exemple, on vient ensuite découvrir les plots 37 en retirant la partie de la couche 41 située côté face inférieure des plots 37 et, lorsqu'elle est présente, la couche d'arrêt 33. Pour cela, un polissage mécano-chimique peut être mis en oeuvre. A l’issue de cette étape, la face inférieure des plots 37 affleurent la face inférieure de la couche 35. La couche barrière 41 reste présente uniquement sur les flancs des plots 37.
A l'issue de cette étape, la face arrière de la structure est hybride c'est-à-dire qu'elle est composée de matériaux métalliques formant les plots 37 et de silicium amorphe formant la couche 35.
La structure obtenue à l'issue de cette étape correspond à la deuxième structure de l'assemblage. Dans la suite de la description, on considère la face supérieure de cette structure dans l'orientation de la comme étant la face avant et la face inférieure de cette structure dans l'orientation de la comme étant la face arrière.
Les figures 1M à 1P sont des étapes successives d'un procédé d'assemblage des première et deuxième structures de l'assemblage.
La illustre une étape d'activation des surfaces de contact des structures des figures 1C et 1L et de leur alignement en vue du collage.
A titre d'exemple, lors de cette étape, on vient dans un premier temps activer les surfaces de collage et plus précisément la face arrière de la structure illustrée en et la face avant de la structure illustrée en .
L'activation des surfaces est, par exemple, réalisée par un procédé de gravure ou abrasion ionique consistant à envoyer sur les surfaces à activer un faisceau d'ions ou d'atomes, par exemple neutres. Le faisceau permet de retirer, par exemple, les éventuels oxydes en surface des surfaces à activer et former des liaisons pendantes qui serviront à former des liaisons covalentes lors de la mise en contact, dans une étape ultérieure, des surfaces activées. Un tel procédé permet un collage généralement appelé collage activé en surface ou SAB (de l'anglais "Surface Activated Bonding").
Cette étape est par exemple réalisée sous vide, c'est-à-dire à une pression inférieure à la pression atmosphérique, et par exemple à température ambiante.
En , la structure de la est représentée dans une partie supérieure et la structure de la est représentée dans une partie inférieure.
Dans un deuxième temps, on vient aligner la face inférieure ou face arrière de la structure illustrée en avec la face supérieure ou face avant de la structure illustrée en . Plus particulièrement, on vient aligner les plots 37 de la structure illustrée en et les plots 19 de la structure illustrée en .
La illustre une étape de mise en contact des deux structures illustrées en .
Lors de la mise en contact, on vient contacter les plots 19 avec les plots 37 et la couche 25 avec la couche 35. On parle de collage hybride.
A titre d'exemple, cette étape est réalisée sans coupure de vide à la suite de l'étape d'activation. L'étape de mise en contact est, par exemple réalisée dans la chambre dans laquelle a été effectuée l'activation.
L'étape de mise en contact est, par exemple suivie d'une étape de recuit. A titre d'exemple le recuit est réalisé pendant au maximum 2 heures, par exemple pendant au maximum 1 heure. A titre d'exemple, le recuit est réalisé à une température comprise entre 50 °C et 200 °C, par exemple de l'ordre de 150 °C. Le recuit permet, en plus de solidifier le collage, la diffusion des atomes de silicium de la couche 25 situés à l'interface entre les plots 19 et les plots 37, dans les plots 19 et 37. On parle ici d'un phénomène de solubilisation du silicium dans le cuivre.
La illustre une structure obtenue à l'issue d'une étape de retournement de la structure illustrée en .
La illustre une structure obtenue à l'issue d'une étape de formation d'un contact 71 sur la face supérieure de la structure illustrée en .
Lors de cette étape, on vient, par exemple graver localement le substrat 11 de façon à créer une ouverture débouchant sur la face supérieure de l'empilement 13 et déposer, en vis-à-vis de celle ci une couche conductrice. La couche est, par exemple en un matériau métallique, par exemple en aluminium.
La couche formant le contact 71 est, par exemple, déposée par un procédé à basse température, par exemple à une température inférieure à 150 °C.
A titre d'exemple, préalablement à l'étape de gravure du substrat 11, celui-ci est, par exemple aminci, par exemple par un procédé mécanochimique ou mécanique.
Un avantage du premier mode de réalisation est qu'il est compatible avec l'assemblage de structures comportant des éléments thermosensible, les étapes de collage ou de formation d'éléments métalliques étant réalisées à des températures inférieures à 400 °C, par exemple inférieures à 150 °C.
Un autre avantage du présent mode de réalisation est qu'il permet un assemblage silicium sur silicium de très bonne qualité puisque sur l'une des deux structures le silicium est déposé alors que sur la deuxième structure le silicium correspond au silicium du substrat de départ.
La , la et la représentent des étapes d'un procédé d'assemblage selon un deuxième mode de réalisation.
Plus particulièrement, le deuxième mode de réalisation diffère du premier mode de réalisation en ce que la poignée 64 est active et est connectée aux niveaux de métallisation 45 par l'intermédiaire de contacts 73 et via 75 métalliques.
Le deuxième mode de réalisation diffère du premier mode de réalisation à partir de l'étape de report de la poignée 64, le procédé d'assemblage selon le deuxième mode de réalisation commence donc par les étapes 1A à 1J qui ne seront pas décrites de nouveau ci-après.
La illustre une structure obtenue à l'issue d'une étape de formation des contacts 73 et via 75 dans la couche 67 de la structure illustrée en .
Lors de cette étape, on vient, par exemple, dans un premier temps réaliser des ouvertures dans la couche 67 de façon à former les contacts 73. A titre d'exemple, lors de cette étape, on vient également réaliser une ouverture, en vis-à-vis d'un des niveaux de métallisation 45 affleurant la face supérieure de l'empilement 43 et débouchant sur un niveau 45, dans la couche 67, la couche 65 et la couche 59 de façon à former le via 75.
Dans un second temps, les ouvertures sont par exemple remplies. Les contacts 73 et le via 75 sont, par exemple, en un matériau permettant le remplissage des ouvertures à basse température, c'est à dire à une température inférieure à 400°C, par exemple inférieure à 150 °C. A titre d'exemple, les contacts 73 et le via 75 sont en un matériau métallique, par exemple à base d'aluminium.
Les contacts 73 affleurent, par exemple, la face supérieure de la couche 67. A titre d'exemple, les contacts 73 sont connectés aux niveaux de métallisations 45 par l'intermédiaire du via 75.
La illustre une structure de la poignée 64 active, dite fonctionnalisée ou comportant un circuit logique. La poignée 64 comprend, par exemple, un substrat 81 sur lequel est formé un réseau d'interconnexion 83. A titre d'exemple, le réseau 83 correspond à un empilement de pistes conductrices et de couches isolantes, les pistes conductrices étant reliées entre elles par des vias conducteurs. A titre d'exemple, les pistes et les vias du réseau 83 sont en un matériau métallique, par exemple à base de cuivre. A titre d'exemple, les couches isolantes du réseau 83 sont en un matériau diélectrique, par exemple en dioxyde de silicium. A titre d'exemple, la poignée 64 comporte, au dessus du réseau 83, dans l'orientation de la , c'est-à-dire à l'opposé du substrat 81, des contacts 85. A titre d'exemple, les contacts 85 sont formés dans une couche isolante supérieure du réseau 83, de sorte qu'ils affleurent la face supérieure de la poignée 64. A titre d'exemple, les contacts 85 sont en un matériau métallique, par exemple à base d'aluminium. A titre d'exemple, les contacts 85 sont en le même matériau que les contacts 73 illustrés en . A titre d'exemple, le nombre de contacts 73 est similaire au nombre de contacts 85 et la disposition des contacts 85 sur la face supérieure de la poignée 64 est, par exemple symétrique à la disposition des contacts 73 à la surface de la couche 67.
La illustre une structure obtenue à l'issue d'une étape d'assemblage des structures illustrées en figures 2A et 2B.
Avant la mise en contact des deux structures, les faces des structures qui seront misent en contact sont, par exemple activées. Ainsi, la face supérieure de la et la face supérieure de la sont activées.
L'activation des surfaces est, par exemple, réalisée par un procédé de gravure ou abrasion ionique comme décrit en relation avec la .
A titre d'exemple, l'étape d'assemblage consiste, après l'activation, en la mise en contact de la structure illustrée en et de la structure illustrée en et plus particulièrement, des deux faces activées. Lors de cette étape, la structure illustrée en est alors retournée. En , la structure de la est représentée dans une partie inférieure et la structure de la est représentée dans une partie supérieure.
Lors de cette étape, en plus de la mise en contact, on vient aligner les deux structures et plus particulièrement aligner les contacts 73 avec les contacts 85. Les contacts 85 et 73 étant, par exemple, en le même matériau, on parle d'assemblage hybride. Cette étape est, par exemple réalisée à température ambiante, par exemple à une température inférieure à 150 °C.
A titre d'exemple, cette étape est réalisée sans rupture de vide à la suite de l'étape d'activation. L'étape de mise en contact est, par exemple réalisée dans la chambre dans laquelle a été effectuée l'activation.
La structure illustrée en correspond à la deuxième structure de l'assemblage selon le deuxième mode de réalisation. Elle peut, à la suite des étapes décrites ci-avant, être assemblée à la structure illustrée en similairement à ce qui a été décrit pour le premier mode de réalisation en relation avec les figures 1L à 1P. Dans le deuxième mode de réalisation, on parle d'assemblage de trois structures (les structures des figures 2A, 2B et 1C) et donc d'assemblage 3D.
Un avantage du présent mode de réalisation est qu'il permet l'assemblage de plus de deux structures sans TSV.
La , la et la représentent des étapes d'un procédé d'assemblage selon un troisième mode de réalisation.
Plus particulièrement, le troisième mode de réalisation diffère du premier mode de réalisation en ce que la poignée 64 est active et est connectée aux niveaux de métallisation 45 par l'intermédiaire de bossages 87.
Le troisième mode de réalisation diffère du premier mode de réalisation à partir de l'étape de report de la poignée 64, le procédé d'assemblage selon le troisième mode de réalisation commence donc par les étapes 1A à 1J qui ne seront pas décrites de nouveau ci-après.
La illustre une structure obtenue à l'issue d'une étape de formation d'un contact 89 dans la couche 67 de la structure illustrée en .
Lors de cette étape, on vient, par exemple, dans un premier temps réaliser une ouverture en vis-à-vis d'au moins un niveau de métallisation 45, affleurant la face supérieure de l'empilement 43. Cette ouverture est par exemple réalisée à partir de la face supérieure de la couche 67 et débouche sur le niveau 45 considéré. L'ouverture traverse donc, par exemple, la couche 67, la couche 65 et la couche 59.
Dans un second temps, un matériau est, par exemple déposé dans l'ouverture et plus particulièrement sur les flancs et dans le fond de l'ouverture de façon à former un contact 89 de reprise de contact. A titre d'exemple, le contact 89 se prolonge autour de l'ouverture, sur la face supérieure de la couche 67.
Le contact 89 est, par exemple, en un matériau pouvant être déposé à basse température, c'est à dire à une température inférieure à 400°C, par exemple inférieure à 150 °C. A titre d'exemple, le contact 89 est en un matériau conducteur, par exemple en un matériau métallique, par exemple à base d'aluminium. A titre d'exemple le matériau formant le contact 89 est déposé pleine plaque, par exemple de façon conforme, puis est retiré localement pour n'être conservé qu'au voisinage de l'ouverture et ainsi former le contact 89. Ainsi, à l'issue de cette étape, la face supérieure de la couche 67 est découverte.
La illustre une structure de la poignée 64. La poignée 64 illustrée en est similaire à la poignée 64 illustrée en à la différence près qu'elle comprend le bossage 87 sur sa face supérieure. Le bossage 87 est, par exemple, relié au réseau 83 et est, par exemple en le même matériau que le réseau 83. A titre d'exemple, le bossage 87 est en un matériau conducteur, par exemple métallique. En , seul un unique bossage 89 a été représenté, toutefois en pratique, la poignée 64 peut comprendre plusieurs bossages 87.
La illustre une structure obtenue à l'issue d'une étape d'assemblage des structures illustrées en figures 3A et 3B.
Lors de cette étape, on vient mettre en contact les structures illustrées en figures 3A et 3B et plus particulièrement les faces supérieures des structures illustrées en figures 3A et 3B de façon à aligner le bossage 87 et le contact 89.
En , la structure de la est représentée dans une partie supérieure et la structure de la est représentée dans une partie inférieure.
A titre d'exemple, le collage des deux structures est assuré par une couche adhésive ou colle.
Si la poignée comprend plusieurs bossages 87, chacun des bossages 87 sera alors aligné avec un contact 89 lors de la mise en contact des deux structures.
La structure illustrée en correspond à la deuxième structure de l'assemblage selon le troisième mode de réalisation. Elle peut, à la suite des étapes décrites ci-avant, être assemblée à la structure illustrée en similairement à ce qui a été décrit pour le premier mode de réalisation en relation avec les figures 1L à 1P.
La , la , la , la , la , la et la représentent des étapes d'un procédé d'assemblage selon un quatrième mode de réalisation.
Plus particulièrement, le quatrième mode de réalisation diffère du premier mode de réalisation en ce que les structures visées par l'assemblage ne comprennent pas d'élément thermosensible.
La illustre la première structure de l'assemblage, identique à la structure illustrée en . Dans ce mode de réalisation, la première structure de l'assemblage ne comprend pas de couche 25 sur sa face supérieure, les contacts 23 affleurent donc la face supérieure de cette structure.
Dans la suite de la description, on considère que la face supérieure de cette structure correspond à sa face avant et la face inférieure de cette structure correspond à sa face arrière.
Les figures 4B à 4F sont des étapes successives d'un procédé de formation de la deuxième structure de l'assemblage, différente de la première structure de l'assemblage.
La illustre une structure de départ identique à la structure illustrée en .
Les figures 4C et 4D illustrent des structures obtenues à l'issue d'étapes, respectives de dépôt de la couche 39 et de formation des plots 37 similairement à ce qui a été décrit en relation avec la . Les étapes susmentionnées diffèrent toutefois de ce qui a été décrit en relation avec la par le fait que la couche 35 est omise, la couche 39 étant alors formée directement sur et/ou dans le substrat 31, par exemple sur et en contact avec la couche d'arrêt 33. A titre d'exemple, les plots 37 sont formés de sorte qu'ils sont enterrés dans la couche 33 de quelques nanomètres, par exemple de l'ordre de 2 nm.
La illustre une structure obtenue à l'issue d'une étape de formation de l'empilement 43 sur la face supérieure de la structure illustrée en similairement à ce qui a été décrit en relation avec la .
La illustre une structure obtenue à l'issue d'une étape de report de la poignée 64 sur la face supérieure de la structure illustrée en et de retrait du substrat 31. Ces étapes sont, par exemple similaires aux étapes de report de la poignée 64 et de retrait du substrat 31 décrites en relation avec les figures 1K et 1L à la différence près que la poignée 64 est directement déposée sur l'empilement 43. A titre d'exemple, la poignée 64 est déposée sur la face supérieure de l'empilement 43, par exemple, par l'intermédiaire d'une couche adhésive 91. A l’issue des étapes de la , les plots 37 ne sont entourés par la couche barrière 41 plus que sur leurs flancs, la couche barrière 41 recouvrant la face inférieure des plots 37 en étant retirée. Ainsi, à ce stade, la face inférieure des plots 37 affleure au niveau de la face inférieure de l’empilement d’interconnexion 43.
A titre d'exemple, dans la structure illustrée en , l'empilement 43 a une épaisseur inférieure à 5µm, par exemple comprise entre 1 µm et 2 µm.
A l'issue de cette étape, la structure correspond à la deuxième structure de l'assemblage selon le quatrième mode de réalisation. Dans la suite de la description, on considère la face supérieure de cette structure dans l'orientation de la comme étant la face avant et la face inférieure de cette structure dans l'orientation de la comme étant la face arrière.
Elle peut, à la suite des étapes décrites ci-avant, être assemblée à la première structure de l'assemblage illustrée en .
La illustre une structure obtenue à l'issue d'une étape d'assemblage de la première structure d'assemblage illustrée en avec la deuxième structure d'assemblage illustrée en . Lors de cette étape, les deux structures sont assemblées de sorte que la face avant de la structure illustrée en fasse face à la face arrière de la structure illustrée en . En , la structure de la est représentée dans une partie supérieure et la structure de la est représentée dans une partie inférieure.
L'étape d'assemblage est, par exemple précédée d'une étape d'activation des surfaces misent en contact comme cela a été décrit en relation avec la . On vient alors ici, plus particulièrement, activer la face inférieure de la structure illustrée en et la face inférieure de la structure illustrée en .
A l'issue de l'étape d'assemblage, un contact 71 peut, par exemple être formé dans le substrat 11 et le substrat 11 peut, par exemple être aminci similairement à ce qui a été décrit en relation avec la .
Divers modes de réalisation et variantes ont été décrits. La personne du métier comprendra que certaines caractéristiques de ces divers modes de réalisation et variantes pourraient être combinées, et d’autres variantes apparaîtront à la personne du métier. En particulier, bien que le quatrième mode de réalisation ait été décrit avec une poignée inactive, celui-ci peut être combiné à chacun des deuxième et troisième modes de réalisation dans lesquels les poignées sont actives. De plus, les modes de réalisation décrits ne se limitent pas aux exemples de dimensions et de matériaux mentionnés ci-dessus.
Enfin, la mise en oeuvre pratique des modes de réalisation et variantes décrits est à la portée de la personne du métier à partir des indications fonctionnelles données ci-dessus.

Claims (11)

  1. Procédé d’assemblage de première et deuxième plaques par collage, comportant les étapes de :
    a) formation d'une première plaque comprenant une première couche semiconductrice (11) et des premiers contacts métalliques (19) du côté d'une première face de la première couche semiconductrice (11) ;
    b) formation d'une deuxième plaque comportant une deuxième couche semiconductrice (31) et des deuxièmes contacts métalliques (37) du côté d'une première face de la deuxième couche semiconductrice (31) ;
    c) après l’étape b), report et fixation d’une poignée (64) sur une face de la deuxième plaque opposée à la deuxième couche semiconductrice (31) ;
    d) après l’étape c), retrait de la deuxième couche semiconductrice (31) de façon à exposer les deuxièmes contacts métalliques (37) ; et
    e) après les étapes a) et d), collage des première et deuxième plaques de façon à connecter électriquement les premiers contacts métalliques (19) aux deuxièmes contacts métalliques (37).
  2. Procédé selon la revendication 1, comportant entre les étapes a) et e), une étape d'activation de la face des premiers contacts métalliques (19) opposée à la première couche semiconductrice (11) et entre les étapes d) et e), une étape d'activation d'une face des deuxièmes contacts métalliques (37) exposée lors de l'étape d).
  3. Procédé selon la revendication 2, dans lequel les deux étapes d'activation sont réalisées lors d'une même étape, sous vide dans une même chambre d'activation.
  4. Procédé selon la revendication 3, dans lequel l'étape e) est réalisée sous vide, sans rupture de vide avec l'étape d'activation.
  5. Procédé selon l'une quelconque des revendications 1 à 4, comportant, entre les étapes b) et c), une étape f) de formation d'un élément thermosensible (51) sur la deuxième plaque.
  6. Procédé selon l'une quelconque des revendications 1 à 5, comportant, après l'étape a), une étape g) de formation d'une couche (25) en silicium amorphe sur les premiers contacts métalliques (19).
  7. Procédé selon l'une quelconque des revendications 1 à 6, comportant, avant l'étape b), une étape de formation d'une couche (35) dans la deuxième couche semiconductrice (31) du coté de la première face de celle-ci.
  8. Procédé selon l'une quelconque des revendications 1 à 7, dans lequel la poignée (64) est inactive.
  9. Procédé selon l'une quelconque des revendications 1 à 8, dans lequel la poignée (64) est active et comprend un circuit logique.
  10. Procédé selon la revendication 9, dans lequel lors de l'étape c), la poignée (64) est fixée sur la deuxième plaque par un collage activé en surface.
  11. Procédé selon la revendication 9, dans lequel lors de l'étape c), la poignée (64) est fixée sur la deuxième plaque par une couche adhésive, un contact électrique étant réalisé par l'intermédiaire d'au moins un bossage (87) formé dans la poignée (64).
FR2211871A 2022-11-15 2022-11-15 Procédé de fabrication d’un dispositif électronique Pending FR3142038A1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
FR2211871A FR3142038A1 (fr) 2022-11-15 2022-11-15 Procédé de fabrication d’un dispositif électronique
US18/389,020 US20240162186A1 (en) 2022-11-15 2023-11-13 Method of fabricating an electronic device
CN202311519771.7A CN118053808A (zh) 2022-11-15 2023-11-15 电子器件的制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2211871 2022-11-15
FR2211871A FR3142038A1 (fr) 2022-11-15 2022-11-15 Procédé de fabrication d’un dispositif électronique

Publications (1)

Publication Number Publication Date
FR3142038A1 true FR3142038A1 (fr) 2024-05-17

Family

ID=84820222

Family Applications (1)

Application Number Title Priority Date Filing Date
FR2211871A Pending FR3142038A1 (fr) 2022-11-15 2022-11-15 Procédé de fabrication d’un dispositif électronique

Country Status (3)

Country Link
US (1) US20240162186A1 (fr)
CN (1) CN118053808A (fr)
FR (1) FR3142038A1 (fr)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017052652A1 (fr) * 2015-09-25 2017-03-30 Intel Corporation Combinaison de puce semi-conductrice avec une autre puce par soudage hybride
EP3210246B1 (fr) * 2014-10-20 2018-12-12 Commissariat à l'Énergie Atomique et aux Énergies Alternatives Procédé de fabrication d'un dispositif résistif pour circuit mémoire ou logique
US10163864B1 (en) * 2017-08-16 2018-12-25 Globalfoundries Inc. Vertically stacked wafers and methods of forming same
EP3828936A1 (fr) * 2019-11-27 2021-06-02 Commissariat À L'Énergie Atomique Et Aux Énergies Alternatives Procédé de fabrication d'un dispositif de détection comportant une étape de report et de collage direct d'une couche mince munie d'un materiau getter

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3210246B1 (fr) * 2014-10-20 2018-12-12 Commissariat à l'Énergie Atomique et aux Énergies Alternatives Procédé de fabrication d'un dispositif résistif pour circuit mémoire ou logique
WO2017052652A1 (fr) * 2015-09-25 2017-03-30 Intel Corporation Combinaison de puce semi-conductrice avec une autre puce par soudage hybride
US10163864B1 (en) * 2017-08-16 2018-12-25 Globalfoundries Inc. Vertically stacked wafers and methods of forming same
EP3828936A1 (fr) * 2019-11-27 2021-06-02 Commissariat À L'Énergie Atomique Et Aux Énergies Alternatives Procédé de fabrication d'un dispositif de détection comportant une étape de report et de collage direct d'une couche mince munie d'un materiau getter

Also Published As

Publication number Publication date
US20240162186A1 (en) 2024-05-16
CN118053808A (zh) 2024-05-17

Similar Documents

Publication Publication Date Title
EP3401657B1 (fr) Procede de realisation d'un detecteur bolometrique
FR2734664A1 (fr) Procede pour realiser l'integration verticale de systemes de la microelectronique
FR2930840A1 (fr) Procede de reprise de contact sur un circuit eclaire par la face arriere
FR2986904A1 (fr) Systeme d'assemblage de puces
EP2840589B1 (fr) Procédé améliore de séparation entre une zone activé d'un substrat et sa face arrière ou une portion de sa face arrière
EP2816597A2 (fr) Procédé de réalisation d'un dispositif microélectronique mécaniquement autonome
FR2764734A1 (fr) Procede de formation de plots de contact d'un dispositif a semiconducteur
FR3056292A1 (fr) Structure de detection de rayonnements electromagnetiques de type bolometre et procede de fabrication d'une telle structure
WO2006070167A1 (fr) Procede de report d'un circuit sur un plan de masse
FR2983638A1 (fr) Procede de formation d'un circuit integre
FR2990297A1 (fr) Empilement de structures semi-conductrices et procede de fabrication correspondant
EP2847796A1 (fr) Procédé de réalisation de détecteurs infrarouges
EP0892442B1 (fr) Procédé de fabrication d'une capacité métal-métal au sein d'un circuit intégré, et circuit intégré correspondant
EP1180789A1 (fr) Procédé de fabrication d'un condensateur au sein d'un circuit intégré, et circuit intégré correspondant.
FR3142038A1 (fr) Procédé de fabrication d’un dispositif électronique
FR3076076A1 (fr) Assemblage ameliore pour circuit 3d a niveaux de transistors superposes
FR2910704A1 (fr) Procede de realisation d'un dispositif a circuit integre interconnecte
EP4222783A1 (fr) Dispositif optoelectronique
EP3913657A2 (fr) Procédé de traitement d'un circuit électronique pour un collage moléculaire hybride
EP2259304B1 (fr) Procédé de formation d'un niveau d'un circuit intégré par intégration tridimensionnelle séquentielle
FR2782841A1 (fr) Procede permettant de former des plots de contact et, en meme temps, de rendre plane une surface de substrat dans des circuits integres
EP3832707A1 (fr) Structure d'interconnexion d'un circuit intégré
EP0951067A1 (fr) Circuit intégré avec couche d'arrêt et procédé de fabrication associé
FR3114444A1 (fr) Puce à routage bifonctionnel et procédé de fabrication associé
FR3025051A1 (fr) Procede de realisation d'un circuit integre par collage direct de substrats comprenant en surface des portions de cuivre et de materiau dielectrique

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20240517