KR20140012445A - 질화물계 반도체 소자 및 이의 제조방법 - Google Patents

질화물계 반도체 소자 및 이의 제조방법 Download PDF

Info

Publication number
KR20140012445A
KR20140012445A KR1020120079360A KR20120079360A KR20140012445A KR 20140012445 A KR20140012445 A KR 20140012445A KR 1020120079360 A KR1020120079360 A KR 1020120079360A KR 20120079360 A KR20120079360 A KR 20120079360A KR 20140012445 A KR20140012445 A KR 20140012445A
Authority
KR
South Korea
Prior art keywords
layer
silicon nitride
nitride
semiconductor device
based semiconductor
Prior art date
Application number
KR1020120079360A
Other languages
English (en)
Inventor
이재훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120079360A priority Critical patent/KR20140012445A/ko
Priority to JP2013148478A priority patent/JP2014022742A/ja
Priority to US13/945,613 priority patent/US9087776B2/en
Priority to CN201310305879.6A priority patent/CN103579331A/zh
Publication of KR20140012445A publication Critical patent/KR20140012445A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명의 일 실시예에 따른 질화물계 반도체 소자는 AlGaN층 상에 언도프된 GaN층이 형성되고, 언도프된 GaN층 상에 질화탄소규소(SixC1-xN) 기능층을 형성함으로써, AlGaN층 표면의 거칠기를 좋게 함과 동시에 AlGaN층 표면에서 알루미늄(Al)과 산소(O)가 결합하는 것을 억제하여 표면 누설 전류를 줄일 수 있다.

Description

질화물계 반도체 소자 및 이의 제조방법{NITRIDE BASED SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME}
질화물계 반도체 소자 및 이의 제조방법이 개시된다. 더욱 상세하게는, AlGaN층 표면에서의 표면 거칠기를 우수하게 하고, 누설 전류를 감소시킬 수 있는 질화물계 반도체 소자 및 이의 제조방법이 개시된다.
최근 전세계적으로 정보통신기술의 급격한 발달로 인하여 초고속, 대용량의 신호 전송을 위한 통신 기술이 급속도로 발달되고 있다. 특히 무선통신기술에서 개인휴대폰, 위성통신, 군사용레이더, 방송통신, 통신용 중계기 등의 수요가 점점 확대됨에 따라 마이크로파와 밀리미터파 대역의 초고속 정보통신 시스템에 필요한 고속·고전력 전자소자에 대한 요구가 증가되고 있다. 따라서, 고전력 전자소자에 사용되는 파워소자 또한 에너지적인 손실을 줄이기 위한 많은 연구가 진행되고 있다.
특히, GaN계 질화물 반도체는 에너지갭이 크고, 높은 열적 화학적 안정도, 높은 전자포화속도(~3×107 cm/sec)등의 뛰어난 물성 가지고 있어서, 광소자 뿐만 아니라 고주파·고출력용 전자소자로의 응용이 용이하여 세계적으로 활발히 연구되고 있다.
GaN계 질화물 반도체를 이용한 전자소자는 높은 항복전계(~3×106 V/cm) 및 최대전류밀도, 안정된 고온동작, 높은 열전도도 등의 다양한 장점을 가지고 있으며, AlGaN/GaN의 이종접합구조를 이용한 이종접합 전계효과 트랜지스터(heterostructure field effect transistor, HFET)의 경우, 접합계면에서의 밴드 불연속(band-discontinuity)이 크기 때문에 계면에 높은 농도의 전자가 유기될 수 있어서 전자 이동도를 더욱 높일 수 있으므로, 고전력 소자로의 응용이 가능하다.
그러나, 이와 같은 높은 전자 이동도를 가지는 AlGaN/GaN HFET 구조에서 AlGaN의 표면 상태가 불안하여 표면을 타고 흐르는 누설 전류가 소자 특성을 저하시키는 단점이 있다.
AlGaN층 표면에서의 표면 거칠기를 우수하게 하고, 누설 전류를 감소시킬 수 있는 질화물계 반도체 소자 및 이의 제조방법이 제공된다.
본 발명의 일 실시예에 따른 질화물계 반도체 소자는, 기판, 상기 기판상에 형성되는 반절연성 GaN층, 상기 반절연성 GaN층 상에 형성되는 AlGaN층, 상기 AlGaN층 상에 형성되는 언도프된 GaN층, 상기 언도프된 GaN층 상에 형성되는 질화탄소규소(SixC1 - xN) 기능층 및 상기 질화탄소규소(SixC1 - xN) 기능층 상에 형성되는 제1 질화규소층(SiNx layer)을 포함한다.
일 측에 따르면, 상기 질화물계 반도체 소자는, 상기 기판 및 상기 반절연성 GaN층 사이에 형성되는 저온-SiC층(Low Temperature-SiC layer) 또는 GaN층을 더 포함할 수 있다.
일 측에 따르면, 상기 질화물계 반도체 소자는, 상기 제1 질화규소층 상에 형성되는 제2 질화규소층을 더 포함할 수 있다.
일 측에 따르면, 상기 질화물계 반도체 소자는. 상기 질화탄소규소(SixC1-xN)에서 x 값은 0 < x < 1의 범위를 가질 수 있다.
일 측에 따르면, 상기 질화탄소규소(SixC1-xN)는 단결정상(single crystal), 다결정상(poly crystal), 또는 비정질(amorphous)일 수 있다.
일 측에 따르면, 상기 질화탄소규소(SixC1 - xN) 기능층의 두께는 1 nm ~ 50 nm일 수 있다.
일 측에 따르면, 상기 언도프된 GaN층의 두께는 1 nm ~ 50 nm일 수 있다.
일 측에 따르면, 상기 제1 질화규소층의 두께는 1 nm ~ 50 nm일 수 있다.
일 측에 따르면, 상기 제2 질화규소층의 두께는 1 nm ~ 500 nm일 수 있다.
일 측에 따르면, 상기 AlGaN층은 내부에 2차원 전자 가스(2DEG, 2-Dimentional Electron Gas)층을 포함할 수 있다.
일 측에 따르면, 상기 질화물계 반도체 소자는 상기 제2 질화규소층 상에 형성된 게이트 전극, 일 영역을 통해 노출된 상기 질화탄소규소 기능층 상에 형성된 소스 전극 및 타 영역을 통해 노출된 상기 상기 질화탄소규소 기능층 상에 형성된 드레인 전극를 더 포함할 수 있다.
일 측에 따르면, 상기 질화물계 반도체 소자는 일 영역을 통해 노출된 상기 질화탄소규소 기능층 상에 형성된 오믹 전극 및 타 영역을 통해 노출된 상기 질화탄소규소 기능층 상에 형성된 쇼트키 전극을 더 포함할 수 있다.
일 측에 따르면, 상기 반절연성 GaN층은 상기 반절연성 GaN층의 일부와 상기 AlGaN층, 상기 언도프된 GaN층, 상기 질화탄소규소 기능층 및 상기 제1 질화규소층을 식각함에 따라 형성된 트렌치에 의해 노출될 수 있다.
일 측에 따르면, 상기 질화물계 반도체 소자는 상기 트렌치의 내측을 따라 형성된 절연층을 더 포함할 수 있다.
일 측에 따르면, 상기 절연층은 게이트 절연층이고, 상기 게이트 절연층 상에 형성된 게이트 전극, 일 영역 통해 노출된 상기 질화탄소규소 기능층 상에 형성된 소스 전극 및 타 영역을 통해 노출된 상기 질화탄소규소 기능층 상에 형성된 드레인 전극을 더 포함할 수 있다.
일 측에 따르면, 상기 질화물계 반도체 소자는 일 영역을 통해 노출된 상기 질화탄소규소 기능층 상에 형성된 오믹 전극 및 타 영역을 통해 노출된 상기 질화탄소규소 기능층 상에 형성된 쇼트키 전극을 더 포함할 수 있다.
한편, 본 발명의 일 실시예에 따른 질화물계 반도체 소자의 제조 방법은, 기판상에 반절연성 GaN층을 형성하는 단계, 상기 반절연성 GaN층 상에 AlGaN층을 형성하는 단계, 상기 AlGaN층 상에 언도프된 GaN층을 형성하는 단계, 상기 언도프된 GaN층 상에 질화탄소규소(SixC1-xN) 기능층을 형성하는 단계 및 상기 질화탄소규소(SixC1-xN) 기능층 상에 제1 질화규소층을 형성하는 단계를 포함할 수 있다.
일 측에 따르면, 상기 질화탄소규소(SixC1-xN) 기능층을 형성하는 단계에서, 탄소(C)의 소스로 CBr4를 사용하고, 실리콘(Si)의 소스로 DTBSi를 사용하고, 질소의 소스로 NH3를 사용할 수 있다.
일 측에 따르면, 상기 질화탄소규소(SixC1-xN) 기능층 및 상기 제1 질화규소층은 금속 유기 화학기상증착법(Metal Organic Chemical Vapor Deposition, MOCVD)에 의한 연속(in-situ)공정에 의해 형성될 수 있다.
일 측에 따르면, 상기 질화물계 반도체 소자의 제조 방법은 상기 제1 질화규소층 상에 제2 질화규소층을 형성하는 단계를 더 포함하고, 상기 제2 질화규소층은 저온 압력 화학기상증착법(Low Pressure Chemical Vapor Deposition, LPCVD)을 이용하는 공정에 의해 형성될 수 있다.
본 발명의 일 실시예에 따른 질화물계 반도체 소자는 AlGaN층 상에 언도프된 GaN층이 형성되고, 언도프된 GaN층 상에 질화탄소규소(SixC1 - xN) 기능층을 형성함으로써, AlGaN층 표면의 거칠기를 좋게 함과 동시에 AlGaN층 표면에서 알루미늄(Al)과 산소(O)가 결합하는 것을 억제하여 표면 누설 전류를 줄일 수 있다.
또한, AlGaN층과 전극이 직접 접촉되는 구조에 비해, 본 발명에서와 같이 AlGaN층과 전극 사이에 질화탄소규소(SixC1 - xN) 기능층이 형성되는 경우는 낮은 장벽(barrier)을 가지지만, 동작 전압을 낮출 수 있어서 전류 밀도를 증가시킬 수 있다.
또한, 본 발명의 일 측에 따른 질화물계 반도체 소자 제조방법은, 질화탄소규소(SixC1 - xN) 기능층을 형성하기 위해 금속 유기 화학기상증착법(Metal Organic Chemical Vapor Deposition, MOCVD)에 의한 연속(in-situ)공정을 이용하고, C 소스로 CBr4를 사용하고, Si 소스로 DTBSi를 사용하고, N 소스로 NH3를 사용하여 SixC1 - xN를 성장시킴으로써 AlGaN층 표면의 거칠기를 향상시킬 수 있다.
나아가, 질화탄소규소(SixC1 - xN) 기능층 상에 저온 압력 화학기상증착법(Low Pressure Chemical Vapor Deposition, LPCVD)을 이용하여 보호막으로 제2 질화규소층(SiNx)을 형성함으로써 질화물계 표면을 보호하고 이로 인해 공정중에 질화물계 표면에 영향을 줄 수 있는 부분을 차단함으로써 누설 전류를 줄일 수 있고, 신뢰성이 확보된 소자를 제작할 수 있다.
도 1은 본 발명의 일 실시예에 따른 질화물계 반도체 소자의 구조를 나타내는 도면이다.
도 2는 본 발명의 다른 실시예에 따른 질화물계 반도체 소자의 구조를 나타내는 도면이다.
도 3은 본 발명의 다른 실시예에 따른 질화물계 반도체 소자의 구조를 나타내는 도면이다.
도 4는 본 발명의 다른 실시예에 따른 질화물계 반도체 소자의 구조를 나타내는 도면이다.
도 5는 본 발명의 다른 실시예에 따른 질화물계 반도체 소자의 구조를 나타내는 도면이다.
도 6은 본 발명의 다른 실시예에 따른 질화물계 반도체 소자의 구조를 나타내는 도면이다.
도 7a는 본 발명의 일 실시예에 따른 질화물계 반도체 소자의 일부를 촬영한 투사전자현미경(Transmission Electron Microscope, TEM) 사진이고, 도 7b는 본 발명의 일 실시예에 따른 질화물계 반도체 소자의 일부에 대하여 2차 이온 질량 분석법(Secondary Ion Mass Spectrometry, SIMS)을 통해 약 60 nm 두께 깊이로 원자 구성을 측정한 데이터를 나타내는 도면이다.
도 8a는 질화탄소규소(SixC1 - xN) 기능층이 없는 종래 기술에 따른 질화물계 반도체 소자에서 배리어층의 표면을 촬영한 원자현미경(Atomic Force Microscope, AFM) 사진이며, 도 8b는 본 발명에 따라 질화탄소규소(SixC1 - xN) 기능층이 포함된 질화물계 반도체 소자에서 배리어층의 표면을 촬영한 원자현미경 사진이다.
실시예의 설명에 있어서, 각 기판, 층 또는 전극 등이 각 기판, 층 또는 전극 등의 "상(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상(on)"과 "아래(under)"는 "직접(directly)" 또는 "다른 구성요소를 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 구성요소의 상 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의미하는 것은 아니다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시예를 상세하게 설명한다. 다만, 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다.
도 1는 본 발명의 일 실시예에 따른 질화물계 반도체 소자의 구조를 나타내는 도면이다. 도 1에 도시된 질화물계 반도체 소자는 노멀리-온(normally on) 타입의 이종접합 전계효과 트랜지스터이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 질화물계 반도체 소자는, 기판(110), 기판(110)상에 형성되는 반절연성 GaN층(130), 반절연성 GaN층(130) 상에 형성되는 AlGaN층(140), AlGaN층(140) 상에 형성되는 언도프된 GaN층(150), 언도프된 GaN층(150) 상에 형성되는 질화탄소규소(SixC1 - xN) 기능층(160), 및 질화탄소규소(SixC1 - xN) 기능층(160) 상에 형성되는 제1 질화규소층(SiNx layer)(170)을 포함하다. 또한, 본 발명의 일 측에 따른 질화물계 반도체 소자는, 기판(110) 및 반절연성 GaN층(130) 사이에 형성되는 버퍼층(120)을 더 포함할 수 있으며, 버퍼층(120)은 저온-SiC층(Low Temperature-SiC layer) 또는 GaN층일 수 있다.
기판(110)은 반절연성 GaN층(130) 및 AlGaN층(140)과 같은 질화물 반도체 층의 격자상수 및 열팽창 계수 등을 고려하여 다양한 재료들로 이루어질 수 있다. 예를 들어, 기판(110)은 사파이어(sapphire)나, 스피넬 구조를 갖는 MgAl2SO4와 같은 절연성 기판, GaN, GaAs, SiC, Si, ZnO, ZrB2, GaP 및 다이아몬드로 이루어진 군에서 선택된 적어도 하나의 물질로 이루어질 수 있다. 그러나, 이에 한정되는 것은 아니다.
기판(110)상에 버퍼층(120)이 형성될 수 있다. 버퍼층(120)은 질화탄소규소와 갈륨나이트라이드 복합체로 이루어질 수 있으며, 일 예로 저온-SiC층(Low Temperature-SiC layer) 또는 GaN층일 수 있다. 버퍼층(120)은 반절연성 GaN층(130) 및 AlGaN층(140)과 같은 질화물 반도체 층의 격자상수 및 열팽창 계수 등의 차이를 최소화하여, 이종접합 전계효과 트랜지스터의 안정성을 개선할 수 있다.
버퍼층(120) 상에 반절연성(semi-insulating) GaN층(130)이 형성될 수 있다. 반절연성(semi-insulating) GaN층(130)은 기판(110)을 향한 누설전류를 방지하고, 소자간의 분리를 위해 비교적 높은 저항을 가질 수 있다. 반절연성(semi-insulating) GaN층(130)은 저항이 매우 높아 반절연성을 나타낼 수 있다.
반절연성 GaN층(130) 상에 AlGaN층(140)이 형성될 수 있다. AlGaN층(140)은 채널층 역할을 한다. 즉, AlGaN층(140)은 하기의 언도프된 GaN층(150)과의 밴드-갭 에너지(band-gap energy) 차이로 인해 AlGaN층(140)에 2차원 전자가스층(2-dimensional electron gas, 2-DEG)(141)이 형성되어 전류가 흐를 수 있는 채널층 역할을 할 수 있다.
AlGaN층(140)의 두께가 너무 작은 경우 피에조 효과(piezo effect)가 작게 나타나기 때문에 2차원 전자가스층(141)이 작게 형성되고, 반면 AlGaN층(140)의 두께가 너무 두꺼운 경우 피에조 효과가 상실되기 때문에 2차원 전자가스층(141)의 밀도가 낮아진다. 따라서, 본 발명의 일 측에서는 피에조 효과가 가장 크게 나타날 수 있도록 하기 위해, AlGaN층(140)의 두께가 1 nm ~ 50 nm일 수 있다. 바람직하게, AlGaN층(140)의 두께는 20 nm ~ 30 nm일 수 있다.
AlGaN층(140) 상에 언도프된 GaN층(undoped GaN layer)(150)이 형성될 수 있다. 언도프된 GaN층(150)은 질화갈륨에 불순물이 도핑되지 않은 층을 의미하며, AlGaN(140)의 표면에서 전류가 누설되는 것을 방지하는 역할을 할 수 있다. 또한, 언도프된 GaN층(150)이 AlGaN층(140) 상에 형성됨으로써, AlGaN층(140) 표면이 산소(O)와 반응하여 산화될 수 있으므로 산소(O)와의 산화를 방지하여 표면의 거칠기를 개선시킬 수 있다. 본 발명의 일 측에서, 언도프된 GaN층(150)의 두께는 1 nm ~ 50 nm일 수 있다.
언도프된 GaN층(150) 상에 질화탄소규소(Silicon carbon nitride, SixC1 - xN) 기능층(160)이 형성될 수 있다. 본 발명의 일 측에서, 질화탄소규소(SixC1 - xN) 기능층(160)에서 x 값은 0 < x < 1의 범위를 가질 수 있다. 질화탄소규소(SixC1 - xN) 기능층(160)에서 실리콘(Si)과 탄소(C)가 일정한 비율로 혼합되어 있으며, 실리콘과 탄소의 비율이 적절히 조절될 수 있다. 질화탄소규소(SixC1 - xN) 기능층(160)은 AlGaN층(140) 표면을 보호하여 표면 거칠기를 좋게 하고, AlGaN층(140) 표면의 누설 전류를 차단하는 작용을 할 수 있다.
질화탄소규소(SixC1 - xN) 기능층(160)에서 질화탄소규소(SixC1-xN)는 AlGaN층(140) 표면의 누설 전류를 차단하고, AlGaN층(140)과 오믹 금속 등과의 원활한 전류 흐름을 위해 다양한 결정상을 갖는 물질로 제조될 수 있다. 예를 들어, 질화탄소규소(SixC1 - xN) 기능층(160)에서, 질화탄소규소(SixC1-xN)는 단결정상(single crystal), 다결정상(poly crystal), 또는 비정질(amorphous) 질화탄소규소(SixC1-xN)로 제조될 수 있다. 또한, 본 발명의 일 측에 따른 질화물계 반도체 소자에서, 질화탄소규소(SixC1 - xN) 기능층(160)의 두께는 1 nm ~ 50 nm일 수 있다.
따라서, 본 발명의 일 실시예에 따른 질화물계 반도체 소자는 AlGaN층(140)/언도프된 GaN층(150) 상에 질화탄소규소(SixC1 - xN) 기능층(160)을 형성함으로써, AlGaN층(140) 표면의 거칠기를 좋게 함과 동시에 AlGaN층(140) 표면에서 알루미늄(Al)과 산소(O)가 결합하는 것을 억제하여 표면 누설 전류를 줄일 수 있다.
또한, AlGaN층(140)과 전극이 직접 접촉되는 구조에 비해, 본 발명에서와 같이 AlGaN층(140)과 전극 사이에 질화탄소규소(SixC1 - xN) 기능층(160)을 형성되는 경우는 낮은 장벽(barrier)을 가지지만, 동작 전압을 낮출 수 있어서 전류 밀도를 증가시킬 수 있다.
질화탄소규소(Silicon carbon nitride, SixC1 - xN) 기능층(160) 상에 제1 질화규소층(SiNx, 170)이 형성될 수 있다. 제1 질화규소층(170)은 질화탄소규소(Silicon carbon nitride, SixC1 - xN) 기능층(160)을 보호하는 역할을 할 수 있다. 즉, 제1 질화규소층(170)은 질화탄소규소(Silicon carbon nitride, SixC1 - xN) 기능층(160)의 표면을 보호하기 위한 것이다. 본 발명의 일 측에서, 제1 질화규소층(170)의 두께는 1 nm ~ 50 nm일 수 있다.
또한, 제1 질화규소층(170) 상에 제2 질화규소층(180)이 형성될 수 있다. 제2 질화규소층(SiNx,180)은 질화탄소규소(Silicon carbon nitride, SixC1 - xN) 기능층(160) 및 제1 질화규소층(170)의 표면을 보호하기 위한 것이다. 또한, 본 발명의 일 측에서, 제2 질화규소층(180)의 두께는 1 nm ~ 500 nm일 수 있다. 제2 질화규소층(180)은 제1 질화규소층(170)과 다른 방법으로 형성될 수 있으며, 이에 대해서는 하기의 제조방법 부분에서 상세히 설명하기로 한다.
이러한 제1 질화규소층(170) 및 제2 질화규소층(180)은 패시베이션(passivation) 박막층으로서, 상기 질화탄소규소 기능층(160)의 표면상태의 불안정한 정도를 감소시키고, 고주파 동작시 전류 콜랩스(Current collapse) 현상으로 인한 전력특성의 감소를 줄일 수 있다.
게이트 전극(191)은 제2 질화규소층(180) 상에 형성된다.
소스 전극(192)은 일 영역을 통해 노출된 질화탄소규소 기능층(160) 상에 형성되고, 드레인 전극(193)은 타 영역을 통해 노출된 질화탄소규소 기능층(160) 상에 형성된다.
결국, 본 발명의 일 측에 따른 이종접합 전계효과 트랜지스터는 AlGaN층(140) 상에 형성된 질화탄소규소(SixC1 - xN) 기능층(160)을 포함함으로써, 이종접합 전계효과 트랜지스터 상부 표면의 거칠기(roughness)를 개선할 수 있다. 또한, 질화탄소규소(SixC1 - xN) 기능층(160)으로 인해, 불포화 결합(dangling bonding)을 방지하여 누설전류를 차단할 수 있다. 이와 동시에, 소스 전극 및 드레인 전극을 형성하기 위한 오믹 금속과의 접합 시, 베리어(barrier)를 낮추어 전류 밀도를 높임으로써, 전자 소자의 효율을 극대화할 수 있다.
도 2는 본 발명의 다른 실시예에 따른 질화물계 반도체 소자의 구조를 나타내는 도면이다. 도 2에 도시된 질화물계 반도체 소자(200)는 노멀리-오프(normally on) 타입의 이종접합 전계효과 트랜지스터이다.
도 2를 참조하면, 본 발명의 다른 실시예에 따른 질화물계 반도체 소자(200)는, 기판(210), 기판(210)상에 형성되는 반절연성 GaN층(230), 반절연성 GaN층(230) 상에 형성되는 AlGaN층(240), AlGaN층(240) 상에 형성되는 언도프된 GaN층(250), 언도프된 GaN층(250) 상에 형성되는 질화탄소규소(SixC1 - xN) 기능층(260), 및 질화탄소규소(SixC1 - xN) 기능층(260) 상에 형성되는 제1 질화규소층(SiNx layer)(270)을 포함하다.
또한, 질화물계 반도체 소자(200)는 기판(210) 및 반절연성 GaN층(230) 사이에 형성되는 버퍼층(220)을 더 포함할 수 있으며, 버퍼층(220)은 저온-SiC층(Low Temperature-SiC layer) 또는 GaN층일 수 있다.
반절연성 GaN층(230)은 트렌치(231)에 의해 노출될 수 있다. 구체적으로, 반절연층 GaN층(230)의 일부와, AlGaN층(240), 언도프된 GaN층(250), 질화탄소규소 기능층(260) 및 제1 질화규소층(270)을 식각하는 것에 의해 트렌치(231)가 형성될 수 있다.
절연층(291)은 트렌치(231)의 내측을 따라 형성될 수 있는데, 도 2에 도시된 바와 같이, 제1 질화규소층(270) 상에 제2 질화규소층(280)이 더 형성된 경우에는 트렌치(231)의 내측을 따라 형성되어 제2 질화규소층(280)의 상부 영역까지 연장될 수 있다.
또한, 절연층(291)은 게이트 절연층이 될 수 있으며, 절연층(291) 상에 게이트 전극(292)이 형성될 수 있다.
AlGaN층(240)에는 2차원 전자가스층(2-dimensional electron gas, 2-DEG)(241)이 형성될 수 있다. 2차원 전자가스층(241)은 AlGaN층(240)과 GaN층(250) 간의 밴드-갭 에너지(band-gap energy) 차이로 인해 형성될 수 있으며, 이 2차원 전자가스층(241)에 의해 전류가 흐를 수 있는 채널층 역할을 할 수 있다.
도 2에 도시된 실시예에서, AlGaN층(240) 내에 형성된 2차원 전자가스층(241)은 트렌치(231)에 의해 분리된다. 이 같이 트렌치(241)에 의해 게이트 영역에 2차원 전자가스층(241)이 형성되지 않기 때문에, 질화물계 반도체 소자(200)가 노멀리-오프 타입의 동작을 용이하게 구현할 수 있게 된다.
질화탄소규소 기능층(260)은 소스 전극(294) 및 드레인 전극(295)을 형성하기 위하여 일 영역과 타 영역을 통해 노출된다. 이 영역들은 제1 질화규소층(270) 및 제2 질화규소층(280)을 일부 식각하는 것에 의해 노출될 수 있다.
소스 전극(294)은 질화탄소규소 기능층(260)의 일 영역 상에 형성된다. 이 실시예에서는, 질화탄소규소 기능층(260) 상에 오믹 메탈층(293)이 더 형성될 수 있으며, 소스 전극(294)은 오믹 메탈층(293) 상에 형성될 수 있다.
드레인 전극(295)은 질화탄소규소 기능층(260) 상의 타 영역에 형성된다. 이 실시예에서는, 질화탄소규소 기능층(260) 상에 오믹 메탈층(293)이 더 형성될 수 있으며, 드레인 전극(295)은 오믹 메탈층(239) 상에 형성될 수 있다.
게이트 전극(291), 소스(294) 및 드레인(295)은 Ni, Al, Ti, TiN, Pt, Au, RuO2, V, W, WN, Hf, HfN, Mo, NiSi, CoSi2, WSi, PtSi, Ir, Zr, Ta, TaN, Cu, Ru, Co 및 이들의 조합으로 이루어진 그룹으로부터 선택될 수 있다.
한편, 패시베이션층(290)은 게이트 전극(292)과 소스 전극(294) 사이에 노출된 제2 질화규소층(280)과, 게이트 전극(292)과 드레인 전극(295) 사이에 노출된 제2 질화규소층(280) 상에 형성될 수 있다.
도 3은 본 발명의 다른 실시예에 따른 질화물계 반도체 소자의 구조를 나타내는 도면이다. 도 3에 도시된 질화물계 반도체 소자(200')는 도 2에 도시된 질화물계 반도체 소자(200)의 구조를 일부 변경한 실시예에 해당한다.
구체적으로, 질화물계 반도체 소자(200')는 도 2에 도시된 질화물계 반도체 소자(200)와 비교하여, 기판(210) 및 버퍼층(220)을 포함하지 않으며, 접합층(310) 및 열도전성 기판(320)을 포함한다.
제조 방법의 순서대로 설명하면, 사파이어 기판과 같이 절연성을 갖는 기판(210) 상에 버퍼층(220), 반절연성 GaN층(230), AlGaN층(240)을 순서대로 형성하고, 기판(210) 및 버퍼층(220)을 레이저 리프트 오프(laser lift off) 공정을 통해 제거할 수 있다. 그리고, 레이저 리프트 오프에 의해 반절연성 GaN층(230)이 노출되며, 접합층(310)을 이용하여 반절연성 GaN층(230)에 열전도성 기판(320)을 접합시킬 수 있다.
즉, 접합층(310)은 반절연성 GaN층(230)과 열전도성 기판(320) 사이에 배치되며, 이들을 결합시키는 역할을 한다. 접합층(310)은 AuSn을 포함할 수 있으나, 열전도성 기판(320)을 접합시킬 수 있는 물질이라면 이에 제한되지 않는다. 또한, 열전도성 기판(320)은 Si, Al-Si, 또는 금속을 포함할 수 있으나, 이에 제한되지 않는다.
AlGaN층(240) 상에는 언도프된 GaN층(250), 질화탄소규소(SixC1 - xN) 기능층(260), 제1 질화규소층(270) 및 제2 질화규소층(280)이 차례로 형성된다.
질화물계 반도체 소자(200')는 반절연성 GaN층(230)의 일부와 AlGaN층(240), 언도프된 GaN층(250), 질화탄소규소 기능층(260), 제1 질화규소층(270) 및 제2 질화규소층(280)을 식각함에 따라 형성된 트렌치(231)를 포함한다. 이 트렌치(231)에 의해 AlGaN층(240) 내에 형성된 2차원 전자가스층(241)이 분리된다. 이 같이 트렌치(241)에 의해 게이트 영역에서 2차원 전자가스층(241) 형성이 억제되어, 질화물계 반도체 소자(200)가 노멀리-오프 타입의 동작을 용이하게 구현할 수 있게 된다.
게이트 절연층(291), 게이트 전극(292), 오믹 메탈층(293), 소스 전극(294), 드레인 전극(295) 및 패시베이션층(290)은 도 2에 도시된 질화물계 반도체 소자(200)의 각 구성과 동일할 수 있다.
도 1 내지 도 3에 도시된 질화물계 반도체 소자(100, 200, 200')는 다양한 종류의 전자 소자에 적용될 수 있다. 즉, 도 1 내지 도 3 에서는 본 발명의 질화물계 반도체 소자가 적용되는 이종접합 전계효과 트랜지스터에 대해 설명하였으나, 이에 제한되지 않으며, 예를 들어 본 발명의 일 측에 따른 질화물계 반도체 소자는, 쇼트키 배리어 다이오드(Schottky Diode) 소자에 적용될 수 있다.
도 4 내지 도 6은 본 발명의 다른 실시예에 따른 질화물계 반도체 소자들을 나타낸 것으로, 이 질화물계 반도체 소자들은 쇼트키 배리어 다이오드가 될 수 있다.
질화물계 반도체 소자(400)는 기판(410), 기판(410)상에 형성되는 반절연성 GaN층(430), 반절연성 GaN층(430) 상에 형성되는 AlGaN층(440), AlGaN층(440) 상에 형성되는 언도프된 GaN층(450), 언도프된 GaN층(450) 상에 형성되는 질화탄소규소(SixC1 - xN) 기능층(460), 및 질화탄소규소(SixC1 - xN) 기능층(460) 상에 형성되는 제1 질화규소층(SiNx layer)(170)을 포함하다.
또한, 질화물계 반도체 소자(400)는 기판(410) 및 반절연성 GaN층(430) 사이에 형성되는 버퍼층(420)을 더 포함할 수 있으며, 버퍼층(420)은 저온-SiC층(Low Temperature-SiC layer) 또는 GaN층일 수 있다.
또한, AlGaN층(440)은 언도프된 GaN층(450)과의 밴드-갭 에너지 차이로 인해 그 내부에 2차원 전자가스층(2-dimensional electron gas, 2-DEG)(241)이 형성될 수 있다.
오믹 전극(491)은 질화탄소규소 기능층(460) 상의 일 영역에 형성되며, 크롬(Cr), 알루미늄(Al), 탄탈륨(Ta), 티탄(Ti), 금(Au), 니켈(Ni), 및 백금(Pt)으로 이루어진 군에서 선택되는 물질로 형성될 수 있다.
쇼트키 전극(492)은 질화탄소규소 기능층(460) 상의 타 영역에 형성되며, Ni, Au, CuInO2, ITO, Pt, 및 이들의 합금으로 이루어진 군으로부터 선택되는 물질로 형성될 수 있다. 또한, 상기의 합금의 예로 Ni와 Au 합금, CuInO2와 Au 합금, ITO와 Au 합금, Ni, Pt 및 Au 합금, 그리고 Pt와 Au의 합금을 들 수 있으나, 이에 제한되지 않는다.
이하에서는 본 발명의 다른 실시예에 따른 질화물계 반도체 소자의 제조방법을 간략히 설명하기로 한다.
본 발명의 다른 실시예에 따른 질화물계 반도체 소자의 제조방법은, 기판(410) 상에 반절연성 GaN층(430)을 형성하는 단계, 반절연성 GaN층(430) 상에 AlGaN층(440)을 형성하는 단계, AlGaN층(440) 상에 언도프된 GaN층(450)을 형성하는 단계, 언도프된 GaN층(450) 상에 질화탄소규소(SixC1 - xN) 기능층(460)을 형성하는 단계 및 질화탄소규소(SixC1 - xN) 기능층(460) 상에 제1 질화규소층(SiNx layer)(470)을 형성하는 단계를 포함한다.
먼저, 기판(410)상에 버퍼층(420)을 형성한다. 버퍼층(420)은 질화탄소규소와 갈륨나이트라이드 복합체로 이루어질 수 있으며, 일 예로 저온-SiC층(Low Temperature-SiC layer) 또는 GaN층일 수 있다. 버퍼층(420)은 반절연성 GaN층(430) 및 AlGaN층(440)과 같은 질화물 반도체 층의 격자상수 및 열팽창 계수 등의 차이를 최소화하여, 이종접합 전계효과 트랜지스터의 안정성을 개선할 수 있다.
버퍼층(420) 상에 반절연성(semi-insulating) GaN층(430)을 형성한다. 반절연성(semi-insulating) GaN층(430)은 기판(410)을 향한 누설전류를 방지하고, 소자간의 분리를 위해 비교적 높은 저항을 가질 수 있다. 반절연성(semi-insulating) GaN층(430)은 저항이 매우 높아 반절연성을 나타낼 수 있다.
이후, 반절연성 GaN층(430) 상에 채널층 역할을 하는 AlGaN층(440) 및 AlGaN(440)의 표면에서 전류가 누설되는 것을 방지하는 언도프된 GaN층(450)을 형성한다.
버퍼층(420), 반절연성 GaN층(430), AlGaN층(440) 및 언도프된 GaN층(450)은 금속 유기 화학기상증착법(Metal-Organic Chemical Vapor Deposition; MOCVD), 분자선 성장법(Molecular Beam Epitaxy; MBE) 및 수소 기상 성장법(Hydride Vapor Phase Epitaxy; HVPE) 등의 방법을 이용하여 형성될 수 있으며, 이에 제한되지 않는다.
이후, 언도프된 GaN층(450) 상에 질화탄소규소(SixC1 - xN) 기능층(460)을 형성한다. 질화탄소규소(SixC1 - xN) 기능층(460)은 플라즈마 화학기상 증착법(Plasma Enhanced Chemical Vapor Deposion, PECVD) 등을 포함하는 다양한 증착 방법에 의해 형성될 수 있다. 본 발명의 일 측에서, 질화탄소규소(SixC1 - xN) 기능층(460)은 금속 유기 화학기상증착법(Metal Organic Chemical Vapor Deposition, MOCVD)에 의한 연속(in-situ) 공정에 의해 형성될 수 있다.
이러한 금속 유기 화학기상증착법에 의한 질화탄소규소(SixC1 - xN) 기능층(460)의 형성은 탄소 소스로서, 테트라브로모메탄(tetrabromomethane, CBr4)을 사용하고, 실리콘 소스로서 디터셔리부틸 실란(ditertiarybutyl silane, DTBSI)을 사용하고 질소 소스로서 암모니아(NH3)를 사용하여 이루어질 수 있으며, 금속 유기 화학기상증착법에 의한 AlGaN층(440) 및 언도프된 GaN층(450)의 형성 이후에 연속(in-situ)공정에 의해 형성될 수 있다. 이로 인해, 질화물계 반도체 소자의 제조 효율성을 높일 수 있다.
이후, 제1 질화규소층(470) 상에 제2 질화규소층(480)을 더 형성할 수 있다. 이때, 제2 질화규소층(480)은 저온 압력 화학기상증착법(Low Pressure Chemical Vapor Deposition, LPCVD)을 이용하는 공정에 의해 형성될 수 있다.
즉, 질화탄소규소(SixC1 - xN) 기능층(460) 상에 저온 압력 화학기상증착법(Low Pressure Chemical Vapor Deposition, LPCVD)을 이용하여 보호막으로 제2 질화규소층(SiNx)(480)을 형성할 수 있다. 이로 인해, 질화물계 표면을 보호하고 이로 인해 공정중에 질화물계 표면에 영향을 줄 수 있는 부분을 차단함으로써 누설 전류를 줄일 수 있고, 신뢰성이 확보된 소자를 제작할 수 있다.
이후, 제1 질화규소층(470) 및 제2 질화규소층(480)의 일부를 포토레지스트 공정으로 식각한 후, 질화탄소규소(SixC1 - xN) 기능층(460) 상에 오믹 전극(491) 및 쇼트키 전극(492)을 형성한다.
상술한 질화물계 반도체 소자의 제조방법에서 오믹 전극(491) 및 쇼트키 전극(492)을 형성하는 단계를 제외한 나머지 단계들은 도 1 내지 도 3에 도시된 질화물계 반도체 소자에도 동일하게 적용될 수 있다.
도 5는 본 발명의 다른 실시예에 따른 질화물계 반도체 소자의 구조를 나타내는 도면이다.
도 5를 참조하면, 본 발명의 다른 실시예에 따른 질화물계 반도체 소자(500)는, 기판(510), 기판(510)상에 형성되는 반절연성 GaN층(530), 반절연성 GaN층(530) 상에 형성되는 AlGaN층(540), AlGaN층(540) 상에 형성되는 언도프된 GaN층(550), 언도프된 GaN층(550) 상에 형성되는 질화탄소규소(SixC1 - xN) 기능층(560), 및 질화탄소규소(SixC1 - xN) 기능층(560) 상에 형성되는 제1 질화규소층(SiNx layer)(570)을 포함하다.
또한, 질화물계 반도체 소자(500)는 기판(510) 및 반절연성 GaN층(530) 사이에 형성되는 버퍼층(520)을 더 포함할 수 있으며, 버퍼층(520)은 저온-SiC층(Low Temperature-SiC layer) 또는 GaN층일 수 있다.
반절연성 GaN층(530)은 트렌치(531)에 의해 노출될 수 있다. 구체적으로, 반절연층 GaN층(530)의 일부와, AlGaN층(540), 언도프된 GaN층(550), 질화탄소규소 기능층(560) 및 제1 질화규소층(570)을 식각하는 것에 의해 트렌치(531)가 형성될 수 있다.
절연층(590)은 트렌치(531)의 내측을 따라 형성될 수 있는데, 도 5에 도시된 바와 같이, 제1 질화규소층(570) 상에 제2 질화규소층(580)이 더 형성된 경우에는 트렌치(531)의 내측을 따라 형성되어 제2 질화규소층(580)의 상부 영역까지 연장될 수 있다.
한편, AlGaN층(540)에는 2차원 전자가스층(2-dimensional electron gas, 2-DEG)(541)이 형성될 수 있다. 2차원 전자가스층(541)은 AlGaN층(540)과 GaN층(550) 간의 밴드-갭 에너지(band-gap energy) 차이로 인해 형성될 수 있으며, 이 2차원 전자가스층(541)에 의해 전류가 흐를 수 있는 채널층 역할을 할 수 있다.
도 5에 도시된 실시예에서, AlGaN층(540) 내에 형성된 2차원 전자가스층(541)은 트렌치(531)에 의해 분리된다.
질화탄소규소 기능층(560)은 오믹 전극(591) 및 쇼트키 전극(592)를 형성하기 위하여, 일 영역과 타 영역을 통해 노출된다. 이 영역들은 제1 질화규소층(570) 및 제2 질화규소층(580)을 일부 식각하는 것에 의해 노출될 수 있다.
소스 전극(591)은 질화탄소규소 기능층(560)의 일 영역 상에 형성되고, 드레인 전극(595)은 질화탄소규소 기능층(260) 상의 타 영역에 형성된다.
도 6은 본 발명의 일 측에 따른 질화물계 반도체 소자의 구조를 나타내는 도면이다. 도 6에 도시된 질화물계 반도체 소자(500')는 도 5에 도시된 질화물계 반도체 소자(500)의 구조를 일부 변경한 실시예에 해당한다.
구체적으로, 질화물계 반도체 소자(500')는 도 5에 도시된 질화물계 반도체 소자(500)와 비교하여, 기판(510) 및 버퍼층(520)을 포함하지 않으며, 접합층(610) 및 열도전성 기판(620)을 포함한다. 이는, 도 5에 도시된 질화물계 반도체 소자(500)에서, 기판(510) 및 버퍼층(520)을 레이저 리프트 오프(laser lift off) 공정을 통해 제거한 후, 접합층(610)을 이용하여 반절연성 GaN층(530)에 열전도성 기판(320)을 접합시켜 질화물계 반도체 소자(500')를 구현할 수 있다.
따라서, 질화물계 반도체 소자(500')에서, 접합층(610) 및 열전도성 기판(620)을 제외한, 반절연성 GaN층(530), 트렌치(531), AlGaN층(540), 2차원 전자가스층(541), 언도프된 GaN층(550), 질화탄소규소(SixC1 - xN) 기능층(560), 제1 질화규소층(570) 및 제2 질화규소층(580), 절연층(590), 오믹 전극(591) 및 쇼트키 전극(592)의 구성들은 도 5에서 대응하는 각 구성들과 동일한 구조 및 기능을 할 수 있다.
이하에서는 도 7a 및 도 7b, 도 8a 및 도 8b를 참조하여, 질화탄소규소(SixC1-xN) 기능층을 포함하지 않는 종래 기술과 비교하여 본 발명의 일 실시예에 따라 제조된 질화탄소규소(SixC1-xN) 기능층을 포함하는 질화물계 반도체 소자의 특성을 상세하게 설명하기로 한다.
도 7a는 본 발명의 일 실시예에 따른 질화물계 반도체 소자의 일부를 촬영한 투사전자현미경(Transmission Electron Microscope, TEM) 사진이고, 도 7b는 본 발명의 일 실시예에 따른 질화물계 반도체 소자의 일부에 대하여 2차 이온 질량 분석법(Secondary Ion Mass Spectrometry, SIMS)을 통해 약 60 nm 두께 깊이로 원자 구성을 측정한 데이터를 나타내는 도면이다.
도 7a에서 약 25 nm 정도의 두께를 갖는 배리어층 상에 질화탄소규소(SixC1-xN) 기능층(700)이 약 2 nm 정도로 성장되었음을 알 수 있으며, 도 7b에서 질화탄소규소(SixC1-xN) 기능층(700)의 조성인 Si, C, 및 N을 확인할 수 있었으며, 배리어층의 조성에서는 Al을 확인할 수 있었다.
도 8a는 질화탄소규소(SixC1-xN) 기능층이 없는 종래 기술에 따른 질화물계 반도체 소자에서 배리어층의 표면을 촬영한 원자현미경(Atomic Force Microscope, AFM) 사진이며, 도 8b는 본 발명에 따라 질화탄소규소(SixC1-xN) 기능층이 포함된 질화물계 반도체 소자에서 배리어층의 표면을 촬영한 원자현미경 사진이다.
도 8a에서와 같이, 질화탄소규소(SixC1-xN) 기능층이 없는 경우 배리어층의 표면 거칠기는 약 0.7 nm이고, 도 8b에서와 같이 본 발명에 따라 질화탄소규소(SixC1-xN) 기능층이 포함된 경우 배리어층의 표면 거칠기는 약 0.44 nm로 나타났으며, 이로 인해 표면 거칠기가 감소된 것을 확인할 수 있었다. 결국, 배리어층 표면의 거칠기가 감소되어, 배리어층 표면의 전하(charge)가 보호될 수 있다.
또한, 질화탄소규소(SixC1-xN) 기능층이 없는 경우 홀 측정(hall measurement)으로 측정된 2-DEG 이동도(2-DEG mobility)는 약 1500 ㎠/Vs이고, 시트 캐리어 농도(sheet carrier density)는 약 8×1012/㎠ 를 나타내었으며, 본 발명과 같이 약 2 nm 두께의 질화탄소규소(SixC1-xN) 기능층이 포함된 경우 2-DEG 이동도는 약 1300 ㎠/Vs으로 감소하였으며, 시트 캐리어 농도는 약 1×1013/㎠ 로 증가되었음을 알 수 있다. 즉, 질화탄소규소(SixC1-xN) 기능층이 포함된 경우 결정성이 향상된 배리어층 표면에 전자(electron)가 많이 존재하여 스캐터링(scattering)이 잘 되기 때문에 2-DEG 이동도는 감소한다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
110 : 기판 120 : 버퍼층
130 : 반절연성 GaN층 140 : AlGaN층
150 : 언도프된 GaN층 160 : 질화탄소규소(SixC1 - xN) 기능층
170 : 제1 질화규소층 180 : 제2 질화규소층
191 : 게이트 전극 192 : 소스 전극
193 : 드레인 전극

Claims (20)

  1. 기판;
    상기 기판상에 형성되는 반절연성 GaN층;
    상기 반절연성 GaN층 상에 형성되는 AlGaN층;
    상기 AlGaN층 상에 형성되는 언도프된 GaN층;
    상기 언도프된 GaN층 상에 형성되는 질화탄소규소(SixC1 - xN) 기능층; 및
    상기 질화탄소규소(SixC1 - xN) 기능층 상에 형성되는 제1 질화규소층(SiNx layer)을 포함하는 질화물계 반도체 소자.
  2. 제1항에 있어서,
    상기 기판 및 상기 반절연성 GaN층 사이에 형성되는 저온-SiC층(Low Temperature-SiC layer) 또는 GaN층을 더 포함하는 질화물계 반도체 소자.
  3. 제1항에 있어서,
    상기 제1 질화규소층 상에 형성되는 제2 질화규소층을 더 포함하는 질화물계 반도체 소자.
  4. 제1항에 있어서,
    상기 질화탄소규소(SixC1-xN)에서 x 값은 0 < x < 1의 범위를 갖는 질화물계 반도체 소자.
  5. 제1항에 있어서,
    상기 질화탄소규소(SixC1-xN)는 단결정상(single crystal), 다결정상(poly crystal), 또는 비정질(amorphous)인 질화물계 반도체 소자.
  6. 제1항에 있어서,
    상기 질화탄소규소(SixC1 - xN) 기능층의 두께는 1 nm ~ 50 nm인 질화물계 반도체 소자.
  7. 제1항에 있어서,
    상기 언도프된 GaN층의 두께는 1 nm ~ 50 nm인 질화물계 반도체 소자.
  8. 제1항에 있어서,
    상기 제1 질화규소층의 두께는 1 nm ~ 50 nm인 질화물계 반도체 소자.
  9. 제3항에 있어서,
    상기 제2 질화규소층의 두께는 1 nm ~ 500 nm인 질화물계 반도체 소자.
  10. 제3항에 있어서,
    상기 AlGaN층은,
    내부에 2차원 전자 가스(2DEG, 2-Dimentional Electron Gas)층을 포함하는 질화물계 반도체 소자.
  11. 제10항에 있어서,
    상기 제2 질화규소층 상에 형성된 게이트 전극;
    일 영역을 통해 노출된 상기 질화탄소규소 기능층 상에 형성된 소스 전극; 및
    타 영역을 통해 노출된 상기 상기 질화탄소규소 기능층 상에 형성된 드레인 전극
    을 더 포함하는 질화물계 반도체 소자.
  12. 제10항에 있어서,
    일 영역을 통해 노출된 상기 질화탄소규소 기능층 상에 형성된 오믹 전극; 및
    타 영역을 통해 노출된 상기 질화탄소규소 기능층 상에 형성된 쇼트키 전극
    을 더 포함하는 질화물계 반도체 소자.
  13. 제10항에 있어서,
    상기 반절연성 GaN층은,
    상기 반절연성 GaN층의 일부와 상기 AlGaN층, 상기 언도프된 GaN층, 상기 질화탄소규소 기능층 및 상기 제1 질화규소층을 식각함에 따라 형성된 트렌치에 의해 노출된 질화물계 반도체 소자.
  14. 제13항에 있어서,
    상기 트렌치의 내측을 따라 형성된 절연층
    을 더 포함하는 질화물계 반도체 소자.
  15. 제14항에 있어서,
    상기 절연층은,
    게이트 절연층이고,
    상기 게이트 절연층 상에 형성된 게이트 전극;
    일 영역 통해 노출된 상기 질화탄소규소 기능층 상에 형성된 소스 전극;
    타 영역을 통해 노출된 상기 질화탄소규소 기능층 상에 형성된 드레인 전극
    을 더 포함하는 질화물계 반도체 소자.
  16. 제14항에 있어서,
    일 영역을 통해 노출된 상기 질화탄소규소 기능층 상에 형성된 오믹 전극; 및
    타 영역을 통해 노출된 상기 질화탄소규소 기능층 상에 형성된 쇼트키 전극
    을 더 포함하는 질화물계 반도체 소자.
  17. 기판상에 반절연성 GaN층을 형성하는 단계;
    상기 반절연성 GaN층 상에 AlGaN층을 형성하는 단계;
    상기 AlGaN층 상에 언도프된 GaN층을 형성하는 단계;
    상기 언도프된 GaN층 상에 질화탄소규소(SixC1-xN) 기능층을 형성하는 단계; 및
    상기 질화탄소규소(SixC1-xN) 기능층 상에 제1 질화규소층을 형성하는 단계를 포함하는 질화물계 반도체 소자의 제조방법.
  18. 제17항에 있어서,
    상기 질화탄소규소(SixC1-xN) 기능층을 형성하는 단계에서, 탄소(C)의 소스로 CBr4를 사용하고, 실리콘(Si)의 소스로 DTBSi를 사용하고, 질소의 소스로 NH3를 사용하는 질화물계 반도체 소자의 제조방법.
  19. 제17항에 있어서,
    상기 질화탄소규소(SixC1-xN) 기능층 및 상기 제1 질화규소층은 금속 유기 화학기상증착법(Metal Organic Chemical Vapor Deposition, MOCVD)에 의한 연속(in-situ)공정에 의해 형성되는 질화물계 반도체 소자의 제조방법.
  20. 제17항에 있어서,
    상기 제1 질화규소층 상에 제2 질화규소층을 형성하는 단계를 더 포함하고,
    상기 제2 질화규소층은 저온 압력 화학기상증착법(Low Pressure Chemical Vapor Deposition, LPCVD)을 이용하는 공정에 의해 형성되는 질화물계 반도체 소자의 제조방법.
KR1020120079360A 2012-07-20 2012-07-20 질화물계 반도체 소자 및 이의 제조방법 KR20140012445A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020120079360A KR20140012445A (ko) 2012-07-20 2012-07-20 질화물계 반도체 소자 및 이의 제조방법
JP2013148478A JP2014022742A (ja) 2012-07-20 2013-07-17 窒化物系半導体素子及びその製造方法
US13/945,613 US9087776B2 (en) 2012-07-20 2013-07-18 Nitride-based semiconductor device and method of manufacturing nitride-based semiconductor device
CN201310305879.6A CN103579331A (zh) 2012-07-20 2013-07-19 氮化物基半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120079360A KR20140012445A (ko) 2012-07-20 2012-07-20 질화물계 반도체 소자 및 이의 제조방법

Publications (1)

Publication Number Publication Date
KR20140012445A true KR20140012445A (ko) 2014-02-03

Family

ID=49945811

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120079360A KR20140012445A (ko) 2012-07-20 2012-07-20 질화물계 반도체 소자 및 이의 제조방법

Country Status (4)

Country Link
US (1) US9087776B2 (ko)
JP (1) JP2014022742A (ko)
KR (1) KR20140012445A (ko)
CN (1) CN103579331A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITUB20155536A1 (it) 2015-11-12 2017-05-12 St Microelectronics Srl Transistore hemt di tipo normalmente spento includente una trincea contenente una regione di gate e formante almeno un gradino, e relativo procedimento di fabbricazione
CN106935640A (zh) * 2015-12-31 2017-07-07 北京大学 高电子迁移率晶体管和存储器芯片
US10658501B2 (en) * 2018-02-21 2020-05-19 Mitsubishi Electric Research Laboratories, Inc. Vertically stacked multichannel pyramid transistor

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2002357640A1 (en) * 2001-07-24 2003-04-22 Cree, Inc. Insulting gate algan/gan hemt
US6818464B2 (en) * 2001-10-17 2004-11-16 Hymite A/S Double-sided etching technique for providing a semiconductor structure with through-holes, and a feed-through metalization process for sealing the through-holes
US7112860B2 (en) * 2003-03-03 2006-09-26 Cree, Inc. Integrated nitride-based acoustic wave devices and methods of fabricating integrated nitride-based acoustic wave devices
KR100486177B1 (ko) * 2004-03-25 2005-05-06 에피밸리 주식회사 Ⅲ-질화물 반도체 발광소자
US7288803B2 (en) 2004-10-01 2007-10-30 International Rectifier Corporation III-nitride power semiconductor device with a current sense electrode
US7217960B2 (en) 2005-01-14 2007-05-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device
US7932539B2 (en) 2005-11-29 2011-04-26 The Hong Kong University Of Science And Technology Enhancement-mode III-N devices, circuits, and methods
JP5462161B2 (ja) * 2007-07-20 2014-04-02 アイメック Ｉｉｉ−ｖ族ｍｅｓｆｅｔでのダマシンコンタクト製造方法

Also Published As

Publication number Publication date
US20140021488A1 (en) 2014-01-23
US9087776B2 (en) 2015-07-21
CN103579331A (zh) 2014-02-12
JP2014022742A (ja) 2014-02-03

Similar Documents

Publication Publication Date Title
TWI429076B (zh) 二元第iii族-氮化物基高電子移動性電晶體及其製造方法
US9818855B2 (en) Semiconductor device
JP5805608B2 (ja) 支持されたゲート電極を備えるトランジスタの作製方法およびそれに関連するデバイス
JP5179023B2 (ja) 電界効果トランジスタ
EP3413353B1 (en) Normally-off hemt transistor with selective generation of 2deg channel, and manufacturing method thereof
JP5292716B2 (ja) 化合物半導体装置
JP5160791B2 (ja) 電荷移動誘起エネルギー障壁を有する窒化物へテロ接合トランジスタおよびその製造方法
CN104022148B (zh) 具有AlSiN钝化层的异质结构功率晶体管
US7709859B2 (en) Cap layers including aluminum nitride for nitride-based transistors
JP5350585B2 (ja) ミリメートル波動作のための窒化物ベースのトランジスタ
JP5355888B2 (ja) キャップ層および埋込みゲートを有する窒化物ベースのトランジスタを作製する方法
US9847401B2 (en) Semiconductor device and method of forming the same
US20150325678A1 (en) Method for fabricating enhancement mode transistor
KR20070091629A (ko) 질화물계 트랜지스터를 위한 캡층 및/또는 패시베이션층,트랜지스터 구조 및 그 제조방법
KR20140013247A (ko) 질화물계 반도체 소자 및 그의 제조 방법
JP2013529384A (ja) 酸化ニッケルを含むゲートを有する半導体デバイス及びその作製方法
KR100912592B1 (ko) 고전자 이동도 트랜지스터 및 그 제조방법
JP6213520B2 (ja) ヘテロ接合半導体装置及びその製造方法
KR20140012445A (ko) 질화물계 반도체 소자 및 이의 제조방법
KR20130078281A (ko) 질화물계 반도체 소자 및 이의 제조방법
US8946032B2 (en) Method of manufacturing power device
JP6693142B2 (ja) 半導体装置、電子部品、電子機器、および半導体装置の製造方法
JP2007088186A (ja) 半導体装置及びその製造方法
US20220005939A1 (en) Semiconductor device and fabrication method thereof
US20210175138A1 (en) Semiconductors Having Die Pads with Environmental Protection and Process of Making Semiconductors Having Die Pads with Environmental Protection

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid