JP2002261262A - イメージセンサ及びその製造方法 - Google Patents

イメージセンサ及びその製造方法

Info

Publication number
JP2002261262A
JP2002261262A JP2001057346A JP2001057346A JP2002261262A JP 2002261262 A JP2002261262 A JP 2002261262A JP 2001057346 A JP2001057346 A JP 2001057346A JP 2001057346 A JP2001057346 A JP 2001057346A JP 2002261262 A JP2002261262 A JP 2002261262A
Authority
JP
Japan
Prior art keywords
image sensor
substrate
thin film
layer
sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001057346A
Other languages
English (en)
Inventor
Yoshikatsu Kuroda
能克 黒田
Tadayuki Takahashi
忠幸 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inst Of Space & Astronautical
Inst Of Space & Astronautical Science
Mitsubishi Heavy Industries Ltd
Original Assignee
Inst Of Space & Astronautical
Inst Of Space & Astronautical Science
Mitsubishi Heavy Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inst Of Space & Astronautical, Inst Of Space & Astronautical Science, Mitsubishi Heavy Industries Ltd filed Critical Inst Of Space & Astronautical
Priority to JP2001057346A priority Critical patent/JP2002261262A/ja
Priority to PCT/JP2002/001919 priority patent/WO2002071489A1/ja
Priority to EP02701675A priority patent/EP1365453A4/en
Publication of JP2002261262A publication Critical patent/JP2002261262A/ja
Priority to US10/318,122 priority patent/US20030116816A1/en
Priority to US10/871,029 priority patent/US7041981B2/en
Priority to US11/073,730 priority patent/US6992297B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H01L27/14676—X-ray, gamma-ray or corpuscular radiation imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H01L2224/11822—Applying permanent coating, e.g. in-situ coating by dipping, e.g. in a solder bath
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13609—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

(57)【要約】 【課題】 センサ素子を多く有する場合であっても、各
センサ素子と増幅ＩＣとの電気的接続を容易にとること
ができる高感度のイメージセンサ及びその製造方法を提
供すること。 【解決手段】 ＣｄＴｅから成る複数のセンサ素子が二
次元マトリックス状に配列されたセンサ素子アレイ１１
を、ＩＣ基板１５に接続層１３を介して実装した三次元
構造を持つイメージセンサである。接続層１３は、各セ
ンサ素子が検出した信号をＩＣへ引き出すために、各Ｉ
Ｃの電極上に形成され接続層１３に設けられた複数のス
タッドバンプ１３０と、各スタッドバンプ１３０の先端
に形成され、各センサ素子の電極１１２と電気的に接続
された複数の薄膜層１１２と、を有している。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、放射線を検出する
イメージセンサ及びその製造方法に関する。
【０００２】
【従来の技術】硬Ｘ線或いはγ線等の放射線を検出し画
像情報を発生するイメージセンサは、様々な技術分野に
おいて利用されている。例えば、ある天体からの輻射場
を検出することで、その天体の物理的状況や空間的構造
を知ることができ、また、人体等にＸ線を照射し、その
透過波を調べることで、当該人体等の断層像を取得する
こともできる。この他にも、原子力分野（放射線廃棄物
のガラス固化検査や放射線モニタ装置等）、非破壊検査
分野（半導体検査装置等）、資源探査分野（地中の資源
探査等）等、種々の分野において利用されている。
【０００３】これらの各分野で従来使用されているイメ
ージセンサは、例えば次の様な構成を有する。
【０００４】図８（ａ）は、従来のイメージセンサ８０
の典型例を示した図であり、図８（ｂ）は、図８（ａ）
のＢ−Ｂ方向による断面図を示した図である。各図に示
すように、イメージセンサ８０は、入射した放射線を検
出して電気信号を発生する検出素子（Ｓｉ素子或いはＧ
ｅ素子）８１と、当該検出素子８１と同一平面に配置さ
れ電気信号を増幅する増幅ＩＣ８４とを有している。ま
た、イメージセンサ８０において、検出素子８１から引
き出される配線は、ワイヤボンディング８３によって増
幅ＩＣ８４へと接続されている。
【０００５】一般的に、この様な検出素子と増幅ＩＣと
を同一平面内に配置しワイヤボンディングによって検出
素子と増幅ＩＣとを接続する構造では、イメージセンサ
の検出素子８１数を飛躍的に増加させることは困難であ
る。ワイヤボンディングによって検出素子８１の周辺領
域にさらに多くの信号線を引き出すことは、技術的に困
難だからである。
【０００６】また、Ｓｉ素子を採用したイメージセンサ
は、数ＫｅＶ乃至数十ＫｅＶまでの低エネルギーのＸ線
しか検知することができず、実用において要求される感
度を満足するものではない。
【０００７】また、近年の可視光センサ技術は、ＣＣＤ
に代表されるように、信号雑音比が非常に良い状況で、
主に二次元の情報をゆっくりと読み出すことに特化され
つつある。しかし、可視光領域外のフォトン（光子）で
は、環境雑音が高かったり信号が微弱だったりするた
め、可視光を検出する場合と比較にならないほど高速化
や低雑音化が要求される。そのため、微細な画素一つ一
つに読み出し回路を接続し、高速の並列読み出しが可能
なシステムを開発することが必要である。
【０００８】さらに、軟Ｘ線よりさらに短波長である硬
Ｘ線やγ線に対しては、シリコンは透明になることが知
られている。従って、大きな阻止能を得るためには、Ｃ
ｄＴｅ等の新しい半導体の開発が急務である。
【０００９】
【発明が解決しようとする課題】本発明は、上記事情に
鑑みてなされたもので、センサ素子を多く有する場合で
あっても、各センサ素子と増幅ＩＣとの電気的接続を容
易にとることができる高感度のイメージセンサ及びその
製造方法を提供することを目的としている。
【００１０】
【課題を解決するための手段】本発明は、上記目的を達
成するため、以下に述べる手段を講じた。
【００１１】本発明の第１の視点は、複数のセンサ素子
が二次元マトリックス状に配列されたセンサ素子アレイ
と、前記センサ素子アレイを積層し、前記複数のセンサ
素子のいずれかに入射した放射線に基づく電気信号を増
幅するための複数のＩＣが設けられたＩＣ基板と、前記
センサ素子アレイと前記ＩＣ基板との間に設けられ、前
記各センサ素子の電極と前記各ＩＣの電極とを電気的に
接続する接続層とを具備することを特徴とするイメージ
センサである。
【００１２】本発明の第２の視点は、第１の視点に係る
装置において、前記接続層は、前記各ＩＣの電極上に形
成された複数のスタッドバンプと、前記各スタッドバン
プの先端に形成され、前記各センサ素子の電極と電気的
に接続された複数の薄膜層と、を有することを特徴とす
るものである。
【００１３】本発明の第３の視点は、第２の視点に係る
装置において、前記各スタッドバンプは金からなり、前
記各薄膜層はインジウムからなることを特徴とするもの
である。
【００１４】本発明の第４の視点は、第２の視点に係る
装置において、前記接続層は、前記各スタッドバンプ及
び前記各薄膜層を埋没させる絶縁層を有することを特徴
とするものである。
【００１５】本発明の第５の視点は、第１の視点に係る
装置において、前記接続層は、前記各ＩＣの電極上に少
なくとも二段のスタッドバンプが積層形成された複数の
バンプ接続手段と、前記各バンプ接続手段の先端に形成
され、前記各センサ素子の電極と電気的に接続される複
数の薄膜層と、を有することを特徴とするものである。
【００１６】本発明の第６の視点は、第５の視点に係る
装置において、前記各バンプ接続手段は金からなり、前
記各薄膜層はインジウムからなることを特徴とするもの
である。
【００１７】本発明の第７の視点は、第５の視点に係る
装置において、前記接続層は、前記各バンプ接続手段及
び前記各薄膜層を埋没させる絶縁層を有することを特徴
とする請求項２記載のイメージセンサである。
【００１８】本発明の第８の視点は、第１の視点に係る
装置において、前記センサ素子は、ＣｄＴｅ素子或いは
ＣｄＺｎＴｅ素子であることを特徴とするものである。
【００１９】本発明の第９の視点は、第１の基板に設け
られた所定数のＩＣチップの各電極パッドにスタッドバ
ンプを形成するステップと、第２の基板にインジウムを
メッキするステップと、前記第２の基板にメッキされた
インジウムを前記各スタッドバンプの先端に転写して複
数の薄膜層を形成するステップと、前記各薄膜層と前記
センサ素子の電極とを接続することで、複数のセンサ素
子が二次元マトリックス状に配列されたセンサ素子アレ
イの各センサ素子と前記第１の基板の各ＩＣのとをフィ
リップチップ実装するステップと、前記第１の基板と前
記センサ素子アレイとの間に絶縁樹脂を注入し硬化させ
るステップとを具備することを特徴とするイメージセン
サ製造方法である。
【００２０】本発明の第１０の視点は、第９の視点に係
る方法において、前記スタッドバンプは金からなり、前
記薄膜層はインジウムからなることを特徴とするもので
ある。
【００２１】このような構成によれば、センサ素子を多
く有する場合であっても、各センサ素子と増幅ＩＣとの
電気的接続を容易にとることができる高感度のイメージ
センサ及びその製造方法を提供することができる。
【００２２】
【発明の実施の形態】以下、本発明の実施形態を図面に
従って説明する。なお、以下の説明において、略同一の
機能及び構成を有する構成要素については、同一符号を
付し、重複説明は必要な場合にのみ行う。
【００２３】本実施形態に係るイメージセンサ１０は、
ＣｄＴｅ（テルル化カドミウム）からなる複数のセンサ
素子を二次元マトリックス状に配列したセンサ素子アレ
イを、増幅ＩＣを実装するＩＣ基板に、後述するスタッ
ドバンプ法によってフィリップチップ実装（以下、「Ｆ
Ｃ実装」と称する。）したものである。まず、センサ素
子アレイとＩＣ基板との概略構成を、図１乃至図３を参
照しながら説明する。
【００２４】図１（ａ）、（ｂ）は、イメージセンサ１
０の概略構成図を説明するための図である。図１（ａ）
は、イメージセンサ１０の上面図（及びセンサ素子アレ
イ１１の上面図）である。図１（ｂ）は、図１（ａ）の
丸内の拡大図である。
【００２５】図２（ａ）は、図１（ａ）に示したイメー
ジセンサ１０のＡ−Ａに沿った断面図である。
【００２６】図１（ａ）、図２（ａ）に示すように、セ
ンサ素子アレイ１１は、ＣｄＴｅ素子１１０、第１の電
極１１１、第２の電極１１２、アクティブコンタクト１
１３を有している。
【００２７】ＣｄＴｅ素子１１０は、Ｃｄ（カドミウ
ム）Ｔｅ（テルル）から成る化合物半導体である。この
ＣｄＴｅ素子１１０のエネルギーギャップは、室温下で
１．４７ｅＶ程度となっている。
【００２８】第１の電極１１１は、ＣｄＴｅ素子１１０
の放射線入射側に二次元マトリックス状に配列されてお
り、例えばＰｔ等で形成されている。第２の電極１１２
は、ＣｄＴｅ素子１１０を挟んで第１の電極１１１と対
向してＣｄＴｅ素子１１０の電気信号取り出し側に配列
されており、例えばＰｔ等で形成されている。第１の電
極１１１と第２の電極１１２との間には、放射線検出の
ための所定の電圧が印可される。
【００２９】すなわち、本センサ素子アレイ１１は、Ｃ
ｄＴｅ素子１１０を第１のＰｔ電極１１１と第２のＰｔ
電極１１２とで挟んで形成されるセンサ素子を、二次元
マトリックス状に配列してなるものである。各第１及び
第２のＰｔ電極間に電圧をかけて形成された空乏層に放
射線が入射すると、その飛跡に沿って電子と正孔とが多
数生成される。この正負の電荷を電気信号として取り出
すことで、センサ素子アレイ１１は、入射した放射線に
基づく画像情報を発生する。
【００３０】アクティブコンタクト１１３は、第１及び
第２の電極に形成されており、後述するスタッドバンプ
法によって、センサ素子アレイ１１をＩＣ基板１５にフ
ィリップチップ実装するためのパッドである。各センサ
素子が検出した電気信号は、当該アクティブコンタクト
１１３から後述するスタッドバンプを介してＩＣに入力
され、増幅等の所定の信号処理を受ける。
【００３１】図３は、イメージセンサ１０が具備するＩ
Ｃ基板１５の概略構成を説明するための図である。図３
（ａ）は、ＩＣ基板１５の上面図であり、図３（ｂ）
は、図３（ａ）の丸内の拡大図である。
【００３２】図３（ａ）に示すように、ＩＣ基板１５に
は、図示していない複数の耐Ｘ線ＩＣのそれぞれが有す
るフィリップチップパッド１５０が（以下、「ＦＣパッ
ド」と称する。）二次元マトリックス状に配列されてい
る。当該ＦＣパッド１５０の位置は、上述したアクティ
ブコンタクト１１３の位置と対応しており、ＦＣ実装は
双方の位置を基準として実行される。また、ＦＣパッド
１５０上には、後述するスタッドバンプが形成される。
【００３３】次に、イメージセンサ１０とＩＣ基板１５
との間に設けられる接続層１３について、図２（ｂ）、
（ｃ）を参照しながら説明する。
【００３４】図２（ｂ）、（ｃ）は、イメージセンサ１
０をＩＣ基板１５へＦＣ実装を説明するための図であ
る。図２（ｂ）は、図２（ａ）に示した接続層１３の一
部の拡大図を示している。図２（ｃ）は、図２（ｂ）に
示したスタッドバンプ１３０近傍の拡大図を示してい
る。
【００３５】図２（ｂ）、（ｃ）に示すように、接続層
１３は、スタッドバンプ１３０、当該スタッドバンプ１
３０の先端に形成されたインジウム層１３１、絶縁層１
３２を有している。
【００３６】スタッドバンプ１３０は、各ＩＣ基板１５
上のＦＣパッド１５０上に形成されており、金等からな
る。当該スタッドバンプ１３０は、ＦＣパッド１５０上
に突出形状バンプを一段形成或いは二段以上積層形成し
たものである。このスタッドバンプ１３０は、センサ素
子とＩＣとの間の通電と、後述するＦＣ実装における接
続誤差を吸収する役割を果たす。従って、その材料は、
伝導性が良く比較的柔らかい金属であることが好まし
い。
【００３７】インジウム層（Ｉｎ層）１３１は、スタッ
ドバンプ１３０の先端に形成される薄膜層である。当該
インジウム層１３１は、製造段階では所定の高さで先細
り形状に形成され（図６参照）、ＦＣ実装において第２
の電極のアクティブコンタクト１１３に圧接され、図２
（ｃ）に示す形状となる。インジウム層１３１は、セン
サ素子とＩＣとの間の通電と、後述するＦＣ実装におい
て必要とされる所定の高さを提供する役割を果たす。そ
の材料としては、本実施形態ではＣｄＴｅ素子を使用し
ていることから、融点が１００℃以下の半田材料である
ことが好ましく、例えばインジウムの他にビスマス等も
使用できる。
【００３８】絶縁層１３２は、アンダーフィルに形成さ
れる樹脂層であり、例えばエポキシ樹脂等によって形成
される。絶縁層１３２は、スタッドバンプ１３０及びイ
ンジウム層１３１を埋没させ相互に電気的に絶縁し補強
する役割を果たす。当該絶縁層１３２により、センサ素
子アレイ１１とＩＣ基板１５との熱膨張係数の差により
発生する熱応力は、スタッドバンプ１３０及びインジウ
ム層１３１に集中しない。
【００３９】上記イメージセンサ１０においては、接続
層１３、特にスタッドバンプ１３０及びＩｎ層１３１）
によってセンサ素子アレイ１１とＩＣ基板１５とが積層
的実装されていることが特徴の一つであると言える。す
なわち、従来のイメージセンサは、例えば同一平面に配
置されたＩＣとセンサ素子とをワイヤボンディングによ
って接続する、いわば「二次元的実装形態」であった。
これに対し、本イメージセンサ１０では、スタッドバン
プ１３０及びＩｎ層１３１によってセンサ素子アレイ１
１とＩＣ基板１５とが積層した「三次元的実装形態」と
なっている。
【００４０】当該三次元的実装によるイメージセンサに
よれば、各センサ素子の下からＩＣ接続をとっているの
で、センサ素子数がさらに増えた場合であっても容易に
信号引き出しを行うことができる。その結果、従来に比
してさらに高画素数の画像を生成することができる。ま
た、当該三次元的実装により、小型化されたイメージセ
ンサも実現することが可能である。
【００４１】（イメージセンサの製造方法）次に、イメ
ージセンサ１０の製造方法の概略について、図４を参照
しながら説明する。
【００４２】図４は、イメージセンサ１０の製造方法の
概略を示したフローチャートである。図４において、ま
ず複数のＩＣが所定の形態にて配列されたＩＣ基板１５
を準備し、各フィリップチップパッド１５０上に金を素
材とするスタッドバンプ（以下「Ａｕスタッドバンプ」
と称する。）を成形する（ステップＳ１）。当該Ａｕス
タッドバンプは、必要に応じて複数段形成（すなわち、
Ａｕスタッドバンプの積層形成）する場合もある。
【００４３】その一方で、ステンレス板等にＩｎをメッ
キし、Ａｕスタッドバンプ先端へのＩｎ転写のための転
写元を形成する（ステップＳ１´）。
【００４４】続いて、Ａｕスタッドバンプの先端へＩｎ
を転写する（ステップＳ２）。このステップＳ２の転写
は、ＦＣボンダを利用して例えば次の様にして実行され
る。
【００４５】図５は、ステップＳ２におけるＩｎ転写を
説明するための概念図である。図５に示すように、図示
していないＦＣボンダのヘッド側に設けられたＡｕスタ
ッドバンプ１３０付き１５ＩＣ基板１５を、Ｉｎがメッ
キされたステンレス基板１６に押しつける。当該押しつ
けは、所定のヘッド温度制御、所定のヘッド速度、所定
の加重制御等の下に実行され、また、複数回繰り返す場
合もある。所定の押しつけ時間の後、所定のヘッド温度
制御、所定のヘッド速度、所定の加重制御等の下にヘッ
ド引き上げを行うことで、Ａｕスタッドバンプ１３０先
端へのＩｎ転写を完了する。
【００４６】図６は、当該ステップＳ２の工程において
形成されたＡｕスタッドバンプ１３０先端に形成された
Ｉｎ層１３１を模式的に示した図である。図６に示すよ
うに、ステップＳ２の段階におけるＩｎ層１３１は、先
細りの形状と所定の高さを有している。また、Ａｕスタ
ッドバンプ１３０の形状も図２（ｃ）に示したように潰
れてはいない。
【００４７】続いて、センサ素子アレイ１１のＩＣ基板
１５へのＦＣ実装を実行する（ステップＳ３）。すなわ
ち、まずステップＳ２において形成されたＩｎ層１３１
のフラットニングを行う。これは、センサ素子アレイ１
１の第２の電極の一点に余分な圧力が加わることを防止
するため（換言すれば、各第２の電極１１２に均等に圧
力を加えるようにするため）である。当該フラットニン
グの後、ＦＣボンダでの押しつけ／加熱により各Ｉｎ層
１３１表面の酸化膜を破壊／溶解させ、対応する第２の
電極１１２と接合させることで、センサ素子アレイ１１
とＩＣ基板１５とをＦＣ接合する。なお、当該押しつけ
より第２の電極１１２とＩｎ層１３１との隙間はなくな
るから、加熱時のＩｎ層−第２の電極間の酸化を防止す
ることができる（すなわち、Ｉｎ層１３１表面の酸化膜
を破壊／溶融させ、ＣｄＴｅチップの電極表面のＰｔと
接合させることができる）。
【００４８】最後に、絶縁層１３２を形成する（ステッ
プＳ４）。すなわち、ステップＳ３の工程においてＦＣ
接続されたセンサ素子アレイ１１とＩＣ基板１５との隙
間（ＦＣギャップ）をアンダーフィルにより封止する。
その後、当該アンダーフィルを所定時間加熱硬化して絶
縁層１３２を形成する。
【００４９】以上の工程を経て、イメージセンサ１０を
形成することができる。
【００５０】（製造方法の具体例）以下、製造方法の具
体例を図７を参照しながら詳細に説明する。
【００５１】図７は、イメージセンサ１０の製造方法の
具体例を示したフローチャートである。図７において、
まず複数のＩＣが所定の形態にて配列されたＩＣ基板１
５を準備し、各フィリップチップパッド１５０上に金を
素材とするＡｕスタッドバンプを成形する（ステップＳ
１）。
【００５２】その一方で、ステンレス板にＩｎを厚さ２
０μｍでメッキし、Ａｕスタッドバンプ先端へのＩｎ転
写のための転写元を形成する（ステップＳ１´）。
【００５３】続いて、Ａｕスタッドバンプの先端へＩｎ
を転写する（ステップＳ２）。このステップＳ２の転写
は、ＦＣボンダを利用して次の様にして実行される。
【００５４】すなわち、ＦＣボンダのヘッド側にＡｕス
タッドバンプ１３０付きＩＣ基板１５をセットする。一
方、Ｉｎがメッキされたステンレス基板をテーブル側に
セットする。このとき、テーブル温度は、例えば５０℃
に保つ。各セットの後ヘッドを降下させ、各Ａｕスタッ
ドバンプ１３０の先端のステンレス基板のＩｎメッキ層
への押しつけを二回実行する。このとき、第１回目の押
しつけを、加圧２．６４[Hgf]、加圧時間１１．０秒、
ヘッド温度２５０℃、ヘッド降下速度０．２[mm/s]にて
行い、ヘッド温度を維持したまま引き上げ速度０．５[m
m/s]にて高さ５mmでヘッドを引き上げる。その後４０秒
間自然空冷させ、第２回目の押しつけを、加圧２．６４
[Hgf]、加圧時間５．０秒、ヘッド温度２５０℃、ヘッ
ド降下速度０．２[mm/s]にて行い、ヘッド温度を維持し
たまま引き上げ速度０．０８[mm/s]にて高さ５mmでヘッ
ドを引き上げる。以上の作業により、Ａｕスタッドバン
プ１３０先端へのＩｎ転写を完了する。
【００５５】なお、当該Ｉｎ転写においてＩｎとステン
レス板との相性が悪い場合には、ステンレス板のＩｎを
Ａｕスタッドバンプに押しつけＩｎを加熱／溶解させる
と、効率よくＩｎをＡｕスタッドバンプに転写すること
ができる。
【００５６】続いて、センサ素子アレイ１１のＩＣ基板
１５へのＦＣ実装を実行する（ステップＳ３）。
【００５７】すなわち、まずステップＳ２において形成
されたＩｎ層１３１のフラットニングを行う。当該フラ
ットニングの後、ＦＣボンダのヘッド側にＩＣ基板１５
し、テーブル側にセンサ素子アレイ１１をセットする。
位置決めをした後、加圧１０．００[Hgf]、ヘッド温度
１７５℃、加圧時間１０．０秒、ヘッド降下速度０．０
８[mm/s]にてヘッドを降下させ、Ａｕスタッドバンプ１
３０及びＩｎ層１３１のアクティブコンタクト１１３へ
の押しつけを行う。当該押しつけ終了後、ヘッド温度を
１７５℃に保ちながらヘッド位置１．０秒間を保持す
る。その後、ヘッド温度を１７５℃に保ちながら引き上
げ速度０．１７[mm/s]にて引き上げ高さ５mmでヘッドを
引き上げることで、センサ素子アレイ１１とＩＣ基板１
５とをＦＣ接合することができる。なお、当該ステップ
Ｓ３においては、テーブル温度を８０℃に保たれてい
る。
【００５８】最後に、絶縁層１３２を形成する（ステッ
プＳ４）。まず、ホットプレート上にてセンサ素子アレ
イ１１を６０℃乃至８０℃、エポキシ樹脂を２５℃乃至
４０℃にて保温し、当該エポキシ樹脂をステップＳ３の
工程において形成されたＦＣギャップに注入する。この
とき、ＣｄＴｅからなるセンサ素子に傷が付かないよう
に、且つＦＣ接合部が外れないよう注意を要する。ま
た、センサ素子アレイ１１の保温温度は、８０℃を超え
ないようにしなければばらない。８０℃を越えると、エ
ポキシ樹脂のゲル化が促進し、その結果注入性が劣化す
るからである。この注入処理は、およそ３分程度であ
る。
【００５９】当該注入処理後、加熱温度を１２５℃、加
熱時間を２時間として、加熱硬化処理を行うことで、絶
縁層１３２を形成する。
【００６０】以上の工程を経て、イメージセンサ１０を
形成することができる。
【００６１】上記製造方法においては、Ａｕスタッドバ
ンプ１３０（場合によっては複数段のＡｕスタッドバン
プ１３０）と、当該Ａｕスタッドバンプ１３０の先端に
形成された所定の高さのＩｎ層１３１とが特徴の一つで
あると言える。すなわち、Ａｕスタッドバンプ１３０の
高さに加えてＩｎ層１３１の分だけさらに高くすること
で、ＦＣ接合においてセンサ素子アレイ１１をＩＣ基板
１５に圧接するときの押しつけ幅を稼ぐことができる。
また、ＦＣ接合において生じる各バンプ接続間の高さの
誤差は、Ａｕスタッドバンプ１３０によって吸収され
る。従って、当該製造方法によれば、高い歩留まりで容
易に高画素数のイメージセンサを生成することができ
る。
【００６２】上記製造方法においては、特に新たな製造
装置を必要しておらず、既存の設備を応用することでイ
メージセンサ１０を製造することが可能である。従っ
て、従来と比較して低コストでイメージセンサを提供す
ることができる。
【００６３】また、イメージセンサ１０は、ＣｄＴｅ素
子を使用しているから、従来よりも高性能なイメージセ
ンサを提供することができる。
【００６４】以上、本発明を実施形態に基づき説明した
が、本発明の思想の範疇において、当業者であれば、各
種の変更例及び修正例に想到し得るものであり、それら
変形例及び修正例についても本発明の範囲に属するもの
と了解される。例えば以下に示すように、その要旨を変
更しない範囲で種々変形可能である。
【００６５】上記実施形態においては、ＣｄＴｅ素子を
使用したイメージセンサ１０を例にスタッドバンプ法を
説明した。しかしながら、当該スタッドバンプ法はＣｄ
Ｔｅ以外を使用したイメージセンサ、例えばＳｉ、Ｇ
ｅ、ＣｄＺｎＴｅ或いはＨｇＣｄＴｅ（テルル化水銀カ
ドミウム）をセンサ素子の素材としたイメージセンサの
製造においても適用可能である。
【００６６】また、本願発明は上記実施形態に限定され
るものではなく、実施段階ではその趣旨を逸脱しない範
囲で種々に変形することが可能である。また、各実施形
態は可能な限り適宜組み合わせて実施してもよく、その
場合組合わせた効果が得られる。さらに、上記実施形態
には種々の段階の発明が含まれており、開示される複数
の構成要件における適宜な組合わせにより種々の発明が
抽出され得る。例えば、実施形態に示される全構成要件
から幾つかの構成要件が削除されても、発明が解決しよ
うとする課題の欄で述べた課題が解決でき、発明の効果
の欄で述べられている効果の少なくとも１つが得られる
場合には、この構成要件が削除された構成が発明として
抽出され得る。
【００６７】
【発明の効果】以上本発明によれば、センサ素子を多く
有する場合であっても、各センサ素子と増幅ＩＣとの電
気的接続を容易にとることができる高感度のイメージセ
ンサ及びその製造方法を実現することができる。
【図面の簡単な説明】
【図１】図１（ａ）、（ｂ）は、イメージセンサ１０の
概略構成図を説明するための図である。
【図２】図２（ａ）は、図１（ａ）に示したイメージセ
ンサ１０のＡ−Ａに沿った断面図である。図２（ｂ）、
（ｃ）は、イメージセンサ１０をＩＣ基板１５へＦＣ実
装を説明するための図である。
【図３】図３（ａ）、（ｂ）は、イメージセンサ１０が
具備するＩＣ基板１５の概略構成を説明するための図で
ある。
【図４】図４は、イメージセンサ１０の製造方法の概略
を示したフローチャートである。
【図５】図５は、ステップＳ２におけるＩｎ転写を説明
するための概念図である。
【図６】図６は、当該ステップＳ２の工程において形成
されたＡｕスタッドバンプ１３０先端に形成されたＩｎ
層１３１を模式的に示した図である。
【図７】図７は、イメージセンサ１０の製造方法の具体
例を示したフローチャートである。
【図８】図８（ａ）、（ｂ）は、従来のイメージセンサ
を説明するための図である。
【符号の説明】
１０…イメージセンサ １１…センサ素子アレイ １３…接続層 １５…ＩＣ基板 １６…ステンレス基板 １１０…素子 １１１…第１の電極 １１２…第２の電極 １１３…アクティブコンタクト １３０…スタッドバンプ １３１…インジウム層 １３２…絶縁層 １５０…フィリップチップパッド
フロントページの続き (72)発明者 高橋 忠幸 神奈川県相模原市由野台３丁目１番１号 宇宙科学研究所内 Ｆターム(参考） 2G088 EE02 EE29 FF02 FF04 GG21 JJ05 JJ31 JJ33 JJ37 4M118 AA01 AA10 AB01 BA07 CA14 CA19 CB01 HA21 HA22 HA31

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】複数のセンサ素子が二次元マトリックス状
    に配列されたセンサ素子アレイと、 前記センサ素子アレイを積層し、前記複数のセンサ素子
    のいずれかに入射した放射線に基づく電気信号を増幅す
    るための複数のＩＣが設けられたＩＣ基板と、 前記センサ素子アレイと前記ＩＣ基板との間に設けら
    れ、前記各センサ素子の電極と前記各ＩＣの電極とを電
    気的に接続する接続層と、 を具備することを特徴とするイメージセンサ。
  2. 【請求項２】前記接続層は、前記各ＩＣの電極上に形成
    された複数のスタッドバンプと、 前記各スタッドバンプの先端に形成され、前記各センサ
    素子の電極と電気的に接続された複数の薄膜層と、を有
    すること、 を特徴とする請求項１記載のイメージセンサ。
  3. 【請求項３】前記各スタッドバンプは金からなり、前記
    各薄膜層はインジウムからなることを特徴とする請求項
    ２記載のイメージセンサ。
  4. 【請求項４】前記接続層は、前記各スタッドバンプ及び
    前記各薄膜層を埋没させる絶縁層を有することを特徴と
    する請求項２記載のイメージセンサ。
  5. 【請求項５】前記接続層は、前記各ＩＣの電極上に少な
    くとも二段のスタッドバンプが積層形成された複数のバ
    ンプ接続手段と、 前記各バンプ接続手段の先端に形成され、前記各センサ
    素子の電極と電気的に接続される複数の薄膜層と、を有
    すること、 を特徴とする請求項１記載のイメージセンサ。
  6. 【請求項６】前記各バンプ接続手段は金からなり、前記
    各薄膜層はインジウムからなることを特徴とする請求項
    ５記載のイメージセンサ。
  7. 【請求項７】前記接続層は、前記各バンプ接続手段及び
    前記各薄膜層を埋没させる絶縁層を有することを特徴と
    する請求項５記載のイメージセンサ。
  8. 【請求項８】前記センサ素子は、ＣｄＴｅ素子或いはで
    ＣｄＺｎＴｅ素子あることを特徴とする請求項１記載の
    イメージセンサ。
  9. 【請求項９】第１の基板に設けられた所定数のＩＣチッ
    プの各電極パッドにスタッドバンプを形成するステップ
    と、 第２の基板にインジウムをメッキするステップと、 前記第２の基板にメッキされたインジウムを前記各スタ
    ッドバンプの先端に転写して複数の薄膜層を形成するス
    テップと、 前記各薄膜層とセンサ素子の電極とを接続することで、
    複数のセンサ素子が二次元マトリックス状に配列された
    センサ素子アレイを前記第１の基板の各ＩＣにフィリッ
    プチップ実装するステップと、 前記第１の基板と前記センサ素子アレイとの間に絶縁樹
    脂を注入し硬化させるステップと、 を具備することを特徴とするイメージセンサ製造方法。
  10. 【請求項１０】前記スタッドバンプは金からなり、前記
    薄膜層はインジウムからなることを特徴とする請求項９
    記載のイメージセンサ製造方法。
JP2001057346A 2001-03-01 2001-03-01 イメージセンサ及びその製造方法 Pending JP2002261262A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2001057346A JP2002261262A (ja) 2001-03-01 2001-03-01 イメージセンサ及びその製造方法
PCT/JP2002/001919 WO2002071489A1 (en) 2001-03-01 2002-03-01 Image sensor and production method therefore
EP02701675A EP1365453A4 (en) 2001-03-01 2002-03-01 IMAGE SENSOR AND METHOD OF MANUFACTURING THE SAME
US10/318,122 US20030116816A1 (en) 2001-03-01 2002-12-13 Image sensor and manufacturing method thereof
US10/871,029 US7041981B2 (en) 2001-03-01 2004-06-21 Image sensor and manufacturing method thereof
US11/073,730 US6992297B2 (en) 2001-03-01 2005-03-08 Image sensor and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001057346A JP2002261262A (ja) 2001-03-01 2001-03-01 イメージセンサ及びその製造方法

Publications (1)

Publication Number Publication Date
JP2002261262A true JP2002261262A (ja) 2002-09-13

Family

ID=18917238

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001057346A Pending JP2002261262A (ja) 2001-03-01 2001-03-01 イメージセンサ及びその製造方法

Country Status (4)

Country Link
US (3) US20030116816A1 (ja)
EP (1) EP1365453A4 (ja)
JP (1) JP2002261262A (ja)
WO (1) WO2002071489A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011509399A (ja) * 2007-12-20 2011-03-24 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 直接変換検出器

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002261262A (ja) 2001-03-01 2002-09-13 Mitsubishi Heavy Ind Ltd イメージセンサ及びその製造方法
JP4345403B2 (ja) * 2003-08-21 2009-10-14 セイコーエプソン株式会社 画像読み取り装置
JP4379295B2 (ja) * 2004-10-26 2009-12-09 ソニー株式会社 半導体イメージセンサー・モジュール及びその製造方法
US7589324B2 (en) * 2006-12-21 2009-09-15 Redlen Technologies Use of solder mask as a protective coating for radiation detector
JP5292939B2 (ja) * 2008-06-20 2013-09-18 ソニー株式会社 画像処理装置および方法、製造装置
DE102009009813A1 (de) 2009-02-20 2010-08-26 Espros Photonics Ag Lötverfahren und Schaltung

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5043582A (en) 1985-12-11 1991-08-27 General Imagining Corporation X-ray imaging system and solid state detector therefor
US5071787A (en) * 1989-03-14 1991-12-10 Kabushiki Kaisha Toshiba Semiconductor device utilizing a face-down bonding and a method for manufacturing the same
JPH05166879A (ja) * 1991-12-12 1993-07-02 Matsushita Electric Ind Co Ltd Ｉｃ実装方法
KR0137190B1 (ko) * 1992-12-03 1998-04-28 모리시타 요이찌 완전밀착형이미지센서 및 완전밀착형이미지센서유닛
FR2715002B1 (fr) * 1994-01-07 1996-02-16 Commissariat Energie Atomique Détecteur de rayonnement électromagnétique et son procédé de fabrication.
GB2289983B (en) * 1994-06-01 1996-10-16 Simage Oy Imaging devices,systems and methods
JPH08115946A (ja) * 1994-10-13 1996-05-07 Matsushita Electric Ind Co Ltd フリップチップ実装方法
JP3243956B2 (ja) * 1995-02-03 2002-01-07 松下電器産業株式会社 半導体装置およびその製造方法
JP2985731B2 (ja) * 1995-05-31 1999-12-06 松下電器産業株式会社 Ｘ線撮像装置
US5650667A (en) * 1995-10-30 1997-07-22 National Semiconductor Corporation Process of forming conductive bumps on the electrodes of semiconductor chips using lapping and the bumps thereby created
US5723866A (en) * 1996-06-26 1998-03-03 He Holdings, Inc. Method for yield and performance improvement of large area radiation detectors and detectors fabricated in accordance with the method
JPH1022337A (ja) * 1996-07-04 1998-01-23 Hitachi Ltd 半導体チップの接合方法
GB2319394B (en) * 1996-12-27 1998-10-28 Simage Oy Bump-bonded semiconductor imaging device
JPH10233401A (ja) * 1997-02-19 1998-09-02 Ricoh Co Ltd 半導体装置
JPH1126502A (ja) * 1997-07-01 1999-01-29 Matsushita Electric Ind Co Ltd バンプのレベリング方法
WO1999018766A1 (en) * 1997-10-02 1999-04-15 Matsushita Electric Industrial Co., Ltd. Method for mounting semiconductor element to circuit board, and semiconductor device
JP3545247B2 (ja) * 1998-04-27 2004-07-21 シャープ株式会社 二次元画像検出器
JP2000100874A (ja) 1998-09-21 2000-04-07 Sony Corp フリップチップ製造装置およびフリップチップ製造方法
JP2001074847A (ja) * 1999-07-08 2001-03-23 Canon Inc 放射線撮像装置および放射線撮像システム
US6593168B1 (en) * 2000-02-03 2003-07-15 Advanced Micro Devices, Inc. Method and apparatus for accurate alignment of integrated circuit in flip-chip configuration
US6348399B1 (en) * 2000-07-06 2002-02-19 Advanced Semiconductor Engineering, Inc. Method of making chip scale package
US6658082B2 (en) * 2000-08-14 2003-12-02 Kabushiki Kaisha Toshiba Radiation detector, radiation detecting system and X-ray CT apparatus
JP2002261262A (ja) 2001-03-01 2002-09-13 Mitsubishi Heavy Ind Ltd イメージセンサ及びその製造方法
US6510195B1 (en) * 2001-07-18 2003-01-21 Koninklijke Philips Electronics, N.V. Solid state x-radiation detector modules and mosaics thereof, and an imaging method and apparatus employing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011509399A (ja) * 2007-12-20 2011-03-24 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 直接変換検出器

Also Published As

Publication number Publication date
EP1365453A4 (en) 2008-04-30
US6992297B2 (en) 2006-01-31
WO2002071489A1 (en) 2002-09-12
US20050151088A1 (en) 2005-07-14
US7041981B2 (en) 2006-05-09
US20030116816A1 (en) 2003-06-26
EP1365453A1 (en) 2003-11-26
US20040232346A1 (en) 2004-11-25

Similar Documents

Publication Publication Date Title
US7223981B1 (en) Gamma ray detector modules
US9054010B2 (en) Large-scale X-ray detectors
TWI594340B (zh) 用於具有晶粒對封裝的基板第一接合的半導體裝置封裝的方法和系統
EP1492168B1 (en) Sensor
JP5424371B1 (ja) 固体撮像素子及び撮像装置
US8928155B2 (en) Detector structure for imaging applications and related method of manufacture
US6992297B2 (en) Image sensor and manufacturing method thereof
JPH06350068A (ja) 半導体エネルギー線検出器の製造方法
US20230275176A1 (en) Photon detector array assembly
JP4397012B2 (ja) 孔型電極を有する半導体イメージセンサ及びその製造方法
US20200144314A1 (en) Detector architecture using photodetector substrates and semiconductor devices
US10868074B2 (en) Detector module, detector, imaging apparatus and method of manufacturing a detector module
JP4799746B2 (ja) 放射線検出器モジュール
JP3531908B2 (ja) 撮像装置、放射線検出装置および画像処理システム
JP4373405B2 (ja) 放射線検出器および放射線検査装置
JP2000278605A (ja) 撮像装置および画像処理システム
König et al. Assembly of the CMS pixel barrel modules
KR100311979B1 (ko) 적외선 검출기 및 그 제조방법
JPH0336744A (ja) 放射線検出器の実装方法
JP2002090463A (ja) 放射線検出器
TWI242269B (en) Image sensor packaging structure and method
EP2858113A1 (en) X-ray sensor and method of manufacturing the same
TW202046413A (zh) 形成半導體封裝的方法
Moser et al. Development of pixel detectors for particle physics using SLID-ICV interconnection technology
JP2004335581A (ja) 放射線撮像装置の実装方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20010301

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20010523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040713

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040913

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20041021

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20041021

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20041021

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050329

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20060224