DE102009009813A1 - Lötverfahren und Schaltung - Google Patents

Lötverfahren und Schaltung Download PDF

Info

Publication number
DE102009009813A1
DE102009009813A1 DE102009009813A DE102009009813A DE102009009813A1 DE 102009009813 A1 DE102009009813 A1 DE 102009009813A1 DE 102009009813 A DE102009009813 A DE 102009009813A DE 102009009813 A DE102009009813 A DE 102009009813A DE 102009009813 A1 DE102009009813 A1 DE 102009009813A1
Authority
DE
Germany
Prior art keywords
soldering
semiconductor chip
circuit board
solder
soldering method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102009009813A
Other languages
English (en)
Inventor
Dirk Dr. Leipold
Wolfram Dietz
Beat De Coi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Espros Photonics AG
Original Assignee
Espros Photonics AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Espros Photonics AG filed Critical Espros Photonics AG
Priority to DE102009009813A priority Critical patent/DE102009009813A1/de
Priority to PCT/EP2009/009116 priority patent/WO2010094315A1/de
Publication of DE102009009813A1 publication Critical patent/DE102009009813A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

Vorgeschlagen wird ein Lötverfahren zum Verbinden eines Halbleiterchips (1) mit einer Leiterplatte (2) über wenigstens einen Lötkontakt (7) und zum Herstellen einer Schaltung (14), wobei der Halbleiterchip wenigstens ein elektrisch leitendes Pad (5) aufweist und die Leiterplatte wenigstens einen Leiterbahnabschnitt (9) zur Kontaktierung mit wenigstens einem der Pads des Halbleiterchips umfasst, umfassend: eine Auftragung von Lötpaste (10) auf den wenigstens einen Leiterbahnabschnitt, einen Bondingprozess, bei dem ein Höcker (7) auf wenigstens einem Materialabschnitt (6) auf wenigstens eines der Pads gebondet wird, einen Bestückungsvorgang, bei dem die Leiterplatte so mit wenigstens einem der Halbleiterchips bestückt wird, dass wenigstens einer der Lötkontakte mit der Lötpaste in Berührung kommt, einen Heizprozess, bei dem eine elektrisch leitende Verbindung zwischen dem Leiterbahnabschnitt und dem Pad hergestellt wird. Zur Verbesserung des Lötverfahrens wird als Lötkontakt ausschließlich der Höcker verwendet, wobei dieser aus einem homogenen Metall oder einer homogenen Metalllegierung besteht. Ferner wird eine nach dem Lötverfahren hergestellte Schaltung (14) vorgeschlagen.

Description

  • Die Erfindung betrifft ein Lötverfahren zum Verbinden eines Halbleiterchips mit einer Leiterplatte nach dem Oberbegriff des Anspruchs 1 sowie eine Schaltung nach dem Oberbegriff des Anspruchs 8.
  • Aus dem Stand der Technik ist die so genannte „Flip-Chip”-Kontaktierung bekannt, wie sie beispielsweise auch in der Druckschrift EP 1 365 453 A1 beschrieben ist. Dieses Kontaktierungsverfahren erfordert ein vorgefertigtes, gespiegelt zur Pad-Anordnung des Halbleiterchips angeordnetes Anschlussraster auf der entsprechenden Leiterplatte, welche als Systemträger dient. Die einzelnen, zu kontaktierenden Leiterbahnabschnitte der Leiterplatte sind regelmäßig bereits mit Lötpaste, bestehend aus Flussmittel und Lötmetallpulver versehen. Die Pads des Halbleiterchips werden mit Lötkontakten versehen. Dazu werden beispielsweise Golddrahtabschnitte aufgebondet. Grundsätzlich werden derartige Lötkontakte üblicherweise in der Technik auch mit dem englischen Begriff ”stud bumps” bezeichnet. Abschließend wird bei der Herstellung des Lötkontaktes dieses im Bonding-Verfahren aufgebrachte Material mit einer Schicht aus Lötzinn überzogen. Der so gebildete Lötkontakt wird in die Lötpaste getaucht und anschließend durch Erhitzen verlötet. Eine weitere Methode des so genannten Flip-Chip-Verfahrens besteht darin, ein Ultraschallschweißverfahren zur Kontaktierung zu nutzen.
  • Aufgabe der Erfindung ist es, ein verbessertes Lötverfahren zum Verbinden eines Halbleiterchips mittels Leiterplatten sowie eine durch dieses Lötverfahren kontaktierte Schaltung vorzuschlagen.
  • Die Aufgabe wird, ausgehend von einem Lötverfahren bzw. einer Schaltung der eingangs genannten Art durch die kennzeichnenden Merkmale des Anspruchs 1 bzw. des Anspruchs 8 gelöst.
  • Durch die in den abhängigen Ansprüchen genannten Maßnahmen sind vorteilhafte Ausführungen und Weiterbildungen der Erfindung möglich.
  • Dementsprechend zeichnet sich ein erfindungsgemäßes Lötverfahren zum Verbinden eines Halbleiterchips mit einer Leiterplatte dadurch aus, dass als Lötkontakt ausschließlich der Höcker verwendet wird und dieser aus einem homogenen Metall oder einer homogenen Metalllegierung besteht. Die Anwendung eines derartigen Verfahrens erfordert, dass die Padanordnung des Chips dem Anschlussraster der als Systemträger ausgebildeten Leiterplatte entspricht. In der Regel soll durch die Kontaktierung eine Schaltung hergestellt werden. Auf den entsprechenden Halbleiterchips befindet sich regelmäßig eine integrierte Schaltung. Unter einem ”Pad” versteht man eine Leiterfläche, die zur Kontaktierung im bzw. am integrierten Schaltkreis angebracht ist. Derartige Pads werden vielfach aus Aluminium gefertigt, da dieses nicht ins Halbleitermaterial wandert.
  • Die elektrisch leitende Verbindung soll dementsprechend zwischen dem Pad und dem Leiterbahnabschnitt der Leiterplatte hergestellt werden. Im Allgemeinen wird eine Leiterplatte so gefertigt, dass die entsprechenden zu kontaktierenden Leiterbahnabschnitte so angeordnet sind, dass ein direktes Bestücken mit Halbleiterchips möglich ist und die Pads dabei direkt über den entsprechenden Leiterbahnabschnitten liegen.
  • In einem ersten Verfahrensschritt wird dabei Lötpaste auf wenigstens einen der Leiterbahnabschnitte aufgebracht. Die Lötpaste muss jeweils auf solche Leiterbahnabschnitte aufgebracht werden, welche an diesen Stellen mit Pads verbunden werden sollen.
  • In vielen Fällen eignen sich die Pads, insbesondere dann, wenn diese aus Aluminium gefertigt sind, nicht dazu, auf direkte Weise angelötet zu werden. Aus diesem Grunde werden so genannte „Bonds” auf die Pads aufgebracht. Bei einem Bonding-Prozess handelt es sich um ein Einzeldrahtkontaktierungsverfahren, wie beispielsweise das Thermokompressionsverfahren, das Ultraschall- oder Wedge-Bonden und das Thermosonicverfahren. Die einzelnen Bonds, also die Materialabschnitte, die auf dem Pad durch Bonden angebracht wurden, werden im Sinne der Erfindung auch als Höcker bezeichnet.
  • Ferner wird die Leiterplatte mit den entsprechenden Halbleiterchips entsprechend bestückt. Dabei tauchen die Lötkontakte in die Lötpaste, welche auf den entsprechenden Leiterbahnabschnitten aufgebracht ist, ein.
  • Die Kontaktierung selbst endet mit einem Heizprozess, bei dem eine elektrisch leitende Verbindung zwischen dem Leiterbahnabschnitt und dem Pad hergestellt wird.
  • Bei einem erfindungsgemäßen Lötverfahren wird als Lötkontakt ausschließlich der Höcker verwendet, wobei dieser aus einem homogenen Metall oder einer homogenen Metalllegierung besteht. Dies bedeutet, dass lediglich einzelne Materialabschnitte auf die Pads gebondet werden und dieser Höcker gleichzeitig den Lötkontakt bildet. Eine zusätzliche Beschichtung oder Ähnliches ist nicht vorgesehen. Vorteilhaft ist an dem erfindungsgemäßen Lötverfahren, dass die entsprechenden Halbleiterschaltungen wesentlich billiger gefertigt werden können. Muss der aufgebondete Höcker noch beispielsweise mit einer Schicht aus Lötzinn überzogen werden, so ist dies ein zusätzliches Verfahren, bei dem erhöhte Kosten entstehen können. Dennoch ist es möglich, dieses Lötverfahren beispielsweise auch mit gängiger Flip-Chip-Technik zusammen einzusetzen. Wird eine entsprechende Halbleiterplatte mit Halbleiterchips verschiedener Hersteller bestückt, so spielt es keine Rolle, ob ein Lötkontakt im Sinne des erfindungsgemäßen Lötverfahrens auf dem Halbleiterchip vorgesehen ist oder ob der Lötkontakt einen entsprechenden Lötzinnüberzug über einem der Höcker aufweist.
  • Vorzugsweise werden bei dem Verfahren vergleichsweise große Höcker aufgebondet. Kommt beim Erhitzen Lötpaste direkt mit dem Aluminiumpad in Kontakt, so besteht die Gefahr, dass hier keine stabile elektrisch leitende Verbindung entsteht. Dieses Risiko besteht insbesondere auch bei gängiger Flip-Chip-Kontaktierung gemäß dem Stand der Technik, da, sobald das Lötzinn, welches als Schicht den aufgebondeten Höcker umgibt, aufgeschmolzen ist, auch beim Lötvorgang der aufgebondete Höcker abgetragen werden kann. Dieses Risiko kann zumindest verringert werden bzw. ganz entfallen, wenn der Höcker ausreichend groß ausgebildet ist. Insgesamt umfasst der Lötkontakt beim erfindungsgemäßen Lötverfahren nicht mehrere verschiedene Schichten, sondern besteht nur aus dem homogenen, aufgebondeten Metall bzw. der entsprechenden Metalllegierung.
  • Wie bereits oben erwähnt, werden die genannten Kontaktierungsverfahren im Allgemeinen bei einer so genannten „Face-down”-Kontaktierung eingesetzt. Dies bedeutet, dass beim Bestückungsvorgang der Halbleiterchip ohne weiteres Gehäuse mit der Schaltungsseite zur Leiterplatte hin aufgebracht wird. Der Halbleiterchip selbst weist dabei wenigstens ein Pad auf der Schaltungsseite auf. Besonders vorteilhaft ist hieran, dass diese Montage die kürzeste Verbindung zwischen den Chip-Anschlüssen und dem Substrat darstellt. Je Anschluss wird nur eine Lötverbindung benötigt und somit auch die entsprechende Kontaktfläche minimiert.
  • Vorzugsweise wird zum Bonden ein Material verwendet, welches sich für den entsprechenden Lötvorgang eignet. In der Regel eignen sich hier Kupfer, vorzugsweise jedoch Gold.
  • Es wurde bereits angesprochen, dass bei einem erfindungsgemäßen Lötverfahren bzw. einer Ausführungsform der Erfindung es besonders wichtig ist, dass die aufgebondeten Höcker ausreichend Material enthalten, so dass dieses beim Heizprozess des Lötvorganges nicht vollständig oder zu stark wegschmelzen können. Bei einer besonders bevorzugten Weiterbildung der Erfindung umfasst daher der Bonding-Prozess ein wenigstens zweimaliges turmartiges Aufeinanderbonden von Materialabschnitten. Ferner ist es auch möglich, lediglich einen Bonding-Vorgang durchzuführen und somit nur einen Materialabschnitt aufzubonden, diesen aber in Bezug auf das entsprechende Pad ausreichend groß auszubilden, damit beim Heizvorgang genügend Material zur Verfügung steht, welches nicht vollständig weggeschmolzen wird.
  • Vorteilhafterweise enthält die Lötpaste Lotmetallpulver und Flussmittel. Über das Lotmetall aus der Lötpaste kann ein guter elektrischer Kontakt zwischen dem Lötkontakt, welcher nur das aufgebondete Material enthält und dem Leiterbahnabschnitt hergestellt werden.
  • Der mit der Schaltungsseite auf der Leiterplatte montierte Halbleiterchip weist im Allgemeinen kein Gehäuse auf.
  • Bei einer Ausführungsform einer nach diesem erfindungsgemäßen Lötverfahren hergestellten Schaltung kann ferner eine Passivierungsschicht als Schutz vor mechanischer Beschädigung, als Korrosionsschutz für die Metallisierungsebene und auch als Diffusionsbarriere für Alkaliionen zur Verbesserung der Langzeitstabilität der Schaltung vorgesehen sein. Ferner ist es möglich, Glasdämme insbesondere auf der Leiterplatte aufzubringen, um die Lötfläche möglichst gezielt zu begrenzen, so dass kein aufgeschmolzenes und mit Flussmittel in Kontakt stehendes Lötzinn seitlich wegfließen kann.
  • Ausführungsbeispiel:
  • Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und wird nachstehend unter Angabe weiterer Einzelheiten und Vorteile näher erläutert. Im Einzelnen zeigen:
  • 1 eine Momentaufnahme aus einem Lötverfahren gemäß der Erfindung, welches einen schematischen Schnitt durch die Leiterplatte und den Halbleiterchip zeigt.
  • 2 eine Momentaufnahme, bei der die Lötkontakte in die Lötpaste eingetaucht werden sowie
  • 3 eine Momentaufnahme nach dem Heizprozess.
  • 1 zeigt einen schematischen Schnitt durch einen Halbleiterchip 1 und eine Leiterplatte 2. Die integrierte Schaltung auf dem Halbleiterchip 1 ist in das so genannte Halbleiterbulkmaterial 3 eingearbeitet. Auf der Schaltungsseite weist der Halbleiterchip eine Passivierungsschicht 4 auf, welche aus einer Oxidschicht besteht. Als Kontaktierung sind auf der Schaltungsseite des Halbleiterchips Pads 5 vorgesehen. Diese bestehen aus Aluminium (Al). Auf diese Pads 5 sind einzelne Goldabschnitte (Au) 6 aufgebondet. In diesem Fall wurden drei Bonds jeweils auf einen Pad aufgebracht, so dass möglichst viel Goldmaterial zur Verfügung steht, damit dieses nicht bei dem späteren Heizvorgang vollständig aufgebraucht wird. Die auf einem Pad 5 aufgebrachten Bonds 6 bilden einen Höcker, der in dieser Form als Lötkontakt 7 zur Verfügung steht.
  • Die Leiterplatte 2 umfasst ein Substrat 8. Auf diesem Substrat befinden sich entsprechende Leiterbahnen mit zu kontaktierenden Leiterbahnabschnitten 9. Die Leiterbahnen bzw. die Leiterbahnabschnitte bestehen aus Kupfer (Cu). Auf den zu kontaktierenden Leiterbahnabschnitten 9 befindet sich Lötpaste 10. Diese besteht aus Flussmittel 11 sowie Lötmetallpulver 12. Um die Lötflächen möglichst gering zu halten und damit kein Lötzinn seitlich wegfließen kann, sind Glasdämme 13 neben den Leiterbahnabschnitten angebracht.
  • 2 zeigt wie die entsprechenden aufgebondeten Lötkontakte 7 in die aufgebrachte Lötpaste 10 eintauchen. Die Lötkontakte werden dabei nicht bzw. nur kaum deformiert.
  • 3 zeigt die Schaltung 14 nach dem Heizprozess, bei dem also elektrisch leitende Kontakte zwischen dem Pad 5 des Halbleiterchips 1 und den entsprechenden Leiterbahnabschnitten 9 der Leiterplatte 2 ausgebildet sind. Die aufgebondeten, aus Gold bestehenden Höcker/Lötkontakte 7 sind dabei, wenn überhaupt, nur kaum infolge des Heizvorganges abgetragen worden. Zwischen den Höckern 7 und dem Leiterbahnabschnitt 9 befinden sich Kontakte aus Lötzinn, die durch den Lötvorgang während des Heizens aus dem Lötmetallpulver entstanden sind.
  • Allen Ausführungen und Weiterbildungen der Erfindung ist gemeinsam, dass als Lötkontakt ausschließlich der Höcker verwendet wird und dieser aus einem homogenen Metall oder einer homogenen Metalllegierung besteht.
    • 1
    Halbleiterchip
    2
    Leiterplatte
    3
    Halbleiter-Bulk
    4
    Passivierungsschicht
    5
    Pad
    6
    Gold-Bond
    7
    Lötkontakt
    8
    Substrat
    9
    Kupfer-Leiterbahnabschnitt
    10
    Lötpaste
    11
    Flussmittel
    12
    Lötmetallpulver
    13
    Glasdamm
    14
    Schaltung
    15
    Lötzinnkontakt
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - EP 1365453 A1 [0002]

Claims (9)

  1. Lötverfahren zum Verbinden eines Halbleiterchips (1) mit einer Leiterplatte (2) über wenigstens einen Lötkontakt (7) und zum Herstellen einer Schaltung (14), wobei der Halbleiterchip wenigstens ein elektrisch leitendes Pad (5) aufweist und die Leiterplatte wenigstens einen Leiterbahnabschnitt (9) zur Kontaktierung mit wenigstens einem der Pads des Halbleiterchips umfasst, umfassend eine Auftragung von Lötpaste (10) auf den wenigstens einen Leiterbahnabschnitt, einen Bondingprozess, bei dem ein Höcker (7) aus wenigstens einem Materialabschnitt (6) auf wenigstens eines der Pads gebondet wird, einen Bestückungsvorgang, bei dem die Leiterplatte so mit wenigstens einem der Halbleiterchips bestückt wird, dass wenigstens einer der Lötkontakte mit der Lötpaste in Berührung kommt, einen Heizprozess, bei dem eine elektrisch leitende Verbindung zwischen dem Leiterbahnabschnitt und dem Pad hergestellt wird, dadurch gekennzeichnet, dass als Lötkontakt ausschließlich der Höcker verwendet wird und dieser aus einem homogenen Metall oder einer homogenen Metalllegierung besteht.
  2. Lötverfahren nach Anspruch 1, dadurch gekennzeichnet, dass beim Bestückungsvorgang der Halbleiterchip ohne weiteres Gehäuse mit der Schaltungsseite zur Leiterplatte hin aufgebracht wird, wobei der Halbleiterchip wenigstens eines der Pads auf der Schaltungsseite aufweist.
  3. Lötverfahren nach einem der vorgenannten Ansprüche, dadurch gekennzeichnet, dass der Höcker aus Materialabschnitten aus Kupfer oder vorzugsweise aus Gold gebondet wird.
  4. Lötverfahren nach einem der vorgenannten Ansprüche, dadurch gekennzeichnet, dass der Bondingprozess ein wenigstens zweimaliges Bonden von Drahtabschnitten umfasst.
  5. Lötverfahren nach einem der vorgenannten Ansprüche, dadurch gekennzeichnet, dass die Lötpaste (10) Lotmetallpulver (12) und Flussmittel (11) beinhaltet.
  6. Lötverfahren nach einem der vorgenannten Ansprüche, dadurch gekennzeichnet, dass der Heizprozess mittels eines Durchlaufofens durchgeführt wird.
  7. Lötverfahren nach einem der vorgenannten Ansprüche, dadurch gekennzeichnet, dass sich ein Vergussprozess zum Vergießen der aus Leiterplatte und Halbleiterchip hergestellten Schaltung anschließt.
  8. Schaltung (14) mit wenigstens einem auf eine Leiterplatte (2) gelöteten Halbleiterchip (1), dadurch gekennzeichnet, dass der Halbleiterchip durch ein Lötverfahren nach einem der vorgenannten Ansprüche auf die Leiterplatte montiert ist.
  9. Schaltung (14) nach Anspruch 8, dadurch gekennzeichnet, dass eine Passivierungsschicht (14) als Schutz vor Beschädigungen, wie z. B. mechanischer Beschädigung, vor Korrosion, als Diffusionsbarriere für Alkaliionen oder dergleichen, und/oder wenigstens ein Glasdamm (13) zur Begrenzung der Lötfläche vorhanden sind/ist.
DE102009009813A 2009-02-20 2009-02-20 Lötverfahren und Schaltung Withdrawn DE102009009813A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102009009813A DE102009009813A1 (de) 2009-02-20 2009-02-20 Lötverfahren und Schaltung
PCT/EP2009/009116 WO2010094315A1 (de) 2009-02-20 2009-12-18 Flip-chip-lötverfahren und schaltung mit flip-chip-kontaktiertem gelötetem halbleiterchip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102009009813A DE102009009813A1 (de) 2009-02-20 2009-02-20 Lötverfahren und Schaltung

Publications (1)

Publication Number Publication Date
DE102009009813A1 true DE102009009813A1 (de) 2010-08-26

Family

ID=41697986

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102009009813A Withdrawn DE102009009813A1 (de) 2009-02-20 2009-02-20 Lötverfahren und Schaltung

Country Status (2)

Country Link
DE (1) DE102009009813A1 (de)
WO (1) WO2010094315A1 (de)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1365453A1 (de) 2001-03-01 2003-11-26 Mitsubishi Heavy Industries, Ltd. Bildsensor und herstellungsverfahren dafür

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6861345B2 (en) * 1999-08-27 2005-03-01 Micron Technology, Inc. Method of disposing conductive bumps onto a semiconductor device
US20070200234A1 (en) * 2006-02-28 2007-08-30 Texas Instruments Incorporated Flip-Chip Device Having Underfill in Controlled Gap

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1365453A1 (de) 2001-03-01 2003-11-26 Mitsubishi Heavy Industries, Ltd. Bildsensor und herstellungsverfahren dafür

Also Published As

Publication number Publication date
WO2010094315A1 (de) 2010-08-26

Similar Documents

Publication Publication Date Title
DE102005028951B4 (de) Anordnung zur elektrischen Verbindung einer Halbleiter-Schaltungsanordnung mit einer äusseren Kontakteinrichtung
DE19743767B4 (de) Verfahren zum Herstellen eines Halbleiterchip-Gehäuses mit einem Halbleiterchip für Oberflächenmontage sowie ein daraus hergestelltes Halbleiterchip-Gehäuse mit Halbleiterchip
DE60219779T2 (de) Flussmittelfreie flip-chip-verbindung
DE102005034485B4 (de) Verbindungselement für ein Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterleistungsbauelements
DE102014106714B4 (de) Bolzenkontakthügel und Packungsstruktur desselben sowie Verfahren zur Herstellung derselben
DE102009040022B3 (de) Verfahren zum Ausbilden einer Schmelzsicherung und Leiterplatte mit Schmelzsicherung
DE4313980B4 (de) Integrierte Hybridschaltung und Verfahren zu deren Herstellung
DE102005055280B3 (de) Verbindungselement zwischen Halbleiterchip und Schaltungsträger sowie Verfahren zur Herstellung und Verwendung des Verbindungselements
DE112004000360T5 (de) Zweimetallisches Stud-Bumping für Flipchip-Anwendungen
DE102013107065A1 (de) Bolzenkontakthügelstruktur und Verfahren zum Herstellen derselben
DE102006033222B4 (de) Modul mit flachem Aufbau und Verfahren zur Bestückung
DE10236689A1 (de) Halbleitervorrichtung
DE102013105084B4 (de) Bump-on-trace-verbindungsstruktur für flip-chip-gehäuse
DE102008011631A1 (de) Elektronische Einrichtung und Montageverfahren für Elektronische Komponenten
DE69722661T2 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE102006023998B4 (de) Elektronische Schaltungsanordnung und Verfahren zur Herstellung einer solchen
WO2012007271A2 (de) Trägervorrichtung für einen halbleiterchip, elektronisches bauelement mit einer trägervorrichtung und optoelektronisches bauelement mit einer trägervorrichtung
DE19628702A1 (de) Flußmittelfreie Kontaktierung von Bauelementen
EP2133915A1 (de) Halbleiteranordnung mit besonders gestalteten Bondleitungen und Verfahren zum Herstellen einer solchen Anordnung
DE112017006956B4 (de) Verfahren zur Herstellung einer Leistungshalbleitervorrichtung und Leistungshalbleitervorrichtung
DE102009009813A1 (de) Lötverfahren und Schaltung
DE102007002807B4 (de) Chipanordnung
DE102011002170A1 (de) Elektronikbauelement-Package-Verriegelungssystem und Verfahren
EP2916631A1 (de) Strukturierung der Lötstoppmaske von Leiterplatten zur Verbesserung der Lötergebnisse
DE112019003664T5 (de) Halbleiterbauteil und verfahren zur herstellung eines halbleiterbauteils

Legal Events

Date Code Title Description
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20120901