DE4313980B4 - Integrierte Hybridschaltung und Verfahren zu deren Herstellung - Google Patents

Integrierte Hybridschaltung und Verfahren zu deren Herstellung Download PDF

Info

Publication number
DE4313980B4
DE4313980B4 DE4313980A DE4313980A DE4313980B4 DE 4313980 B4 DE4313980 B4 DE 4313980B4 DE 4313980 A DE4313980 A DE 4313980A DE 4313980 A DE4313980 A DE 4313980A DE 4313980 B4 DE4313980 B4 DE 4313980B4
Authority
DE
Germany
Prior art keywords
plated layer
phosphorus
lead frame
silver paste
containing electroless
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE4313980A
Other languages
English (en)
Other versions
DE4313980A1 (de
Inventor
Yasutoshi Okazaki Suzuki
Kenichi Tokai Ao
Yoshimi Inuyama Yoshino
Ryoichi Obu Narita
Hiroshi Anjo Omi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of DE4313980A1 publication Critical patent/DE4313980A1/de
Application granted granted Critical
Publication of DE4313980B4 publication Critical patent/DE4313980B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0397—Tab
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/10886—Other details
    • H05K2201/10924—Leads formed from a punched metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0315—Oxidising metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1157—Using means for chemical reduction
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/202—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using self-supporting metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

Integrierte Hybridschaltung mit:
einem Leiterrahmen (1), welcher einen Anbringungsabschnitt aufweist, wobei eine Oberfläche des Leiterrahmens mit einer phosphorenthaltenden stromlos plattierten Schicht (2) beschichtet ist;
einer elektronischen Komponente (6), welche eine Elektrode (5) aufweist, die elektrisch und mechanisch mit dem Anbringungsabschnitt des Leiterrahmens verbunden ist; und
einer wärmeaushärtenden Silberpaste (4), welche eine elektrische und mechanische Verbindung zwischen dem Anbringungsabschnitt des Leiterrahmens und der Elektrode der elektronischen Komponente bildet, wobei
ein Verbindungsbereich der phosphorenthaltenden stromlos plattierten Schicht, welcher zu der elektrischen und mechanischen Verbindung beiträgt, eine oxidfreie Oberfläche aufweist.

Description

  • Die vorliegende Erfindung bezieht sich auf eine integrierte Hybridschaltung, die dadurch hergestellt wird, daß elektronische Komponenten mittels eines Leiter- bzw. Verdrahtungsrahmens leitend miteinander verbunden bzw. gebondet und anschließend mittels Kunstharz vergossen werden, sowie auf ein Verfahren zur Herstellung derselben.
  • Es sind im Stand der Technik hybride integrierte Schaltungen (ICs) bzw. integrierte Hybridschaltungen bekannt, die hergestellt werden, indem eine Vielzahl von elektronischen Komponenten (wie integrierte Schaltungschips bzw. IC-Chips und Chipkondensatoren) auf einem Leiterrahmen bzw. einer Platine leitend verbunden (gebondet oder mikroverbunden) und anschließend mit Kunstharz vergossen werden. Das leitende Verbinden bzw. Bonden von elektronischen Komponenten auf einer Platine umfaßt elektrische Verbindungen, bei denen eine Silberpaste (Ag-Paste) verwendet wird, die ein gängiges leitendes Pasten- bzw. Klebematerial darstellt.
  • Die Platine weist eine elektrolytisch plattierte bzw. aufgebrachte Nickelbeschichtung (Ni-Schicht) zum Verbinden an externe Anschlüsse und zum Verhindern von Korrosion auf. In diesem Fall kann die Verwendung einer Silber- bzw. Ag-Paste einen Übergangswiderstand von 1Ω oder weniger an der elektrischen Verbindung zwischen der Platine und den elektronischen Komponenten sicherstellen.
  • Von der Anmelderin wurden Untersuchungen durchgeführt, um anstelle einer elektrolytischen Nickelplattierung eine phosphorreduzierte, stromlose bzw. autokatalytische Nickelplattierung (die nachfolgend auch als "stromlose Ni-(P)-Plattierung" bezeichnet wird) zu verwenden.
  • Dies ist beabsichtigt, um aus der Tatsache Vorteil zu ziehen, daß der Schmelzpunkt der Nickelbeschichtung bei Ausbildung mittels einer stromlosen Ni-(P)-Plattierung niedriger gemacht wird als der des Leiterrahmenmaterials wie z.B. Kupfer (Cu), so daß zum Bonden bzw. Kontaktieren des Leiterrahmens mit externen Anschlüssen in einer späteren Verfahrensstufe eine Widerstandsschweißung eingesetzt werden kann. Beispielsweise kann die Montage eines Sensors über weniger Verfahrensschritte und mit weniger Komponenten durch Einsatz von Widerstandsschweißung ausgeführt werden, wenn die äußeren Leiter eines Leiterrahmens, auf dem elektronische Komponenten befestigt sind, mit auf dem Sensorgehäuse vorgesehenen, externen Verbindungsanschlüssen kontaktiert werden. Ein aus Kupfer hergestellter Leiterrahmen wird nachfolgend auch als Kupfer-Leiterrahmen bezeichnet.
  • Gelegentlich ist auf einem Leiterrahmen ein Chipkondensator in der Weise befestigt, daß er zum Beseitigen elektrischer Störungen mit den Ausgangsanschlüssen eines integrierten Siliziumschaltungschips in Reihe verbunden ist.
  • In diesem Zusammenhang tritt jedoch insofern ein Problem auf, als ein durch stromlose Ni-(P)-Plattierung beschichteter Leiterrahmen einen sehr hohen Widerstandswert von mehreren Hundert Ω an der elektrischen Verbindung zwischen dem Leiterrahmen und dem Chipkondensator aufweist.
  • Dies bedeutet im wesentlichen, daß sich die Fähigkeit des Chipkondensators, elektrische Störungen zu beseitigen, ändert.
  • Um herauszufinden, wodurch dieser hohe Widerstandswert bei Beschichtung eines Leiterrahmens mittels stromloser Ni-(P)-Plattierung hervorgerufen wird, wurden von der Anmelde rin verschiedene Untersuchungen durchgeführt, wobei die in 1 gezeigten Ergebnisse erhalten wurden.
  • Ein Chipkondensator wird unter Verwendung einer Silberpaste mit einem durch stromlose Ni-(P)-Plattierung beschichteten Kupfer-Leiterrahmen elektrisch verbunden. 1 zeigt ebenfalls den bei einem durch elektrolytische Nickelplattierung beschichteten Kupfer-Leiterrahmen erhaltenen Widerstandswert. Kreisförmige, quadratische und dreieckige Symbole repräsentieren jeweils die Widerstandswerte zwischen dem Kupfer-Leiterrahmen und einer Silber-Palladium-Elektrode (Ag-Pd-Elektrode) des Chipkondensators, zwischen dem Kupfer-Leiterrahmen und der Silberpaste bzw. der Silberpaste selbst.
  • Aus der 1 ist zu erkennen, daß jeder dieser drei Widerstandswerte bei einem Leiterrahmen, der eine durch elektrolytische Nickelplattierung ausgebildete Nickelbeschichtung aufweist, im wesentlichen gleich Null ist. Demgegenüber sind bei einem Leiterrahmen, der eine durch stromlose Ni-(P)-Plattierung ausgebildete Nickelbeschichtung aufweist, die durch kreisförmige und quadratische Symbole dargestellten Widerstandswerte größer als 10 Ω, während der durch das dreieckförmige Symbol repräsentierte Widerstandswert im wesentlichen gleich Null bleibt.
  • Dieses Ergebnis zeigt, daß zwischen dem Kupfer-Leiterrahmen und der Silberpaste ein Abschnitt mit hohem Widerstandswert bzw. ein hoher Übergangswiderstand vorliegt.
  • Die obere Oberfläche der durch stromlose Ni-(P)-Plattierung gebildeten Schicht, d.h. die Verbindungs-Schnittstelle zwischen der Silberpaste und letzterer, wurde in dünnen Lagen abgetragen und einer Beobachtung mittels eines Elektronenmikroskops bei Vergrößerungsfaktoren von 200.000 bis 1.000.000 unterzogen, wobei eine veränderte Schicht entdeckt wurde, die aus angehäuften bzw. zusammengeballten Teilchen mit mehreren zehn nm Durchmesser bestand.
  • Wie beispielsweise aus einer in 2 gezeigten Röntgenstrahlen-Analyse entnommen werden kann, setzt sich die geänderte Schicht im wesentlichen aus Phosphor (P), Sauerstoff (O) und Nickel (Ni) zusammen und bildet eine Oberflächen-Oxidschicht der stromlos Ni-(P)-plattierten Beschichtung. Kohlenstoff (C) und Silber (Ag) wurden in der Silberpaste ebenfalls entdeckt. Damit ist geklärt, daß auf der Oberfläche einer stromlos Ni-(P)-plattierten Beschichtung eine Ni-P-O-Oxidschicht vorhanden ist, die als isolierende Substanz wirkt und dadurch den Widerstandswert der elektrischen Verbindung an dieser Stelle erhöht.
  • Die 3A bis 3D zeigen den jeweiligen Widerstandswert zwischen der Ag-Pd-Elektrode eines Chipkondensators und der stromlos Ni-(P)-plattierten Beschichtung für verschiedene Konzentrationen von Phosphor (P) in letzterer. Die Ordinatenachse gibt die Häufigkeit (Anzahl des Auftretens) des beobachteten Widerstandswerts (Ω) an, der in der Abszissenachse in einem logarithmischen Maßstab aufgetragen ist.
  • Wie aus der 3A zu erkennen ist, werden in einigen Proben selbst dann hohe Widerstandswerte beobachtet, wenn die P-Konzentration 1% beträgt. Das heißt, eine stromlos Ni-(P)-plattierte Beschichtung weist zumindest dann, wenn sie unter Verwendung von Natriumhypophosphit als Reduktionsmittel ausgebildet wird, eine einen hohen Widerstandswert aufweisende Schicht auf, die zwischen ihr und der Silberpastenschicht liegt und gemäß obiger Anmerkung entsprechende Schwankungen im Widerstandswert hervorruft.
  • Demzufolge wurde von der Anmelderin gefunden, daß eine herkömmliche integrierte Hybridschaltung, deren Leiterrah men durch stromlose Ni-(P)-Plattierung beschichtet ist, unvermeidbar einen hohen Widerstand aufweist, der in Reihe mit den elektronischen Komponenten wie z.B. Chipkondensatoren verbunden ist.
  • Mit der vorliegenden Erfindung wird beabsichtigt, Klarheit über eine Oxid- oder Isolierschicht auf der Schnittstelle bzw. dem Übergang zwischen der plattierten Beschichtung und der Silberpastenschicht zu schaffen und Maßnahmen zum Beseitigen der hierdurch hervorgerufenen Nachteile anzugeben.
  • Die JP 61-187 261 A lehrt zur Verbesserung des Drahtbondens die Ausbildung einer plattierten Ag-Schicht durch stromloses Plattieren direkt auf einen Leiterrahmen mit einem Grundmaterial aus einem nichtrostenden Stahl, einem weichen unlegierten Stahl oder einer 42-Ni-Legierung, ohne daß eine dazwischenliegende Schicht aus Cu, Ni, Sn oder Legierungen davon gebildet wird. Vor dem stromlosen Plattieren von Ag wird das Grundmaterial des Leiterrahmens durch Ätzen mit einem Mittel oberflächenbehandelt, welches Fluor- oder Salpetersäure enthält, um die plattierte Ag-Schicht mit einer verbesserten Bondkraft zu versehen. Eine leitfähige Paste hingegen zur Ausbildung eines Strompfads zwischen einem Leiterrahmen und einer elektronischen Komponente wird nicht offenbart.
  • Aus der JP 61-49 450 A ist es bekannt, das Bondvermögen eines Au-Drahts dadurch zu erhöhen, daß eine plattierte Ag-Schicht auf einem Draht oder einem Chipbondabschnitt eines Leiterrahmens angeordnet wird. Als Bondmittel wird eine Ag-Paste verwendet, die jedoch keinen Strompfad bildet.
  • Die US 4 946 518 lehrt ein Verfahren zur Verbesserung der Haftung einer Plastikverkapselung an kupferenthaltenden Leiterrahmen und insbesondere das Entfernen von Oxid und/oder anderen Korrosionsprodukten von einer Nickelober fläche zur Verbesserung des Bondens und/oder des Lötens an eine Nickeloberfläche. Nicht hingegen offenbart ist das Vorsehen einer oxidfreien Oberfläche zur Verringerung des elektrischen Widerstands zwischen einem Leiterrahmen, der eine phosphorenthaltende stromlos plattierte Schicht aufweist, und einer elektronischen Komponente und die Herstellung einer Verbindung dazwischen durch eine wärmeaushärtende Silberpaste.
  • Die JP 56-98 849 A offenbart die Durchführung eines partiellen Ag-Plattierens an ausgewählten Positionen der inneren Leiter und Chipkontaktstellen eines Leiterrahmens. Zur Verbesserung der Lötbarkeit der äußeren Leiter nach dem Verschließen mit Harz werden die äußeren Leiter nach dem Verschließen mit einer Antioxidationsschicht beschichtet. Die Verwendung einer Silberpaste zur Herstellung einer elektrischen Verbindung wird nicht beschrieben.
  • Aus JP 1-109 756 A ist das Chipbonden eines Halbleiterchips unter Verwendung eines Lötmittels bekannt, wobei die Oberfläche eines Leiterrahmens mit einer NiP-Legierung plattiert wird. Dabei enthält ein Leiterrahmen eine Cu-Basis, und eine plattierte Ni-Schicht liegt zwischen der plattierten NiP-Legierungsschicht und der Cu-Basis. Es wird angenommen, daß das NiP-Plattieren bevorzugt durch stromloses Plattieren durchgeführt wird. Hier wird ebenfalls nicht die Verwendung einer Silberpaste zur Herstellung einer elektrischen Verbindung zwischen einem Leiterrahmen und einer elektronischen Komponente offenbart.
  • Die JP 60-12 76 A lehrt die Verwendung einer leitenden Harzpaste zum Anbringen eines Halbleiterchips auf einem Rahmen, wobei die Paste ein Silberpulver, ein Harz auf Polyimidbasis (d.h. ein thermoplastisches Polyimidharz von 90 bis 99,5 Gew.-% plus ein wärmeaushärtendes Epoxidharz von 0,5 bis 10 Gew.-%) und ein Lösungsmittel enthält. Aus die ser Druckschrift nicht bekannt ist jedoch die spezielle phosphorenthaltende Beschichtung des Leiterrahmens.
  • Aus der JP 59-98 544 A ist eine Anordung bekannt, bei welcher ein Halbleiterchip in einer Ausnehmung eines isolierenden Substrats angeordnet ist und eine obere Oberfläche aufweist, die mit Bondinseln versehen ist, welche elektrisch über einen Draht mit einer inneren Leiterstruktur verbunden sind, die auf einem Randabschnitt der oberen Oberfläche des isolierenden Substrats gebildet ist. Entsprechend 1(f) der Druckschrift setzt sich die innere Leiterstruktur zusammen aus einer Leiterschicht wie einer aufgedampften Al-Schicht oder einer stromlos plattierten Cu-Schicht und einer plattierten Metallschicht aus einer Beschichtung von Ni- und Au-Schichten, welche in dieser Reihenfolge auf die Leiterschicht 4 plattiert sind. Entsprechend 2(c) der Druckschrift setzt sich die innere Leiterstruktur zusammen aus einer Leiterschicht einer Kupferfolie, die auf dem isolierenden Substrat angeordnet ist, und einer plattierten Metallschicht einer Beschichtung aus Ni- und Au-Schichten, welche in dieser Reihenfolge auf die Leiterschicht plattiert sind. Der Halbleiterchip ist mit einem Haftmittel wie einem Epoxidharzhaftmittel auf einem isolierenden Abschnitt des isolierenden Substrats befestigt.
    •
  • Aufgabe der vorliegenden Erfindung ist es, eine integrierte Hybridschaltung mit einem Leiterrahmen, der eine phosphorenthaltende stromlos plattierte Beschichtung aufweist, einer elektronischen Komponente, deren Elekrode mit dem Leiterrahmen verbunden ist, und einer wärmeaushärtenden Silberpaste, die eine Verbindung zwischen dem Leiterrahmen und der Elektrode herstellt, derart zu schaffen, daß der elektrische Widerstand zwischen dem Leiterrahmen und der Elektrode der elektrischen Komponente minimiert ist.
  • Die Lösung der Aufgabe erfolgt durch die Merkmale des unabängigen Vorrichtungsanspruchs 1 und der unabhängigen Verfahrensansprüche 11, 14 und 16.
  • Gemäß einer ersten Ausbildung der Erfindung wird eine integrierte Hybridschaltung geschaffen, die einen mittels einer Silberpaste (Ag-Paste) mit elektronischen Komponenten elektrisch verbundenen Leiterrahmen aufweist, wobei die integrierte Hybridschaltung eine stromlos auf dem Leiterrahmen plattierte Beschichtung aufweist, die zumindest in einem Verbindungsbereich, in welchem die elektrische Verbindung vorgesehen ist, frei von einer isolierenden Oberflächenoxidschicht ist.
  • Diese Maßnahme bietet den Vorteil, daß die erfindungsgemäße integrierte Hybridschaltung im Verbindungsbereich zwischen dem plattierten Leiterrahmen und den auf diesem montierten elektronischen Komponenten eine gute Leitfähigkeit aufweist, d.h., der Widerstandswert im Verbindungsbereich wird auf einen niedrigen Wert verringert und schwankt nicht zwischen den einzelnen Produkten.
  • Gemäß einer bevorzugten Ausführungsform dieser ersten Ausbildung der Erfindung wird jegliche isolierende Oberflächenoxidschicht, die im Verbindungsbereich auf der stromlos plattierten Beschichtung ausgebildet ist, durch Hinzufügen eines Reduktionsmittels zur Silberpaste entfernt.
  • Diese Maßnahme liefert den Vorteil, daß das Hinzufügen eines Reduktionsmittels zur Silberpaste es ermöglicht, jegliche isolierende Oxidschicht auf einer stromlos plattierten Beschichtung eines Leiterrahmens sehr leicht selektiv im Verbindungsbereich zu entfernen, so daß die erfindungsgemäße integrierte Hybridschaltung im Verbindungsbereich zwischen dem plattierten Leiterrahmen und den auf diesem montierten elektronischen Komponenten eine gute Leitfähigkeit aufweist, d.h., der Widerstandswert im Verbindungsbe reich (d.h. der Übergangswiderstand) wird auf ein sehr geringes Maß verringert und ändert sich nicht zwischen den jeweils produzierten Schaltungen.
  • Gemäß einer weiteren bevorzugten Ausführungsform dieser ersten Ausbildung der Erfindung wird die Ausbildung der isolierenden Oberflächenoxidschicht im Verbindungsbereich dadurch verhindert, daß die stromlos plattierte Beschichtung des Leiterrahmens mit einem einer Oxidation widerstehenden bzw. oxidationsfreien Überzug beschichtet wird.
  • Diese Maßnahme hat den Vorteil, daß der auf die stromlos plattierte Beschichtung des Leiterrahmens aufgeschichtete oxidationsfreie Überzug die Ausbildung einer Oxidschicht auf der stromlos plattierten Beschichtung verhindert, so daß die erfindungsgemäße integrierte Hybridschaltung im Verbindungsbereich zwischen dem plattierten Leiterrahmen und den auf diesem montierten elektronischen Komponenten eine gute Leitfähigkeit aufweist, d.h., der Widerstandswert im Verbindungsbereich wird auf einen sehr geringen Wert verringert und ändert sich nicht zwischen den jeweiligen Einzelerzeugnissen.
  • Gemäß einer zweiten Ausbildung der Erfindung wird ein Verfahren zur Herstellung einer integrierten Hybridschaltung geschaffen, das folgende Schritte umfaßt:
    • – einen ersten Schritt der stromlosen Plattierung eines Leiterrahmens unter Verwendung eines phosphorenthaltenden Reduktionsmittels, um auf dem Leiterrahmen eine Beschichtung auszubilden;
    • – einen zweiten Schritt des Befestigens elektronischer Komponenten auf dem Leiterrahmen und des anschließenden elektrischen und mechanischen Verbindens der Komponenten mit dem Leiterrahmen mittels einer elektrisch leitenden Paste; und
    • – einen dritten Schritt des Freihaltens der Oberfläche der stromlos plattierten Beschichtung von einer phosphorenthaltenden Oxidschicht während des Verbindungsvorgangs.
  • Vorzugsweise umfaßt der dritte Schritt einen Schritt des Hinzufügens eines Reduktionsmittels in die elektrisch leitende Paste, um die phosphorenthaltende Oxidschicht zu reduzieren. Das Reduktionsmittel ist typischerweise eine Imidverbindung.
  • Weiterhin vorzugsweise umfaßt der dritte Schritt das Entfernen der phosphorenthaltenden Oxidschicht durch Ätzen vor dem zweiten Schritt. Das Ätzen wird vorzugsweise unter Verwendung von Salpetersäure durchgeführt.
  • Weiterhin vorzugsweise umfaßt der dritte Schritt das Plattieren der stromlos plattierten Beschichtung mit einem oxidationsfreien Überzug im Anschluß an den ersten Schritt.
  • Gemäß einer dritten Ausbildung der vorliegenden Erfindung wird ein Verfahren zur Herstellung einer integrierten Hybridschaltung geschaffen, das folgende Schritte umfaßt:
    • – Plattieren eines Leiterrahmens mit Nickel durch eine stromlose Plattierung unter Verwendung eines phosphorenthaltenden Reduktionsmittels;
    • – Montieren elektronischer Komponenten auf dem Leiterrahmen, wobei eine Silberpaste, die einen Zusatzstoff aus einer Imidverbindung enthält, dazwischen vorgesehen wird; und
    • – Aushärten der Silberpaste, um die elektronischen Komponenten an dem Leiterrahmen zu befestigen.
  • Gemäß einer vierten Ausbildung der vorliegenden Erfindung wird ein Verfahren zum Herstellen einer integrierten Hybridschaltung geschaffen, das folgende Schritte umfaßt:
    • – Plattieren eines Leiterrahmens mit Nickel durch stromlose Plattierung unter Verwendung eines phosphorenthaltenden Reduktionsmittels;
    • – Reinigen der Oberfläche des nickelplattierten Leiterrahmens mit einer Salpetersäurelösung;
    • – Befestigen von elektronischen Komponenten auf dem Leiterrahmen mit einer dazwischen angeordneten Silberpaste; und
    • – Aushärten der Silberpaste zum Befestigen der elektronischen Komponenten auf dem Leiterrahmen.
  • Gemäß einer fünften Ausbildung der vorliegenden Erfindung wird ein Verfahren zum Herstellen einer integrierten Hybridschaltung geschaffen, das folgende Schritte umfaßt:
    • – Plattieren eines Leiterrahmens mit Nickel und anschließend mit Silber durch stromloses Plattieren unter Verwendung eines phosphorenthaltenden Reduktionsmittels;
    • – Befestigen elektronischer Komponenten auf dem Leiterrahmen, wobei eine Silberpaste dazwischen angeordnet wird; und
    • – Aushärten der Silberpaste, um die elektronischen Komponenten am Leiterrahmen zu befestigen.
  • Die Erfindung wird nachstehend anhand der Beschreibung von Ausführungsbeispielen unter Bezugnahme auf die Zeichnung näher erläutert. Es zeigen:
  • 1 anhand einer graphischen Darstellung den Widerstandswert einer elektrischen Verbindung, die durch eine Silberpaste (Ag-Paste) gebildet ist, die zwischen einem Chipkondensator und einem Kupfer-Leiterrahmen angeordnet ist, der eine durch elektrolytische oder stromlose Ni-(P)-Plattierung geformte Beschichtung aufweist;
  • 2 eine Röntgenstrahlen-Analyse einer geänderten Schicht;
  • 3A bis 3D Balkendiagramme zur Darstellung der jeweiligen Anzahl des Auftretens spezifischer Widerstandswerte einer elektrischen Verbindung zwischen der Ag-Pd-Elektrode eines Chipkondensators und der stromlos Ni-(P)-plattierten Beschichtung eines Leiterrahmens, und zwar für jeweils unterschiedliche P-Konzentrationen der Beschichtung von 1, 8, 12 bzw. 8 bis 12%;
  • 4 den inneren Aufbau eines ersten Ausführungsbeispiels der erfindungsgemäßen integrierten Hybridschaltung;
  • 5 einen Teilquerschnitt durch die in 4 gezeigte integrierte Hybridschaltung;
  • 6 eine graphische Darstellung zur Erläuterung der Beziehung zwischen dem Kontaktwiderstand und der jeweiligen Menge einer Imidverbindung, die einer in der integrierten Hybridschaltung verwendeten Silberpaste hinzugefügt wird;
  • 7 einen Teilquerschnitt durch eine integrierte Hybridschaltung gemäß einem zweiten Ausführungsbeispiel der Erfindung; und
  • 8 einen Teilquerschnitt durch eine integrierte Hybridschaltung gemäß einem dritten Ausführungsbeispiel der Erfindung.
  • Nachfolgend wird zunächst ein erstes Ausführungsbeispiel der Erfindung anhand der 4 beschrieben, die den inneren Aufbau einer hybriden integrierten Schaltung bzw. integrierten Hybridschaltung 30 zeigt.
  • Ein integrierter Siliziumschaltungschip bzw. Si-IC-Chip 20 und ein Chipkondensator 6 sind auf einem Kupfer-Leiterrahmen 1 gebondet bzw. durch Kleben befestigt. Der integrierte Siliziumschaltungschip 20 weist zwei Elektroden auf, von denen eine über eine Silberpaste bzw. Silber-Klebemasse 4 elektrisch mit dem Kupfer-Leiterrahmen 1 und die andere über einen Golddraht 21 (Au-Draht) ebenfalls elektrisch mit dem Kupfer-Leiterrahmen 1 verbunden ist. An beiden Enden des Chipkondensators 6 vorgesehene, durch Silber-Palladium-Plattierung bzw. Ag-Pd-Plattierung aufgebrachte Schichten 5 sind über eine Silberpaste 4 elektrisch mit dem Kupfer-Leiterrahmen 1 verbunden. Die integrierte Hybridschaltung 30 ist mit Ausnahme einer äußeren Anschlußleitung des Kupfer-Leiterrahmens 1 vollständig mittels eines Gießharzes 22 umkapselt bzw. eingegossen.
  • 5 zeigt einen Teilquerschnitt der integrierten Hybridschaltung 30, der die Bondierung bzw. die Klebeverbindung zwischen dem Chipkondensator 6 und dem Kupfer-Leiterrahmen 1 umfaßt.
  • Der Chipkondensator 6 absorbiert bzw. filtert externe Störungen und elektrisches Rauschen aus einer Stromversorgungsleitung; er kann diese Funktion jedoch dann nicht er füllen, wenn die elektrische Verbindung zwischen dem Chipkondensator 6 und dem Kupfer-Leiterrahmen 1 unzureichend ist, so daß der Widerstandswert in der Verbindung bzw. der Kontakt- oder Übergangswiderstand so erhöht wird, daß sich die Schaltungswerte aus den geplanten bzw. entworfenen Werten herausbewegen.
  • Der Leiterrahmen 1 wird einer stromlosen bzw. autokatalytischen Ni-(P)-Plattierung unter Verwendung von Natriumhypophosphit als Reduktionsmittel unterzogen, um eine 2 bis 6 μm dicke Beschichtung darauf auszubilden, welche die oxidationsempfindliche Oberfläche des Kupfer-Leiterrahmens 1 vor Oxidation oder Korrosion schützt.
  • Gemäß vorstehender Beschreibung enthält die auf diese Weise ausgebildete, stromlos plattierte Ni-(P)-Beschichtung Phosphor, in der der Phosphorgehalt auf ungefähr 8 bis 12% gesteuert bzw. eingestellt wird, so daß zum Bonden bzw. Kontaktieren des Leiterrahmenanschlusses (d.h. der äußeren Leitung) der integrierten Hybridschaltung mit einem externen Anschluß in einem späteren Verfahrensschritt eine Widerstandsschweißung eingesetzt werden kann.
  • Der Chipkondensator 6 wird an den Kupfer-Leiterrahmen 1 mittels der dazwischenliegenden Silberpaste 4 verbondet bzw. verklebt, die vorbereitet wird, indem eine Imidverbindung (Imidkarbonyl in diesem Beispiel) zu einer üblicherweise verwendeten Silberpaste hinzugefügt wird, d.h. einer Mischungszusammensetzung aus Epoxidharz, einem Silberpulver und einem Härtungsmittel.
  • Diese Bondung wird durchgeführt, indem zunächst eine kleine Menge (0,1 bis 0,35 mg) der einen Zusatz einer Imidverbindung enthaltenden Silberpaste 4 mittels eines entsprechenden Spendergeräts auf der stromlos Ni-(P)-plattierten Beschichtung 2 aufgebracht wird und indem anschließend auf der Paste ein Chipkondensator 6 plaziert wird, der mit Silber-Palladium-plattierten Schichten 5 auf beiden Seiten zur Bildung entsprechender Anschlußelemente versehen ist.
  • Daraufhin wird der Chipkondensator 6 solange von oben herabgedrückt, bis die Silberpaste 4 die Silber-Palladium-plattierten Schichten 5 auf beiden Seiten des Chipkondensators 6 einschließt bzw. benetzt.
  • Daraufhin wird die Silberpaste 4 bei 180°C über einen Zeitraum von 120 Minuten ausgehärtet, um den Chipkondensator 6 am Leiterrahmen 1 mechanisch zu bonden bzw. zu befestigen und elektrisch mit diesem zu verbinden.
  • Gemäß vorstehender Beschreibung weist die auf dem Kupfer-Leiterrahmen ausgebildete, stromlos Ni-(P)-plattierte Beschichtung 2 eine ungefähr 10 nm dicke Oxidschicht 3 auf, die während der Plattierung auf ihr ausgebildet wird.
  • Die Oberflächen-Oxidschicht 3 wird von der eine Imidverbindung enthaltenden Silberpaste 4 entfernt, um eine direkte elektrische Verbindung zwischen der Silberpaste 4 und der stromlos Ni-(P)-plattierten Beschichtung 2 sicherzustellen.
  • 6 zeigt die Beziehung zwischen dem jeweiligen Widerstandswert (Ω) über eine derartige Verbindung (Übergangswiderstand) und der Menge (%) der der Silberpaste 4 hinzugefügten Imidverbindung. Aus 6 ist zu erkennen, daß der entsprechende Widerstandswert bei einer herkömmlichen, unter Verwendung einer Silberpaste 4, der keine Imidverbindung hinzugefügt ist, hergestellten Verbindung zwischen 0,4 Ω und 120 Ω schwankt, wohingegen der Widerstandswert bei Verwendung der erfindungsgemäßen Verbindung auf einen Wert von 0,5 Ω oder weniger verringert wird und keine Schwankungen aufweist, wenn der Silberpaste 4 eine Imidverbindung in einer Menge von 2,5% oder 5% hinzugefügt wird.
  • Nachfolgend wird unter Bezugnahme auf 7 ein zweites Ausführungsbeispiel der Erfindung beschrieben; 7 zeigt einen Teilquerschnitt einer integrierten Hybridschaltung 40 gemäß diesem Ausführungsbeispiel, wobei dieser Querschnitt die Bondung zwischen einem Chipkondensator 6 und einem Kupfer-Leiterrahmen 1 umfaßt.
  • Vor dem Verbonden des Chipkondensators 6 mit dem Leiterrahmen 1 wird eine auf der stromlos Ni-(P)-plattierten Beschichtung 2 (5) vorhandene Ni-P-O-Oberflächen-Oxidschicht 3 mittels eines auf einer Salpetersäure basierenden Ätzmittels entfernt.
  • Eine geringe Menge (0,1 bis 0,35 mg) einer herkömmlichen, keine Zusätze wie eine Imidverbindung enthaltenden Silberpaste 4' wird auf der stromlos Ni-(P)-plattierten Beschichtung 2 mittels eines entsprechenden Spendergeräts plaziert, worauf ein auf beiden Seiten mit Silber-Palladium-plattierten Schichten 5 für entsprechende Anschlüsse versehener Chipkondensator 6 auf der Paste 4' plaziert wird.
  • Der Chipkondensator 6 wird daraufhin von oben solange herabgedrückt, bis die Silberpaste 4' die Silber-Palladiumplattierten Schichten 5 auf beiden Seiten des Chipkondensators 6 benetzt.
  • Daraufhin wird die Silberpaste 4' bei 180°C über einen Zeitraum von 120 Minuten ausgehärtet, um den Chipkondensator 6 am Leiterrahmen 1 mechanisch zu befestigen und elektrisch zu verbinden.
  • Bei dem auf diese Weise hergestellten Ausführungsbeispiel der erfindungsgemäßen integrierten Hybridschaltung 40 wird der Widerstandswert in der Verbindung bzw. der Übergangswiderstand auf 0,4 Ω oder weniger verringert und unterliegt keinen Schwankungen.
  • Nachfolgend wird unter Bezugnahme auf 8 ein drittes Ausführungsbeispiel der Erfindung beschrieben; 8 zeigt anhand eines Teilquerschnitts eine integrierte Hybridschaltung 50, wobei der Querschnitt die Bondung zwischen einem Chipkondensator 6 und einem Kupfer-Leiterrahmen 1 umfaßt.
  • Um die Bildung einer Oxidschicht 3 auf einer stromlos Ni-(P)-plattierten Beschichtung 2 (2 bis 6 μm dick) zu vermeiden, wird ein kontinuierlicher Plattierungs- bzw. Beschichtungsprozess durchgeführt, um eine ungefähr 0,2 μm dicke kupferplattierte Schicht 7 auf der Ni-(P)-Beschichtung 2 auszubilden und um anschließend eine ungefähr 2 μm dicke silberplattierte Schicht 8 auf der kupferplattierten Schicht 7 auszubilden.
  • Eine geringe Menge (0,1 bis 0,35 mg) einer herkömmlichen, keinen Zusatz wie eine Imidverbindung enthaltenden Silberpaste 4' wird auf der stromlos Ni-(P)-plattierten Beschichtung 2 mittels eines Spendergeräts aufgebracht, worauf ein auf beiden Seiten zur Bildung entsprechender Anschlüsse mit Silber-Palladium-plattierten Schichten 5 versehener Chipkondensator 6 auf der Paste 4' plaziert wird.
  • Daraufhin wird der Chipkondensator 6 von oben solange herabgedrückt, bis die Silberpaste 4' die Silber-Palladiumplattierten Schichten 5 auf beiden Seiten des Chipkondensators 6 benetzt.
  • Die Silberpaste 4' wird daraufhin bei 180°C über einen Zeitraum von 120 Minuten ausgehärtet, um den Chipkondensa tor 6 am Leiterrahmen 1 mechanisch zu befestigen und elektrisch zu verbinden.
  • In der auf diese Weise hergestellten, erfindungsgemäßen integrierten Hybridschaltung 50 wird auf der stromlos Ni(P)-plattierten Schicht 2 keine Oxidschicht 3 ausgebildet, so daß durch die Verbindung über die kupfer- und silberplattierten Schichten 7 und 8 ein gutes Leitvermögen erzielt und der Widerstandswert der Verbindung (Übergangswiderstand) auf 0,4 Ω oder weniger verringert wird und nicht schwankt.
  • Folgende Abwandlungen der vorstehend beschriebenen, bevorzugten Ausführungsbeispiele der Erfindung sind unter anderem möglich.
    • 1. Der eine stromlos Ni-(P)-plattierte Beschichtung aufweisende Kupfer-Leiterrahmen kann durch andere geeignete Leiterrahmen ersetzt werden, wie zum Beispiel durch solche, die aus einer 42-Legierung hergestellt sind.
    • 2. Die stromlose Ni-Plattierung unter Verwendung von Natriumhypophosphit als Reduktionsmittel kann durch eine andere stromlose Ni-Plattierung ersetzt werden, bei der anstelle des Natriumhypophosphits ein anderes Mittel verwendet wird, welches Phosphor (P) enthält.
    • 3. Die einer Silberpaste, wie sie beim ersten Ausführungsbeispiel verwendet wird, hinzugefügte Imidverbindung kann durch ein anderes Mittel ersetzt werden, das in der Lage ist, eine Ni-P-O-Oxidschicht zu reduzieren und zu entfernen.
    • 4. Das auf einer Salpetersäure basierende Ätzmittel zum Entfernen einer auf der stromlos Ni-plattierten Beschichtung ausgebildeten isolierenden Oxidschicht, wie es im zweiten Ausführungsbeispiel verwendet wird, kann durch ein anderes Ätzmittel ersetzt werden, z.B. durch Salzsäure.
    • 5. Die auf der äußersten Oberfläche eines Leiterrahmens ausgebildete, silberplattierte Schicht, wie sie beim dritten Ausführungsbeispiel verwendet wird, kann durch eine andere plattierte Schicht ersetzt werden, auf der die isolierende Schicht nicht ausgebildet wird, wie z.B. eine goldplattierte Schicht.
    • 6. Obgleich die vorliegende Erfindung anhand von Ausführungsbeispielen beschrieben wurde, bei denen auf einer stromlos Ni-(P)-plattierten Beschichtung eines Leiterrahmens eine isolierende Schicht ausgebildet wird, ist die vorliegende Erfindung jedoch ebenfalls bei anderen stromlos plattierten Beschichtungen anwendbar, auf denen eine Phosphor/Sauerstoff-basierte Isolierschicht ausgebildet wird.

Claims (21)

  1. Integrierte Hybridschaltung mit: einem Leiterrahmen (1), welcher einen Anbringungsabschnitt aufweist, wobei eine Oberfläche des Leiterrahmens mit einer phosphorenthaltenden stromlos plattierten Schicht (2) beschichtet ist; einer elektronischen Komponente (6), welche eine Elektrode (5) aufweist, die elektrisch und mechanisch mit dem Anbringungsabschnitt des Leiterrahmens verbunden ist; und einer wärmeaushärtenden Silberpaste (4), welche eine elektrische und mechanische Verbindung zwischen dem Anbringungsabschnitt des Leiterrahmens und der Elektrode der elektronischen Komponente bildet, wobei ein Verbindungsbereich der phosphorenthaltenden stromlos plattierten Schicht, welcher zu der elektrischen und mechanischen Verbindung beiträgt, eine oxidfreie Oberfläche aufweist.
  2. Integrierte Hybridschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die wärmeaushärtende Silberpaste (4) einen reduzierenden Zusatzstoff aufweist, um die oxidfreie Oberfläche zu erzeugen.
  3. Integrierte Hybridschaltung nach Anspruch 2, dadurch gekennzeichnet, daß die wärmeaushärtende Silberpaste (4), welche ein Epoxidharz, ein Silberpulver und ein Lösungsmittel aufweist, eine Imidverbindung wie Imidkarbonyl als den reduzierenden Zusatzstoff enthält.
  4. Integrierte Hybridschaltung nach Anspruch 3, dadurch gekennzeichnet, daß die Imidverbindung der wärmeaushärtenden Silberpaste (4) in einer Menge von 2,5% oder 5% hinzugefügt ist.
  5. Integrierte Hybridschaltung nach Anspruch 1, dadurch gekennzeichnet, daß der Verbindungsbereich der phosphorenthaltenden stromlos plattierten Schicht (2) beschichtet ist mit: einer kupferplattierten Schicht (7), welche direkt auf der phosphorenthaltenden stromlos plattierten Schicht gebildet ist und sie kontaktiert; und einer silber- oder goldplattierten Schicht (8), welkche direkt auf der kupferplattierten Schicht gebildet ist und sie kontaktiert, wobei die kupferplattierte Schicht und die silberplattierte Schicht die oxidfreie Oberfläche bilden.
  6. Integrierte Hybridschaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die phosphorenthaltende stromlos plattierte Schicht eine nickelphosphorplattierte Schicht (2) ist.
  7. Integrierte Hybridschaltung nach Anspruch 6, dadurch gekennzeichnet, daß die nickelphosphorplattierte Schicht (2) Phosphor von etwa 8 bis 12% enthält.
  8. Integrierte Hybridschaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die elektronische Komponente ein Chipkondensator (6) ist, dessen beide Anschlüsse silberpalladiumplattiert und der elektrischen und mechanischen Verbindung jeweils unterworfen sind, bei welcher die wärmeaushärtende Silberpaste (4) verwendet wird.
  9. Integrierte Hybridschaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Leiterrahmen (1) Kupfer aufweist.
  10. Integrierte Hybridschaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Leiterrahmen (1) und die elektronische Komponente (6) gemeinsam durch Harz (22) eingekapselt sind.
  11. Verfahren zur Herstellung einer integrierten Hybridschaltung, mit den Schritten: Plattieren eines Leiterrahmens (1) mit einem Phosphor-Reduktionsmittel durch stromloses Plattieren zur Bildung einer phosphorenthaltenden stromlos plattierten Schicht (2), wobei die phosphorenthaltende stromlos plattierte Schicht eine oxidierte Oberfläche aufweist; und Anbringen einer elektronischen Komponente (6) auf einem Anbringungsabschnitt der phosphorenthaltenden stromlos plattierten Schicht unter Verwendung einer wärmeaushärtenden Silberpaste (4), wobei die wärmeaushärtende Silberpaste einen reduzierenden Zusatzstoff enthält, um die oxidierte Oberfläche zu reduzieren, welche auf dem Anbringungsabschnitt der phosphorenthaltenden stromlos plattierten Schicht vorhanden ist, wodurch eine oxidfreie Schnittstelle zwischen der phosphorenthaltenden stromlos plattierten Schicht und der wärmeaushärtenden Silberpaste erzeugt wird.
  12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß die wärmeaushärtende Silberpaste (4), welche ein Epoxidharz, ein Silberpulver und ein Lösungsmittel aufweist, eine Imidverbindung wie Imidkarbonyl als den reduzierenden Zusatzstoff enthält.
  13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß die Imidverbindung der wärmeaushärtenden Silberpaste (4) in einer Menge von 2,5% oder 5% hinzugefügt wird.
  14. Verfahren zur Herstellung einer integrierten Hybridschaltung, mit den Schritten: Plattieren eines Leiterrahmens (1) mit einem Phosphor-Reduktionsmittel durch stromloses Plattieren zur Bildung einer phosphorenthaltenden stromlos plattierten Schicht (2), wobei die phosphorenthaltende stromlos plattierte Schicht eine oxidierte Oberfläche aufweist; Entfernen der oxidierten Oberfläche, um eine oxidfreie Oberfläche zu erzeugen; und Anbringen einer elektronischen Komponente (6) direkt auf der oxidfreien Oberfläche der phosphorenthaltenden stromlos plattierten Schicht unter Verwendung einer wärmeaushärtenden Silberpaste (4), wodurch eine oxidfreie Schnittstelle zwischen der phosphorenthaltenden stromlos plattierten Schicht und der wärmeaushärtenden Silberpaste erzeugt wird.
  15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, daß ein Entfernen unter Verwendung eines Ätzmittels auf der Grundlage von Salpetersäure durchgeführt wird.
  16. Verfahren zur Herstellung einer intergrierten Hybridschaltung, mit den Schritten: Plattieren eines Leiterrahmens (1) mit einem Phosphor-Reduktionsmittel durch stromloses Plattieren zur Bildung einer phosphorenthaltenden stromlos plattierten Schicht (2), wobei eine Oberfläche der phosphorenthaltenden stromlos plattierten Schicht oxidiert werden kann; aufeinanderfolgendes Bilden einer kupferplattierten Schicht (7) auf der phosphorenthaltenden stromlos plattierten Schicht, bevor die Oberfläche der phosphorenthaltenden stromlos plattierten Schicht oxidiert ist; Bilden einer silber- oder goldplattierten Schicht (8) auf der kupferplattierten Schicht; und Anbringen einer elektronischen Komponente (6) auf der silber- oder goldplattierten Schicht unter Verwendung einer wärmeaushärtenden Silberpaste (4), wodurch eine oxidfreie Schnittstelle zwischen der phosphorenthaltenden stromlos plattierten Schicht und der wärmeaushärtenden Silberpaste erhalten wird.
  17. Verfahren nach einem der vorhergehenden Ansprüche 11 bis 16, dadurch gekennzeichnet, daß die phosphorenthaltende stromlos plattierte Schicht eine nickelphosphorplattierte Schicht (2) ist, die durch stromloses Plattieren vom Typ des reduzierten Phosphors gebildet wird.
  18. Verfahren nach Anspruch 17, dadurch gekennzeichnet, daß die nickelphosphorplattierte Schicht (2) Phosphor von etwa 8 bis 12% aufweist.
  19. Verfahren nach einem der Ansprüche 11 bis 18, dadurch gekennzeichnet, daß die elektronische Komponente ein Chipkondensator (6) ist, dessen beide Anschlüsse silberpalladiumplattiert und einer elektrischen und mechanischen Verbindung jeweils unterworfen sind, bei welcher die wärmeaushärtende Silberpaste verwendet wird.
  20. Verfahren nach einem der Ansprüche 11 bis 19, dadurch gekennzeichnet, daß der Leiterrahmen (1) Kupfer aufweist.
  21. Verfahren nach einem der Ansprüche 11 bis 20, dadurch gekennzeichnet, daß der Leiterrahmen (1) und die elektronische Komponente (6) durch ein Gießharz (22) eingekapselt werden.
DE4313980A 1992-04-28 1993-04-28 Integrierte Hybridschaltung und Verfahren zu deren Herstellung Expired - Lifetime DE4313980B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP4137712A JP2850640B2 (ja) 1992-04-28 1992-04-28 混成集積回路装置
JP4-137712 1992-04-28

Publications (2)

Publication Number Publication Date
DE4313980A1 DE4313980A1 (de) 1993-11-04
DE4313980B4 true DE4313980B4 (de) 2005-08-04

Family

ID=15205065

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4313980A Expired - Lifetime DE4313980B4 (de) 1992-04-28 1993-04-28 Integrierte Hybridschaltung und Verfahren zu deren Herstellung

Country Status (3)

Country Link
US (1) US5532910A (de)
JP (1) JP2850640B2 (de)
DE (1) DE4313980B4 (de)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09237962A (ja) * 1995-12-28 1997-09-09 Sanyo Electric Co Ltd 電子回路装置
US6071759A (en) * 1996-07-15 2000-06-06 Matsushita Electronics Corporation Method for manufacturing semiconductor apparatus
FR2752137B1 (fr) * 1996-07-31 1998-10-23 Peugeot Procede de fabrication d'une plaque de circuit imprime et plaque obtenue par un tel procede
WO1998034278A1 (fr) * 1997-02-03 1998-08-06 Nippon Denkai, Ltd. Materiau pour cadre de montage
US6310534B1 (en) * 1997-10-14 2001-10-30 Vacuumschmelze Gmbh Radio interference suppression choke
JP3824809B2 (ja) * 1999-06-16 2006-09-20 古河電気工業株式会社 自動車用電力ケーブルおよび前記電力ケーブル用端子
JP3669877B2 (ja) * 1999-09-02 2005-07-13 株式会社村田製作所 電子部品の製造方法および電子部品
GB0021596D0 (en) * 2000-09-02 2000-10-18 Vlsi Vision Ltd Mounting electronic components
JP2004511903A (ja) * 2000-10-11 2004-04-15 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 両面に部品を備えたリードフレームを有するモジュール
KR100434617B1 (ko) * 2001-03-01 2004-06-04 후루카와 덴끼고교 가부시키가이샤 배전어셈블리
US20020127771A1 (en) * 2001-03-12 2002-09-12 Salman Akram Multiple die package
SG95637A1 (en) * 2001-03-15 2003-04-23 Micron Technology Inc Semiconductor/printed circuit board assembly, and computer system
US6441483B1 (en) * 2001-03-30 2002-08-27 Micron Technology, Inc. Die stacking scheme
TW488054B (en) * 2001-06-22 2002-05-21 Advanced Semiconductor Eng Semiconductor package for integrating surface mount devices
US7217597B2 (en) 2004-06-22 2007-05-15 Micron Technology, Inc. Die stacking scheme
US7323968B2 (en) * 2005-12-09 2008-01-29 Sony Corporation Cross-phase adapter for powerline communications (PLC) network
JP2007258205A (ja) * 2006-03-20 2007-10-04 Denso Corp 電子装置およびその製造方法
US20070262341A1 (en) * 2006-05-09 2007-11-15 Wen-Huang Liu Vertical led with eutectic layer
US7832618B2 (en) * 2007-01-31 2010-11-16 Avx Corporation Termination bonding
TWI447933B (zh) * 2007-05-17 2014-08-01 Semi Photonics Co Ltd 具有共熔層之立式發光二極體
US8018054B2 (en) * 2008-03-12 2011-09-13 Fairchild Semiconductor Corporation Semiconductor die package including multiple semiconductor dice
JP6044936B2 (ja) * 2013-04-24 2016-12-14 Ｓｈマテリアル株式会社 半導体素子搭載用基板の製造方法
DE102014213231A1 (de) * 2014-07-08 2016-01-14 Continental Automotive Gmbh Sensorunterseitig verschaltete passive Bauelemente

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5698849A (en) * 1980-01-08 1981-08-08 Mitsubishi Electric Corp Semiconductor device
JPS5998544A (ja) * 1982-11-26 1984-06-06 Hitachi Ltd 半導体装置およびその製造方法
JPS601276A (ja) * 1983-06-17 1985-01-07 Sumitomo Bakelite Co Ltd 導電性樹脂ペ−スト
JPS6149450A (ja) * 1984-08-17 1986-03-11 Hitachi Cable Ltd 半導体用リ−ドフレ−ム
JPS61187261A (ja) * 1985-02-14 1986-08-20 Taiyo Sanso Kk 半導体用リ−ドフレ−ムとその製造方法
JPH01109756A (ja) * 1987-10-23 1989-04-26 Kobe Steel Ltd 半導体装置用リードフレーム
US4946518A (en) * 1989-03-14 1990-08-07 Motorola, Inc. Method for improving the adhesion of a plastic encapsulant to copper containing leadframes

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5751741B2 (de) * 1973-07-13 1982-11-04
US4794048A (en) * 1987-05-04 1988-12-27 Allied-Signal Inc. Ceramic coated metal substrates for electronic applications
JPH0671061B2 (ja) * 1989-05-22 1994-09-07 株式会社東芝 樹脂封止型半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5698849A (en) * 1980-01-08 1981-08-08 Mitsubishi Electric Corp Semiconductor device
JPS5998544A (ja) * 1982-11-26 1984-06-06 Hitachi Ltd 半導体装置およびその製造方法
JPS601276A (ja) * 1983-06-17 1985-01-07 Sumitomo Bakelite Co Ltd 導電性樹脂ペ−スト
JPS6149450A (ja) * 1984-08-17 1986-03-11 Hitachi Cable Ltd 半導体用リ−ドフレ−ム
JPS61187261A (ja) * 1985-02-14 1986-08-20 Taiyo Sanso Kk 半導体用リ−ドフレ−ムとその製造方法
JPH01109756A (ja) * 1987-10-23 1989-04-26 Kobe Steel Ltd 半導体装置用リードフレーム
US4946518A (en) * 1989-03-14 1990-08-07 Motorola, Inc. Method for improving the adhesion of a plastic encapsulant to copper containing leadframes

Also Published As

Publication number Publication date
JPH05308115A (ja) 1993-11-19
US5532910A (en) 1996-07-02
DE4313980A1 (de) 1993-11-04
JP2850640B2 (ja) 1999-01-27

Similar Documents

Publication Publication Date Title
DE4313980B4 (de) Integrierte Hybridschaltung und Verfahren zu deren Herstellung
DE102005028951B4 (de) Anordnung zur elektrischen Verbindung einer Halbleiter-Schaltungsanordnung mit einer äusseren Kontakteinrichtung
DE19743767B4 (de) Verfahren zum Herstellen eines Halbleiterchip-Gehäuses mit einem Halbleiterchip für Oberflächenmontage sowie ein daraus hergestelltes Halbleiterchip-Gehäuse mit Halbleiterchip
DE19717611B4 (de) Struktur zum Anbringen von elektronischen Komponenten
DE2839234C2 (de)
DE60037057T2 (de) Halbleiterelement und Herstellungsverfahren dafür
DE69133497T2 (de) Leiterrahmen für eine Halbleiteranordnung und dessen Herstellungsverfahren
DE4414729C2 (de) Werkstoff für die Herstellung eines Leiterrahmens und Leierrahmen für Halbleiterbauelemente
DE102015100129B4 (de) Miniaturisiertes SMD-Diodenpaket und Herstellungsverfahren dafür
DE10301512A1 (de) Verkleinertes Chippaket und Verfahren zu seiner Herstellung
DE2032872A1 (de) Verfahren zum Herstellen weichlötfähiger Kontakte zum Einbau von Halbleiterbauelementen in Gehäuse
DE102006011232A1 (de) Substrat zum Montieren eines elektronischen Teils sowie elektronisches Teil
DE3330068A1 (de) Hybrid-integrierte schaltung und verfahren zur herstellung derselben
DE112006001048T5 (de) Schaltungsteil, Herstellungsverfahren für Schaltungsteile, Halbleiterbauelement, und Oberflächenlaminatanordnung für ein Schaltungsteil
DE112007000800T5 (de) Herstellung von Halbleitervorrichtungen und elektrischen Bauteilen unter Verwendung von metallbeschichteten Drähten
DE3640248A1 (de) Halbleitervorrichtung
DE102006023998B4 (de) Elektronische Schaltungsanordnung und Verfahren zur Herstellung einer solchen
DE102006045750B4 (de) Leitendes Klebemittel, dessen Verwendung und Verfahren zu dessen Herstellung
DE10301510B4 (de) Verfahren zur Herstellung eines Verkleinerten Chippakets
DE3828700A1 (de) Kupferplattierter bleirahmen fuer halbleiter-kunststoff-gehaeuse
DE19622971A1 (de) Halbleitereinrichtung zur Oberflächenmontage und Halbleitereinrichtungs-Montagekomponente sowie Verfahren zu ihrer Herstellung
DE3613594C2 (de)
DE10302022B4 (de) Verfahren zur Herstellung eines verkleinerten Chippakets
DE10215572B4 (de) Elektrischer Anschluss und elektrisches Bauelement damit
DE102006046851A1 (de) Schicht für Chip- Kontakt

Legal Events

Date Code Title Description
8127 New person/name/address of the applicant

Owner name: DENSO CORP., KARIYA, AICHI, JP

8110 Request for examination paragraph 44
8364 No opposition during term of opposition
R071 Expiry of right
R071 Expiry of right