DE4313980A1 - Integrierte hybridschaltung und verfahren zu deren herstellung - Google Patents

Integrierte hybridschaltung und verfahren zu deren herstellung

Info

Publication number
DE4313980A1
DE4313980A1 DE4313980A DE4313980A DE4313980A1 DE 4313980 A1 DE4313980 A1 DE 4313980A1 DE 4313980 A DE4313980 A DE 4313980A DE 4313980 A DE4313980 A DE 4313980A DE 4313980 A1 DE4313980 A1 DE 4313980A1
Authority
DE
Germany
Prior art keywords
lead frame
electronic components
silver paste
coating
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4313980A
Other languages
English (en)
Other versions
DE4313980B4 (de
Inventor
Yasutoshi Suzuki
Kenichi Ao
Yoshimi Yoshino
Ryoichi Narita
Hiroshi Omi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
NipponDenso Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NipponDenso Co Ltd filed Critical NipponDenso Co Ltd
Publication of DE4313980A1 publication Critical patent/DE4313980A1/de
Application granted granted Critical
Publication of DE4313980B4 publication Critical patent/DE4313980B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0397—Tab
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/10886—Other details
    • H05K2201/10924—Leads formed from a punched metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0315—Oxidising metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1157—Using means for chemical reduction
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/202—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using self-supporting metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Description

Die vorliegende Erfindung bezieht sich auf eine inte­ grierte Hybridschaltung, die dadurch hergestellt wird, daß elektronische Komponenten mittels eines Leiter- bzw. Ver­ drahtungsrahmens leitend miteinander verbunden bzw. gebon­ det und anschließend mittels Kunstharz vergossen werden, sowie auf ein Verfahren zur Herstellung derselben.
Es sind im Stand der Technik hybride integrierte Schal­ tungen (ICs) bzw. integrierte Hybridschaltungen bekannt, die hergestellt werden, indem eine Vielzahl von elektroni­ schen Komponenten (wie integrierte Schaltungschips bzw. IC-Chips und Chipkondensatoren) auf einem Leiterrahmen bzw. einer Platine leitend verbunden (gebondet oder mikroverbun­ den) und anschließend mit Kunstharz vergossen werden. Das leitende Verbinden bzw. Bonden von elektronischen Komponen­ ten auf einer Platine umfaßt elektrische Verbindungen, bei denen eine Silberpaste (Ag-Paste) verwendet wird, die ein gängiges leitendes Pasten- bzw. Klebematerial darstellt.
Die Platine weist eine elektrolytisch plattierte bzw. aufgebrachte Nickelbeschichtung (Ni-Schicht) zum Verbinden an externe Anschlüsse und zum Verhindern von Korrosion auf. In diesem Fall kann die Verwendung einer Silber- bzw. Ag-Paste einen Übergangswiderstand von 1 Ω oder weniger an der elektrischen Verbindung zwischen der Platine und den elek­ tronischen Komponenten sicherstellen.
Von der Anmelderin wurden Untersuchungen durchgeführt, um anstelle einer elektrolytischen Nickelplattierung eine phosphorreduzierte, stromlose bzw. autokatalytische Nickel­ plattierung (die nachfolgend auch als "stromlose Ni-(P)-Plat­ tierung" bezeichnet wird) zu verwenden.
Dies ist beabsichtigt, um aus der Tatsache Vorteil zu ziehen, daß der Schmelzpunkt der Nickelbeschichtung bei Ausbildung mittels einer stromlosen Ni-(P)-Plattierung niedriger gemacht wird als der des Leiterrahmenmaterials wie z. B. Kupfer (Cu), so daß zum Bonden bzw. Kontaktieren des Leiterrahmens mit externen Anschlüssen in einer späte­ ren Verfahrensstufe eine Widerstandsschweißung eingesetzt werden kann. Beispielsweise kann die Montage eines Sensors über weniger Verfahrensschritte und mit weniger Komponenten durch Einsatz von Widerstandsschweißung ausgeführt werden, wenn die äußeren Leiter eines Leiterrahmens, auf dem elek­ tronische Komponenten befestigt sind, mit auf dem Sensorge­ häuse vorgesehenen, externen Verbindungsanschlüssen kontak­ tiert werden. Ein aus Kupfer hergestellter Leiterrahmen wird nachfolgend auch als Kupfer-Leiterrahmen bezeichnet.
Gelegentlich ist auf einem Leiterrahmen ein Chipkonden­ sator in der Weise befestigt, daß er zum Beseitigen elek­ trischer Störungen mit den Ausgangsanschlüssen eines inte­ grierten Siliziumschaltungschips in Reihe verbunden ist.
In diesem Zusammenhang tritt jedoch insofern ein Pro­ blem auf, als ein durch stromlose Ni-(P)-Plattierung be­ schichteter Leiterrahmen einen sehr hohen Widerstandswert von mehreren Hundert Ω an der elektrischen Verbindung zwi­ schen dem Leiterrahmen und dem Chipkondensator aufweist.
Dies bedeutet im wesentlichen, daß sich die Fähigkeit des Chipkondensators, elektrische Störungen zu beseitigen, ändert.
Um herauszufinden, wodurch dieser hohe Widerstandswert bei Beschichtung eines Leiterrahmens mittels stromloser Ni-(P)-Plattierung hervorgerufen wird, wurden von der Anmelde­ rin verschiedene Untersuchungen durchgeführt, wobei die in Fig. 1 gezeigten Ergebnisse erhalten wurden.
Ein Chipkondensator wird unter Verwendung einer Silber­ paste mit einem durch stromlose Ni-(P)-Plattierung be­ schichteten Kupfer-Leiterrahmen elektrisch verbunden. Fig. 1 zeigt ebenfalls den bei einem durch elektrolytische Nickel­ plattierung beschichteten Kupfer-Leiterrahmen erhaltenen Widerstandswert. Kreisförmige, quadratische und dreieckige Symbole repräsentieren jeweils die Widerstandswerte zwi­ schen dem Kupfer-Leiterrahmen und einer Silber-Palladium- Elektrode (Ag-Pd-Elektrode) des Chipkondensators, zwischen dem Kupfer-Leiterrahmen und der Silberpaste bzw. der Sil­ berpaste selbst.
Aus der Fig. 1 ist zu erkennen, daß jeder dieser drei Widerstandswerte bei einem Leiterrahmen, der eine durch elektrolytische Nickelplattierung ausgebildete Nickelbe­ schichtung aufweist, im wesentlichen gleich Null ist. Dem­ gegenüber sind bei einem Leiterrahmen, der eine durch stromlose Ni-(P)-Plattierung ausgebildete Nickelbeschich­ tung aufweist, die durch kreisförmige und quadratische Sym­ bole dargestellten Widerstandswerte größer als 10 Ω, wäh­ rend der durch das dreieckförmige Symbol repräsentierte Wi­ derstandswert im wesentlichen gleich Null bleibt.
Dieses Ergebnis zeigt, daß zwischen dem Kupfer-Leiter­ rahmen und der Silberpaste ein Abschnitt mit hohem Wider­ standswert bzw. ein hoher Übergangswiderstand vorliegt.
Die obere Oberfläche der durch stromlose Ni-(P)-Plat­ tierung gebildeten Schicht, d. h. die Verbindungs-Schnitt­ stelle zwischen der Silberpaste und letzterer, wurde in dünnen Lagen abgetragen und einer Beobachtung mittels eines Elektronenmikroskops bei Vergrößerungsfaktoren von 200 000 bis 1 000 000 unterzogen, wobei eine veränderte Schicht entdeckt wurde, die aus angehäuften bzw. zusammengeballten Teilchen mit mehreren zehn nm Durchmesser bestand.
Wie beispielsweise aus einer in Fig. 2 gezeigten Rönt­ genstrahlen-Analyse entnommen werden kann, setzt sich die geänderte Schicht im wesentlichen aus Phosphor (P), Sauer­ stoff (O) und Nickel (Ni) zusammen und bildet eine Oberflä­ chen-Oxidschicht der stromlos Ni-(P)-plattierten Beschich­ tung. Kohlenstoff (C) und Silber (Ag) wurden in der Silber­ paste ebenfalls entdeckt. Damit ist geklärt, daß auf der Oberfläche einer stromlos Ni-(P)-plattierten Beschichtung eine Ni-P-O-Oxidschicht vorhanden ist, die als isolierende Substanz wirkt und dadurch den Widerstandswert der elektri­ schen Verbindung an dieser Stelle erhöht.
Die Fig. 3A bis 3D zeigen den jeweiligen Wider­ standswert zwischen der Ag-Pd-Elektrode eines Chipkondensa­ tors und der stromlos Ni-(P)-plattierten Beschichtung für verschiedene Konzentrationen von Phosphor (P) in letzterer. Die Ordinatenachse gibt die Häufigkeit (Anzahl des Auftre­ tens) des beobachteten Widerstandswerts (Ω) an, der in der Abszissenachse in einem logarithmischen Maßstab aufgetragen ist.
Wie aus der Fig. 3A zu erkennen ist, werden in einigen Proben selbst dann hohe Wderstandswerte beobachtet, wenn die P-Konzentration 1% beträgt. Das heißt, eine stromlos Ni-(P)-plattierte Beschichtung weist zumindest dann, wenn sie unter Verwendung von Natriumhypophosphit als Redukti­ onsmittel ausgebildet wird, eine einen hohen Widerstands­ wert aufweisende Schicht auf, die zwischen ihr und der Sil­ berpastenschicht liegt und gemäß obiger Anmerkung entspre­ chende Schwankungen im Widerstandswert hervorruft.
Demzufolge wurde von der Anmelderin gefunden, daß eine herkömmliche integrierte Hybridschaltung, deren Leiterrah­ men durch stromlose Ni-(P)-Plattierung beschichtet ist, un­ vermeidbar einen hohen Widerstand aufweist, der in Reihe mit den elektronischen Komponenten wie z. B. Chipkondensato­ ren verbunden ist.
Mit der vorliegenden Erfindung wird beabsichtigt, Klar­ heit über eine Oxid- oder Isolierschicht auf der Schnitt­ stelle bzw. dem Übergang zwischen der plattierten Beschich­ tung und der Silberpastenschicht zu schaffen und Maßnahmen zum Beseitigen der hierdurch hervorgerufenen Nachteile an­ zugeben.
Ausgehend von diesen Überlegungen liegt der Erfindung die Aufgabe zugrunde, eine integrierte Hybridschaltung zu schaffen, deren Entwurfsparameter dadurch stabile Werte aufweisen, daß der Widerstandswert an der elektrischen Ver­ bindung zwischen der jeweiligen elektronischen Komponente und dem plattierten Leiterrahmen reduziert wird.
Gemäß einem ersten Aspekt der Erfindung wird diese Auf­ gabe mit einer integrierten Hybridschaltung gelöst, die ei­ nen mittels einer Silberpaste (Ag-Paste) mit elektronischen Komponenten elektrisch verbundenen Leiterrahmen aufweist, wobei die integrierte Hybridschaltung eine stromlos auf dem Leiterrahmen plattierte Beschichtung aufweist, die zumin­ dest in einem Verbindungsbereich, in welchem die elektri­ sche Verbindung vorgesehen ist, frei von einer isolierenden Oberflächenoxidschicht ist.
Diese Maßnahme bietet den Vorteil, daß die erfindungs­ gemäße integrierte Hybridschaltung im Verbindungsbereich zwischen dem plattierten Leiterrahmen und den auf diesem montierten elektronischen Komponenten eine gute Leitfähig­ keit aufweist, d. h., der Widerstandswert im Verbindungsbe­ reich wird auf einen niedrigen Wert verringert und schwankt nicht zwischen den einzelnen Produkten.
Gemäß einer bevorzugten Ausführungsform dieses ersten Aspekts der Erfindung wird jegliche isolierende Oberflä­ chenoxidschicht, die im Verbindungsbereich auf der stromlos plattierten Beschichtung ausgebildet ist, durch Hinzufügen eines Reduktionsmittels zur Silberpaste entfernt.
Diese Maßnahme liefert den Vorteil, daß das Hinzufügen eines Reduktionsmittels zur Silberpaste es ermöglicht, jeg­ liche isolierende Oxidschicht auf einer stromlos plattier­ ten Beschichtung eines Leiterrahmens sehr leicht selektiv im Verbindungsbereich zu entfernen, so daß die erfindungs­ gemäße integrierte Hybridschaltung im Verbindungsbereich zwischen dem plattierten Leiterrahmen und den auf diesem montierten elektronischen Komponenten eine gute Leitfähig­ keit aufweist, d. h., der Widerstandswert im Verbindungsbe­ reich (d. h. der Übergangswiderstand) wird auf ein sehr ge­ ringes Maß verringert und ändert sich nicht zwischen den jeweils produzierten Schaltungen.
Gemäß einer weiteren bevorzugten Ausführungsform dieses ersten Aspekts der Erfindung wird die Ausbildung der iso­ lierenden Oberflächenoxidschicht im Verbindungsbereich da­ durch verhindert, daß die stromlos plattierte Beschichtung des Leiterrahmens mit einem einer Oxidation widerstehenden bzw. oxidationsfreien Überzug beschichtet wird.
Diese Maßnahme hat den Vorteil, daß der auf die strom­ los plattierte Beschichtung des Leiterrahmens aufgeschich­ tete oxidationsfreie Überzug die Ausbildung einer Oxid­ schicht auf der stromlos plattierten Beschichtung verhin­ dert, so daß die erfindungsgemäße integrierte Hybridschal­ tung im Verbindungsbereich zwischen dem plattierten Leiter­ rahmen und den auf diesem montierten elektronischen Kompo­ nenten eine gute Leitfähigkeit aufweist, d. h., der Wider­ standswert im Verbindungsbereich wird auf einen sehr gerin­ gen Wert verringert und ändert sich nicht zwischen den je­ weiligen Einzelerzeugnissen.
Die oben genannte Aufgabe wird gemäß einem zweiten Aspekt der Erfindung mittels eines Verfahrens zur Herstel­ lung einer integrierten Hybridschaltung gelöst, das folgen­ de Schritte umfaßt:
  • · einen ersten Schritt der stromlosen Plattierung ei­ nes Leiterrahmens unter Verwendung eines phosphorent­ haltenden Reduktionsmittels, um auf dem Leiterrahmen eine Beschichtung auszubilden;
  • · einen zweiten Schritt des Befestigens elektronischer Komponenten auf dem Leiterrahmen und des anschließenden elektrischen und mechanischen Verbindens der Komponen­ ten mit dem Leiterrahmen mittels einer elektrisch lei­ tenden Paste; und
  • · einen dritten Schritt des Freihaltens der Oberfläche der stromlos plattierten Beschichtung von einer phos­ phorenthaltenden Oxidschicht während des Verbindungs­ vorgangs.
Vorzugsweise umfaßt der dritte Schritt einen Schritt des Hinzufügens eines Reduktionsmittels in die elektrisch leitende Paste, um die phosphorenthaltende Oxidschicht zu reduzieren. Das Reduktionsmittel ist typischerweise eine Imidverbindung.
Weiterhin vorzugsweise umfaßt der dritte Schritt das Entfernen der phosphorenthaltenden Oxidschicht durch Ätzen vor dem zweiten Schritt. Das Ätzen wird vorzugsweise unter Verwendung von Salpetersäure durchgeführt.
Weiterhin vorzugsweise umfaßt der dritte Schritt das Plattieren der stromlos plattierten Beschichtung mit einem oxidationsfreien Überzug im Anschluß an den ersten Schritt.
Die oben genannte Aufgabe wird gemäß einem dritten Aspekt der vorliegenden Erfindung durch ein Verfahren zur Herstellung einer integrierten Hybridschaltung gelöst, das folgende Schritte umfaßt:
  • · Plattieren eines Leiterrahmens mit Nickel durch eine stromlose Plattierung unter Verwendung eines phosphor­ enthaltenden Reduktionsmittels;
  • · Montieren elektronischer Komponenten auf dem Leiter­ rahmen, wobei eine Silberpaste, die einen Zusatzstoff aus einer Imidverbindung enthält, dazwischen vorgesehen wird; und
  • · Aushärten der Silberpaste, um die elektronischen Komponenten an dem Leiterrahmen zu befestigen.
Gemäß einem vierten Aspekt der vorliegenden Erfindung wird die oben genannte Aufgabe mittels eines Verfahrens zum Herstellen einer integrierten Hybridschaltung gelöst, das folgende Schritte umfaßt:
  • · Plattieren eines Leiterrahmens mit Nickel durch stromlose Plattierung unter Verwendung eines phosphor­ enthaltenden Reduktionsmittels;
  • · Reinigen der Oberfläche des nickelplattierten Lei­ terrahmens mit einer Salpetersäurelösung;
  • · Befestigen von elektronischen Komponenten auf dem Leiterrahmen mit einer dazwischen angeordneten Silber­ paste; und
  • · Aushärten der Silberpaste zum Befestigen der elek­ tronischen Komponenten auf dem Leiterrahmen.
Gemäß einem fünften Aspekt der vorliegenden Erfindung wird die oben genannte Aufgabe mittels eines Verfahrens zum Herstellen einer integrierten Hybridschaltung gelöst, das folgende Schritte umfaßt:
  • · Plattieren eines Leiterrahmens mit Nickel und an­ schließend mit Silber durch stromloses Plattieren unter Verwendung eines phosphorenthaltenden Reduktionsmit­ tels;
  • · Befestigen elektronischer Komponenten auf dem Lei­ terrahmen, wobei eine Silberpaste dazwischen angeordnet wird; und
  • · Aushärten der Silberpaste, um die elektronischen Komponenten am Leiterrahmen zu befestigen.
Die Erfindung wird nachstehend anhand der Beschreibung von Ausführungsbeispielen unter Bezugnahme auf die Zeich­ nung näher erläutert. Es zeigen:
Fig. 1 anhand einer graphischen Darstellung den Wider­ standswert einer elektrischen Verbindung, die durch eine Silberpaste (Ag-Paste) gebildet ist, die zwischen einem Chipkondensator und einem Kupfer-Leiterrahmen angeordnet ist, der eine durch elektrolytische oder stromlose Ni-(P)- Plattierung geformte Beschichtung aufweist;
Fig. 2 eine Röntgenstrahlen-Analyse einer geänderten Schicht;
Fig. 3A bis 3D Balkendiagramme zur Darstellung der jeweiligen Anzahl des Auftretens spezifischer Widerstands­ werte einer elektrischen Verbindung zwischen der Ag-Pd-Elek­ trode eines Chipkondensators und der stromlos Ni-(P)-plat­ tierten Beschichtung eines Leiterrahmens, und zwar für jeweils unterschiedliche P-Konzentrationen der Beschichtung von 1, 8, 12 bzw. 8 bis 12%;
Fig. 4 den inneren Aufbau eines ersten Ausführungsbei­ spiels der erfindungsgemäßen integrierten Hybridschaltung;
Fig. 5 einen Teilquerschnitt durch die in Fig. 4 gezeig­ te integrierte Hybridschaltung;
Fig. 6 eine graphische Darstellung zur Erläuterung der Beziehung zwischen dem Kontaktwiderstand und der jeweiligen Menge einer Imidverbindung, die einer in der integrierten Hybridschaltung verwendeten Silberpaste hinzugefügt wird;
Fig. 7 einen Teilquerschnitt durch eine integrierte Hy­ bridschaltung gemäß einem zweiten Ausführungsbeispiel der Erfindung; und
Fig. 8 einen Teilquerschnitt durch eine integrierte Hy­ bridschaltung gemäß einem dritten Ausführungsbeispiel der Erfindung.
Nachfolgend wird zunächst ein erstes Ausführungsbei­ spiel der Erfindung anhand der Fig. 4 beschrieben, die den inneren Aufbau einer hybriden integrierten Schaltung bzw. integrierten Hybridschaltung 30 zeigt.
Ein integrierter Siliziumschaltungschip bzw. Si-IC-Chip 20 und ein Chipkondensator 6 sind auf einem Kupfer-Leiter­ rahmen 1 gebondet bzw. durch Kleben befestigt. Der inte­ grierte Siliziumschaltungschip 20 weist zwei Elektroden auf, von denen eine über eine Silberpaste bzw. Silber-Kle­ bemasse 4 elektrisch mit dem Kupfer-Leiterrahmen 1 und die andere über einen Golddraht 21 (Au-Draht) ebenfalls elek­ trisch mit dem Kupfer-Leiterrahmen 1 verbunden ist. An bei­ den Enden des Chipkondensators 6 vorgesehene, durch Silber- Palladium-Plattierung bzw. Ag-Pd-Plattierung aufgebrachte Schichten 5 sind über eine Silberpaste 4 elektrisch mit dem Kupfer-Leiterrahmen 1 verbunden. Die integrierte Hybrid­ schaltung 30 ist mit Ausnahme einer äußeren Anschlußleitung des Kupfer-Leiterrahmens 1 vollständig mittels eines Gieß­ harzes 22 umkapselt bzw. eingegossen.
Fig. 5 zeigt einen Teilquerschnitt der integrierten Hy­ bridschaltung 30, der die Bondierung bzw. die Klebeverbin­ dung zwischen dem Chipkondensator 6 und dem Kupfer-Leiter­ rahmen 1 umfaßt.
Der Chipkondensator 6 absorbiert bzw. filtert externe Störungen und elektrisches Rauschen aus einer Stromversor­ gungsleitung; er kann diese Funktion jedoch dann nicht er­ füllen, wenn die elektrische Verbindung zwischen dem Chip­ kondensator 6 und dem Kupfer-Leiterrahmen 1 unzureichend ist, so daß der Widerstandswert in der Verbindung bzw. der Kontakt- oder Übergangswiderstand so erhöht wird, daß sich die Schaltungswerte aus den geplanten bzw. entworfenen Wer­ ten herausbewegen.
Der Leiterrahmen 1 wird einer stromlosen bzw. autokata­ lytischen Ni-(P)-Plattierung unter Verwendung von Natrium­ hypophosphit als Reduktionsmittel unterzogen, um eine 2 bis 6 µm dicke Beschichtung darauf auszubilden, welche die oxi­ dationsempfindliche Oberfläche des Kupfer-Leiterrahmens 1 vor Oxidation oder Korrosion schützt.
Gemäß vorstehender Beschreibung enthält die auf diese Weise ausgebildete, stromlos plattierte Ni-(P)-Beschichtung Phosphor, in der der Phosphorgehalt auf ungefähr 8 bis 12% gesteuert bzw. eingestellt wird, so daß zum Bonden bzw. Kontaktieren des Leiterrahmenanschlusses (d. h. der äußeren Leitung) der integrierten Hybridschaltung mit einem exter­ nen Anschluß in einem späteren Verfahrensschritt eine Wi­ derstandsschweißung eingesetzt werden kann.
Der Chipkondensator 6 wird an den Kupfer-Leiterrahmen 1 mittels der dazwischenliegenden Silberpaste 4 verbondet bzw. verklebt, die vorbereitet wird, indem eine Imidverbin­ dung (Imidkarbonyl in diesem Beispiel) zu einer üblicher­ weise verwendeten Silberpaste hinzugefügt wird, d. h. einer Mischungszusammensetzung aus Epoxidharz, einem Silberpulver und einem Härtungsmittel.
Diese Bondung wird durchgeführt, indem zunächst eine kleine Menge (0,1 bis 0,35 mg) der einen Zusatz einer Imid­ verbindung enthaltenden Silberpaste 4 mittels eines ent­ sprechenden Spendergeräts auf der stromlos Ni-(P)-plattier­ ten Beschichtung 2 aufgebracht wird und indem anschließend auf der Paste ein Chipkondensator 6 plaziert wird, der mit Silber-Palladium-plattierten Schichten 5 auf beiden Seiten zur Bildung entsprechender Anschlußelemente versehen ist.
Daraufhin wird der Chipkondensator 6 solange von oben herabgedrückt, bis die Silberpaste 4 die Silber-Palladium- plattierten Schichten 5 auf beiden Seiten des Chipkondensa­ tors 6 einschließt bzw. benetzt.
Daraufhin wird die Silberpaste 4 bei 180°C über einen Zeitraum von 120 Minuten ausgehärtet, um den Chipkondensa­ tor 6 am Leiterrahmen 1 mechanisch zu bonden bzw. zu befe­ stigen und elektrisch mit diesem zu verbinden.
Gemäß vorstehender Beschreibung weist die auf dem Kup­ fer-Leiterrahmen ausgebildete, stromlos Ni-(P)-plattierte Beschichtung 2 eine ungefähr 10 nm dicke Oxidschicht 3 auf, die während der Plattierung auf ihr ausgebildet wird.
Die Oberflächen-Oxidschicht 3 wird von der eine Imid­ verbindung enthaltenden Silberpaste 4 entfernt, um eine di­ rekte elektrische Verbindung zwischen der Silberpaste 4 und der stromlos Ni-(P)-plattierten Beschichtung 2 sicherzu­ stellen.
Fig. 6 zeigt die Beziehung zwischen dem jeweiligen Wi­ derstandswert (Ω) über eine derartige Verbindung (Übergangswiderstand) und der Menge (%) der der Silberpaste 4 hinzugefügten Imidverbindung. Aus Fig. 6 ist zu erkennen, daß der entsprechende Widerstandswert bei einer herkömmli­ chen, unter Verwendung einer Silberpaste 4, der keine Imid­ verbindung hinzugefügt ist, hergestellten Verbindung zwi­ schen 0,4 Ω und 120 Ω schwankt, wohingegen der Wider­ standswert bei Verwendung der erfindungsgemäßen Verbindung auf einen Wert von 0,5 Ω oder weniger verringert wird und keine Schwankungen aufweist, wenn der Silberpaste 4 eine Imidverbindung in einer Menge von 2,5% oder 5% hinzugefügt wird.
Nachfolgend wird unter Bezugnahme auf Fig. 7 ein zweites Ausführungsbeispiel der Erfindung beschrieben; Fig. 7 zeigt einen Teilquerschnitt einer integrierten Hybridschaltung 40 gemäß diesem Ausführungsbeispiel, wobei dieser Querschnitt die Bondung zwischen einem Chipkondensator 6 und einem Kup­ fer-Leiterrahmen 1 umfaßt.
Vor dem Verbonden des Chipkondensators 6 mit dem Lei­ terrahmen 1 wird eine auf der stromlos Ni-(P)-plattierten Beschichtung 2 (Fig. 5) vorhandene Ni-P-O-Oberflächen-Oxid­ schicht 3 mittels eines auf einer Salpetersäure basierenden Ätzmittels entfernt.
Eine geringe Menge (0,1 bis 0,35 mg) einer herkömmli­ chen, keine Zusätze wie eine Imidverbindung enthaltenden Silberpaste 4′ wird auf der stromlos Ni-(P)-plattierten Be­ schichtung 2 mittels eines entsprechenden Spendergeräts plaziert, worauf ein auf beiden Seiten mit Silber-Palla­ dium-plattierten Schichten 5 für entsprechende Anschlüsse versehener Chipkondensator 6 auf der Paste 4′ plaziert wird.
Der Chipkondensator 6 wird daraufhin von oben solange herabgedrückt, bis die Silberpaste 4′ die Silber-Palladium- plattierten Schichten 5 auf beiden Seiten des Chipkondensa­ tors 6 benetzt.
Daraufhin wird die Silberpaste 4′ bei 180°C über einen Zeitraum von 120 Minuten ausgehärtet, um den Chipkondensa­ tor 6 am Leiterrahmen 1 mechanisch zu befestigen und elek­ trisch zu verbinden.
Bei dem auf diese Weise hergestellten Ausführungsbei­ spiel der erfindungsgemäßen integrierten Hybridschaltung 40 wird der Widerstandswert in der Verbindung bzw. der Über­ gangswiderstand auf 0,4 Ω oder weniger verringert und un­ terliegt keinen Schwankungen.
Nachfolgend wird unter Bezugnahme auf Fig. 8 ein drittes Ausführungsbeispiel der Erfindung beschrieben; Fig. 8 zeigt anhand eines Teilquerschnitts eine integrierte Hybridschal­ tung 50, wobei der Querschnitt die Bondung zwischen einem Chipkondensator 6 und einem Kupfer-Leiterrahmen 1 umfaßt.
Um die Bildung einer Oxidschicht 3 auf einer stromlos Ni-(P)-plattierten Beschichtung 2 (2 bis 6 µm dick) zu ver­ meiden, wird ein kontinuierlicher Plattierungs- bzw. Be­ schichtungsprozess durchgeführt, um eine ungefähr 0,2 µm dicke kupferplattierte Schicht 7 auf der Ni-(P)-Beschich­ tung 2 auszubilden und um anschließend eine ungefähr 2 µm dicke silberplattierte Schicht 8 auf der kupferplattierten Schicht 7 auszubilden.
Eine geringe Menge (0,1 bis 0,35 mg) einer herkömmli­ chen, keinen Zusatz wie eine Imidverbindung enthaltenden Silberpaste 4′ wird auf der stromlos Ni-(P)-plattierten Be­ schichtung 2 mittels eines Spendergeräts aufgebracht, wor­ auf ein auf beiden Seiten zur Bildung entsprechender An­ schlüsse mit Silber-Palladium-plattierten Schichten 5 ver­ sehener Chipkondensator 6 auf der Paste 4′ plaziert wird.
Daraufhin wird der Chipkondensator 6 von oben solange herabgedrückt, bis die Silberpaste 4′ die Silber-Palladium­ plattierten Schichten 5 auf beiden Seiten des Chipkondensa­ tors 6 benetzt.
Die Silberpaste 4′ wird daraufhin bei 180°C über einen Zeitraum von 120 Minuten ausgehärtet, um den Chipkondensa­ tor 6 am Leiterrahmen 1 mechanisch zu befestigen und elek­ trisch zu verbinden.
In der auf diese Weise hergestellten, erfindungsgemäßen integrierten Hybridschaltung 50 wird auf der stromlos Ni-(P)-plattierten Schicht 2 keine Oxidschicht 3 ausgebildet, so daß durch die Verbindung über die kupfer- und silber­ plattierten Schichten 7 und 8 ein gutes Leitvermögen er­ zielt und der Widerstandswert der Verbindung (Übergangswiderstand) auf 0,4 Ω oder weniger verringert wird und nicht schwankt.
Folgende Abwandlungen der vorstehend beschriebenen, be­ vorzugten Ausführungsbeispiele der Erfindung sind unter an­ derem möglich.
  • 1. Der eine stromlos Ni-(P)-plattierte Beschichtung aufweisende Kupfer-Leiterrahmen kann durch andere geeignete Leiterrahmen ersetzt werden, wie zum Beispiel durch solche, die aus einer 42-Legierung hergestellt sind.
  • 2. Die stromlose Ni-Plattierung unter Verwendung von Natriumhypophosphit als Reduktionsmittel kann durch eine andere stromlose Ni-Plattierung ersetzt werden, bei der an­ stelle des Natriumhypophosphits ein anderes Mittel verwen­ det wird, welches Phosphor (P) enthält.
  • 3. Die einer Silberpaste, wie sie beim ersten Aus­ führungsbeispiel verwendet wird, hinzugefügte Imidverbin­ dung kann durch ein anderes Mittel ersetzt werden, das in der Lage ist, eine Ni-P-O-Oxidschicht zu reduzieren und zu entfernen.
  • 4. Das auf einer Salpetersäure basierende Ätzmittel zum Entfernen einer auf der stromlos Ni-plattierten Be­ schichtung ausgebildeten isolierenden Oxidschicht, wie es im zweiten Ausführungsbeispiel verwendet wird, kann durch ein anderes Ätzmittel ersetzt werden, z. B. durch Salzsäure.
  • 5. Die auf der äußersten Oberfläche eines Leiterrah­ mens ausgebildete, silberplattierte Schicht, wie sie beim dritten Ausführungsbeispiel verwendet wird, kann durch eine andere plattierte Schicht ersetzt werden, auf der die iso­ lierende Schicht nicht ausgebildet wird, wie z. B. eine goldplattierte Schicht.
  • 6. Obgleich die vorliegende Erfindung anhand von Ausführungsbeispielen beschrieben wurde, bei denen auf ei­ ner stromlos Ni-(P)-plattierten Beschichtung eines Leiter­ rahmens eine isolierende Schicht ausgebildet wird, ist die vorliegende Erfindung jedoch ebenfalls bei anderen stromlos plattierten Beschichtungen anwendbar, auf denen eine Phos­ phor/Sauerstoff-basierte Isolierschicht ausgebildet wird.

Claims (12)

1. Integrierte Hybridschaltung, die einen Leiterrahmen (1) aufweist, der elektrisch mit elektronischen Komponenten (6) mittels einer Silber-(Ag)-Paste verbunden ist, wobei die integrierte Hybridschaltung aufweist:
eine stromlos plattierte Beschichtung (2) auf dem Lei­ terrahmen (1), wobei die Beschichtung (2) zumindest in ei­ nem Verbindungsbereich, in welchem die elektrische Verbin­ dung vorgesehen ist, frei von einer isolierenden Oberflä­ chen-Oxidschicht ist.
2. Integrierte Hybridschaltung nach Anspruch 1, dadurch gekennzeichnet, daß jede auf der stromlos plattierten Be­ schichtung (2) ausgebildete isolierende Oberflächen-Oxid­ schicht (3) im Verbindungsbereich durch Hinzufügen eines Reduktionsmittels zur Silberpaste entfernt wird.
3. Integrierte Hybridschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Ausbildung der isolierenden Ober­ flächen-Oxidschicht (3) im Verbindungsbereich durch Platt­ tieren der stromlos plattierten Beschichtung (2) des Lei­ terrahmens (1) mit einem oxidationsfreien Überzug verhin­ dert wird.
4. Verfahren zum Herstellen einer integrierten Hybridschal­ tung, das folgende Schritte umfaßt:
einen ersten Schritt einer stromlosen Plattierung ei­ nes Leiterrahmens unter Verwendung eines phosphorenthalten­ den Reduktionsmittels zur Bildung einer Beschichtung auf dem Leiterrahmen;
einen zweiten Schritt des Befestigens elektronischer Komponenten auf dem Leiterrahmen und des anschließenden elektrischen und mechanischen Befestigens der Komponenten am Leiterrahmen mittels einer elektrisch leitenden Paste; und
einen dritten Schritt des Freihaltens der Oberfläche der stromlos plattierten Beschichtung von einer phosphor­ enthaltenden Oxidschicht während des Verbindungsvorgangs.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß der dritte Schritt einen Schritt des Hinzufügens eines Re­ duktionsmittels zu der elektrisch leitenden Paste zum Ver­ ringern der phosphorenthaltenden Oxidschicht umfaßt.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß das Reduktionsmittel eine Imidverbindung ist.
7. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß der dritte Schritt das Entfernen der phosphorenthaltenden Oxidschicht durch ein vor dem zweiten Schritt ausgeführtes Ätzen umfaßt.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß das Atzen unter Verwendung von Salpetersäure durchgeführt wird.
9. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß der Schritt ein im Anschluß an den ersten Schritt durchge­ führtes Plattieren der stromlos plattierten Beschichtung mit einem oxidationsfreien Überzug umfaßt.
10. Verfahren zum Herstellen einer integrierten Hybrid­ schaltung, das folgende Schritte umfaßt:
Plattieren eines Leiterrahmens mit Nickel durch strom­ lose Plattierung unter Verwendung eines phosphorenthalten­ den Reduktionsmittels;
Befestigen von elektronischen Komponenten auf dem Lei­ terrahmen, wobei eine einen Zusatz einer Imidverbindung enthaltende Silberpaste dazwischen angeordnet wird; und
Aushärten der Silberpaste, um die elektronischen Kom­ ponenten auf dem Leiterrahmen zu befestigen.
11. Verfahren zum Herstellen einer integrierten Hybrid­ schaltung, das folgende Schritte umfaßt:
Plattieren eines Leiterrahmens mit Nickel durch strom­ lose Plattierung unter Verwendung eines phosphorenthalten­ den Reduktionsmittels;
Reinigen der Oberfläche des nickelplattierten Leiter­ rahmens mit einer Salpetersäure-Lösung;
Befestigen elektronischer Komponenten auf dem Leiter­ rahmen, wobei eine Silberpaste dazwischen angeordnet wird; und
Aushärten der Silberpaste, um die elektronischen Kom­ ponenten am Leiterrahmen zu befestigen.
12. Verfahren zum Herstellen einer integrierten Hybrid­ schaltung, das folgende Schritte umfaßt:
Plattieren eines Leiterrahmens mit Nickel und an­ schließend mit Silber durch stromloses Plattieren unter Verwendung eines phosphorenthaltenden Reduktionsmittels;
Montieren elektronischer Komponenten auf dem Leiter­ rahmen, wobei dazwischen eine Silberpaste angeordnet wird; und
Aushärten der Silberpaste, um die elektronischen Kom­ ponenten am Leiterrahmen zu befestigen.
DE4313980A 1992-04-28 1993-04-28 Integrierte Hybridschaltung und Verfahren zu deren Herstellung Expired - Lifetime DE4313980B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP4-137712 1992-04-28
JP4137712A JP2850640B2 (ja) 1992-04-28 1992-04-28 混成集積回路装置

Publications (2)

Publication Number Publication Date
DE4313980A1 true DE4313980A1 (de) 1993-11-04
DE4313980B4 DE4313980B4 (de) 2005-08-04

Family

ID=15205065

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4313980A Expired - Lifetime DE4313980B4 (de) 1992-04-28 1993-04-28 Integrierte Hybridschaltung und Verfahren zu deren Herstellung

Country Status (3)

Country Link
US (1) US5532910A (de)
JP (1) JP2850640B2 (de)
DE (1) DE4313980B4 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2752137A1 (fr) * 1996-07-31 1998-02-06 Peugeot Procede de fabrication d'une plaque de circuit imprime et plaque obtenue par un tel procede
DE102014213231A1 (de) * 2014-07-08 2016-01-14 Continental Automotive Gmbh Sensorunterseitig verschaltete passive Bauelemente

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09237962A (ja) * 1995-12-28 1997-09-09 Sanyo Electric Co Ltd 電子回路装置
US6071759A (en) * 1996-07-15 2000-06-06 Matsushita Electronics Corporation Method for manufacturing semiconductor apparatus
US6117566A (en) * 1997-02-03 2000-09-12 Nippon Denkai, Ltd. Lead frame material
DE59804260D1 (de) * 1997-10-14 2002-07-04 Vacuumschmelze Gmbh Drossel zur funkentstörung
JP3824809B2 (ja) * 1999-06-16 2006-09-20 古河電気工業株式会社 自動車用電力ケーブルおよび前記電力ケーブル用端子
JP3669877B2 (ja) * 1999-09-02 2005-07-13 株式会社村田製作所 電子部品の製造方法および電子部品
GB0021596D0 (en) * 2000-09-02 2000-10-18 Vlsi Vision Ltd Mounting electronic components
EP1327226B1 (de) * 2000-10-11 2009-01-14 Nxp B.V. Modul mit leiterrahmen mit auf beiden seiten bestückte n bauelementen
DE60128468T2 (de) * 2001-03-01 2008-01-17 Furukawa Electric Co., Ltd., Stromverteilerbaugruppe
US20020127771A1 (en) * 2001-03-12 2002-09-12 Salman Akram Multiple die package
SG95637A1 (en) * 2001-03-15 2003-04-23 Micron Technology Inc Semiconductor/printed circuit board assembly, and computer system
US6441483B1 (en) * 2001-03-30 2002-08-27 Micron Technology, Inc. Die stacking scheme
TW488054B (en) * 2001-06-22 2002-05-21 Advanced Semiconductor Eng Semiconductor package for integrating surface mount devices
US7217597B2 (en) 2004-06-22 2007-05-15 Micron Technology, Inc. Die stacking scheme
US7323968B2 (en) * 2005-12-09 2008-01-29 Sony Corporation Cross-phase adapter for powerline communications (PLC) network
JP2007258205A (ja) * 2006-03-20 2007-10-04 Denso Corp 電子装置およびその製造方法
US20070262341A1 (en) * 2006-05-09 2007-11-15 Wen-Huang Liu Vertical led with eutectic layer
US7832618B2 (en) * 2007-01-31 2010-11-16 Avx Corporation Termination bonding
TWI447933B (zh) * 2007-05-17 2014-08-01 Semi Photonics Co Ltd 具有共熔層之立式發光二極體
US8018054B2 (en) * 2008-03-12 2011-09-13 Fairchild Semiconductor Corporation Semiconductor die package including multiple semiconductor dice
JP6044936B2 (ja) * 2013-04-24 2016-12-14 Ｓｈマテリアル株式会社 半導体素子搭載用基板の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5751741B2 (de) * 1973-07-13 1982-11-04
JPS5698849A (en) * 1980-01-08 1981-08-08 Mitsubishi Electric Corp Semiconductor device
JPS5998544A (ja) * 1982-11-26 1984-06-06 Hitachi Ltd 半導体装置およびその製造方法
JPS601276A (ja) * 1983-06-17 1985-01-07 Sumitomo Bakelite Co Ltd 導電性樹脂ペ−スト
JPS6149450A (ja) * 1984-08-17 1986-03-11 Hitachi Cable Ltd 半導体用リ−ドフレ−ム
JPS61187261A (ja) * 1985-02-14 1986-08-20 Taiyo Sanso Kk 半導体用リ−ドフレ−ムとその製造方法
US4794048A (en) * 1987-05-04 1988-12-27 Allied-Signal Inc. Ceramic coated metal substrates for electronic applications
JPH01109756A (ja) * 1987-10-23 1989-04-26 Kobe Steel Ltd 半導体装置用リードフレーム
US4946518A (en) * 1989-03-14 1990-08-07 Motorola, Inc. Method for improving the adhesion of a plastic encapsulant to copper containing leadframes
JPH0671061B2 (ja) * 1989-05-22 1994-09-07 株式会社東芝 樹脂封止型半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2752137A1 (fr) * 1996-07-31 1998-02-06 Peugeot Procede de fabrication d'une plaque de circuit imprime et plaque obtenue par un tel procede
DE102014213231A1 (de) * 2014-07-08 2016-01-14 Continental Automotive Gmbh Sensorunterseitig verschaltete passive Bauelemente

Also Published As

Publication number Publication date
JP2850640B2 (ja) 1999-01-27
US5532910A (en) 1996-07-02
JPH05308115A (ja) 1993-11-19
DE4313980B4 (de) 2005-08-04

Similar Documents

Publication Publication Date Title
DE4313980A1 (de) Integrierte hybridschaltung und verfahren zu deren herstellung
DE102005028951B4 (de) Anordnung zur elektrischen Verbindung einer Halbleiter-Schaltungsanordnung mit einer äusseren Kontakteinrichtung
DE3330068C2 (de)
DE19717611B4 (de) Struktur zum Anbringen von elektronischen Komponenten
DE69838586T2 (de) Lötelement für gedruckte leiterplatten
DE4017697C2 (de) Elektronisches Bauelement, Verfahren zu dessen Herstellung und Verwendung
DE102006060484B4 (de) Halbleiterbauelement mit einem Halbleiterchip und Verfahren zur Herstellung desselben
DE10301512A1 (de) Verkleinertes Chippaket und Verfahren zu seiner Herstellung
DE19743767A1 (de) Halbleiterchip-Gehäuse für Oberflächenmontage sowie Verfahren zum Herstellen desselben
DE2810054A1 (de) Elektronische schaltungsvorrichtung und verfahren zu deren herstellung
DE19646369A1 (de) Keramische Mehrlagenschaltung und Verfahren zu ihrer Herstellung
DE1817434B2 (de) Verfahren zur Herstellung einer elektrischen Leitungsanordnung
DE3640248A1 (de) Halbleitervorrichtung
DE10261460A1 (de) Halbleitervorrichtung
DE102006045750B4 (de) Leitendes Klebemittel, dessen Verwendung und Verfahren zu dessen Herstellung
EP0645953B1 (de) Verfahren zur Herstellung einer zwei- oder mehrlagigen Verdrahtung und danach hergestellte zwei- oder mehrlagige Verdrahtung
WO2006013145A1 (de) Leiterplatte mit smd-bauteilen und mindestens einem bedrahteten bauteil sowie ein verfahren zum bestücken, befestigen und elektrischen kontaktieren der bauteile
DE10301510B4 (de) Verfahren zur Herstellung eines Verkleinerten Chippakets
EP1595287B1 (de) Elektronisches bauteil mit halbleiterchip und verfahren zur herstellung desselben
DE3828700A1 (de) Kupferplattierter bleirahmen fuer halbleiter-kunststoff-gehaeuse
DE19622971A1 (de) Halbleitereinrichtung zur Oberflächenmontage und Halbleitereinrichtungs-Montagekomponente sowie Verfahren zu ihrer Herstellung
DE10302022B4 (de) Verfahren zur Herstellung eines verkleinerten Chippakets
DE19743737B4 (de) Verfahren zur Bildung einer Drahtbondelektrode auf einer Dickschichtleiterplatte
DE10064629A1 (de) Verfahren zum Verbinden von Leiterplatten
DE112017006956B4 (de) Verfahren zur Herstellung einer Leistungshalbleitervorrichtung und Leistungshalbleitervorrichtung

Legal Events

Date Code Title Description
8127 New person/name/address of the applicant

Owner name: DENSO CORP., KARIYA, AICHI, JP

8110 Request for examination paragraph 44
8364 No opposition during term of opposition
R071 Expiry of right
R071 Expiry of right