DE2032872A1 - Verfahren zum Herstellen weichlötfähiger Kontakte zum Einbau von Halbleiterbauelementen in Gehäuse - Google Patents

Verfahren zum Herstellen weichlötfähiger Kontakte zum Einbau von Halbleiterbauelementen in Gehäuse

Info

Publication number
DE2032872A1
DE2032872A1 DE19702032872 DE2032872A DE2032872A1 DE 2032872 A1 DE2032872 A1 DE 2032872A1 DE 19702032872 DE19702032872 DE 19702032872 DE 2032872 A DE2032872 A DE 2032872A DE 2032872 A1 DE2032872 A1 DE 2032872A1
Authority
DE
Germany
Prior art keywords
layer
nickel
gold
deposited
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19702032872
Other languages
English (en)
Other versions
DE2032872C3 (de
DE2032872B2 (de
Inventor
Detlev; Ullrich Hans Dipl.-Phys. Dr.rer.nat; 8000 München; Wölfle Rudolf Dipl.-Phys. 8031 GiIching Schmitter
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE2032872A priority Critical patent/DE2032872B2/de
Priority to CH705871A priority patent/CH523593A/de
Priority to GB1297467D priority patent/GB1297467A/en
Priority to AT516671A priority patent/AT311462B/de
Priority to CA117082A priority patent/CA932877A/en
Priority to US00158458A priority patent/US3761309A/en
Priority to FR7124067A priority patent/FR2097133B1/fr
Priority to SE08630/71A priority patent/SE360779B/xx
Priority to NL7109193A priority patent/NL7109193A/xx
Publication of DE2032872A1 publication Critical patent/DE2032872A1/de
Publication of DE2032872B2 publication Critical patent/DE2032872B2/de
Application granted granted Critical
Publication of DE2032872C3 publication Critical patent/DE2032872C3/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/922—Static electricity metal bleed-off metallic stock
    • Y10S428/923—Physical dimension
    • Y10S428/924—Composite
    • Y10S428/926—Thickness of individual layer specified
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/922—Static electricity metal bleed-off metallic stock
    • Y10S428/9335—Product by special process
    • Y10S428/934—Electrical process
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12389—All metal or with adjacent metals having variation in thickness
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12528—Semiconductor component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12639—Adjacent, identical composition, components
    • Y10T428/12646—Group VIII or IB metal-base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12701—Pb-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12736—Al-base component
    • Y10T428/12764—Next to Al-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12889—Au-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12944—Ni-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/26—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
    • Y10T428/263—Coating layer not in excess of 5 mils thick or equivalent
    • Y10T428/264—Up to 3 mils
    • Y10T428/265—1 mil or less
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/26—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
    • Y10T428/266—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension of base or substrate

Description

Verfahren zum Herstellen weichlötfahiger Kontakte zum Einbau von Halbleiterbauelementen in Gehäuse
Die Erfindung betrifft ein Verfahren zum Herstellen weichlötfahiger Metallkontakte zum Einbau von Halbleiterbauelementen, insbesondere von nach der Planartechnik gefertigten Halbleiterschaltungen, in Gehäuse nach der sogenannten Face-Down-Löttechnik, bei der die das Halbleiterbauelement enthaltende Anordnung mit ihrer die Bauelementbereiche enthaltenden Vorderseite nach unten auf ein Substrat aus isolierendem Material kontaktiert wird.
Das technische Problem,· das durch die vorliegende Erfindung gelöst werden soll, besteht in der verfahrenstechnisch und technologisch einfachen Herstellung von betriebssicheren weichlötfähigen Metallanschlüssen auf Halbleiterbauelementen und Halbleiterschältungen, die für eine Löttechnik, wie aie bei der Face-Down-Löttechnik angewendet wird, geeignet sind.
Bisher mußten komplizierte Verfahren mit nicht hinreichend erprobten Metallisierungen und Mexallschiehtenfolgen angewendet werden. Die Kontaktierung mit dem Substrat geschah meist durch Thermokompression oder nail-head-bonding. Eine weitere Möglichkeit bietet die beam-lead-Technik, wobei Instabilitäten mit in Kauf genommen werden müssen. Eine bekannte Technik zur Kontaktierung von vielpoligen integrierten Schaltungen ist aus der Zeitschrift "I.B.M. J Res. Devolop." Mai 1969t Vol. 13, Nr. 3, bekannt. Bei dieser als Face-Down-Bonding (KopfÜberkontakt ie rung) bezeichneten Technik werden Kontakthöcker verwendet,
VPA 9/110/0Ö72 Edt/Bi
1098 82/1622
deren metallurgischer Aufbau so beschaffen ist, daß sie während des Kontaktierens an die gedruckten Leitungszüge auf dem Substrat nur teilweise schmelzen. Dieae Hocker werden in der Weise hergestellt, daß auf die zu kontaktierende, mit einer Metallisierung, bestehend aus mehreren Metallfolgen, versehene Stelle der Halbleiteranordnung in ein Blei-Zinn-Lot eine Kupferkugel mittels einer entsprechenden Metallmaske aufgebracht und in das Lot einlegiert wird.
Die vorliegende Erfindung beschreitet einen anderen Weg, Metallkontakte entsprechend den in bekannten Verfahren vorliegenden Höckern herzustellen und erzielt damit eine gewisse Vereinfachung und andere Verbesserungen gegenüber den bekannten Verfahren.
Die Erfindung betrifft deshalb ein Verfahren, welches dadurch gekennzeichnet ist, daß die das Halbleiterbauelement enthaltende Anordnung zunächst in an sich bekannter Weise mit der aus Aluminium bestehenden Leitbahnstruktur versehen wird, daß dann die gesamte Anordnung mit einer SiOg-Schicht überzogen wird, daß mittels der bekannten Fotoätztechnik ein Teil der Aluminiumstrukturen freigelegt und eine weitere aus Titan bestehende Metallschicht und darüber eine aus Gold bestehende Metallschicht ganzflächig abgeschieden wird, daß dann die · zuletzt aufgebrachte, aus Gold bestehende Kontaktmetallschicht nach Durchführung einer weiteren Fotolacktechnik an den für das Anbringen der weichlötfähigen Metallkontakte vorgesehenen Stellen in bekannter Weise galvanisch verstärkt wird und daß anschließend auf dieser verstärkten Goldschicht der lötfähige Überzug in Form eines gegen Gold in Bezug auf seine Löslichkeit resistenten Metalls auf naßchemischem Wege (stromlos) abgeschieden wird.
VPA 9/110/0072 - 3 -
109882/1622
Dabei liegt es im Rahmen der Erfindung, als lötfähigen Überzug eine iiickelschicht zu verwenden, welche zunächst aus einem borhaltigen Nickelbad und dann aus einem phosphor-, haltigen Nickelbad abgeschieden wird.
Durch diese neue Methode werden die bis jetzt nur für eine : : Thermokompression^- oder Ultraschall-Löttechnik hergestellten Kontaktanschlüsse durch das stromlose Aufbringen eines lötfähigen Überzugs, der weder in das Trägermaterial eindiffundiert noch von dem verwendeten Lot beim Lötvorgang aufgelöst wird, in für eine Löttechnik, z.B. die Face-Down-Löttechnik, geeignete Anschlüsse umgewandelt.
Die sich daraus ergebenden Vorteile sind 1'. hohe Betriebssicherheit der so hergestellten Bauelemente,
2. die für die Flip-Chip-Kontaktiertechnik vorgesehenen Bauelementenanordnungen können ebenso für die Face^-Down-Löttechnik und damit für Hybridschaltungen verwendet werden,
3. sehr einfaches Herstellungsverfahren ohne zusätzliche Masken und komplizierte Fertigungstechniken,
4. geringe Herstellkosten,
5. leichte Austauschbarkeit der Bauelementeanordnungen durch Weichlötmethode,
6. durch die Kontakthöcker (Goldbumps) mit weiter tolerierten Höhen wird kein absolut ebenes Substrat benötigt; auch müssen während des Lötvorgangs die Positionierung und die thermischen Bedingungen nicht allzu streng eingehalten werden*
Iri einer Weiterbildung des Erfindungsgedankensist vorgesehen* zusätzlich zur Nickelschicht eine weitere weichlötfähige Schicht im Tauchverfahren aufzubringen. Dabei hat sich eine aus Zinn, aus einer Blei-Zinn-Legierung, aus Blei oder aus einer Blei-Silber-Indium-Legierung bestehende Schicht als besonders günstig geeignet erwiesen.
VPA 9/110/0072 — 4 ■-
10 9882/ 1622
Es liegt im Rahmen der vorliegenden Erfindung, die Schichtstärke der Nickelschicht auf etwa 1,5/um einzustellen.
Zweckmäßigerweise geschieht die Abscheidung der Nickel- , schicht unter Einwirkung von Ultraschall.
Nähere Einzelheiten und weitere Vorteile der Erfindung sind aus dem Ausführungsbeispiel, welches anhand der Figuren 1 bis näher beschrieben wird, zu entnehmen. Die Figuren 1 bis 8 zeigen den Fertigungsgang einer nach dem erfindungsgemäßen Verfahren mit einem weichlötfähigen Kontakt versehenen Halbleiteranordnung. Dabei wird der besseren Übersicht wegen auf die Darstellung der verschieden dotierten Zonen im Halbleiterkörper verzichtet und nur das Anbringen der für die Kontaktierung notwendigen Metallschichten beschrieben.
In Fig. 1 wird von einer mit mehreren Halbleiterbauelementen bzw. Halbleiterschaltungen versehenen Siliziumscheibe ausgegangen, wobei im Ausschnitt nur ein mit einer Aluminiumleit'-bahnstruktur 2 versehener Bereich einer solchen Siliziumkristallscheibe 1 abgebildet ist. Die Al-Leitbahnstrukturen werden durch Masken aufgedampft und in einer Schichtstärke von 1/um hergestellt,
Vor dem darauffolgenden Metallisierungsprozeß wird über das Leitbahnsystem 1, 2 eine etwa 1/um dicke SiOo-Schicht 3 durch HF-Kathodenzerstäubung oder Sputtern aufgebracht, so daß die in Fig. 2 dargestellte Anordnung entsteht.
Mittels der bekannten Fotolacktechnik wird dann im Bereich der SiOp-Schicht 3 ein Fenster 4 geätzt, wobei,, wie in Fig. 3 abgebildet, die Al-Leitbahnstruktur 2 zum Teil freigelegt wird, ·.-
VPA 9/110/0072 - 5 -
109082/1822
Pig. 4 zeigt die ganzflächige Abscheidung von Titan 5 in einer Schichtstärke von 0,2/um und von Gold 6 in der gleichen Schichtdicke. Diese ganzflächige Abscheidung erfolgt durch Aufdampfen der reinen Metalle.
Nach erfolgter Fotolacktechnik 7 wird, wie in Fig. 5 abgebildet, die Herstellung der Goldhöcker oder Podeste (oder Bumps) durch einfache galvanische Goldverstärkung vorgenommen. Die Goldbumps werden dabei bis zu einer Höhe von ca. 15/um abgeschieden.
Im Anschluß daran erfolgt ein Ablösen der Fotolackschicht 7 sowie eine Strukturätzung der ganzflächig aufgebrachten GoId- und Titanschicht mittels geeigneter lösungsmittel, wobei die Goldbumps als Ätzmaske dienen. Dabei entsteht die in Fig. 6 dargestellte Anordnung, welche für eine Kontaktierung in Flip-Chip-Technik durch Thermokompression oder nail-head-bonding bereits geeignet ist.
Um diesen Kontakt entsprechend der Lehre der Erfindung für eine Face-Down-Iöttechnik, welche gegenüber bekannten Lotteehniken wesentlicherbereits geschilderte Vorteile aufweist, verwendbar zu machen, wird die gesamte Anordnung einem naßchemischen (stromlosen) Metallabscheideverfahren unterzogen. Dies geschieht beispielsweise derart, daß die in Fig. 6 im Aussohnitt als Schnittbild dargestellte Anordnung nach vorheriger Reinigung in Aceton zunächst in ein borhaltiges Nickelbad und darauf in ein phosphorhaltiges Nickelbad eingebracht wird und unter Einwirkung von Ultraschall und Wärme mit einer Nickelschicht 9, wie in Fig. 7 dargestellt, überzogen wird. Das erste Nickelbad besteht aus einer ammoniakalisehen Nickelsulfatlösung, welche Zusätze von Natriumborhydrid, Natriumborat und Ammoniumhydrogencitrat enthält. Das zweite Nickelbad besteht aus einer ammoniakalischen
VPA 9/110/0072 - 6 -
109882/1622
Nickelchloridlösung, welche Zusätze von Ammoniumchlorid, Natriumhypophosphit und Ammoriiumhydrogencitrat enthält. Die Vernickelung dauert etwa 10 Minuten, bis eine 1,5/um dicke Nickelschicht aufgewachsen ist.
Da sich bei der stromlosen Vernickelung das Nickel nur auf Metallen abscheidet, bleiben alle mit SiO2 (3) abgedeckten Stellen unvernickelt, d.h. nur die aus Gold bestehenden Anschlüsse (Bumps 8) werden mit einer Nickelschicht 9 überzogen.
Da Nickel bei einer Löttemperatur von 35O0C maximal weder in Gold eindiffundiert noch im Lot (z.B. Zinn oder Blei für das Kontaktieren an das isolierende Substrat) wssentlich gelöst wird, wirkt es als lötfähigö Schutzschicht gegen den Angriff des Lotes auf das Gold. .
Die Schichtenfolge Aluminium/Titan/Gold-Gold ist erprobt und wird durch die zusätzliche Vernickelung nicht verändert.
Für besondere Zwecke kann die in Pig. 7 mit einer Nickelschicht überzogene Anordnung noch mit einer zusätzlichen weichlötfähigen Schicht, z.B. mit Zinn, überzogen werden. Fig. 8 zeigt eine solche Anordnung, bei welcher nach dem Aufbringen der Nickelschicht eine Zinnschicht 10 durch Tauchverzinnen aufgebracht ist. An Stelle von Zinn können auch andere Zinnlegierungen oder bleihaltige Lote verwendet werden. ,
Di.e nach dem Verfahren nach der Lehre der Erfindung hergestellten Halbleiteranordnungen sind bestens geeignet zur Fertigung von integrierten Schaltungen in Hybridtechnik sowie zum Einbau in DIP-(Dual-Inline-Plastic)-Gehäuse. Die eingangs erwähnten Forderungen, die an diese Bauelemente gestellt werden müssen, werden sehr gut erfüllt.
10 Patentansprüche
8 Figuren
, . 109882/1622 7
VPA 9/110/0072 - ? -

Claims (10)

  1. Pa t e η ta η s ρ r ü c h e
    1 .!'Verfahren zum Herstellen weichlötfähiger Metallkontakte zum Einbau von Halbleiterbauelementen, insbesondere von nach der Planartechnik gefertigten Halbleiterschaltungen, in Gehäuse nach der sogenannten Face-Down-Löttechnik, bei der die das Halbleiterbauelement enthaltende Anordnung mit ihrer die Bauelementbereiche enthaltenden Vorderseite nach unten auf ein Substrat aus isolierendem Material kontaktiert wird, d a d u r c h g e k e η η ζ e i ohne t , daß die das Halbleiterbauelement enthaltende Anordnung zunächst in an sich bekannter Weise mit der aus Aluminium bestehenden ' Leitbahnstruktur versehen wird, daß dann die gesamte Anordnung mit einer SiOp-Schicht überzogen wird, daß mittels der bekannten Fotoätztechnik ein Teil der Aluminiumstrukturen freigelegt und eine weitere aus Titan bestehende Metallschicht und darüber eine aus. Gold bestehende Metallschicht ganzflächig abgeschieden wird, daß dann die zuletzt aufgebrachte, aus Gold bestehende Kontaktmetallsehicht nach Durchführung einer weiteren Fotolacktechnik an den für das Anbringen der weichlötfähigen Metallkontakte vorgesehenen Stellen in bekannter Weise galvanisch verstärkt wird und daß anschließend auf dieser verstärkten Goldschicht der lötfähige Überzug in Form eines gegen Gold in Bezug auf seine Löslichkeit resistenten Metalls auf naßchemischem Wege (stromlos) abgeschiedenwird.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als lötfähiger Überzug eine Nickelschicht verwendet wird.
    VPA 9/110/0072 - S -
    109882/1622
  3. 3. Verfahren nach Anspruch 1 und 2, dadurch gekennzeichnet , daß die Nickelschicht zunächst aus einem
    borhaltigen Nickelbad und dann aus einem phosphorhaltigen
    Nickelbad abgeschieden wird.
  4. 4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Nickelschicht in einer Schichtstärke von
    etwa 1,5/um abgeschieden wird.
  5. 5. Verfahren nach Anspruch 1 bis 4, dadurch gekennzeichnet , daß die Abscheidung der Nickelschicht unter Einwirkung von Ultraschall vorgenommen wird.
  6. 6. Verfahren nach Anspruch 1 bis 5, dadurch gekennzeichnet, daß zusätzlich zur Nickelschicht eine Weichlotschicht im Tauchverfahren aufgebracht wird.
  7. 7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß als Weichlot eine Zinnschicht, eine Blei-Zinn-Schicht, eine Bleischicht oder eine Blei-Silber-Indium-Schicht zusätzlich zur Nickelschicht aufgebracht wird.
  8. 8. Verfahren nach Anspruch 1 bis 7, dadurch gekennzeichnet , daß die Aluminiumschicht in einer Schicht-
    k stärke von 1/um, die Titan- und Goldschicht in einer Schichtstärke von 0,2/um und die galvanisch verstärkte Goldschicht
    in einer Schichtstärke von 15/um abgeschieden wird.
  9. 9. Verfahren nach Anspruch 1 bis 8,dadurch gekennzeichnet , daß die, vorzugsweise durch Kathodenzerstäubung aufgebrachte, SiOp-Schicht in einer Schichtstärke
    von 1 ,um abgeschieden wird.
  10. 10. Halbleiterbauelement, insbesondere Siliziura-Planarhalbleiterschaltungen in Hybridtechnik, hergestellt nach einem Verfahren nach Patentanspruch 1 bis 9.'
    VPA 9/110/0072
    109882/1622
DE2032872A 1970-07-02 1970-07-02 Verfahren zum Herstellen weichlötfähiger Kontakte zum Einbau von Halbleiterbauelementen in Gehäuse Granted DE2032872B2 (de)

Priority Applications (9)

Application Number Priority Date Filing Date Title
DE2032872A DE2032872B2 (de) 1970-07-02 1970-07-02 Verfahren zum Herstellen weichlötfähiger Kontakte zum Einbau von Halbleiterbauelementen in Gehäuse
CH705871A CH523593A (de) 1970-07-02 1971-05-13 Verfahren zum Herstellen weichlötfähiger Metallkontakte
GB1297467D GB1297467A (de) 1970-07-02 1971-06-09
AT516671A AT311462B (de) 1970-07-02 1971-06-15 Verfahren zum Herstellen weichlötfähiger Metallkontakte für den elektrischen Anschluß von Halbleiterbauelementen in Gehäusen
CA117082A CA932877A (en) 1970-07-02 1971-06-30 Production of soft-solderable contacts for the installation of semiconductor components into housings
US00158458A US3761309A (en) 1970-07-02 1971-06-30 Ctor components into housings method of producing soft solderable contacts for installing semicondu
FR7124067A FR2097133B1 (de) 1970-07-02 1971-07-01
SE08630/71A SE360779B (de) 1970-07-02 1971-07-02
NL7109193A NL7109193A (de) 1970-07-02 1971-07-02

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2032872A DE2032872B2 (de) 1970-07-02 1970-07-02 Verfahren zum Herstellen weichlötfähiger Kontakte zum Einbau von Halbleiterbauelementen in Gehäuse

Publications (3)

Publication Number Publication Date
DE2032872A1 true DE2032872A1 (de) 1972-01-05
DE2032872B2 DE2032872B2 (de) 1975-03-20
DE2032872C3 DE2032872C3 (de) 1975-10-30

Family

ID=5775639

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2032872A Granted DE2032872B2 (de) 1970-07-02 1970-07-02 Verfahren zum Herstellen weichlötfähiger Kontakte zum Einbau von Halbleiterbauelementen in Gehäuse

Country Status (9)

Country Link
US (1) US3761309A (de)
AT (1) AT311462B (de)
CA (1) CA932877A (de)
CH (1) CH523593A (de)
DE (1) DE2032872B2 (de)
FR (1) FR2097133B1 (de)
GB (1) GB1297467A (de)
NL (1) NL7109193A (de)
SE (1) SE360779B (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2428373A1 (de) * 1974-06-12 1976-01-02 Siemens Ag Verfahren zum herstellen einer halbleitervorrichtung
DE3230568A1 (de) * 1981-08-18 1983-03-10 Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa Halbleitervorrichtung und verfahren zu deren herstellung
EP0295914A2 (de) * 1987-06-19 1988-12-21 Hewlett-Packard Company Zwischenverbindungsanordnung für Leitterplaten und integrierte Schaltungen
DE4442960C1 (de) * 1994-12-02 1995-12-21 Fraunhofer Ges Forschung Lothöcker für die Flip-Chip-Montage und Verfahren zu dessen Herstellung

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4113578A (en) * 1973-05-31 1978-09-12 Honeywell Inc. Microcircuit device metallization
US4094675A (en) * 1973-07-23 1978-06-13 Licentia Patent-Verwaltungs-G.M.B.H. Vapor deposition of photoconductive selenium onto a metallic substrate having a molten metal coating as bonding layer
US4087314A (en) * 1976-09-13 1978-05-02 Motorola, Inc. Bonding pedestals for semiconductor devices
IT1075077B (it) * 1977-03-08 1985-04-22 Ates Componenti Elettron Metodo pr realizzare contatti su semiconduttori
US4293637A (en) * 1977-05-31 1981-10-06 Matsushita Electric Industrial Co., Ltd. Method of making metal electrode of semiconductor device
US4394678A (en) * 1979-09-19 1983-07-19 Motorola, Inc. Elevated edge-protected bonding pedestals for semiconductor devices
NL186354C (nl) * 1981-01-13 1990-11-01 Sharp Kk Halfgeleiderinrichting die uit iii-v verbindingen bestaat, met een samengestelde elektrode.
US4505029A (en) * 1981-03-23 1985-03-19 General Electric Company Semiconductor device with built-up low resistance contact
US4486945A (en) * 1981-04-21 1984-12-11 Seiichiro Aigoo Method of manufacturing semiconductor device with plated bump
EP0074605B1 (de) * 1981-09-11 1990-08-29 Kabushiki Kaisha Toshiba Verfahren zum Herstellen eines Substrats für Multischichtschaltung
US4447857A (en) * 1981-12-09 1984-05-08 International Business Machines Corporation Substrate with multiple type connections
US4486511A (en) * 1983-06-27 1984-12-04 National Semiconductor Corporation Solder composition for thin coatings
US4899199A (en) * 1983-09-30 1990-02-06 International Rectifier Corporation Schottky diode with titanium or like layer contacting the dielectric layer
US4495222A (en) * 1983-11-07 1985-01-22 Motorola, Inc. Metallization means and method for high temperature applications
US4600658A (en) * 1983-11-07 1986-07-15 Motorola, Inc. Metallization means and method for high temperature applications
DE3406542A1 (de) * 1984-02-23 1985-08-29 Telefunken electronic GmbH, 7100 Heilbronn Verfahren zum herstellen eines halbleiterbauelementes
JPH0684546B2 (ja) * 1984-10-26 1994-10-26 京セラ株式会社 電子部品
NL8600021A (nl) * 1986-01-08 1987-08-03 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij op een halfgeleiderlichaam een metallisatie met een dikke aansluitelektrode wordt aangebracht.
US5270253A (en) * 1986-01-27 1993-12-14 Mitsubishi Denki Kabushiki Kaisha Method of producing semiconductor device
JPH0815152B2 (ja) * 1986-01-27 1996-02-14 三菱電機株式会社 半導体装置及びその製造方法
US4742023A (en) * 1986-08-28 1988-05-03 Fujitsu Limited Method for producing a semiconductor device
US4878990A (en) * 1988-05-23 1989-11-07 General Dynamics Corp., Pomona Division Electroformed and chemical milled bumped tape process
US5027062A (en) * 1988-06-20 1991-06-25 General Dynamics Corporation, Air Defense Systems Division Electroformed chemically milled probes for chip testing
US4878294A (en) * 1988-06-20 1989-11-07 General Dynamics Corp., Pomona Division Electroformed chemically milled probes for chip testing
US5079223A (en) * 1988-12-19 1992-01-07 Arch Development Corporation Method of bonding metals to ceramics
US5130779A (en) * 1990-06-19 1992-07-14 International Business Machines Corporation Solder mass having conductive encapsulating arrangement
JPH04346231A (ja) * 1991-05-23 1992-12-02 Canon Inc 半導体装置の製造方法
US5515604A (en) * 1992-10-07 1996-05-14 Fujitsu Limited Methods for making high-density/long-via laminated connectors
US5396702A (en) * 1993-12-15 1995-03-14 At&T Corp. Method for forming solder bumps on a substrate using an electrodeposition technique
GB2300375B (en) * 1994-08-01 1998-02-25 Nippon Denso Co Bonding method for electric element
JP3271475B2 (ja) * 1994-08-01 2002-04-02 株式会社デンソー 電気素子の接合材料および接合方法
TW453137B (en) 1997-08-25 2001-09-01 Showa Denko Kk Electrode structure of silicon semiconductor device and the manufacturing method of silicon device using it
WO2005093816A1 (en) * 2004-03-05 2005-10-06 Infineon Technologies Ag Semiconductor device for radio frequency applications and method for making the same
DE102005058654B4 (de) * 2005-12-07 2015-06-11 Infineon Technologies Ag Verfahren zum flächigen Fügen von Komponenten von Halbleiterbauelementen
FR2913145B1 (fr) * 2007-02-22 2009-05-15 Stmicroelectronics Crolles Sas Assemblage de deux parties de circuit electronique integre
US8264072B2 (en) 2007-10-22 2012-09-11 Infineon Technologies Ag Electronic device
TWI445147B (zh) * 2009-10-14 2014-07-11 Advanced Semiconductor Eng 半導體元件
TW201113962A (en) * 2009-10-14 2011-04-16 Advanced Semiconductor Eng Chip having metal pillar structure
TWI478303B (zh) 2010-09-27 2015-03-21 Advanced Semiconductor Eng 具有金屬柱之晶片及具有金屬柱之晶片之封裝結構
TWI451546B (zh) 2010-10-29 2014-09-01 Advanced Semiconductor Eng 堆疊式封裝結構、其封裝結構及封裝結構之製造方法
US8587120B2 (en) * 2011-06-23 2013-11-19 Stats Chippac, Ltd. Semiconductor device and method of forming interconnect structure over seed layer on contact pad of semiconductor die without undercutting seed layer beneath interconnect structure
US8435881B2 (en) 2011-06-23 2013-05-07 STAT ChipPAC, Ltd. Semiconductor device and method of forming protective coating over interconnect structure to inhibit surface oxidation
US8884443B2 (en) 2012-07-05 2014-11-11 Advanced Semiconductor Engineering, Inc. Substrate for semiconductor package and process for manufacturing
US8686568B2 (en) 2012-09-27 2014-04-01 Advanced Semiconductor Engineering, Inc. Semiconductor package substrates having layered circuit segments, and related methods
EP2905611B1 (de) * 2014-02-06 2018-01-17 ams AG Herstellungsverfahren einer Halbleitervorrichtung mit herausragenden Kontakten

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3178271A (en) * 1960-02-26 1965-04-13 Philco Corp High temperature ohmic joint for silicon semiconductor devices and method of forming same
DE1514885A1 (de) * 1965-10-21 1969-11-06 Telefunken Patent Halbleiteranordnung,insbesondere Planartransistor,Diode oder integrierte Schaltung
US3585461A (en) * 1968-02-19 1971-06-15 Westinghouse Electric Corp High reliability semiconductive devices and integrated circuits

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2428373A1 (de) * 1974-06-12 1976-01-02 Siemens Ag Verfahren zum herstellen einer halbleitervorrichtung
DE3230568A1 (de) * 1981-08-18 1983-03-10 Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa Halbleitervorrichtung und verfahren zu deren herstellung
EP0295914A2 (de) * 1987-06-19 1988-12-21 Hewlett-Packard Company Zwischenverbindungsanordnung für Leitterplaten und integrierte Schaltungen
EP0295914A3 (de) * 1987-06-19 1990-09-26 Hewlett-Packard Company Zwischenverbindungsanordnung für Leitterplaten und integrierte Schaltungen
DE4442960C1 (de) * 1994-12-02 1995-12-21 Fraunhofer Ges Forschung Lothöcker für die Flip-Chip-Montage und Verfahren zu dessen Herstellung

Also Published As

Publication number Publication date
US3761309A (en) 1973-09-25
AT311462B (de) 1973-11-26
FR2097133B1 (de) 1977-06-03
DE2032872C3 (de) 1975-10-30
NL7109193A (de) 1972-01-04
CH523593A (de) 1972-05-31
GB1297467A (de) 1972-11-22
DE2032872B2 (de) 1975-03-20
SE360779B (de) 1973-10-01
CA932877A (en) 1973-08-28
FR2097133A1 (de) 1972-03-03

Similar Documents

Publication Publication Date Title
DE2032872A1 (de) Verfahren zum Herstellen weichlötfähiger Kontakte zum Einbau von Halbleiterbauelementen in Gehäuse
EP0004289B1 (de) Verfahren zum Verbinden einer ersten integrierten Schaltungsvorrichtung mit einer Anzahl von Verbindungspunkten mit einer zweiten integrierten Schaltungsvorrichtung
DE19581952B4 (de) Verfahren zum Entfernen von Metallschichten von einer Pb/Sn-Lötbumps aufweisenden Substratoberfläche
DE2839234C2 (de)
DE19781558B4 (de) Schaltungskomponente für ein IC-Gehäuse und Verfahren zu deren Herstellung
DE4442960C1 (de) Lothöcker für die Flip-Chip-Montage und Verfahren zu dessen Herstellung
DE102005028951B4 (de) Anordnung zur elektrischen Verbindung einer Halbleiter-Schaltungsanordnung mit einer äusseren Kontakteinrichtung
DE2440481C3 (de) Verfahren zum Herstellen von Dünnschicht-Leiterzügen auf einem elektrisch isolierenden Träger
DE4110373C2 (de) Elektronische Schaltungsanordnung und Verfahren zum Herstellen derselben
DE60037057T2 (de) Halbleiterelement und Herstellungsverfahren dafür
DE4414729C2 (de) Werkstoff für die Herstellung eines Leiterrahmens und Leierrahmen für Halbleiterbauelemente
WO1996016442A1 (de) Kernmetall-lothöcker für die flip-chip-technik
DE4313980B4 (de) Integrierte Hybridschaltung und Verfahren zu deren Herstellung
DE102006036798B4 (de) Elektronisches Bauteil und Verfahren zum Herstellen
EP2481083B1 (de) Verfahren zur herstellung eines elektronischen bauteils und nach diesem verfahren hergestelltes bauteil
DE3640248A1 (de) Halbleitervorrichtung
DE1943519A1 (de) Halbleiterbauelement
DE10158809B4 (de) Herstellungsverfahren für eine Leiterbahn auf einem Substrat und eine entsprechende Leiterbahn
DE19942885A1 (de) Halbleiter-Bauelement
DE3613594A1 (de) Kupferlegierungs-leitermaterial fuer anschluesse von halbleitervorrichtungen
EP0056472B1 (de) Elektronische Dünnschichtschaltung
DE3830131C2 (de)
DE19542043A1 (de) Bleifreie Niedertemperaturlegierung und Verfahren zur Bildung einer mechanisch überlegenen Verbindung unter Verwendung dieser Legierung
EP1163827A1 (de) Verfahren zum erzeugen von lötfähigen und funktionellen oberflächen auf schaltungsträgern
DE2650348A1 (de) Elektrische schaltungsanordnung

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
EHJ Ceased/non-payment of the annual fee