DE3830131C2 - - Google Patents

Info

Publication number
DE3830131C2
DE3830131C2 DE3830131A DE3830131A DE3830131C2 DE 3830131 C2 DE3830131 C2 DE 3830131C2 DE 3830131 A DE3830131 A DE 3830131A DE 3830131 A DE3830131 A DE 3830131A DE 3830131 C2 DE3830131 C2 DE 3830131C2
Authority
DE
Germany
Prior art keywords
layer
film
electrode
semiconductor device
underlying metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE3830131A
Other languages
English (en)
Other versions
DE3830131A1 (de
Inventor
Shigeru Itami Hyogo Jp Harada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE3830131A1 publication Critical patent/DE3830131A1/de
Application granted granted Critical
Publication of DE3830131C2 publication Critical patent/DE3830131C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02125—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01067—Holmium [Ho]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

Die Erfindung bezieht sich auf eine Flip-Chip-Halbleitereinrichtung nach dem Oberbegriff des Patentanspruchs 1. Eine derartige Halbleitereinrichtung ist in "A VLSI Bipolar Metallization Design with Three-Level Wiring and Area Array Solder Connections", L. J. Fried et al., IBM J. RES. DEVELOP Vol. 26, Nr. 3, S. 352, 1982, beschrieben.
Die Fig. 7 und 8 zeigen in Schnittansichten Halbleitereinrichtungen mit einem vergleichbaren Aufbau, jedoch für eine Einlagenverdrahtung.
Nach den Fig. 7 und 8 weist ein Halbleitersubstrat 1 ein aktives Gebiet 2 auf seinem oberen Teil und einen darüber vorgesehenen darunterliegenden Isolierfilm 3 auf. Ein Kontaktloch 4 ist an der Stelle gebildet, die dem aktiven Gebiet 2 des darunterliegenden Isolierfilms 3 entspricht. Ein schützender Isolierfilm ist auf dem darunterliegenden Isolierfilm 3 gebildet und weist eine Öffnung 6 an einer vorbestimmten Stelle auf. Eine Pufferelektrode 7 ist zum Auffüllen der Öffnung 6 vorgesehen. Erste und zweite darunterliegende Metallschichten 8 und 9 sind unter der Pufferelektrode 7 vorgesehen. Das darunterliegende Metall 8 ist zum Beispiel aus Cr gebildet. Eine Aluminium-Verbindungsschicht 10 ist zwischen dem darunterliegenden Isolierfilm 3 und dem schützenden Isolierfilm 5 angeordnet. Die Aluminium-Verbindungsschicht 10 weist einen Abschnitt in ohmschem Kontakt mit dem aktiven Gebiet 2 über dem Kontaktloch 4 und einen anderen Abschnitt in ohmschem Kontakt mit der unteren Oberfläche des ersten darunterliegenden Metalles 8 der Pufferelektrode 7 auf.
Durch Anwenden eines Wärmezyklus wurde mechanisch ein Haftungstest für solche auf einem keramischen Substrat oder ähnlichem befestigten Halbleitereinrichtung durchgeführt. Als Ergebnis wurde gefunden, daß ein Ablösen leicht bei einer Grenzfläche der Aluminium-Verbindungsschicht 10 und des ersten darunterliegenden Metalles 8 auftritt.
Obwohl ein mögliches Ablösen in gewöhnlichen Einrichtungen nicht als Problem gesehen wird, ist dies bei Einrichtungen kritisch, die bei schärferer Bedingung benutzt werden und bei denen eine höhere Zuverlässigkeit benötigt wird.
Ferner ist aus dem Artikel "Solder Bump Fabrication by Electrochemical Method for Flip Chip Interconnection", T. Kawanobe et al., IEEE. CH 1671 1.149, Juli 1981, eine Reihe weiterer Materialien für darunterliegende Metallschichten bekannt.
Aus JP 62-88342 A ist ein aus Aluminium oder einer Aluminiumlegierung bestehender geschichteter Aufbau für eine Verdrahtung bekannt, bei dem eine erste gesputterte Al-Schicht mit etwa 1% Si und einer Korngröße von einigen Mikrometern eine zweite, bei 100°C oder weniger aufgebrachte Al-Schicht mit 1% Si und bis zu 1% eines der Metalle Ti, Cr und Mo mit vergleichsweise geringem Korndurchmesser trägt. Diese Schicht ist widerstandsfähig gegenüber Elektromigration und Spannungen und weist wenig Fehler auf.
Aus GB-PS 15 13 077 sind Verbindungsstreifen-Strukturen zum Anschluß elektronischer Bauelemente bekannt, die aus einer Al- oder Al-Legierungsschicht und einer Schicht einer intermetallischen Verbindung von Aluminium und einem Übergangsmetall bestehen. Vorzugsweise ist hier auch eine vergleichsweise dünne, unreagierte Übergangsmetallschicht vorhanden. Dieser Schichtaufbau soll bei akzeptabler Leitfähigkeit der Verbindung Elektromigrationsprobleme eindämmen. Die Entstehung der für diesen Effekt wesentlichen Aluminium-Übergangsmetall-Verbindungsschicht weist im Falle von Verbindungen niedrigen Schmelzpunktes wie CrAl₇ eine schnelle Diffusion über die Körner und nur minimale Diffusion durch die Korngrenzen auf, wodurch eine weitgehend zusammenhängende Verbindungsschicht gebildet wird.
Aufgabe der Erfindung ist es, eine Halbleitereinrichtung vorzusehen, bei der beim Einsatz unter verschärften thermischen Bedingungen ein Ablösen zwischen einer Aluminium-Verbindungsschicht und einer Pufferelektrode verhindert werden kann.
Eine Untersuchung der Ursache des Ablösens an der Grenzfläche der Aluminium-Verbindungsschicht 5 und des ersten darunterliegenden Metalles 8 des Cr-Filmes (im nachfolgenden als Ablösung zwischen Al-Cr bezeichnet) wurde durchgeführt. Als Ergebnis wurde gefunden, daß die Haftung zwischen Al und Cr hauptsächlich über Korngrenzen der Aluminiumschicht stattfindet, so daß Interdiffusion zwischen Al und Cr für das Auftreten verantwortlich ist.
Eine Halbleitereinrichtung entsprechend dieser Erfindung weist die Merkmale des Patentanspruchs 1 auf.
Zweckmäßige Ausgestaltungen ergeben sich aus den Unteransprüchen.
Die der Pufferelektrode zugewandte erste Schicht 32 der Verbindungsschicht 30 ist ein Film, der zumindest ein reaktives Gas, das aus der Gruppe bestehend aus Stickstoff, Sauerstoff, Wasserstoff und Wasser ausgewählt ist, enthält. Alternativ kann diese erste Schicht 32 ein Aluminium-Legierungsfilm sein, der zumindest ein Element, das aus der Gruppe bestehend aus Kupfer, Titan, Bor, Magnesium und Zirkonium ausgewählt ist, enthält.
Bei einer Flip-Chip-Halbleitereinrichtung entsprechend dieser Erfindung ist die Haftfestigkeit als Ganzes zwischen der Verbindungsschicht und der Pufferelektrode verbessert. Daher kann ein Ablösen der Verbindungsschicht von der Pufferelektrode verhindert werden, und es wird möglich, eine Halbleitereinrichtung mit hoher Zuverlässigkeit vorzusehen, wenn diese unter verschärften Bedingungen benutzt wird.
Es folgt die Beschreibung von Ausführungsbeispielen anhand der Figuren.
Fig. 1 zeigt in einem senkrechten Ausschnitt eine Halbleitereinrichtung entsprechend einem Ausführungsbeispiel dieser Erfindung;
Fig. 2 zeigt in einer Kurve die Beziehung zwischen einem durchschnittlichen Korndurchmesser eines Aluminiumfilms und der Ablöserate;
Fig. 3A bis 3F zeigen in senkrechten Schnittansichten ein Herstellungsverfahren einer Halbleitereinrichtung;
Fig. 4 zeigt schematisch eine Anlage zur Bildung von Dünnfilmen, wie sie bei der Herstellung der Halbleiterein­ richtung benutzt wird;
Fig. 5 zeigt schematisch ein weiteres Beispiel einer Appara­ tur zur Bildung eines Dünnfilmes;
Fig. 6 zeigt in einer senkrechten Schnittansicht ein Beispiel, bei dem die Halbleitereinrichtung benutzt wird;
Fig. 7 zeigt in einer senkrechten Schnittansicht eine Halbleitereinrichtung;
Fig. 8 zeigt eine Schnittansicht genommen entlang einer Linie VIII-VIII aus Fig. 7.
Nach Fig. 1, die ein Ausführungsbeispiel dieser Erfindung zeigt, weist ein Halbleitersubstrat 21 ein aktives Gebiet 22 auf seinem oberen Teil und einen darunterliegenden Isolier­ film 23, der darüber vorgesehen ist, auf. Der darunterlie­ gende Isolierfilm 23 weist ein Kontaktloch 24 an der Stelle auf, die dem aktiven Gebiet 22 entspricht. Ein schützender Isolierfilm 25 ist auf dem darunterliegenden Isolierfilm 23 vorgesehen. Eine Öffnung 26 ist an einer vorbestimmten Stelle in dem schützenden Isolierfilm 25 gebildet. Ein unterer Teil der Pufferelektrode 27 ist in die Öffnung 26 plaziert, und die Pufferelektrode 27 ist über die Öffnung 26 hinweg wie in Fig. 1 gezeigt, überstehend gebildet. Unterhalb der Pufferelektrode 27 sind ein erstes darunterliegendes Metall 28 und ein zweites darunterliegendes Metall 29 in geschichteter Art und Weise auf dem Halbleitersubstrat 21 vorgesehen. Das erste darunterliegende Metall 28 ist zum Beispiel aus einem Cr-Film hergestellt. Das zweite darunter­ liegende Metall 29 ist zum Beispiel aus einem Cu-Film hergestellt.
Eine Verbindung 30 verbindet das aktive Gebiet 22 mit der Pufferelektrode 27 elektrisch. Die Verbindung 30 weist einen geschichteten Aufbau mit einer auf der Seite des Halbleiter­ substrates 21 gelegenen ersten Schicht 31 und einer auf der Seite der Pufferelektrode 27 gelegenen zweiten Schicht 32 auf. Die Verbindung 30 ist aus Aluminium oder einer Alumi­ niumlegierung gebildet. Der Kristallkorndurchmesser der zweiten Schicht 32 ist kleiner als der der ersten Schicht 31. Die Verbindung 30 liegt zwischen dem darunterliegenden Isolierfilm 23 und dem schützenden Isolierfilm 25. Ein Teil der Verbindung 30 befindet sich über dem Kontaktloch 24 in ohmschen Kontakt mit dem aktiven Gebiet 22 und ein anderer Teil derselben befindet sich mit dem ersten darunterliegen­ den Metall 28 der Pufferelektrode 27 in ohmschen Kontakt. Die erste Schicht 31 steht in Kontakt mit dem aktiven Gebiet 22 und die zweite Schicht 32 steht in Kontakt mit dem ersten darunterliegenden Metall 28.
Als Folge davon wird es möglich, eine Halbleitereinrichtung zu erhalten, bei der ein Ablösen der Pufferelektrode von der Verbindung 30 auch unter schwieri­ geren Bedingungen nicht auftritt, wodurch eine hohe Zuver­ lässigkeit gewährleistet ist.
Fig. 2 zeigt die Beziehung zwischen dem mittleren Kristall­ korndurchmesser einer aus Al gebildeten Verbindung 30 und einer Ablösehäufigkeit der Verbindung 30 von dem darunter­ liegenden Metall 28 (zwischen Al-Cr). Wie man aus der Fig. 2 entnimmt, kann die Ablösung der Verbindung 30 von dem darunterliegenden Metall 28 durch Verringern des Kristall­ korndurchmessers verhindert werden, auch wenn das Material der Verbindung 30 das gleiche ist, wobei die Ablösehäufig­ keit gleich Null sein kann, wenn der mittlere Kristallkorn­ durchmesser kleiner als 2 µm gemacht wird.
Unter Bezugnahme auf die Fig. 3A bis 3F und Fig. 4 wird entsprechend diesem Ausführungsbeispiel ein Verfahren zur Herstellung einer Halbleitereinrichtung beschrieben.
(A) Zuerst wird wie in Fig. 3A gezeigt, das aktive Gebiet (diffundierte Störstellenschicht) 22 an einer vorbestimmten Stelle des oberen Teiles des Halbleitersubstrates 21 gebil­ det, wobei ein Ionenimplatations-Verfahren benutzt wird. Als nächstes wird zum Zwecke des Schutzes der Grenzfläche der darunterliegende Isolierfilm 23 aus Phosphor, Glas oder ähnlichem gebildet.
(B) Wie in Fig. 3B gezeigt, wird das Kontaktloch 24 an einer Stelle entsprechend des aktiven Gebietes 22 des darunterlie­ genden Isolierfilms 23 hergestellt, wobei Photolithographie- und Ätzprozesse verwendet werden. Als nächstes wird die Verbindung 30 mittels Vakuumaufdampf- oder Sputterprozesse gebildet. Das Verbindungsmaterial enthält gewöhnlich Al-Si- Legierungs-Filme, bei denen Si in 1 bis 2 Gewichtsprozenten einem Al-Film oder Al hinzugefügt wird. Danach wird eine Wärmebehandlung zum Vorsehen eines ohmschen Kontaktes zwischen dem aktiven Gebiet 22 und der Verbindung 30 ausgeführt.
Wenn jedoch das bekannte Verfahren ausgeführt wird, bei dem Al-Filme oder AlSi-Legierungsfilme benutzt werden, wachsen während der Wärmebehandlung von 400 bis 500°C leicht Kristallkörner der Verbindung 30, wodurch der mittlere Korndurchmesser groß wird. Um das Wachsen der Kristallkörner der Verbindung 30 zu steuern, wird daher ein Verfahren angewendet, bei dem eine kleine Menge eines Gases wie zum Beispiel N2, O2, H2, H2O oder ähnliches bei der Bildung der Verbindung 30 durch Vakuumbedampfung oder Sputterverfahren eingeführt wird. Da jedoch der durch dieses Verfahren gebildete Film im allgemeinen hinsichtlich des Widerstandes gegen Elektromigration minderwertig ist, kann dieser nicht als Einlagenfilm für eine feine Aluminiumver­ bindung mit einer hohen Stromdichte verwendet werden. Um dieses Problem zu lösen, ist daher die erste Schicht 31 der Verbindung 30 ein Film, der einen hohen Widerstand gegenüber Elektromigration und einen großen Kristallkorndurchmesser aufweist. Zusätzlich ist die zweite Schicht 32, die in Kontakt mit dem ersten darunterliegenden Metall 28 der Pufferelektrode ist, ein Film mit einem kleinen Kristall­ korndurchmesser, bei dem eine kleine Menge eines Gases wie oben beschrieben, enthalten ist, wodurch die Verbindung 30 mit einem geschichteten Aufbau gebildet ist.
Ein Verfahren, bei dem die Verbindung 30 des geschichteten Aufbaues mit verschiedenen Kristallkorndurchmessern gebildet wird, wird beschrieben. Wenn zum Beispiel das Sputterver­ fahren angewendet wird, wird eine wie in Fig. 4 gezeigte Anlage zur Bildung eines Dünnfilmes benutzt. Nach Fig. 4 sind in einer Vakuumkammer 51 eine Kathode (Target) 52 und eine Anode (Substrathalter) 53 in einem Abstand voneinander angeordnet. Die Kathode 52 und die Anode 53 sind mit einer außerhalb des Vakuumbehälters 51 angeordneten Hochspannungs­ versorgung 54 verbunden. Es wird zum Beispiel Ar-Gas über ein Ar-Gaseinlaßventil 56 in die Vakuumkammer 51 eingelassen und beispielsweise N2-Gas über ein Einlaßventil für reaktive Gase 57 eingelassen. Die Vakuumkammer 51 ist über ein Hochvakuumventil 58 mit einem Hochvakuumpumpstand 59 verbun­ den, wodurch die Vakuumkammer 51 evakuiert werden kann. Nach Fig. 4 wird ein Halbleitersubstrat 60 während dessen Bear­ beitung auf die Anode gesetzt. Der Bereich der Gasentladung ist durch Punkte angedeutet und durch ein Bezugszeichen 61 gekennzeichnet.
Ein Verfahren zur Filmbildung mit der in Fig. 4 gezeigten Anlage geht wie folgt vonstatten. Zuerst wird nur Ar-Gas in die Vakuumkammer 51 eingelassen und eine Hochspannung zwischen der Kathode 52 und der Anode 53 angelegt, wodurch die Gasentladung 61 auftritt. Dadurch wird die erste Schicht 31 (Fig. 3B) der Verbindung 30 auf dem Halbleitersubstrat 60 entsprechend des bekannten Sputterverfahrens gebildet. Als nächstes wird eine kleine Menge eines der oben genannten Gase dem Ar-Gas hinzugefügt und ein Aluminiumfilm, der das reaktive Gas enthält, kontinuierlich gebildet. Dadurch wird die zweite Schicht 32 (Fig. 3B) der Verbindung 30 gebildet. Der Druck des zur Erzeugung der Gasentladung 61 eingeführten Ar-Gases beträgt ungefähr 1,3 bis 65×10-3 mbar, und, auch wenn das eingeführte Gas eines aus der Gruppe N2, O2, H2 und H2O ist, beträgt der Partialdruck davon ungefähr 2,6 bis 65×10-7 mbar. In diesem Fall liegt die Men­ ge des in der zweiten Schicht 32 der Verbindung 30 enthalte­ nen reaktiven Gases in dem Bereich von 100 bis 5000 ppm.
Wenn die Verbindung 30 mit diesem geschichteten Aufbau einer Wärmebehandlung bei Temperaturen von 400 bis 500°C unterwor­ fen wird, sind die Kristallkörner in der ersten Schicht 31, die keines der oben genannten Gase enthält, leicht angewachsen, wobei deren mittlerer Kristallkorndurchmesser 2 µm oder mehr wird.
Auf der anderen Seite beträgt der mittlere Kristallkorn­ durchmesser der zweiten Schicht 32, die eine kleine Menge eines oben genannten Gases enthält, 2 µm oder weniger, da das Wachstum der Kristallkörner unterdrückt wird. Als Folge davon ist, auch wenn die Pufferelektrode 27 auf der Verbin­ dung 30 dieses geschichteten Aufbaues gebildet ist, die Haftfestigkeit zwischen der Verbindung 30 und dem ersten darunterliegenden Metall 28 groß, wodurch das Auftreten des Ablösens zwischen diesen verhindert werden kann.
(C) Als nächstes wird wie in Fig. 3C gezeigt, der schützende Isolierfilm 25 aus einem Siliziumoxidfilm, Siliziumnitrid­ film oder ähnlichem durch chemische Abscheidung aus der Dampfphase zum Schutz der Verbindung 30 gebildet. Anschließend wird die Öffnung 26 an der Stelle, wo die Pufferelektrode gebildet werden soll, durch Photolithographie- und Ätzprozesse gebildet.
(D) Wie in Fig. 3D gezeigt, wird ein Cr-Film von ca. 0.1 bis 0.3 µm als erstes darunterliegendes Metall 28 gebildet und ein Cu-Film von ca. 0.5 bis 0.3 µm als zweites darunterlie­ gendes Metall 29 der Pufferelektrode durch eine Vakuumbe­ dampfung oder ein Sputterverfahren gebildet. Das erste darun­ terliegende Metall 28 dient als ein Film zur Verbesserung der Haftfestigkeit mit der Verbindung 30 und das zweite darunterliegende Metall 29 dient als Elektrode zum galva­ nischen Auftragen. Als nächstes wird ein Photolack 33 mit einer Öffnung zur Bildung der Pufferelektrode 27 mittels eines photolithographischen Schrittes gebildet.
(E) Wie in Fig. 3 gezeigt, wird die Pufferelektrode 27 aus Au, Cu, Lötmetall oder ähnlichem in der Öffnung des Photolackes 33 durch Galvanisierung gebildet. Die Höhe der Pufferelektrode 27 beträgt üblicherweise um 30 bis 100 µm.
(F) Nach Entfernen des Photolackes 33 werden die ersten und zweiten darunterliegenden Metalle 28 und 29 aus Cr und Cu bis auf den unteren Teil der Pufferelektrode 27 durch Ätzen entfernt. Als Ergebnis kann eine Halbleitereinrichtung wie in Fig. 1 gezeigt erhalten werden.
Wie in Fig. 6 gezeigt, wird die so vorgesehene Halbleiterein­ richtung 50 auf einem Leiter 52 einer Montierplatte 51 befestigt, bzw. gebondet, wobei die Oberfläche einer jeden Pufferelektrode 27 nach unten gerichtet ist.
(a) Obwohl die Verbindung 30 des geschichteten Aufbaues in dem oben beschriebenen Ausführungsbeispiel aus einem Al oder Al-Si-Legierungs-Film hergestellt ist, kann ein anderer Aluminiumlegierungsfilm, der Al als Hauptelement enthält, verwendet werden.
(b) Um das Wachstum der Kristallkörner in dem Aliminiumfilm der Verbindung 30 zu unterdrücken, kann ein Aluminiumfilm verwendet werden, bei dem Kupfer (Cu), Titan (Ti), Bor (B), Magnesium (Mg), Zirkonium (Zr) oder ähnliches hinzugefügt wird. Solche Aluminiumlegierungsfilme weisen jedoch ein sogenanntes Zurückziehen in Abhängigkeit des jeweils hinzu­ gefügten Elementes auf, d. h., ein Übergangsleck des aktiven Gebietes 22, einen Anstieg des ohmschen Kontaktwiderstandes, und des Verbindungswiderstandes, eine Verschlechterung des Widerstandes gegenüber Elektromigration oder ähnliches.
Um dieses Problem zu lösen, wird daher für die Verbindung 30 ein geschichteter Aufbau verwendet. Im genaueren ist die erste Schicht 31 ein Aluminium- oder Aluminiumlegierungsfilm aus Al, Al-Si-Legierungen oder ähnliches mit einem großen Kristallkorndurchmesser wie üblicherweise benutzt und die zweite Schicht 32 ist ein Aluminiumlegierungsfilm mit einem kleinen Kristallkorndurchmesser, bei dem Elemente wie zum Beispiel Kupfer (Cu), Titan (Ti), Bor (B), Magnesium (Mg), Zirkonium (Zr) oder ähnliches hinzugefügt werden. Als Ergeb­ nis, da nur der Aluminium- oder Aluminiumlegierungsfilm 31 direkt mit dem Halbleitersubstrat 21 und dem aktiven Gebiet 22 in Kontakt tritt, kann ein Zurückziehen wie zum Beispiel Übergangsleck, ungenügender ohmscher Kontakt oder ähnliches ver­ mieden werden. Des weiteren kann der gleiche Verbindungswi­ derstand und der Widerstand gegen Elektromigration ebensogut wie in einer herkömmlichen Einrichtung erhalten werden. Zusätzlich, da der mittlere Kristallkorndurchmesser der zweiten Schicht 32, die in Kontakt mit dem ersten darunter­ liegenden Metall 28 ist, 2 µm oder weniger beträgt, kann die Haftfestigkeit an dieser Grenzfläche erhöht werden, mit dem Ergebnis, daß das Ablösungsproblem gelöst werden kann.
Im allgemeinen beträgt eine genügend große Filmdicke der zweiten Schicht 32 mit einem kleinen Kristallkorndurchmesser 0,2 µm oder mehr. Die zugegebene Menge von Kupfer (Cu), Titan (Ti), Bor (B), Magnesium (Mg), Zirkonium (Zr) oder ähnliches kann genügen, um den mittleren Kristallkorndurch­ messer der zweiten Schicht 32 zu 2 µm oder weniger zum Zeitpunkt des Abscheidens des ersten darunterliegenden Metalles 28 zu verursachen. Obwohl es kleine Unterschiede je nach dem hinzugefügten Element gibt, werden daher diese Elemente mit 0.1 Gewichtsprozenten oder mehr im gesamten zugefügt. Jedoch wird es nicht vorgezogen, diese Elemente mit 1.0 Gewichtsprozenten oder mehr hinzuzufügen, da dann das Ätzen (insbesondere Trockenätzen) erschwert wird.
Im folgenden Ausführungsbeispiel wird ein Verfahren zur Bildung der Verbindung 30 des geschichteten Aufbaues mit verschiede­ nen Kristallkorndurchmessern beschrieben. Wenn die Sputter­ methode verwendet wird, wird zum Beispiel die in Fig. 5 gezeigte Anlage zur Bildung von Dünnfilmen benutzt. In Fig. 5 werden die gleichen Bezugszeichen für die gleichen oder entsprechenden Teile aus Fig. 4 verwendet. In der in Fig. 5 gezeigten Anlage ist jedoch eine Anode (Substrathalter 53) als ein Drehtisch dargestellt, der durch einen Antriebs­ mechanismus (nicht gezeigt) in Drehung versetzt wird. Zusätzlich ist in der wie in Fig. 5 gezeigten Anlage ein Pfad zum Einführen eines Gases wie zum Beispiel N2 im Unterschied zur in Fig. 4 gezeigten Anlage nicht vorge­ sehen. Weiterhin sind in Fig. 5 ein Kathodenpaar, d. h., eine Kathode 52a (Al-Target) und eine Kathode 52b (Al-Cu-Target) sowie dazu entsprechend ein Paar von Hochspannungsversorgun­ gen 54a und 54b vorgesehen.
Ein Verfahren zur Bildung eines Filmes entsprechend dieses Ausführungsbeispieles verläuft wie folgt: Zuerst wird eine Vakuumkammer 51 bis zu einem Hochvakuumzustand von etwa 10-7 mbar evakuiert, wobei ein Hochvakuumpumpenstand 59 verwendet wird. Dann wird das Ar-Gas-Einlaßventil 56 geöffnet und Ar- Gas wird in die Vakuumkammer 51 eingelassen. Anschließend wird eine Hochspannung zwischen der Kathode 52a (Al- Target) und der Anode 53 zum Erzeugen einer Gasentladung 51 angelegt und die erste Schicht 31 wird auf dem Halbleiter­ substrat 60 durch Sputtern gebildet.
Dann wird das Halbleitersubstrat 60 unter der anderen Kathode 52b (Al-Cu-Target) angeordnet, wobei die Anode 53 in Drehung versetzt wird. Eine Hochspannung wird zwischen der Kathode 52b und der Anode 53 angelegt, so daß die zweite Schicht 32 kontinuierlich abgeschieden wird.
Die so gebildete Verbindung 30 des schichtweisen Aufbaues wird einer Wärmebehandlung bei Temperaturen von 400 bis 500°C unterworfen. Während dieser Wärmebehandlung wachsen die Kristallkörner der ersten Schicht 31 leicht und der mittlere Durchmesser derselben wird 2 µm oder mehr. Auf der anderen Seite werden in der zweiten Schicht 32, die Verun­ reinigungen wie zum Beispiel Kupfer (Cu) oder ähnliches enthält, diese Verunreinigungselemente in den Korngrenzen abgeschieden, so daß die Korngrenzen an einer Bewegung gehindert werden können. Als Folge davon wird das Wachstum der Kristallkörner unterdrückt und der mittlere Durchmesser wird 2 µm oder weniger. Daher wird, wenn die Pufferelektrode 27 auf der Verbindung 30 gebildet wird, die Haftfestigkeit zwischen der Verbindung 30 und dem ersten darunterliegenden Metall 28 verbessert, und das Ablösungsproblem verhindert.
(c) Obwohl ein Cr-Film als erstes darunterliegendes Metall 28 in Kontakt mit der zweiten Schicht 32 mit einem kleinen Kristallkorndurchmesser in dem oben beschriebenen Ausfüh­ rungsbeispiel verwendet wird, können Elemente wie zum Bei­ spiel Titan (Ti), Vanadium (V), Molybdän (Mo), Wolfram (W), Nickelchrom (NiCr) oder Verbindungen, die diese Elemente enthalten, benutzt werden.
(d) Für die Verbindung 30 kann ein geschichteter Aufbau aus drei Schichten oder mehr verwendet werden.

Claims (4)

1. Flip-Chip-Halbleitereinrichtung, die ein Halbleitersubstrat (21) mit einem aktiven Gebiet (22), eine Elektrode (27) zum Verbinden nach außerhalb, eine Verbindungsschicht (30) aus Aluminium oder einer Aluminiumlegierung zum elektrischen Verbinden des aktiven Gebietes (22) mit der Elektrode (27) aufweist, wobei die Elektrode (27) eine erste darunterliegende Metallschicht (28) in direktem Kontakt mit der Verbindungsschicht (30) aufweist, dadurch gekennzeichnet, daß die erste darunterliegende Metallschicht (28) aus einem Material, das aus der Gruppe bestehend aus Chrom (Cr), Titan (Ti), Vanadium (V), Molybdän (Mo), Wolfram (W), Nickelchrom (NiCr) und Verbindungen, die diese Elemente aufweisen, ausgewählt ist, besteht, und daß die Verbindungsschicht (30) einen geschichteten Aufbau mit mindestens zwei Schichten (31, 32) aufweist, wobei der Kristallkorndurchmesser der der Elektrode (27) zugewandten ersten Schicht (32) kleiner als der der zweiten Schicht (31) ist.
2. Halbleitereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die erste Schicht (32) der Verbindungsschicht (30), die der Elektrode (27) zugewandt ist, aus einem Film besteht, der zumindest ein Gas enthält, das aus der Gruppe bestehend aus Stickstoff (N₂), Sauerstoff (O₂), Wasserstoff (H₂) und Wasser (H₂O) ausgewählt ist.
3. Halbleitereinrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die erste Schicht (32) der Verbindungsschicht (30), die der Elektrode (27) zugewandt ist, aus einem Aluminiumlegierungsfilm besteht, der zumindestens ein Element enthält, das aus der Gruppe bestehend aus Kupfer (Cu), Titan (Ti), Bor (B), Magnesium (Mg) und Zirkonium (Zr) ausgewählt ist.
4. Halbleitereinrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der mittlere Kristallkorndurchmesser der ersten Schicht (32) 2 µm oder weniger beträgt.
DE3830131A 1987-10-02 1988-09-05 Flip-chip-halbleitereinrichtung Granted DE3830131A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62250351A JPH0193149A (ja) 1987-10-02 1987-10-02 半導体装置

Publications (2)

Publication Number Publication Date
DE3830131A1 DE3830131A1 (de) 1989-04-20
DE3830131C2 true DE3830131C2 (de) 1993-08-12

Family

ID=17206624

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3830131A Granted DE3830131A1 (de) 1987-10-02 1988-09-05 Flip-chip-halbleitereinrichtung

Country Status (2)

Country Link
JP (1) JPH0193149A (de)
DE (1) DE3830131A1 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2598328B2 (ja) * 1989-10-17 1997-04-09 三菱電機株式会社 半導体装置およびその製造方法
US5268072A (en) * 1992-08-31 1993-12-07 International Business Machines Corporation Etching processes for avoiding edge stress in semiconductor chip solder bumps
IL106892A0 (en) * 1993-09-02 1993-12-28 Pierre Badehi Methods and apparatus for producing integrated circuit devices
IL108359A (en) * 1994-01-17 2001-04-30 Shellcase Ltd Method and device for creating integrated circular devices
IL110261A0 (en) * 1994-07-10 1994-10-21 Schellcase Ltd Packaged integrated circuit
JP4484578B2 (ja) * 2004-05-11 2010-06-16 株式会社リコー パターン形状体及びその製造方法
JP4896487B2 (ja) * 2005-10-17 2012-03-14 日本碍子株式会社 誘電体デバイスの製造方法、及び誘電体デバイス
JP2008114795A (ja) * 2006-11-07 2008-05-22 Mazda Motor Corp カーテンエアバッグ装置を備えた車両構造

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4017890A (en) * 1975-10-24 1977-04-12 International Business Machines Corporation Intermetallic compound layer in thin films for improved electromigration resistance
JPS5688359A (en) * 1979-12-21 1981-07-17 Toshiba Corp Semiconductor device and manufacture thereof
US4502207A (en) * 1982-12-21 1985-03-05 Toshiba Shibaura Denki Kabushiki Kaisha Wiring material for semiconductor device and method for forming wiring pattern therewith
JPS6288342A (ja) * 1985-10-15 1987-04-22 Fujitsu Ltd 積層強化型配線層の構造とその形成方法

Also Published As

Publication number Publication date
JPH0193149A (ja) 1989-04-12
DE3830131A1 (de) 1989-04-20

Similar Documents

Publication Publication Date Title
DE3632209C2 (de)
DE69523991T2 (de) Löt-Anschlusskontakt und Verfahren zu seiner Herstellung
DE69217617T2 (de) Verbindungsverfahren unter Verwendung eines aus mehrfach abwechselnden Gold- und Zinnschichten bestehenden Lotes
DE1903961C3 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung
DE2647566A1 (de) Leiterstreifenstruktur, ihre verwendung und herstellung
DE2032872A1 (de) Verfahren zum Herstellen weichlötfähiger Kontakte zum Einbau von Halbleiterbauelementen in Gehäuse
EP0002703B1 (de) Verfahren zum Herstellen von dünnen metallisch leitenden Streifen auf Halbleitersubstraten und damit hergestellte metallisch leitende Streifen
EP0024572B1 (de) Elektrisch leitender Kontakt- oder Metallisierungsaufbau für Halbleitersubstrate
DE3784605T2 (de) Verfahren zum herstellen einer halbleitervorrichtung und halbleitervorrichtung.
DE3830131C2 (de)
EP0745274B1 (de) Verfahren zur herstellung einer dreidimensionalen schaltungsanordnung
DE3217026A1 (de) Halbleitervorrichtung
DE69017520T2 (de) Metallisierungsprozess.
DE3787772T2 (de) Halbleiterchip mit einer Höckerstruktur für automatische Bandmontage.
DD201627A5 (de) Verfahren zum bilden elektrisch leitender durchdringungen in duennfilmen
DE1816748C3 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE3604741A1 (de) Homogener, feinkoerniger metallfilm auf einem traegermaterial und dessen herstellungsverfahren
DE10023834B4 (de) Verfahren zur Schichtbildung und -strukturierung
DE19603654C1 (de) Verfahren zum Löten eines Halbleiterkörpers auf eine Trägerplatte und Halbleiterkörper zur Durchführung des Verfahrens
DE3523808A1 (de) Verfahren zum loeten von teilen aus unterschiedlichen werkstoffen
EP0581152B1 (de) Verfahren zur Herstellung eines Multichipmoduls mittels Kontakhöcker
EP2028686B1 (de) Verfahren zum galvanischen Aufbringen eines Metalls, insbesondere von Kupfer, und Verwendung dieses Verfahrens
DE9212486U1 (de) Halbleiterkörper mit verlöteter Trägerplatte
DE4401858A1 (de) Verfahren zur Herstellung eines ohmschen Kontaktes auf P-leitenden III-V-Verbindungshalbleiter
DE10322135B9 (de) Bauelement mit einer Lötverbindung und Verfahren zur Herstellung der Lötverbindung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee