DE69523991T2 - Löt-Anschlusskontakt und Verfahren zu seiner Herstellung - Google Patents

Löt-Anschlusskontakt und Verfahren zu seiner Herstellung

Info

Publication number
DE69523991T2
DE69523991T2 DE69523991T DE69523991T DE69523991T2 DE 69523991 T2 DE69523991 T2 DE 69523991T2 DE 69523991 T DE69523991 T DE 69523991T DE 69523991 T DE69523991 T DE 69523991T DE 69523991 T2 DE69523991 T2 DE 69523991T2
Authority
DE
Germany
Prior art keywords
layer
solder
crcu
contact
tiw
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69523991T
Other languages
English (en)
Other versions
DE69523991D1 (de
Inventor
Atkinson Nye, Iii
Jeffrey Frederick Roeder
Ho-Ming Tong
Paul Anthony Totta
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE69523991D1 publication Critical patent/DE69523991D1/de
Application granted granted Critical
Publication of DE69523991T2 publication Critical patent/DE69523991T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Connections Effected By Soldering, Adhesion, Or Permanent Deformation (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Electrical Connectors (AREA)
  • Multi-Conductor Connections (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)
  • Electroplating Methods And Accessories (AREA)

Description

  • Die vorliegende Erfindung bezieht sich im Allgemeinen auf eine Lötverbindung, die beim Herstellen von Mikroelektronik- Bauelementen verwendet wird, und insbesondere auf die verbesserte Metallisierung eines Löt-Anschlusskontaktes.
  • In der Mikroelektronik wird der Begriff Verbindung oft dazu verwendet, eine Struktur oder ein Verfahren zum elektrischen Verbinden eines aktiven Bauelementes wie zum Beispiel eines Halbleiters, Kondensators oder eines Lasers mit einem keramischen Trägermaterial oder einer organischen Leiterplatte zu beschreiben. Eine Art der Verbindung, die hart oder semipermanent genannt wird, verwendet eine Lötlegierung mit niedrigem Schmelzpunkt. Dies steht im Gegensatz zu einer lösbaren Verbindung wie z. B. Kontaktstifte und Sockel.
  • Die Flip-Chip-Kontaktierung ist eine bedeutende Teilmenge innerhalb des Bereichs der Lötverbindung. Bei der Flip-Chip- Kontaktierung wird die elektrische und physische Verbindung zwischen einem keramischen Trägermaterial oder einer organischen Leiterplatte und einem eine elektronische Schaltung aufweisenden Siliciumchip durch Verbinden entsprechender Anschlusskontakte auf dem Silicium und dem keramischen Trägermaterial oder der organischen Leiterplatte mittels Lötkugeln oder -säulen gebildet. In allen nachfolgenden Erörterungen wird der Begriff "Substrat" verwendet, um entweder einen Siliciumchip, ein keramisches Trägermaterial oder eine organische Leiterplatte zu bezeichnen. Das Lötmaterial für die Kugel wird üblicherweise bei der Metallisierung des Anschlusskontaktes entweder auf dem Bauelement oder auf dem Substrat und manchmal auf Beiden gebildet. Die Herstellung von Löt-Anschlusskontakten ist ein wichtiger Fertigungsprozess für die Mikroelektronik.
  • In Anwendungen, bei denen die Menge an Lötmittel in der Lötverbindung weniger kritisch ist und die Strukturelemente relativ groß sind (ungefähr 1 mm), kann die Tauch-, Sieb- oder Sputter-Löttechnik eingesetzt werden. Bei kritischen Anwendungen, bei denen das Volumen und die Zusammensetzung des Lötmittels eng gesteuert werden müssen (weniger als 25% Abweichung), wird der Löt-Anschlusskontakt entweder durch Verdampfung des Lötmittels, durch eine Metall- oder Schutzlackmaske oder durch Aufplattieren von Lötmittel durch eine Schutzlackmaske gefertigt. Im Allgemeinen kann der Löt- Anschlusskontakt auf einem Substrat als aus zwei Teilen bestehend betrachtet werden, einer davon eine metallisierte Schicht, die als Anschlusskontakt-Metallisierung bezeichnet wird, und der andere ein Körper aus Verbindungsmaterial (üblicherweise ein Lötmittel). Eine getrennte Anschlusskontakt-Metallisierung ist üblicherweise erforderlich, weil Verbindungsmetalle wie zum Beispiel Aluminium, Chrom, Molybdän, Wolfram usw., die für Verbindungsleitungen auf Bauelementen und Substraten verwendet werden, nicht geeignet sind, da sie vom Lötmittel nicht leicht benetzt werden und nicht in einer kontrollierten Weise chemisch damit reagieren. US-Patent Nr. 3 633 076 lehrt eine Lötverbindung, bei der als Anforderungen an die Metallisierung eines Löt-Anschlusskontaktes elektrische Leitfähigkeit, Adhäsion/mechanische Stabilität, Leichtigkeit des Aufbringens sowie Fotoverarbeitung, Lötbarkeit und mechanische Stabilität beim Verarbeiten aufgeführt sind. US-Patent Nr. 3 633 076 lehrt weiterhin die Verwendung einer dreischichtigen Metallisierung auf einem Halbleiter, um diese verschiedenen gegensätzlichen Anforderungen zu erfüllen. Diese Anforderungen sind selbst heute weiter gültig; jedoch sind zusätzliche Anforderungen bezüglich höchstintegrierter Bauelemente entstanden. Einige der neuen Anforderungen sind eine sehr große Anzahl von Anschlusskontakten (für erhöhte Anzahl an Eingängen/Ausgängen), genaue Anordnung der Anschlusskontakte, hohe mechanische Stabilität (wie zum Beispiel Spannung und Adhäsion) und niedrige Fehlerrate. Zum Beispiel wurde für die Spannung infolge Anschlusskontakt-Metallisierung festgestellt, dass sie die Bildung von Rissen in der dünnen Isolationsschicht unterhalb der Metallisierung zur Folge hat (Bhattacharya et al., In: US-Patent Nr. 4 434 434). US-Patent 4 343 434 lehrt, dass eine abgestufte geschichtete Anschlusskontakt-Metallisierung die Rissbildung in der darunter liegenden spröden Isolierschicht verringern kann. Herdzik et al. (In: IBM Technical Disclosure Bulletin, S. 1979, Band 10, Nr. 12, Mai 1968) erörtern die Aufbringung eines Überzugs von Al mit Cr, Mo oder W, um zu verhindern, dass Al mit dem Lötmittel zusammen schmilzt, wenn das Lötmittel aufgeschmolzen wird. Leonard und Revitz (In: IBM Technical Disclosure Bulletin, S. 1121, Band 13, Nr. 5, Oktober 1970) erörtern den Einsatz von oxidiertem Chrom als eine Barriere für die Anwendung in Löt-Anschlusskontakten zusammen mit einer gephasten Cr-Cu-Schicht. Dalal und Jaspal (In: IBM Technical Disclosure Bulletin, S. 1005, Band 20, Nr. 3, August 1977) beschreiben einen Prozess, bei dem Cr und Cu zusammen durch Verdampfung aufgebracht werden, um eine gephaste Cr-Cu-Schicht zu bilden. Die mit Cr-Cu gephaste Schicht, die aus mechanisch miteinander verzahnten Partikeln aus Cr und Cu besteht, hat gute Adhäsion sowohl zur darunter liegenden Cr-Schicht als auch zu dem darüber liegenden Kupfer und der intermetallischen Kupferschicht gezeigt. Gardner et al. (In: US-Patent Nr. 4 840 302) lehren die Verwendung einer Cr-Ti-Legierungsschicht anstelle von Cr oder Ti alleine als eine Adhäsionsschicht zu einem organischen Isolator, auf dem der Anschlusskontakt gebildet wird. Die Erfindung des US- Patents Nr. 4 840 302 beansprucht die Verminderung von Verbindungsbrüchen, wenn der Löt-Anschlusskontakt über einem organischen Isolator gebildet wird.
  • Es gibt andere Lehren, die für den Fertigungsprozess des Löt- Anschlusskontaktes kennzeichnend sind. In dem technischen Bericht mit dem Titel "Solder Bump Fabriction by Eletrochemical Method for Flip Chip Interconnection" von Kawanobe et al. (CH1671-7 IEEE, 1981, S. 149-155) sind verschiedene alternative Verfahren zur Ausbildung von Lothügeln und darunter liegender Metallisierung zusammengefasst. US-Patent 5 162 257, erteilt an Edward K. Yung, lehrt einen Prozess zur Fertigung eines Lothügels. In dem Prozess des US-Patents 5 162 257 werden Deckschichten aus Metall (Kupfer einschließend) über einem Substrat ausgebildet, wobei die oberste Schicht eine strukturierte Schicht Lötblockade wie zum Beispiel Chrom ist (Lötblockade ist ein Material, welches das Lötmittel beim Schmelzen nicht benetzt). Auf dem Substrat werden Bereiche mit Ansammlungen von Lötmittel gebildet, und das Lötmittel wird aufgeschmolzen, um mit dem Kupfer zu reagieren, das nicht von der Lötblockadeschicht bedeckt ist. Darauf folgt das Wegätzen der Lötblockadeschicht und anderer Metallisierungsschichten, wobei das Lötmittel und die Zwischenmetallschicht als Ätzmaske verwendet werden. US-Patent 5 268 072, übertragen an den Rechtsnachfolger der vorliegenden Erfindung, lehrt die Kombination von Nass- und Trockenätzverfahren zur Bildung eines abgestuften oder gestuften Kantenprofils einer dreischichtigen Metallisierung Cr/Cr-Cu/Cu.
  • Jede der oben besprochenen Lehren des Stands der Technik versucht, eine Lösung für ein bestimmtes Problem bereitzustellen, das in ihrer Lötmittelherstellung und -anwendung auftaucht. Keine der Lösungen jedoch scheint sich über unterschiedliche Anwendungen zu erstrecken. Das liegt daran, dass es Anforderungen gibt, die für jede Anwendung besonderer Art sind, obgleich die meisten Anforderungen an die Verbindung von Anschlusskontakten für alle Anwendungen allgemein gelten. Ferner ist es ganz offensichtlich, dass die Technologie zur Ausbildung von Löt-Anschlusskontakten nicht leicht vorhergesagt wird und die experimentelle Überprüfung zur Freigabe jeder Änderung in der Metallisierung oder im Prozess erforderlich ist. Ein Hauptziel der vorliegenden Erfindung ist es, eine höhere Fertigungsausbeute zu erreichen und die Zuverlässigkeit von Löt-Anschlusskontakten zu verbessern und gleichzeitig den Prozess zur Bildung kleinerer Löt-Anschlusskontakte in größerer Anzahl auf großen Substraten (z. B. 200-mm-Si-Wafer) bei geringen Kosten zu erweitern. Beim Verfolgen der spezifischen Erläuterungen im Abschnitt der genauen Beschreibung wird offensichtlich werden, dass viele der früheren Erfindungen das Hauptziel der vorliegenden Erfindung nicht ausreichend erfüllen.
  • Eine Aufgabe der vorliegenden Erfindung ist es, eine Struktur für einen Verbindungslöt-Anschlusskontakt und einen Fertigungsprozess dafür mit verbesserter Ausbeute und Zuverlässigkeit bereitzustellen.
  • Eine weitere Aufgabe der vorliegenden Erfindung ist es, einen preiswerten Fertigungsprozess bereitzustellen, der auf großen Substraten einsatzfähig ist.
  • Noch eine weitere Aufgabe der vorliegenden Erfindung ist es, die Anwendbarkeit des Prozesses auf Substrate zu verbessern, die eine Mehrstufen-Leitungsverbindung, hergestellt aus dünnen Al-Cu, Cu-Leitungen und dünnen Passivierungsschichten, enthalten.
  • Ein Prozess und ein Aufbau für einen verbesserten Löt- Anschlusskontakt werden offenbart. Der verbesserte Löt- Anschlusskontakt wird aus einer unteren metallischen Haftschicht, einer CrCu-Schicht oben auf der Haftschicht, einer lötkontaktfähigen Schicht über der CrCu-Schicht und einer Lötoberschicht hergestellt. Die Haftschicht besteht entweder aus TiW oder aus TiN. Ein Prozess zur Herstellung eines verbesserten Kontaktmetalls umfasst das Aufbringen einer Haftmetallschicht, einer Schicht aus CrCu über der Haftschicht und einer Schicht aus einem lötkontaktfähigen Material, über dem eine Lötschicht in selektiven Bereichen ausgebildet wird und die darunter liegenden Schichten unter Verwendung der Bereiche mit Lötmittel als eine Maske geätzt werden.
  • Die Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden anhand der nachfolgenden spezielleren Beschreibung der Erfindung offensichtlich, die in den beigefügten Zeichnungen veranschaulicht ist. Es handelt sich um:
  • Fig. 1 stellt eine bildhafte Ansicht einer Mikroelektronik- Unterbaugruppe dar, bei der die Flip-Chip-Kontaktierung eingesetzt wird.
  • Fig. 2 zeigt eine Rasterelektronenmikroskop-Aufnahme eines in Fig. 1 dargestellten Halbleiterchips, der eine Vielzahl gelöteter Anschlusskontakte besitzt.
  • Fig. 3 zeigt eine Querschnittsansicht eines Löt- Anschlusskontaktes auf dem in Fig. 2 gezeigten Halbleiterchip.
  • Fig. 4A und 4B stellen Querschnittsansichten zweier unterschiedlicher Substrat-Konfigurationen dar, bei denen ein Löt-Anschlusskontakt verwendet wird, und zeigen Bereiche des Substrats, die während des Ätzvorgangs des Löt- Anschlusskontaktes geschützt werden müssen.
  • Fig. 5 ist ein Blockdiagramm, das die Prozessschritte der vorliegenden Erfindung veranschaulicht.
  • Fig. 1 zeigt eine Unterbaugruppe (Modul), bei der die Flip- Chip-Kontaktierung eingesetzt wird, wobei ein Halbleiterchip 30 elektrisch und physisch an ein keramisches Substrat 10 mittels einer Vielzahl von Lothügeln 40 angeschlossen ist. Die Lothügel 40 sind an einem Ende mit der Anschlusskontakt- Metallisierung auf Chip 30 und am anderen Ende mit der Anschlusskontakt-Metallisierung auf dem Substrat 10 verbunden. Die Lothügel 40 sind aufgeschmolzen worden, um eine metallurgische Verbindung zwischen dem Lötmittel und der Anschlusskontakt-Metallisierung auf Chip 30 und auf dem keramischen Substrat 10 zu bilden. Üblicherweise wird vor dem Verbinden das Lötmittel als Bestandteil von Chip 30 oder Substrat 40 oder Beidem vorgefertigt. In einigen Fällen werden Lötformteile eingesetzt, die nicht Bestandteil von Chip 30 oder Substrat 10 sind. Bei anderen Verbindungsarten sind die Anschlusskontakte auf dem Substrat vorgelötet und werden mittels einer TAB-Verbindung (TAB = Tape Automated Bonding) zusammengefügt. In einigen Fällen wird das aufgeschmolzene Lötmittel als eine thermische Verbindung zum Befestigen der Chiprückseite auf einem keramischen Substrat verwendet, und die elektrische Verbindung wird mittel TAB oder Leiterbahn gebildet. Obgleich hierin nicht ausdrücklich dargestellt, gelten die hier geführten Erläuterungen ebenso für keramische Grid-Arrays, Tape-Ball-Grid-Arrays und dergleichen. Die besonderen Merkmale der vorliegenden Erfindung werden hier veranschaulicht, indem die Bildung von Lothügeln auf einem Halbleiterchip 30 betrachtet wird, aber es versteht sich von selbst, dass im Wesentlichen ähnliche Darstellungen mit anderen, oben erwähnten Anmeldungen gegeben werden können.
  • Fig. 2 zeigt eine Vielzahl von Löt-Anschlusskontakten oder Lothügeln auf der Oberfläche eines Halbleiterchips 30. Die Anordnung, Anzahl und Größe der Lothügel 50 werden üblicherweise durch die Anforderungen an die Ausführungsart des Chips und das keramische Substrat, die Modulzuverlässigkeit und Einschränkungen im Prozess des Löt- Anschlusskontaktes bestimmt. Die Gesamtzahl von Verbindungen, die in höchstintegrierten VLSI-Logikpackungen verwendet werden, beträgt derzeit etwa 1000 und wird vermutlich weiter steigen. Daher ist die für eine einzelne Kontaktstelle erforderliche Zuverlässigkeit ziemlich hoch.
  • Fig. 3 zeigt einige Hauptelemente eines Lothügels auf einem Chip, der als C4 (C4 = Controlled Collapsible Chip Connection) bezeichnet wird (O.A. Totta und R.P. Sopher, IBM Journal Research and Development, Mai 1969, S. 226-238). Fig. 3 wird dazu verwendet, um einige der hervorstechenden Merkmale des Stands der Technik zu besprechen und auch, um die Hauptausführungsformen der vorliegenden Erfindung hervorzuheben. Der Halbleiterchip 30 enthält darin mindestens eine Ebene mit strukturierter Verdrahtung 60, die durch eine dünne Isolationsschicht 70 isoliert und passiviert ist. Eine Öffnung 75 oder eine Durchkontaktierung wird entsprechend der Lage des vorgesehenen Lothügel-Anschlusses in der Isolation 70 zur darunter liegenden Leiterbahn 60 ausgebildet. Stand der Technik ist es, dass die Schicht 80 aus ungefähr 1 kÅ (1Å = 10&supmin; ¹&sup0; m) Cr hergestellt wird, was die Haftung zum Isolator 70 gewährt, während gleichzeitig der elektrische Kontakt zur Schicht 60 durch die Öffnung 75 hergestellt wird. Öffnung 75 ist in Fig. 3 als eine Durchkontaktierung dargestellt; in vielen Anwendungen jedoch kann sie durch einen leitenden Kontakt (nicht dargestellt) ersetzt werden, hergestellt aus einer durch Siebdruck aufgebrachten und eingebrannten Metallpaste in einem keramischen Substrat oder durch Aufplattieren der Durchkontaktierung in einer Leiterplatte aus Kunststoff oder Keramik. Die Schicht 90 besteht üblicherweise aus 5 kÅ bis 10 kÅ Kupfer oder Nickel oder einem anderen geeigneten lötbaren Material, das zum Ausbilden einer metallurgischen Bindung mit dem Lötmittel bei Erhitzen des Lötmittels reagiert. Eine Zwischenschicht 85, die üblicherweise aus etwa 1500 kÅ10 kÅ gephastem Cr-Cu besteht, wird zwischen den Schichten 80 und 90 ausgebildet, um erforderlichenfalls Haftung zwischen Schicht 90 und Schicht 80 zu gewähren. Die Schicht 100 wird manchmal über der Schicht 90 ausgebildet, besteht aus etwa 1 kÅ Au und dient zum Schutz der Cu-Oberfläche vor Oxidation während der Lagerung und Handhabung vor dem Aufbringen der Lötschicht 120. Die Schicht 120, das Lötmittel, enthält üblicherweise eines oder mehrere der Elemente Pb, Bi, Sb, Sn, In, Ag, Au. Beim Aufheizen zum Schmelzen des Lötmittels (Aufschmelzen oder Rückfluss) reagiert die Cu-Schicht 90 mit mindestens einem Bestandteil der Lötmittelschicht 120, wodurch intermetallische Phasen (nicht dargestellt) wie zum Beispiel CuSn, CuIn und CuSb usw. gebildet werden. Die metallurgische Reaktion zwischen Cu und dem Lötmittel (Benetzung genannt) wandelt Teile der Cu-Schicht 90 oder alles in intermetallische Phasen um. Die wirkliche Zusammensetzung der intermetallischen Phasen wird durch die Bestandteile bestimmt, die energetisch begünstigt sind. Phasendiagramme von Elementen, z. B. von Cu und Sn, enthalten Informationen darüber, welche intermetallischen Phasen sich ausbilden können. Phasendiagramme von Systemen mit zwei Elementen (Binärsysteme) findet man in Büchern über Phasendiagramme. Wenn das Lötmittel zur Reparatur des Moduls mehrmals aufgeschmolzen wird, nehmen die intermetallische Phasen aus Cu-Sn in der Dicke zu, werden grob und unterbrochen. Ein Teil der intermetallischen Phasen wird im Lötmittel fein verteilt, was als "Lösungs-unterstütztes Abplatzen" bezeichnet wird (Berry und Ames, IBM Journal Research and Development, Mai 1969, S. 286-296). Berry und Ames beobachten, dass "die Vermeidung der Entnetzung von Lötmittel in hohem Maße abhängig von solchen Faktoren ist, die den Prozess des Abplatzens letztendlich blockieren oder hemmen. Diese Faktoren werden in der Produktion durch den Gebrauch des Einphasens von Cr-Cu optimiert..". Die Schutzschicht 100 wird im Zyklus des Zusammenfügens vollständig aufgebraucht und bildet intermetallische Bestandteile, die üblicherweise innerhalb des Lothügels verteilt sind.
  • Die Wahl einer bestimmten Dicke für die einzelnen Schichten, die Reihenfolge ihrer Anordnung und der gewählte Auftrags- und Strukturierungsprozess wird durch einen großen Bereich von Anforderungen bestimmt, die bereits früher dargelegt wurden wie zum Beispiel die Eignung des Prozesses, Spannung in der Schicht, Zwischenschichtenhaftung usw. Gleichzeitig sind die zur Auswahl stehenden Strukturierungsprozesse begrenzt und können zusätzliche Einschränkungen auferlegen.
  • Die vorliegende Erfindung verwendet eine Kombination von Prozessschritten wie zum Beispiel Aufbringen der Deckschicht, Maskieren und Fotolithografie, Zugabe des Lötmittels in selektive Bereiche und subtraktives Ätzen der Deckschichten, um einen preiswerten Fertigungsprozess zu verwirklichen, der auf große Wafer und die Eigenschaften kleiner Anschlusskontakte erweiterbar ist. Die Materialien, ihre Dicke und die Ätzprozesse für unterschiedliche Schichten werden entsprechend gewählt und optimiert, um die Ausbeute und die Zuverlässigkeit zu verbessern. Weiterhin ist der Prozess und der Aufbau des Löt-Anschlusskontaktes der vorliegenden Erfindung entsprechend gewählt, um die Verträglichkeit zwischen unterschiedlichen Schichten und Prozessen sicherzustellen. Ein spezifisches Problem, dessen Bewältigung sich die vorliegende Erfindung zum Ziel gesetzt hat, ist ein Rückstandsfehler und Ausbeuteverluste, die beobachtet wurden, als Techniken nach dem Stand der Technik zum Ätzen von Metallisierungsschichten gebraucht wurden, bei denen die Eigenschaften des darüber liegenden Lötmittels als Maske verwendet wurde. Beispielsweise lehrt US-Patent Nr. 5 268 072 das elektrolytische Ätzen der CrCu-Legierungsschicht und der Cu-Kontaktschicht. Der Begriff CrCu-Schicht, der im Text dieser Anmeldung benutzt wird, schließt sämtliche Schichten ein, die sowohl Cr-Atome als auch Cu-Atome enthalten unabhängig davon, ob sie von einem Legierungs-Target aufgebracht oder gemeinsam von zwei getrennten Quellen aus gephast verdampft werden. Demgemäß schließt der Begriff CrCu- Legierungsschicht gephaste CrCu-Schicht in ihrer Definition mit ein. Im Prozess nach US-Patent Nr. 5 268 072 wird das Lötmittel der Metallisierung des Anschlusskontaktes an ausgewählten Stellen zugegeben. Cu- und CrCu-Schichten werden elektrolytisch geätzt, wobei der Lothügel wie eine Maske verwendet wird. Beim elektrolytischen Ätzen der CrCu-Schicht im Prozess nach US-Patent Nr. 5 268 072 wird jedoch auch die darunter liegende Cr-Schicht geätzt. Ungleichförmigkeiten des Prozesses und Schwankungen in einem Los haben oft zur Folge, dass die Cr-Schicht teilweise geätzt wird, bevor die CrCu- Schicht vollständig geätzt ist. Die Cr-Schicht, die als elektrische Leiterbahn während des elektrolytischen Ätzens benutzt wird, wird unterbrochen, was die vollständige Entfernung der CrCu-Schicht verhindert und zu Ausbeuteverlusten führt. Die gesamte Fertigungsqualität des elektrolytischen Ätzprozesses wird beeinträchtigt.
  • Auf der Basis dieser Erörterungen haben die einreichenden Erfinder eine neue Prozess/Materialanforderung bei der Auswahl und Herstellung von Anschlusskontaktmetallisierungen erkannt, die unter Verwendung von Fig. 3 folgendermaßen beschrieben werden kann: der gewählte Ätzprozess zum Entfernen unerwünschter Teile der oberen Metallisierungsschichten zur Ausbildung der Schichten 85 und 60 sollte nicht die darunter liegende Haftschicht 80 ätzen. Diese Anforderung kann erfüllt werden durch Entwicklung eines neuen Ätzprozesses oder durch Verwendung eines neuen Materials anstelle von Cr für die Schicht 80 in Fig. 3. Die Wahl eines neuen Material wird jedoch einen Beweis dafür erfordern, dass die neue Haftschicht 80 in Kombination mit eine Barriereschicht 85 und einer Lötkontaktschicht 90 die früher erläuterten, in Wechselbeziehung stehenden Anforderungen erfüllt. Die einreichenden Erfinder haben weiterhin eine andere Anforderung für einen guten Fertigungsprozess erkannt, nämlich dass der zum Ätzen der Haftschicht 80 in Fig. 3 benutzte Prozess ferner nicht die Verdrahtungsschicht 60 ätzen darf, die in Bereichen innerhalb des Substrats 30 ausgespart ist. Diese Thematik kann mit Hilfe der Fig. 4A und 4B besser verstanden werden.
  • Fig. 4A zeigt eine Durchgangskontaktöffnung 215 auf einem Substrat 200 und eine Metallisierung des Anschlusskontaktes, die sich zusammensetzt aus einer Haftschicht 240, einer wahlweisen Kontaktschicht 260 und einer lötfähigen Schicht 280 sowie einer Schicht aus Lötmittel 300. In Bezug auf die vorherige Erörterung kann die Schicht 240 aus Cr bestehen, die Schicht 260 kann aus CrCu bestehen und die Schicht 280 kann aus Cu oder Ni bestehen. Fig. 4A zeigt auch eine gewollte Öffnung 216 zu der versteckten Verdrahtungsschicht 210 im Substrat. Bei Öffnung 216 handelt es sich um einen absichtlich ausgesparten Kontakt, der zur äußeren Verbindung mit der Verdrahtungsschicht 210 über eine andere Technik als der Flip- Chip-Kontaktierung wie zum Beispiel Drahtbonden, TAB usw. oder zur Sondierung des "Kerf"-Bereichs mit Prüfgeräten verwendet werden kann. Ebenso ist in Fig. 4A eine versehentliche Öffnung dargestellt, verursacht durch einen Fehler 218, durch den Teile des versteckten Drahtes 210 freiliegen. Bei dem Fehler 218 kann es sich um ein sehr kleines Loch, einen Ätz- oder Auftragsfehler handeln. Fig. 4B ist der Fig. 4A ähnlich außer, dass der Anschlusskontakt einen Stiftkontakt 215' anstelle des Durchgangskontaktes 215 benutzt. Bei dem Stiftkontaktprozess wird eine metallische Beschichtung zum Auffüllen der Kontaktöffnung verwendet. Im Falle einer gewollten Öffnung wird eine Stiftoberfläche 216' freigelegt und im Falle eines Fehlers 218 wird eine schadhafte Verbindung 218' gebildet. Gewollte Öffnungen 216 sind in einigen Halbleiterchips eingefügt, um eine Flexibilität bei der Verwendung unterschiedlicher Verbindungen zu ermöglichen und um ihn mit unterschiedlichen Substraten zu benutzen.
  • Bei Vorhandensein dieser gewollten und ungewollten Öffnungen in der Oberschicht des Substrats haben die Erfinder erkannt, dass die Auswahl der Metallisierungsschicht 240 und des zum Entfernen unerwünschter Teile der Schicht 240 verwendeten Prozesses "verträglich" sein muss, d. h., dass die Schicht 210 nicht angegriffen und nicht geätzt wird. Andernfalls kann in einer Fertigungsumgebung der Ätzschritt zum Entfernen unerwünschter Teile der Schicht 240 zum teilweisen oder vollständigen Ätzen von Teilen der Leiterbahn 210 in den absichtlichen Öffnungen und den Fehleröffnungen führen. Ein teilweises Ätzen kann Störungen der Betriebssicherheit zur Folge haben, während ein vollständiges Ätzen zu Ausbeuteverlusten führen kann. Diese Angelegenheit wurde weder durch den Stand der Technik erkannt noch durch den Stand der Technik gelöst. Beispielsweise wird in US-Patent Nr. 5 162 257, welche das Ausbilden eines Lothügels mit Metallisierungsschichten aus Cr, gephasten CrCu und Cu lehrt, ein Ätzmittel auf Salzsäurebasis (Spalte 6, Zeilen 24-26) zum Ätzen von Cr-Cu- und Cr-Schichten verwendet. Es ist bekannt, dass Ätzmittel auf Salzsäurebasis die freiliegende Al- Oberfläche heftig angreifen, weshalb diese Lehre nicht ohne Weiteres für die Produktion in großem Maßstab von Anschlusskontakten auf Substraten mit Al-Verdrahtung geeignet ist. Die einreichenden Erfinder haben erkannt, dass für einen Fertigungsprozess mit hoher Ausbeute ein Prozess, der zum Ätzen der Haftschicht 240 der Anschlusskontakt-Metallisierung in Fig. 4A benutzt wird, für die versteckte Verdrahtungsschicht 210 geeignet sein muss (d. h. sie darf nicht ätzen). Es ist nicht immer leicht, Ätzbedingungen und -chemikalien zu modifizieren, weil spezifische Ätzbedingungen zur Steuerung der geometrischen Form der geätzten Metallisierungsschichten erforderlich sind (ein zum Rand abfallendes Profil), um spannungsbedingte Risse im darunter liegenden Isolator zu minimieren.
  • Eine bevorzugte Ausführungsform der vorliegenden Erfindung kann unter Verwendung von Fig. 5, welche die Prozessschritte mittels eines Blockdiagramms zeigt, zusammen mit der in Fig. 3 gezeigten Ansicht im Querschnitt verstanden werden. Der erste Schritt 505 beinhaltet das Aufbringen einer oder mehrerer Deckschichten zur Metallisierung auf ein Substrat 30, daß eine obere Isolationsschicht 70 und einen Kontaktbereich 75 aufweist. Die Schichten 80 und 85 aus Fig. 3 werden gebildet, wenn unerwünschte Teile von den obigen Deckschichten in einem späteren Prozessschritt entfernt werden. In den meisten praktischen Fällen weist das Substrat 30 verschiedene Kontaktbereiche 75 auf. In dem bevorzugten Prozess wird eine Schicht aus TiW von einem Legierungs-Target als eine Deckschicht aufgesputtert, die in einem späteren Prozessschritt zur Bildung der Schicht 80 in Fig. 3 selectiv geätzt wird. Dem Beschichten mit TiW folgt der Sputterauftrag einer CrCu-Schicht von einem CrCu-Legierungs-Target und einer Cu-Schicht von einem Cu-Legierungs-Target, wobei die Cu- und CrCu-Schichten in einem späteren Schritt selektiv geätzt werden, um die Schichten 90 bzw. 85 in Fig. 3 zu bilden. Die CrCu-Schicht kann auch mit Hilfe anderer Techniken aufgebracht werden wie zum Beispiel durch Parallelsputtern von zwei elementaren Targets oder durch Parallelverdampfung aus zwei Verdampfungsquellen. Ungeachtet der verwendeten Technik ist die sich ergebende Schicht eine Mischung aus Cr- und Cu- Partikeln, die physisch miteinander gemischt sind und miteinander verzahnte Partikel besitzen. Eine Schicht aus TiN kann in der vorliegenden Anmeldung als Alternative zu der TiW- Schicht verwendet werden. Grund dafür ist, dass TiN wie TiW eine gute Haftung zu den Isolatoren besitzt und eine gute Diffusionsbarriere gegenüber der Metallisierung ist, die in mikroelektronischen Anwendungen verwendet wird. Sowohl TiN als auch TiW können mittels Plasma, das Fluorkohlenwasserstoff- Sorten enthält, geätzt werden, das nicht Al, Cu oder Pb-Sn ätzt. Wenn Plasma aus Fluorkohlenwasserstoff zum Ätzen verwendet wird, kann die Bildung einer Oberflächenschicht aus Fluorid über der Pb-Sn-Schicht 120 zu einem Problem werden und zusätzliche Verarbeitungsschritte zu dessen Entfernen vor oder während des Zusammenfügens der Lötverbindung erforderlich machen. Ferner erfordert der Prozess der reaktiven Ionenätzung mittels Fluorkohlenwasserstoff eine enge Prozesssteuerung und Gleichmäßigkeit, da der Prozess die darunter liegende Isolationsschicht 70 in Fig. 3 ätzen kann. Ein zu großer Dickenverlust der Isolationsschicht 70 kann für viele Anwendungen unannehmbar sein. In dem bevorzugten Prozess ist die Isolationsschicht 70 in Fig. 3 ein Polyimid, das die chemische Zusammensetzung PMDA-ODA (pyromellitsches Dianhydrid-Oxydianilin) besitzt. Es können jedoch organische Materialien mit jeder beliebigen chemischen Zusammensetzung als Schicht 70 verwendet werden, die als Isolator für mikroelektronische Anwendungen geeignet sind. Zusätzlich können anorganische Isolatoren wie zum Beispiel Siliciumdioxid, Siliciumnitrid und Siliciumoxynitride, die mittels physikalischer, thermischer und PECVD-Prozesse aufgebracht werden, als Schicht 70 verwendet werden.
  • Die Dicke der TiW-Schicht 80 kann im Bereich von 250 Å bis 2000 Å liegen. Bei einigen Anwendungen wird das Substrat vor dem Aufbringen des TiW sputtergeätzt, um einen geringen elektrischen Widerstand und gute Haftung zu gewährleisten. Der Wolfram-Gehalt in dem Sputter-Target beträgt üblicherweise etwa 90 Atomprozent, kann aber auch von 60 bis 90 Atomprozent reichen, der Rest ist Ti. Die CrCu-Schicht 85 weist eine Dicke von 100 Å bis 2000 Å auf. Die Zusammensetzung der CrCU-Schicht 85 weist einen Cr-Gehalt im Bereich von 20% bis 80% auf und der Rest ist Cu. In der bevorzugten Ausführungsform enthielt der Sputter-Target des TiW 90 Atomprozent W und der Sputter- Target des CrCu enthält Cr und Cu zu gleichen Volumenanteilen. Obwohl Sputtern der bevorzugte Prozess ist, sind die Schichten 80 und 85 in Fig. 3 vor dem Ätzen ihrem Wesen nach deckend, und andere Techniken wie zum Beispielen Plattieren, Verdampfen, CVD können ebenfalls eingesetzt werden.
  • Nach dem Aufbringen der TiW- und CrCu-Schichten können wahlweise zwei Prozesse zum Auftrag des Kupfers benutzt werden. In einem Prozessschritt 510 wird eine strukturierte Cu-Schicht oben auf der CrCu-Schicht entweder mittels Aufbringen durch eine Schutzlack- oder eine Metallmaske ausgebildet. Alternativ dazu kann eine strukturierte Cu- Schicht auch durch Aufbringen einer Deckschicht und subtraktives Abätzen unter Verwendung einer Schutzlackmaske erreicht werden. Dieses Verfahren des Strukturierens von Kupfer nach Schritt 510 besitzt zu viele Prozessschritte im Vergleich zu dem bevorzugten Schritt 515 im Blockdiagramm Fig. 5. Im Schritt 515 wird die Kupferschicht, die der Schicht 90 in Fig. 3 entspricht, als eine Deckschicht aufgebracht, vorzugsweise durch Aufsputtern von einem Kupfer-Target. Die Dicke des Kupfers kann in Abhängigkeit von der Anwendung im Bereich von 1000 Å bis 2 um liegen. In dem bevorzugten Prozess wird eine Kupferdicke von 4300 Å verwendet. Alternativ dazu kann eine Schicht aus Nickel oder Kobalt, die für ihre Lötbarkeit bekannt sind, anstelle des Kupfers verwendet werden, um die Schicht 90 in Fig. 3 auszubilden. In unseren Versuchen wurde ein Inline-Sputtersystem MRC 662 mit Mehrfach- Targets verwendet, um TiW-, CrCu- und Cu-Schichten nacheinander in einer einzigen Evakuierung aufzubringen. Anschließend wird, wie in Prozessschritt 520 dargestellt, eine Schicht als Isolationsmaske mit Öffnungen entsprechend den Stellen für die Löt-Anschlusskontakte ausgebildet. In dem bevorzugten Prozess wird die Maske aus negativem Trockenfilm- Schutzlack hergestellt. Andere Maskenmaterialien wie zum Beispiel positive Schutzlacke, Isolatoren wie zum Beispiel Polymere, Siliciumoxide, Nitride und Mischungen daraus können ebenfalls verwendet werden. In dem bevorzugten Prozess wird eine Lötmittellegierung aus Pb-35n durch die Öffnungen in der isolierenden Maskenschicht plattiert, die im Wesentlichen das Volumen der Öffnung füllt und - falls erforderlich - überfüllt. Der Prozess der Elektroplattierung benutzt bekannte Plattierrezepturen und Plattierausrüstung und verwendet ferner Deckmetallisierungsschichten aus TiW, CrCu und Cu unterhalb der Isoliermaskenschicht, um eine elektrische Leiterbahn für den Plattierbetrieb bereitzustellen. Andere gewünschte Zusammensetzungen des Lötmittels wie zum Beispiel eutektisches Pb-Sn, Pb-In, Pb-In-Sn usw. können ebenfalls plattiert werden unter Verwendung von in der Industrie weitgehend bekannter Prozesse. Demgemäß wird in Schritt 520 das Lötmittel dem Substrat selektiv an den Stellen mit den Öffnungen zum Ausbilden der Schicht 120 aus Fig. 3 zugegeben. Nachdem das Lötmittel durch Plattieren ausgebildet ist, wird die Maske durch Nass- oder Trockenätzen in Schritt 520 entfernt. Im Falle eines organischen Schutzlackes wurde Veraschung in O&sub2; zum Entfernen der Maskenschicht eingesetzt.
  • Im Schritt 525 werden unerwünschte Bereiche der Deckkontaktschicht aus Cu, Ni oder Co und der dazwischenliegenden Schicht aus CrCu und der unteren Haftschicht aus TiW oder TiN oder ähnlich aus Zonen außerhalb der Lötbereiche entfernt, um jeweils die Schichten 90, 85 und 80 aus Fig. 3 auszubilden. In dem bevorzugten Prozess werden die Cu- und CrCu-Schichten zuerst mit einem Ätzmittel aus Kaliumsulfat elektrolytisch gemäß der Lehre in US-Patent Nr. 5 268 072 geätzt, das dem Rechtsnachfolger erteilt wurde. Die einreichenden Erfinder haben herausgefunden, dass die bevorzugte Ausführungsform der TiW-Schicht 80 durch den Prozess des elektrolytisches Ätzens, der zum Entfernen der Cu- und CrCu-Schichten in den freiliegenden Zonen eingesetzt wird, nicht geätzt wird. Damit kann die Deckschicht aus TiW eine Leiterbahn für einen elektrischen Strom zum elektrolytisches Ätzen (und Überätzen) darüber liegender Schichten aus Kupfer und CrCu bereitstellen, um die Schichten 90 und 85 auszubilden, ohne dass irgendwelche Reste zurückbleiben. In Schritt 525 wird im Anschluss an die Ausbildung der CrCu- Schicht 85 und der Cu-Schicht 90 die Deckschicht aus TiW chemisch unter Verwendung einer gepufferten H&sub2;O&sub2;-Mischung gemäß der Lehre in US-Patent Nr. 4 814 293 geätzt. In dem bevorzugten Prozess wird eine Mischung aus H&sub2;O&sub2;, EDTA und einem Passivierungsmittel verwendet. Dieses Ätzmittel entfernt selektiv TiW und greift Cu-, Al- und CrCu-Schichten nicht merklich an.
  • Demgemäß wurde eine brauchbare Folge von Prozessschritten zum Ausbilden der bevorzugten Ausführungsform der vorliegenden Erfindung eines mehrschichtigen Metallisierungsaufbaus, bestehend aus TiW oder TiN als untere Haftschicht 80, einer Zwischenschicht 85 aus CrCu und einer Kontaktschicht 90 aus Cu, in einer wechselseitig verträglichen und zuverlässigen Art und Weise aufgezeigt. Es ist jedoch noch erforderlich, dass ermittelt wird, ob die ausgewählten Schichten gute Berührungsflächen miteinander und mit den isolierenden Schichten ausbilden. Eine experimentelle Überprüfung der mechanischen Unversehrtheit der drei Schichten und der gesamten Verbindung musste durchgeführt werden, um die Nützlichkeit der Erfindung zu vollenden. Eine gute mechanische Unversehrtheit der Verbindungsstruktur gewährleistet, dass sowohl die richtige Materialwahl als auch die richtige Prozesswahl stattgefunden hat. Eine zuverlässige Technik zum Sicherstellen der mechanischen Unversehrtheit und Haftung des Löt-Anschlusskontaktes ist ein Zugversuch. Bei einem Zugversuch wird der Chip auf einem Substrat mit einer Lötanschlussverbindung wie in Fig. 1 angebracht, und der Chip und das Substrat werden mechanisch auseinander gezogen. Wird der Versuch richtig durchgeführt, tritt die Abtrennung in einem Teil der Lötanschlussverbindung auf. Wenn die Trennung innerhalb des Lötmittelvolumens durch plastische Verformung des Lötmittels geschieht, so kann man daraus schließen, dass die Berührungsflächen zwischen den metallisierten Schichten und dem Isolator auf dem Chip oder dem Substrat brauchbar sind. Eine Abtrennung zwischen einer der metallisierten Schichten oder von der Isolationsoberfläche weist auf schlechte mechanische Unversehrtheit hin. Der Zugversuch kann aggressiver ausgeführt werden, indem die Verbindung vor dem Versuch einem mehrmaligen wiederholten Schmelzen des Lötmittels (Aufschmelzen) in einer nichtoxidierenden Umgebung unterzogen wird.
  • In Tabelle 1 sind die Ergebnisse eines Zugversuches an einer Verbindung aufgeführt, die einem 30-maligen Aufschmelzen unterzogen wurde und bei der die Chip-Anschlusskontakte unter Verwendung der vorliegenden Erfindung mit verschiedenen Tiw-, CrCu- und Cu-Dicken ausgebildet wurden. Die Ergebnisse in Tabelle 1 enthalten die tatsächliche Anzahl Chips, an denen ein Zugversuch mit jeder Kombination an Dicken der Metallisierungsschichten durchgeführt wurde, die durchschnittliche Zugkraft der Chips in jeder Kategorie und die Zahl von Lothügeln, die Ablösungen in der Berührungsfläche aufwiesen. Tabelle 1 Ergebnisse von Zugversuchen an TiW/Cr-Cu/Cu/Pb-3Sn - nach 30 Aufschmelzzyklen
  • Die den Cr-Cu-Dicken von 250 Å und 562 Å zugeordneten Versuchsergebnisse zeigen beide eine Verringerung der Zugkraft und einige Störungen der Berührungsfläche. Da die Anzahl der geprüften Chips nur drei beträgt, sind die tatsächlichen Werte nicht so signifikant. Wir können jedoch daraus auf eine Tendenz für Störungen der Berührungsfläche in einem Zugversuch bei dünnerem CrCu schließen. Die Folgerung daraus ist, das bei Fehlen einer begrenzten CrCu-Schicht der Lothügel zu einer Entnetzung des TiW führen wird, einer bekannten, oxidierenden, selbstpassivierenden Schicht. Die Zahl der Störungen der Berührungsfläche ist nicht schlecht angesichts der Tatsache, dass die Verbindungen 30 Aufschmelzungen vor dem Versuch unterzogen wurden. Dies würde andeuten, dass die Haftung zwischen der TiW- und der CrCu-Schicht brauchbar ist und vielleicht, dass die begrenzten Störungen infolge der Schwächung der dünneren CrCu-Schicht durch 30 Aufschmelzungen aufgetreten sind. Es ist wichtig anzumerken, dass die Schicht aus einer CrCu-Legierung hinsichtlich der Widerstandsfähigkeit gegen Absplittern ähnlich der eingephasten CrCu-Schicht gut geeignet ist. Dies gibt ferner zu erkennen, dass bei den meisten Anwendungen, bei denen die Zahl der Aufschmelzungen etwa 10 oder weniger beträgt, sogar 250 Å dicke CrCu- Zwischenschichten wahrscheinlich annehmbar sind. Man kann jedoch der gleichen Begründung folgen, dass eine direkt auf dem TiW ohne dazwischen liegende CrCu-Schicht befindliche dünne Cu-Schicht von ungefähr 5 kÅ zu Ablösungen der Berührungsfläche führen kann, da Cu zu intermetallischem Cu-Sn umgewandelt wird und die intermetallischen Phasen im Lothügel abplatzen. Aus diesem Grund spielt die CrCu-Zwischenschicht 85 in Fig. 3 eine entscheidende Rolle, selbst wenn sie dünn ist. Die mechanische Verzahnung der Cu-Partikel gewährleistet Haftung zwischen dem intermetallischen Cu-Sn und der CrCu- Schicht einerseits, und die Cr-Partikel und die verzahnten Cu- Sn-Partikel gewährleisten andererseits gute Haftung mit dem TiW. Ein ähnlicher Schluss kann aus einer experimentellen Studie "Reliability improvements in solder bump processing for flip chips" (M. Warrior, 1990 IEEE, 0589-5503. S. 460-469) gefolgert werden. Die Studie von Warrior benutzte eine Verbindung aus plattiertem Lötmittel mit TiW und Cu als Metallisierungsschichten ohne eine dazwischen liegende Schicht. Die Verbindung wurde an einem Substrat angebracht und ein Zugversuch daran durchgeführt. Die Studie stellt auf S. 461 der obigen Bezugsquelle fest: "Da die Haftung hauptsächlich von einem guten mechanischen Cu-Ti-Kontakt abhängt, ist jeglicher Kompromiss ein möglicher Defekt durch Öffnen des Lothügels. Die Untersuchungen wurden durchgeführt, indem die TiW-Oberfläche vor dem Cu-Sputtern der Atmosphäre ausgesetzt wurde. Dies hatte zur Folge, dass die gleiche Form des Defekts wieder erzeugt wurde." In der Studie von Warrior betrug die verwendete Kupferdicke etwa 10 kÅ (siehe Fig. 1, S. 460 der Bezugsquelle) und die Verbindung wurde während des Zyklus des Zusammenfügens einem Lötmittel-Schmelzzyklus unterzogen. Es liegt der Schluss nahe, dass die Cu-Ti- Berührungsfläche nach dem Zusammenfügen noch erhalten war. Deshalb ist die Berührungsfläche zwischen Cu und der Ti- reichen Oberfläche der TiW-Schicht ein Problem, das sehr delikat zu sein scheint. Ausgehend von diesen Darlegungen und den Daten in Tabelle 1 wird für die meisten mikroelektronischen Anwendungen, die dünne Kontaktschichten wie in der vorliegenden Erfindung vorgesehen verwenden, der Gebrauch von TiW und Cu ohne dazwischen liegende Schicht nicht die Ausbeute- und die Zuverlässigkeitsziele erreichen, wie sie in der vorliegenden Erfindung dargelegt sind. Demgemäß stellt die Verwendung einer dünnen CrCu-Zwischenschicht 85 zwischen der TiW-Schicht 80 und der Schicht 90 aus Cu (oder Ni) der vorliegenden Erfindung eine wichtige Lösung bereit. CrCu verbleibt als eine fest eingebaute Schicht über mehrfache Aufschmelzungen hinweg und stellt eine gute Haftung zur darunter liegenden TiW-Schicht bereit, wie die Versuchsergebnisse zeigen.
  • Auf der Grundlage vorhergehender Darlegungen kann eine wie in Fig. 3 gezeigte Anschlusskontakt-Metallisierung jedes der folgenden Materialien TiB, Ti/TiN, Ti/TiW und Ti/W (nicht Bestandteil dieser Erfindung) zur Ausbildung der Haftschicht 80 zusammen mit einer CrCu-Zwischenschicht 85 verwenden. Die Haftschicht 80 sollte jedoch nicht in einem Prozess geätzt werden, der die CrCu-Schicht ätzt, was bedeutet, dass es unwahrscheinlich ist, dass eine Schicht, die Cr oder Cu enthält, für Schicht 80 geeignet ist. Im Falle geschichteter Strukturen wie zum Beispiel Ti/W stellt Ti die Haftung zum Substrat bereit. Ausgehend von den mechanistischen Erörterungen der Haftung und der Rolle der Kontaktierungsschicht können ferner Materialien wie zum Beispiel Nickel und Kobalt neben Cu als Kontaktschicht 90 verwendet werden. Im Falle der Verwendung geschichteter Strukturen, hergestellt aus Ti/W, Ti/TiW, Ti/TiN usw., kann Plasma auf Fluorbasis zum Ätzen dieser Schichten verwendet werden, um Schicht 80 auszubilden; zusätzlich können Nassätztechniken vorhanden sein, die gegenüber der versteckten Verdrahtungsschicht 60 selektiv sind.

Claims (10)

1. Löt-Anschlusskontakt (75), ausgebildet auf einem Trägermaterial, der einen elektrischen Kontakt mit einer auf Aluminium basierenden, strukturierten Verdrahtungsschicht (60) bildet, die von einer Isolierschicht (70) ausgespart ist, der umfasst:
eine metallische Haftschicht (80), die einen elektrischen Kontakt zu der Verdrahtungsschicht bildet und an der Isolierschicht haftet;
eine darüber liegende Legierungsschicht (85) aus CrCu in Kontakt mit der Haftschicht;
eine darüber liegende lötkontaktfähige metallische Schicht (90) in Kontakt mit der CrCu-Schicht;
eine darüber liegende Lötmittelschicht (120) in Kontakt mit der lötkontaktfähigen Schicht;
dadurch gekennzeichnet, dass die metallische Haftschicht (80) entweder aus TiN oder aus TiW gebildet wird oder aus zwei Schichten, einer Grundschicht aus Titan und einer Deckschicht aus einem Material, ausgewählt aus der Gruppe bestehend aus TiN und TiW.
2. Löt-Anschlusskontakt nach Anspruch 1, wobei die metallische Haftschicht eine Dicke im Bereich von 25 nm bis 200 nm (250 Å bis 2000 Å) aufweist:
3. Löt-Anschlusskontakt nach Anspruch 2, wobei die Dicke der metallischen Haftschicht etwa 100 nm (1000 Å) beträgt.
4. Löt-Anschlusskontakt nach einem der Ansprüche 1 bis 3, wobei die Isolierschicht aus einer Gruppe bestehend aus Polyimiden, Siliciumdioxid, Siliciumnitrid und Siliciumoxynitrid ausgewählt ist.
5. Löt-Anschlusskontakt nach einem der Ansprüche 1 bis 4, wobei das Lötmittel aus einer Gruppe bestehend aus Pb-Sn, Pb-In und Pb-Bi ausgewählt ist.
6. Löt-Anschlusskontakt nach einem der Ansprüche 1 bis 5, wobei die Dicke der CrCu-Schicht größer ist als 25 nm (250 Ångström).
7. Löt-Anschlusskontakt nach Anspruch 6, wobei die CrCu- Schicht aus Kupfer im Bereich zwischen 20 Atomprozent und 80 Atomprozent besteht.
8. Löt-Anschlusskontakt nach einem der Ansprüche 1 bis 7, wobei die lötkontaktfähige Schicht aus einer Gruppe bestehend aus Cu, Co und Ni ausgewählt ist.
9. Löt-Anschlusskontakt nach einem der Ansprüche 1 bis 8, wobei die Dicke der lötkontaktfähigen Schicht aus dem Bereich 0,1 um (1000 Å) bis 2 um ausgewählt ist.
10. Verfahren zur Herstellung eines Löt-Anschlusskontaktes (75) auf einem Trägermaterial zum Ausbilden eines elektrischen Kontaktes mit einer auf Aluminium basierenden, strukturierten Verdrahtungsschicht (60), die von einer Isolierschicht (70) ausgespart ist, das folgende Schritte umfasst:
Aufbringen einer Haftmetallschicht (80) aus entweder TiN oder TiW in elektrischem Kontakt mit der Verdrahtungsschicht, die an der Isolierschicht haftet;
Aufbringen einer Legierungsschicht aus CrCu (85) über und in Kontakt mit der Haftmetallschicht;
Aufbringen einer lötkontaktfähigen Metallschicht (90) über und in Kontakt mit der Legierungsschicht aus CrCu;
Ausbilden einer Lötschicht über der lötkontaktfähigen Schicht an ausgewählten Stellen;
Ätzen der lötkontaktfähigen Schicht und der Schicht aus CrCu, wobei das Lötmittel als eine Maske verwendet wird und das Ätzen auf der Haftschicht verhindert;
Ätzen der metallischen Haftschicht, wobei ein bezüglich der Materialien der Lötschicht, der Legierungsschicht aus CrCu, der lötkontaktfähigen Schicht und der strukturierten Verdrahtungsschicht selektiver Prozess angewandt wird.
DE69523991T 1994-06-28 1995-05-19 Löt-Anschlusskontakt und Verfahren zu seiner Herstellung Expired - Lifetime DE69523991T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/267,339 US5503286A (en) 1994-06-28 1994-06-28 Electroplated solder terminal

Publications (2)

Publication Number Publication Date
DE69523991D1 DE69523991D1 (de) 2002-01-03
DE69523991T2 true DE69523991T2 (de) 2002-08-01

Family

ID=23018386

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69523991T Expired - Lifetime DE69523991T2 (de) 1994-06-28 1995-05-19 Löt-Anschlusskontakt und Verfahren zu seiner Herstellung

Country Status (11)

Country Link
US (2) US5503286A (de)
EP (1) EP0690504B1 (de)
JP (1) JP3210547B2 (de)
KR (1) KR100213152B1 (de)
CN (1) CN1126170C (de)
AT (1) ATE209397T1 (de)
BR (1) BR9502623A (de)
DE (1) DE69523991T2 (de)
ES (1) ES2165902T3 (de)
MY (1) MY115355A (de)
TW (1) TW344888B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015012766A1 (de) * 2014-12-22 2016-06-23 Stmicroelectronics S.R.L. Elektrische Kontaktstruktur mit Diffusionsbarriere für eine elektronische Vorrichtung und Verfahren zum Herstellen der elektrischen Kontaktstruktur

Families Citing this family (103)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0761015B1 (de) * 1995-03-20 2000-01-05 Koninklijke Philips Electronics N.V. Glasversiegelte halbleiteranordnung bestehend aus einem halbleiterkörper, der mittels einer silber-aluminium-verbindungsschicht mit einer senke verbunden ist
KR100367702B1 (ko) * 1995-03-20 2003-04-07 유나이티브 인터내셔널 리미티드 티타늄장벽층을포함하는솔더범프제조방법및구조
KR100327442B1 (ko) * 1995-07-14 2002-06-29 구본준, 론 위라하디락사 반도체소자의범프구조및형성방법
US5736456A (en) * 1996-03-07 1998-04-07 Micron Technology, Inc. Method of forming conductive bumps on die for flip chip applications
US5903058A (en) * 1996-07-17 1999-05-11 Micron Technology, Inc. Conductive bumps on die for flip chip application
KR100239695B1 (ko) 1996-09-11 2000-01-15 김영환 칩 사이즈 반도체 패키지 및 그 제조 방법
US5902686A (en) * 1996-11-21 1999-05-11 Mcnc Methods for forming an intermetallic region between a solder bump and an under bump metallurgy layer and related structures
US5759910A (en) * 1996-12-23 1998-06-02 Motorola, Inc. Process for fabricating a solder bump for a flip chip integrated circuit
US5956573A (en) * 1997-01-17 1999-09-21 International Business Machines Corporation Use of argon sputtering to modify surface properties by thin film deposition
US5904859A (en) * 1997-04-02 1999-05-18 Lucent Technologies Inc. Flip chip metallization
US5952716A (en) 1997-04-16 1999-09-14 International Business Machines Corporation Pin attach structure for an electronic package
US6117299A (en) * 1997-05-09 2000-09-12 Mcnc Methods of electroplating solder bumps of uniform height on integrated circuit substrates
KR100219806B1 (ko) * 1997-05-27 1999-09-01 윤종용 반도체장치의 플립 칩 실장형 솔더 범프의 제조방법, 이에 따라 제조되는 솔더범프 및 그 분석방법
US6082610A (en) * 1997-06-23 2000-07-04 Ford Motor Company Method of forming interconnections on electronic modules
DE19746893B4 (de) * 1997-10-23 2005-09-01 Siemens Ag Optoelektronisches Bauelement mit Wärmesenke im Sockelteil und Verfahren zur Herstellung
US6020636A (en) * 1997-10-24 2000-02-01 Eni Technologies, Inc. Kilowatt power transistor
US6015505A (en) * 1997-10-30 2000-01-18 International Business Machines Corporation Process improvements for titanium-tungsten etching in the presence of electroplated C4's
US6051879A (en) 1997-12-16 2000-04-18 Micron Technology, Inc. Electrical interconnection for attachment to a substrate
US6251528B1 (en) 1998-01-09 2001-06-26 International Business Machines Corporation Method to plate C4 to copper stud
US6642136B1 (en) * 2001-09-17 2003-11-04 Megic Corporation Method of making a low fabrication cost, high performance, high reliability chip scale package
JPH11340265A (ja) 1998-05-22 1999-12-10 Sony Corp 半導体装置及びその製造方法
JP2943805B1 (ja) * 1998-09-17 1999-08-30 日本電気株式会社 半導体装置及びその製造方法
MY139405A (en) * 1998-09-28 2009-09-30 Ibiden Co Ltd Printed circuit board and method for its production
SE512906C2 (sv) * 1998-10-02 2000-06-05 Ericsson Telefon Ab L M Förfarande vid lödning av ett halvledarchip samt RF-power transistor för genomförande därav
JP4564113B2 (ja) * 1998-11-30 2010-10-20 株式会社東芝 微粒子膜形成方法
US6248958B1 (en) 1998-11-30 2001-06-19 International Business Machines Corporation Resistivity control of CIC material
US6232212B1 (en) * 1999-02-23 2001-05-15 Lucent Technologies Flip chip bump bonding
US6133136A (en) * 1999-05-19 2000-10-17 International Business Machines Corporation Robust interconnect structure
US6332988B1 (en) 1999-06-02 2001-12-25 International Business Machines Corporation Rework process
US6544880B1 (en) * 1999-06-14 2003-04-08 Micron Technology, Inc. Method of improving copper interconnects of semiconductor devices for bonding
US6335495B1 (en) 1999-06-29 2002-01-01 International Business Machines Corporation Patterning a layered chrome-copper structure disposed on a dielectric substrate
FR2799578B1 (fr) * 1999-10-08 2003-07-18 St Microelectronics Sa Procede de realisation de connexions electriques sur un boitier semi-conducteur et boitier semi-conducteur
KR100311975B1 (ko) * 1999-12-16 2001-10-17 윤종용 반도체소자 및 그 제조방법
EP1990833A3 (de) 2000-02-25 2010-09-29 Ibiden Co., Ltd. Mehrschichtige Leiterplatte und Herstellungsverfahren für mehrschichtige Leiterplatte
US6293457B1 (en) * 2000-06-08 2001-09-25 International Business Machines Corporation Integrated method for etching of BLM titanium-tungsten alloys for CMOS devices with copper metallization
US6605534B1 (en) 2000-06-28 2003-08-12 International Business Machines Corporation Selective deposition of a conductive material
JP2002050647A (ja) * 2000-08-01 2002-02-15 Sharp Corp 半導体装置及びその製造方法
CN1901181B (zh) 2000-09-25 2012-09-05 揖斐电株式会社 半导体元件及其制造方法、多层印刷布线板及其制造方法
TW490821B (en) * 2000-11-16 2002-06-11 Orient Semiconductor Elect Ltd Application of wire bonding technique on manufacture of wafer bump and wafer level chip scale package
US6462426B1 (en) * 2000-12-14 2002-10-08 National Semiconductor Corporation Barrier pad for wafer level chip scale packages
US6539625B2 (en) 2001-01-11 2003-04-01 International Business Machines Corporation Chromium adhesion layer for copper vias in low-k technology
US6815324B2 (en) * 2001-02-15 2004-11-09 Megic Corporation Reliable metal bumps on top of I/O pads after removal of test probe marks
US7902679B2 (en) * 2001-03-05 2011-03-08 Megica Corporation Structure and manufacturing method of a chip scale package with low fabrication cost, fine pitch and high reliability solder bump
TWI313507B (en) * 2002-10-25 2009-08-11 Megica Corporatio Method for assembling chips
US6818545B2 (en) * 2001-03-05 2004-11-16 Megic Corporation Low fabrication cost, fine pitch and high reliability solder bump
US6894399B2 (en) * 2001-04-30 2005-05-17 Intel Corporation Microelectronic device having signal distribution functionality on an interfacial layer thereof
US20020167804A1 (en) * 2001-05-14 2002-11-14 Intel Corporation Polymeric encapsulation material with fibrous filler for use in microelectronic circuit packaging
US7071024B2 (en) * 2001-05-21 2006-07-04 Intel Corporation Method for packaging a microelectronic device using on-die bond pad expansion
CA2447978C (en) * 2001-05-24 2011-04-26 Fry's Metals, Inc. Thermal interface material and heat sink configuration
US7187083B2 (en) * 2001-05-24 2007-03-06 Fry's Metals, Inc. Thermal interface material and solder preforms
US7099293B2 (en) 2002-05-01 2006-08-29 Stmicroelectronics, Inc. Buffer-less de-skewing for symbol combination in a CDMA demodulator
KR20030058627A (ko) * 2001-12-31 2003-07-07 주식회사 하이닉스반도체 반도체 소자의 제조 방법
TWI245402B (en) * 2002-01-07 2005-12-11 Megic Corp Rod soldering structure and manufacturing process thereof
US6715663B2 (en) * 2002-01-16 2004-04-06 Intel Corporation Wire-bond process flow for copper metal-six, structures achieved thereby, and testing method
KR100455678B1 (ko) * 2002-02-06 2004-11-06 마이크로스케일 주식회사 반도체 플립칩 패키지를 위한 솔더 범프 구조 및 그 제조방법
JP3829325B2 (ja) 2002-02-07 2006-10-04 日本電気株式会社 半導体素子およびその製造方法並びに半導体装置の製造方法
US6622907B2 (en) * 2002-02-19 2003-09-23 International Business Machines Corporation Sacrificial seed layer process for forming C4 solder bumps
US20030219623A1 (en) * 2002-05-21 2003-11-27 Kao Cheng Heng Solder joints with low consumption rate of nickel layer
JP2003347742A (ja) * 2002-05-27 2003-12-05 Hitachi Ltd 多層回路基板とその製造法及び多層回路用基板並びに電子装置
US7547623B2 (en) * 2002-06-25 2009-06-16 Unitive International Limited Methods of forming lead free solder bumps
TW558782B (en) * 2002-09-10 2003-10-21 Siliconware Precision Industries Co Ltd Fabrication method for strengthened flip-chip solder bump
US7098074B2 (en) * 2002-11-13 2006-08-29 Tessera, Inc. Microelectronic assemblies having low profile connections
JP4354187B2 (ja) 2003-01-21 2009-10-28 Ｔｄｋ株式会社 高ｑヘリカルコイルチップおよびその製造方法
US6951775B2 (en) * 2003-06-28 2005-10-04 International Business Machines Corporation Method for forming interconnects on thin wafers
US7470997B2 (en) * 2003-07-23 2008-12-30 Megica Corporation Wirebond pad for semiconductor chip or wafer
US7276801B2 (en) 2003-09-22 2007-10-02 Intel Corporation Designs and methods for conductive bumps
US20050085062A1 (en) * 2003-10-15 2005-04-21 Semitool, Inc. Processes and tools for forming lead-free alloy solder precursors
US7144490B2 (en) * 2003-11-18 2006-12-05 International Business Machines Corporation Method for selective electroplating of semiconductor device I/O pads using a titanium-tungsten seed layer
US7303698B2 (en) * 2003-11-19 2007-12-04 E.I. Du Pont De Nemours And Company Thick film conductor case compositions for LTCC tape
KR100604334B1 (ko) * 2003-11-25 2006-08-08 (주)케이나인 플립칩 패키징 공정에서 접합력이 향상된 플립칩 접합 방법
US7541275B2 (en) * 2004-04-21 2009-06-02 Texas Instruments Incorporated Method for manufacturing an interconnect
US8067837B2 (en) 2004-09-20 2011-11-29 Megica Corporation Metallization structure over passivation layer for IC chip
US7731812B2 (en) * 2004-10-19 2010-06-08 E.I. Du Pont De Nemours And Company Thick film conductor case compositions for LTCC tape
US7087521B2 (en) * 2004-11-19 2006-08-08 Intel Corporation Forming an intermediate layer in interconnect joints and structures formed thereby
US8294279B2 (en) * 2005-01-25 2012-10-23 Megica Corporation Chip package with dam bar restricting flow of underfill
EP1732116B1 (de) * 2005-06-08 2017-02-01 Imec Methode zum Bonden mikroelektronischer Bauteile und damit hergestellte Vorrichtung
US7622309B2 (en) * 2005-06-28 2009-11-24 Freescale Semiconductor, Inc. Mechanical integrity evaluation of low-k devices with bump shear
DE102005035772A1 (de) * 2005-07-29 2007-02-01 Advanced Micro Devices, Inc., Sunnyvale Technik zum effizienten Strukturieren einer Höckerunterseitenmetallisierungsschicht unter Anwendung eines Trockenätzprozesses
TW200709359A (en) * 2005-08-31 2007-03-01 Advanced Semiconductor Eng Wafer structure
JP2007157504A (ja) * 2005-12-05 2007-06-21 Matsushita Electric Works Ltd マイクロリレー
CN101501935B (zh) * 2006-07-19 2012-04-18 博格华纳公司 具有导线挤压限制器的端子焊接片
US7485564B2 (en) * 2007-02-12 2009-02-03 International Business Machines Corporation Undercut-free BLM process for Pb-free and Pb-reduced C4
JP2008262953A (ja) * 2007-04-10 2008-10-30 Sharp Corp 半導体装置の製造方法
US8304909B2 (en) * 2007-12-19 2012-11-06 Intel Corporation IC solder reflow method and materials
US8169081B1 (en) 2007-12-27 2012-05-01 Volterra Semiconductor Corporation Conductive routings in integrated circuits using under bump metallization
CN101645413B (zh) * 2008-08-04 2012-01-25 中芯国际集成电路制造(上海)有限公司 金属连线的制作方法
US8410374B2 (en) * 2009-02-27 2013-04-02 Ibiden Co., Ltd. Printed wiring board
TW201113962A (en) * 2009-10-14 2011-04-16 Advanced Semiconductor Eng Chip having metal pillar structure
TWI445147B (zh) * 2009-10-14 2014-07-11 Advanced Semiconductor Eng 半導體元件
KR101225844B1 (ko) * 2010-07-13 2013-01-23 플란제 에스이 스퍼터링용 로터리 타겟의 접합 조성물 및 이를 이용한 로터리 타겟의 접합방법
TWI478303B (zh) 2010-09-27 2015-03-21 Advanced Semiconductor Eng 具有金屬柱之晶片及具有金屬柱之晶片之封裝結構
US8268716B2 (en) * 2010-09-30 2012-09-18 International Business Machines Corporation Creation of lead-free solder joint with intermetallics
TWI451546B (zh) 2010-10-29 2014-09-01 Advanced Semiconductor Eng 堆疊式封裝結構、其封裝結構及封裝結構之製造方法
JP5943065B2 (ja) * 2012-03-05 2016-06-29 株式会社村田製作所 接合方法、電子装置の製造方法、および電子部品
US8884443B2 (en) 2012-07-05 2014-11-11 Advanced Semiconductor Engineering, Inc. Substrate for semiconductor package and process for manufacturing
US8686568B2 (en) 2012-09-27 2014-04-01 Advanced Semiconductor Engineering, Inc. Semiconductor package substrates having layered circuit segments, and related methods
US20150262952A1 (en) * 2014-03-13 2015-09-17 Taiwan Semiconductor Manufacturing Co., Ltd Bump structure and method for forming the same
US20150345044A1 (en) * 2014-05-29 2015-12-03 National Chung Shan Institute Of Science And Technology Method of electroplating cobalt alloy to wiring surface
US9406629B2 (en) * 2014-10-15 2016-08-02 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package structure and manufacturing method thereof
CN107186373B (zh) * 2017-06-09 2019-05-10 华北水利水电大学 一种钛基多层膜钎料及其制备方法
US10797010B2 (en) * 2017-12-29 2020-10-06 Texas Instruments Incorporated Semiconductor package having a metal barrier
CN109396586B (zh) * 2018-12-13 2020-09-01 华北水利水电大学 一种环氧树脂器件与pcb印刷电路板基材的钎焊方法
US11228124B1 (en) * 2021-01-04 2022-01-18 International Business Machines Corporation Connecting a component to a substrate by adhesion to an oxidized solder surface

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1283970B (de) * 1966-03-19 1968-11-28 Siemens Ag Metallischer Kontakt an einem Halbleiterbauelement
US4290079A (en) * 1979-06-29 1981-09-15 International Business Machines Corporation Improved solder interconnection between a semiconductor device and a supporting substrate
US4434434A (en) * 1981-03-30 1984-02-28 International Business Machines Corporation Solder mound formation on substrates
JPS58141877A (ja) * 1982-02-19 1983-08-23 Sumitomo Electric Ind Ltd 溶接・鑞接用電極
JPS59117135A (ja) * 1982-12-24 1984-07-06 Hitachi Ltd 半導体装置の製造方法
DE3523808C3 (de) * 1984-07-03 1995-05-04 Hitachi Ltd Verfahren zum Löten von Teilen einer elektronischen Anordnung aus unterschiedlichen Werkstoffen und dessen Verwendung
US4954870A (en) * 1984-12-28 1990-09-04 Kabushiki Kaisha Toshiba Semiconductor device
JPS6373660A (ja) * 1986-09-17 1988-04-04 Fujitsu Ltd 半導体装置
US4840302A (en) * 1988-04-15 1989-06-20 International Business Machines Corporation Chromium-titanium alloy
KR940010510B1 (ko) * 1988-11-21 1994-10-24 세이꼬 엡슨 가부시끼가이샤 반도체 장치 제조 방법
DE69119953T2 (de) * 1990-03-23 1997-01-23 At & T Corp Halbleiterschaltung-Leiterbahn
US5130275A (en) * 1990-07-02 1992-07-14 Digital Equipment Corp. Post fabrication processing of semiconductor chips
US5518674A (en) * 1991-06-28 1996-05-21 Texas Instruments Incorporated Method of forming thin film flexible interconnect for infrared detectors
US5162257A (en) * 1991-09-13 1992-11-10 Mcnc Solder bump fabrication method
JPH0629769A (ja) * 1992-07-09 1994-02-04 Murata Mfg Co Ltd チップ型電子部品
US5234149A (en) * 1992-08-28 1993-08-10 At&T Bell Laboratories Debondable metallic bonding method
US5268072A (en) * 1992-08-31 1993-12-07 International Business Machines Corporation Etching processes for avoiding edge stress in semiconductor chip solder bumps
US5264108A (en) * 1992-09-08 1993-11-23 The United States Of America As Represented By The United States Department Of Energy Laser patterning of laminated structures for electroplating

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015012766A1 (de) * 2014-12-22 2016-06-23 Stmicroelectronics S.R.L. Elektrische Kontaktstruktur mit Diffusionsbarriere für eine elektronische Vorrichtung und Verfahren zum Herstellen der elektrischen Kontaktstruktur
DE102015012766B4 (de) * 2014-12-22 2020-07-16 Stmicroelectronics S.R.L. Elektrische Kontaktstruktur mit Diffusionsbarriere für eine elektronische Vorrichtung und Verfahren zum Herstellen der elektrischen Kontaktstruktur

Also Published As

Publication number Publication date
US5629564A (en) 1997-05-13
KR100213152B1 (ko) 1999-08-02
CN1117655A (zh) 1996-02-28
CN1126170C (zh) 2003-10-29
EP0690504A1 (de) 1996-01-03
TW344888B (en) 1998-11-11
DE69523991D1 (de) 2002-01-03
EP0690504B1 (de) 2001-11-21
ATE209397T1 (de) 2001-12-15
JPH0818205A (ja) 1996-01-19
BR9502623A (pt) 1997-08-26
JP3210547B2 (ja) 2001-09-17
ES2165902T3 (es) 2002-04-01
US5503286A (en) 1996-04-02
MY115355A (en) 2003-05-31

Similar Documents

Publication Publication Date Title
DE69523991T2 (de) Löt-Anschlusskontakt und Verfahren zu seiner Herstellung
DE69617928T2 (de) Löthöcker-herstellungsverfahren und strukturen mit einer titan-sperrschicht
DE69506948T2 (de) Selektive Ätzung von TiW für C4-Herstellung
DE19581952B4 (de) Verfahren zum Entfernen von Metallschichten von einer Pb/Sn-Lötbumps aufweisenden Substratoberfläche
DE102006044691B4 (de) Verfahren zum Herstellen einer Anschlussleitstruktur eines Bauelements
DE69915299T2 (de) Methode um lötzinn auf eine anordnung zu übertragen und/oder die anordnung zu testen
DE69021438T2 (de) Verfahren zur Herstellung einer Flip-Chip-Lötstruktur für Anordnungen mit Gold-Metallisierung.
DE69735318T2 (de) Flip-Chip-Halbleiter mit Teststruktur und seine Herstellung
DE69500388T2 (de) Filmschaltungs-Metallsystem zur Verwendung in IC-Bauteilen mit Kontakthöckern
DE69836944T2 (de) Verbesserte luftisolierte Kreuzungsstruktur
EP1412978A2 (de) Elektronisches bauteil mit einem kunststoffgehäuse und verfahren zu seiner herstellung
DE2032872A1 (de) Verfahren zum Herstellen weichlötfähiger Kontakte zum Einbau von Halbleiterbauelementen in Gehäuse
WO1996016442A1 (de) Kernmetall-lothöcker für die flip-chip-technik
DE102006036798B4 (de) Elektronisches Bauteil und Verfahren zum Herstellen
DE19945820A1 (de) Halbleitervorrichtung
DE10158809B4 (de) Herstellungsverfahren für eine Leiterbahn auf einem Substrat und eine entsprechende Leiterbahn
EP0745274B1 (de) Verfahren zur herstellung einer dreidimensionalen schaltungsanordnung
DE102011050953B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE3787772T2 (de) Halbleiterchip mit einer Höckerstruktur für automatische Bandmontage.
EP0152557B1 (de) Halbleiterbauelement mit höckerartigen, metallischen Anschlusskontakten und Mehrlagenverdrahtung
DE69017520T2 (de) Metallisierungsprozess.
DE102016119676A1 (de) Verfahren und Halbleiterchipvorrichtung
DE10239081B4 (de) Verfahren zur Herstellung einer Halbleitereinrichtung
DE102005035771B4 (de) Technik zur Herstellung einer Kontaktschicht auf Kupferbasis ohne ein Endmetall
DE102015101571B4 (de) Wafer-basierter beol-prozess für die chip-einbettung und vorrichtung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)