KR20030058627A - 반도체 소자의 제조 방법 - Google Patents
반도체 소자의 제조 방법 Download PDFInfo
- Publication number
- KR20030058627A KR20030058627A KR1020010089151A KR20010089151A KR20030058627A KR 20030058627 A KR20030058627 A KR 20030058627A KR 1020010089151 A KR1020010089151 A KR 1020010089151A KR 20010089151 A KR20010089151 A KR 20010089151A KR 20030058627 A KR20030058627 A KR 20030058627A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- electrode
- semiconductor device
- manufacturing
- working electrode
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 58
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000002184 metal Substances 0.000 claims abstract description 19
- 229910052751 metal Inorganic materials 0.000 claims abstract description 19
- 238000005530 etching Methods 0.000 claims description 32
- 238000005259 measurement Methods 0.000 claims description 11
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 6
- 229910021607 Silver chloride Inorganic materials 0.000 claims description 5
- HKZLPVFGJNLROG-UHFFFAOYSA-M silver monochloride Chemical compound [Cl-].[Ag+] HKZLPVFGJNLROG-UHFFFAOYSA-M 0.000 claims description 5
- 229910052697 platinum Inorganic materials 0.000 claims description 2
- 230000007423 decrease Effects 0.000 abstract description 2
- 230000004888 barrier function Effects 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 15
- 239000010949 copper Substances 0.000 description 10
- 238000001039 wet etching Methods 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 230000004580 weight loss Effects 0.000 description 4
- 239000000126 substance Substances 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- CFBGXYDUODCMNS-UHFFFAOYSA-N cyclobutene Chemical compound C1CC=C1 CFBGXYDUODCMNS-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003487 electrochemical reaction Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Weting (AREA)
Abstract
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 WLCSP(Wafer Level Chip Size Package) 공정에 있어서, 다층 금속을 형성한 후 정전압법을 사용한 습식 식각 공정을 진행하여 상기 다층 금속의 각 층에 대한 선택 식각 공정을 진행하므로, 상기 정전압법을 사용하여 식각 용액 내에서 각 층이 식각되는 양상을 실시간으로 측정하여 얻어진 전류추이곡선으로부터 1회의 측정으로 각 층의 정량적인 식각 속도 측정 및 선택 식각 공정이 가능하므로 공정 소요 시간과 공정 수를 줄이고 식각 용액의 종류 및 개수를 줄여 소자의 수율 및 신뢰성을 향상시키는 특징이 있다.
Description
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 WLCSP(Wafer Level Chip Size Package) 공정에 있어서, 다층 금속을 형성한 후 정전압법을 사용한 습식 식각 공정을 진행하여 상기 다층 금속의 각 층에 대한 선택 식각 공정을 진행하므로 소자의 수율 및 신뢰성을 향상시키는 반도체 소자의 제조 방법에 관한 것이다.
도 1a 내지 도 1f는 WLCSP 공정을 도시한 단면도이다.
도 1a를 참조하면, 패드(13)들을 구비한 하부 구조물(11) 상에 질화막(15)과 제 1 감광막(도시하지 않음)을 순차적으로 형성하고, 상기 제 1 감광막을 상기 패드(13)의 상측 부위에만 제거되도록 선택적으로 노광 및 현상하여 제 1 감광막 패턴을 형성한다.
그리고, 상기 제 1 감광막 패턴을 마스크로 상기 질화막(15)을 식각하여 상기 패드(13)를 노출시킨 후 상기 제 1 감광막 패턴을 제거한다.
이어, 상기 패드(13)를 포함한 질화막(15) 상에 SBL(Stress Buffer Layer)층(17)을 형성한다.
도 1b를 참조하면, 상기 SBL층(17) 상에 제 2 감광막(도시하지 않음)을 도포한다.
그리고, 상기 제 2 감광막을 상기 패드(13)의 상측 부위에만 제거되도록 선택적으로 노광 및 현상하여 제 2 감광막 패턴을 형성한다.
이어, 상기 제 2 감광막 패턴을 마스크로 상기 SBL층(17)을 식각하여 상기 패드(13)를 노출시킨 후, 상기 제 2 감광막 패턴을 제거한다.
도 1c를 참조하면, 상기 패드(13)를 포함한 SBL층(17) 상에 UBM층(19)과 제 3 감광막을 순차적으로 형성한다. 이때, 상기 UBM층(19)을 Ti/NiV/Cu의 적층 구조물로 형성한다.
그리고, 상기 제 3 감광막을 배선층인 구리(Cu)층이 형성될 부위에만 제거되도록 선택적으로 노광 및 현상하여 제 3 감광막 패턴(21)을 형성한다.
도 1d를 참조하면, 전기도금법을 사용하여 상기 제 3 감광막 패턴(21) 사이의 단차를 매립하는 구리층(23)을 형성한다.
도 1e를 참조하면, 상기 제 3 감광막 패턴(21)을 마스크로 상기 UBM층(19)을 식각한 후, 상기 제 3 감광막 패턴(21)을 제거한다.
그리고, 상기 구리층(23)을 포함한 SBL층(17) 상에 BCB(Bisbenzo Cyclo Butene)층(25)을 형성한다.
도 1f를 참조하면, 상기 BCB층(25) 상에 제 4 감광막(도시하지 않음)을 도포하고, 상기 제 4 감광막을 PCB(Printed Circuit Board)의 납땜을 용이하게 하기 위한 솔더 볼(Solder ball)이 위치할 부위에만 제거되도록 선택적으로 노광 및 현상하여 제 4 감광막 패턴을 형성한다.
그리고, 상기 제 4 감광막 패턴을 마스크로 상기 BCB층(25)을 식각한다.
여기서, 상기 Ti/NiV/Cu의 적층 구조물인 UBM층(19)의 식각 공정 시, 각 층에 대한 선택식각 공정이 진행된다.
상기 각 층에 대한 선택식각 공정은 식각 용액 내에 금속을 침지하여 화학적으로 혹은 전기화학적으로 식각 되는 양을 저울을 이용하여 측정하는 무게감량법을 사용하여 각층의 식각 속도를 정량적으로 구하여, 서로의 식각 선택도를 결정한다.
즉, 상기 무게감량법은 물질이 화학 및 전기화학 반응을 일으키게 되면 화학당량에 따라 반응물이 감소되는 만큼 생성물이 형성되므로, 일정 식각 시간동안 식각전과 후의 금속 무게를 각각 측정하여, 그 차이를 시간으로 나누어주면, 시간에따른 무게 감량, 즉 식각 속도를 측정할 수 있는 것이다.
그러나 종래의 반도체 소자의 캐패시터 및 그의 제조 방법은 WLCSP 공정에 있어서, 다층 금속을 형성한 후 무게감량법을 사용한 습식 식각 공정을 진행하여 상기 다층 금속의 각 층에 대한 선택 식각 공정을 진행하므로, 식각된 각 금속의 양을 정량적으로 측정할 수 있으나, 다단계의 측정을 하며 식각 전후의 무게를 식각 공정과는 별도로 익스 시튜(Ex-situ)하게 측정해야 하고, 식각 후 무게 측정 시 공기 중에서 형성될 수 있는 산화물의 영향으로 무게 보정이 어려워 소자의 수율 및 신뢰성이 저하되는 문제점이 있었다.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로 WLCSP 공정에 있어서, 다층 금속을 형성한 후 정전압법을 사용한 습식 식각 공정을 진행하여 상기 다층 금속의 각 층에 대한 선택 식각 공정을 진행하므로, 1회의 측정으로 각 층의 정량적인 식각 속도 측정 및 선택 식각 공정이 가능한 반도체 소자의 제조 방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1f는 WLCSP 공정을 도시한 단면도.
도 2는 본 발명의 실시 예에 따른 반도체 소자의 제조 방법을 도시한 순서도.
도 3은 Ti/NiV/Cu 각 층의 시간에 따른 전류 측정치를 도시한 그래프.
< 도면의 주요 부분에 대한 부호의 설명 >
11: 하부 구조물13: 패드
15: 질화막17: SBL층
19: UBM층21: 제 3 감광막 패턴
23: 구리층25: BCB층
이상의 목적을 달성하기 위한 본 발명은 반도체 소자의 제조 공정 중 WLCSP 공정에 있어서, 정전압법을 사용하여 UBM층의 각 층에 대한 선택 식각 공정을 진행하는 단계를 포함하는 반도체 소자의 제조 방법을 제공하는 것과,
상기 정전압법을 사용한 UBM층의 각 층에 대한 선택 식각 공정은 식각 용액 내에서 작동전극에 해당하는 UBM층, 대전극으로 백금(Pt) 전극 및 금속과의 전압차를 측정하는 기준전극으로 이루어진 3개의 전극을 구성하는 단계, 상기 작동전극과 대전극간에 가변저항, 외부전지, 전류계를 직렬로 연결하고, 상기 작동전극과 기준전극간에 고 내부저항 전압계를 병렬로 연결한 후, 작동전극과 기준전극간에 일정한 아노딕 전압을 걸어주어 각 층에 대한 전류값을 작동전극과 대전극 사이에서 측정하는 단계, 상기 전류 측정치를 시간에 따라 도시하여 전류추이곡선을 형성하는 단계 및 상기 전류추이곡선으로부터 각 층의 식각속도를 확인하고, 곡선하부의 면적을 측정하여 식각된 양을 정량적으로 구하는 단계를 포함하는 것과,
상기 아노딕 전압은 -0.5 ∼ 1.5VAg/AgCl인 것과,
상기 식각용액은 100 ∼ 10000 S/㎝의 전기전도도와 0 ∼ 7의 pH 값을 갖는 것을 특징으로 한다.
본 발명의 원리는 WLCSP 공정에 있어서, 다층 금속을 형성한 후 정전압법을 사용한 습식 식각 공정을 진행하여 상기 다층 금속의 각 층에 대한 선택 식각 공정을 진행하므로, 상기 정전압법을 사용하여 식각 용액 내에서 각 층이 식각되는 양상을 실시간으로 측정하여 얻어진 전류추이곡선으로부터 1회의 측정으로 각 층의 정량적인 식각 속도 측정 및 선택 식각 공정이 가능한 발명이다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하면 다음과 같다.
도 2는 본 발명의 실시 예에 따른 반도체 소자의 제조 방법을 도시한 순서도이고, 도 3은 Ti/NiV/Cu 각 층의 시간에 따른 전류 측정치를 도시한 그래프이다.
도 2를 참조하면, WLCSP 공정 중 패드를 포함한 SBL층 상에 형성된Ti/NiV/Cu 적층 구조물의 UBM층의 각 층에 대한 선택식각 공정은 100 ∼ 10000 S/㎝의 전기전도도와 0 ∼ 7의 pH 값을 갖는 식각 용액 내에서 작동전극에 해당하는 UBM층, 대전극으로 백금(Pt) 전극 및 금속과의 전압차를 측정하는 기준전극으로 이루어진 3개의 전극을 구성(51)한다.
그리고, 상기 작동전극과 대전극간에 가변저항, 외부전지, 전류계를 직렬로 연결하고, 상기 작동전극과 기준전극간에 고 내부저항 전압계를 병렬로 연결한 후, 작동전극과 기준전극간에 일정한 아노딕 전압을 걸어주어 각 층에 대한 전류 값을 작동전극과 대전극 사이에서 측정(53)된다. 이를 시간에 따라 도시하면 도 3과 같은 전류추이곡선(55)을 얻는다. 이때, 상기 아노딕 전압은 -0.5 ∼ 1.5VAg/AgCl이다.
상기 전류추이곡선으로부터 각 층의 식각속도를 확인할 수 있고, 곡선하부의 면적을 측정하여 식각된 양(57)을 정량적으로 구할 수 있다. 그리고 상기 도 3을 참조하면, 상기 UBM층 중 NiV에서, 상기 아노딕 전압이 -0.47VAg/AgCl인 경우와 -0.40VAg/AgCl인 경우를 비교할 때 상기 아노딕 전압이 증가할수록 상기 NiV의 식각 속도가 증가한다.
본 발명의 반도체 소자의 제조 방법은 WLCSP 공정에 있어서, 다층 금속을 형성한 후 정전압법을 사용한 습식 식각 공정을 진행하여 상기 다층 금속의 각 층에 대한 선택 식각 공정을 진행하므로, 상기 정전압법을 사용하여 식각 용액 내에서 각 층이 식각되는 양상을 실시간으로 측정하여 얻어진 전류추이곡선으로부터 1회의측정으로 각 층의 정량적인 식각 속도 측정 및 선택 식각 공정이 가능하므로 공정 소요 시간과 공정 수를 줄이고 식각 용액의 종류 및 개수를 줄여 소자의 수율 및 신뢰성을 향상시키는 효과가 있다.
Claims (4)
- 반도체 소자의 제조 공정 중 WLCSP 공정에 있어서,정전압법을 사용하여 UBM층의 각 층에 대한 선택 식각 공정을 진행하는 단계를 포함하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서,상기 정전압법을 사용한 UBM층의 각 층에 대한 선택 식각 공정은 식각 용액 내에서 작동전극에 해당하는 UBM층, 대전극으로 백금(Pt) 전극 및 금속과의 전압차를 측정하는 기준전극으로 이루어진 3개의 전극을 구성하는 단계;상기 작동전극과 대전극간에 가변저항, 외부전지, 전류계를 직렬로 연결하고, 상기 작동전극과 기준전극간에 고 내부저항 전압계를 병렬로 연결한 후, 작동전극과 기준전극간에 일정한 아노딕 전압을 걸어주어 각 층에 대한 전류값을 작동전극과 대전극 사이에서 측정하는 단계;상기 전류 측정치를 시간에 따라 도시하여 전류추이곡선을 형성하는 단계;상기 전류추이곡선으로부터 각 층의 식각속도를 확인하고, 곡선하부의 면적을 측정하여 식각된 양을 정량적으로 구하는 단계를 포함하여 진행함을 특징으로 하는 반도체 소자의 제조 방법.
- 제 2 항에 있어서,상기 아노딕 전압은 -0.5 ∼ 1.5VAg/AgCl임을 특징으로 하는 반도체 소자의 제조 방법.
- 제 2 항에 있어서,상기 식각용액은 100 ∼ 10000 S/㎝의 전기전도도와 0 ∼ 7의 pH 값을 갖는 것을 특징으로 하는 반도체 소자의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010089151A KR20030058627A (ko) | 2001-12-31 | 2001-12-31 | 반도체 소자의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010089151A KR20030058627A (ko) | 2001-12-31 | 2001-12-31 | 반도체 소자의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20030058627A true KR20030058627A (ko) | 2003-07-07 |
Family
ID=32216524
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010089151A KR20030058627A (ko) | 2001-12-31 | 2001-12-31 | 반도체 소자의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20030058627A (ko) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5629564A (en) * | 1994-06-28 | 1997-05-13 | International Business Machines Corporation | Electroplated solder terminal |
| KR19980085069A (ko) * | 1997-05-27 | 1998-12-05 | 윤종용 | 반도체장치의 플립 칩 실장형 솔더 범프의 제조방법, 이에 따라 제조되는 솔더범프 및 그 분석방법 |
| KR20010068233A (ko) * | 2000-01-03 | 2001-07-23 | 윤종용 | 유비엠 언더컷을 개선한 솔더 범프의 형성 방법 |
| KR20020094472A (ko) * | 2001-06-12 | 2002-12-18 | 삼성전자 주식회사 | 반도체 패키지용 솔더 범프 형성방법 |
| KR20030002641A (ko) * | 2001-06-29 | 2003-01-09 | 주식회사 하이닉스반도체 | 식각 용액의 선별방법 |
-
2001
- 2001-12-31 KR KR1020010089151A patent/KR20030058627A/ko not_active Application Discontinuation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5629564A (en) * | 1994-06-28 | 1997-05-13 | International Business Machines Corporation | Electroplated solder terminal |
| KR19980085069A (ko) * | 1997-05-27 | 1998-12-05 | 윤종용 | 반도체장치의 플립 칩 실장형 솔더 범프의 제조방법, 이에 따라 제조되는 솔더범프 및 그 분석방법 |
| KR20010068233A (ko) * | 2000-01-03 | 2001-07-23 | 윤종용 | 유비엠 언더컷을 개선한 솔더 범프의 형성 방법 |
| KR20020094472A (ko) * | 2001-06-12 | 2002-12-18 | 삼성전자 주식회사 | 반도체 패키지용 솔더 범프 형성방법 |
| KR20030002641A (ko) * | 2001-06-29 | 2003-01-09 | 주식회사 하이닉스반도체 | 식각 용액의 선별방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9084339B2 (en) | Wiring substrate and method of manufacturing the same | |
| US8546801B2 (en) | Semiconductor apparatus manufacturing method and semiconductor apparatus | |
| KR101499281B1 (ko) | 검사용 마크 및 이를 갖는 인쇄회로기판 | |
| EP2759832B1 (en) | Electrochemical sensor device | |
| US6103615A (en) | Corrosion sensitivity structures for vias and contact holes in integrated circuits | |
| CN115707981A (zh) | 器件电学性能的测试方法 | |
| KR20030058627A (ko) | 반도체 소자의 제조 방법 | |
| CN113777405B (zh) | 测试方法 | |
| CN101896827A (zh) | 用于钝化完整性测试的嵌入式结构 | |
| US6736699B2 (en) | Electrolytic polishing apparatus, electrolytic polishing method and wafer subject to polishing | |
| KR20030002641A (ko) | 식각 용액의 선별방법 | |
| CN111584386B (zh) | 测试结构、测试方法以及半导体结构 | |
| JP2011059085A (ja) | 半導体装置及びその検査方法 | |
| KR20100062041A (ko) | Ｍｅｍｓ 프로브 카드 및 그의 제조 방법 | |
| KR100529453B1 (ko) | 프로브 카드용 니들과 그 제조 방법 | |
| US20100190278A1 (en) | Testing for correct undercutting of an electrode during an etching step | |
| KR20210098396A (ko) | 전기 소자 검사 장치용 프로브 헤드 | |
| KR20050064773A (ko) | 반도체소자의 테스트 패턴 형성방법 | |
| CN115825569A (zh) | 测试方法 | |
| KR20020017746A (ko) | 반도체소자의 테스트 패턴 형성방법 | |
| JP2006071292A (ja) | 回路装置の製造方法 | |
| JP4306983B2 (ja) | コンタクト抵抗検査用素子 | |
| JPS6282305A (ja) | 鍍膜厚測定用モニタパタ−ン | |
| KR101092989B1 (ko) | 금속막 구조물 및 이의 형성 방법 | |
| CN113571479A (zh) | 芯片封装组件的测试方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |