KR101499281B1 - 검사용 마크 및 이를 갖는 인쇄회로기판 - Google Patents

검사용 마크 및 이를 갖는 인쇄회로기판 Download PDF

Info

Publication number
KR101499281B1
KR101499281B1 KR1020110131500A KR20110131500A KR101499281B1 KR 101499281 B1 KR101499281 B1 KR 101499281B1 KR 1020110131500 A KR1020110131500 A KR 1020110131500A KR 20110131500 A KR20110131500 A KR 20110131500A KR 101499281 B1 KR101499281 B1 KR 101499281B1
Authority
KR
South Korea
Prior art keywords
pattern
terminals
opening
resistance value
voltage
Prior art date
Application number
KR1020110131500A
Other languages
English (en)
Other versions
KR20130064891A (ko
Inventor
이상윤
윤경로
조순진
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020110131500A priority Critical patent/KR101499281B1/ko
Priority to TW101109545A priority patent/TWI500371B/zh
Priority to JP2012075738A priority patent/JP5829165B2/ja
Publication of KR20130064891A publication Critical patent/KR20130064891A/ko
Application granted granted Critical
Publication of KR101499281B1 publication Critical patent/KR101499281B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/162—Testing a finished product, e.g. heat cycle testing of solder joints

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

본 발명의 일 실시 예에 따른 검사용 마크는 제1방향으로 마주하여 이격 형성된 한 쌍의 제1단자 및 상기 제1방향에 대하여 수직인 제2방향으로 마주하여 이격 형성되는 한 쌍의 제2단자를 포함하는 전압인가단자와, 상기 한 쌍의 제1단자 및 상기 한 쌍의 제2단자를 연결하는 제1-1패턴 및 제1-2패턴을 포함하는 제1패턴과, 상기 제1-1패턴 및 제1-2패턴 양측의 일면 또는 타면에 일단이 연결되어 연장 형성된 복수 개의 제2패턴과, 상기 제2패턴의 타단에 연결 형성된 복수 개의 전압측정단자와, 상기 전압인가단자 및 전압측정단자를 노출시키는 제1개구부와 상기 제1패턴을 노출시키는 제2개구부를 갖는 솔더 레지스트층 및 상기 제1개구부 및 제2개구부를 통해 노출된 전압인가단자, 전압측정단자 및 제1패턴에 형성된 표면처리층을 포함하며, 상기 제1패턴의 제1-1패턴 및 제1-2패턴은 서로 교차하며, 상기 제2개구부는 상기 제1패턴의 교차된 부분을 노출시킨다.

Description

검사용 마크 및 이를 갖는 인쇄회로기판{Mark for inspecting and printed circuit board having the same}
본 발명은 검사용 마크 및 이를 갖는 인쇄회로기판에 관한 것이다.
최근 인쇄회로기판(Printed Circuit Board:PCB) 업계에 있어 플립칩(Flip Chip:FC)용 기판의 비중이 높아지고 있다.
상기 플립칩용 기판의 제작에 있어 특징적인 공정 중 하나가 범핑(bumping) 공정이다.
상기 범핑 공정은 인쇄회로기판에 반도체칩과의 전기적인 연결이 가능한 범프(bump)를 형성하는 공정으로서, 반도체칩의 고집적화에 따라 파인 피치(fine pitch)의 범프(bump) 형성이 요구되고 있다.
범프(bump)의 파인 피치(fine pitch)를 구현하기 위하여, 범프 사이즈, 패드 간 간격 및 솔더 레지스트 편심 등의 미세화와 관련된 공정 능력 확보가 우선시 되지만, 현재, 범프 사이즈 축소와 패드 간 간격의 미세화에는 한계가 있어 범프를 받치고 있는 패드 사이즈를 축소하는 공정이 요구되고 있다.
그러나, 상술한 공정은 기판 왜곡(distortion) 및 스케일(scale) 이상 등에 의해 범프 형성을 위해 솔더 레지스트에 형성한 개구부(solder resist open:SRO)가 패드 경계를 벗어나 전기적 오픈(open) 불량 및 범프 불량 등을 유발하는 리스크(risk)를 가질 수 있는데, 상술한 불량을 방지하기 위하여 패드 경계로부터 SRO 경계면까지의 거리 즉, 솔더 레지스트 개구부 편심 관리가 필수적이다.
한편, 특허번호 제2006-0026191호(국내공개특허)에 종래의 솔더 레지스트 개구부 편심 여부 검출 방법이 개시되어 있다.
그러나, 이와 같은 종래 기술에 따른 솔더 레지스트 개구부 편심 여부 검출 방법은 패드 표면과 솔더 레지스트 표면이 z축으로 높이가 달라, 측정 시의 솔더 레지스트 개구부(SRO)의 형태 및 초점에 따라 작업자 간의 측정 편차가 발생하고, 편심 방향을 체계적으로 모니터링하는 것이 용이하지 않은 단점이 있다.
본 발명은 상술한 종래 기술의 문제점을 해결하기 위한 것으로, 본 발명의 일 측면은 솔더 레지스트 개구부 편심량 및 편심 방향을 정확한 수치로 검출할 수 있는 검사용 마크 및 이를 갖는 인쇄회로기판을 제공하는 것이다.
또한, 본 발명의 다른 측면은 검사 비용 및 공정 커패시티(capacity) 잠식을 최소화할 수 있는 검사용 마크 및 이를 갖는 인쇄회로기판을 제공하는 것이다.
본 발명의 일 실시 예에 따른 검사용 마크는 제1방향으로 마주하여 이격 형성된 한 쌍의 제1단자 및 상기 제1방향에 대하여 수직인 제2방향으로 마주하여 이격 형성되는 한 쌍의 제2단자를 포함하는 전압인가단자와, 상기 한 쌍의 제1단자 및 상기 한 쌍의 제2단자를 연결하는 제1-1패턴 및 제1-2패턴을 포함하는 제1패턴과, 상기 제1-1패턴 및 제1-2패턴 양측의 일면 또는 타면에 일단이 연결되어 연장 형성된 복수 개의 제2패턴과, 상기 제2패턴의 타단에 연결 형성된 복수 개의 전압측정단자와, 상기 전압인가단자 및 전압측정단자를 노출시키는 제1개구부와 상기 제1패턴을 노출시키는 제2개구부를 갖는 솔더 레지스트층 및 상기 제1개구부 및 제2개구부를 통해 노출된 전압인가단자, 전압측정단자 및 제1패턴에 형성된 표면처리층을 포함하며, 상기 제1패턴의 제1-1패턴 및 제1-2패턴은 서로 교차하며, 상기 제2개구부는 상기 제1패턴의 교차된 부분을 노출시킨다.
이때, 상기 제1-1패턴 및 제1-2패턴에 연결된 상기 제2패턴의 일단은 상기 전압인가단자와 인접할 수 있다.
또한, 상기 표면처리층은 니켈(Ni) 및 금(Au)으로 이루어질 수 있다.
또한, 상기 제1-1패턴과 상기 제1-2패턴의 길이는 서로 동일할 수 있다.
또한, 상기 제2개구부의 가로길이와 세로길이는 서로 동일하지 않을 수 있다.
또한, 상기 제2개구부의 가로길이와 세로길이의 합은 상기 제1-1패턴 또는 상기 제1-2패턴과 동일할 수 있다.
또한, 상기 한 쌍의 제1단자 중 하나의 단자는 1, 상기 1을 기준으로 반시계 방향에 위치하는 각각의 단자는 2, 3, 4이고, 상기 제1-1패턴 및 제1-2패턴의 길이는 각각 a+b이며, 상기 제2개구부에서 상기 제1-1패턴과 평행한 부분의 길이는 a, 상기 제1-1패턴과 수직인 부분의 길이는 b이고, 상기 전압인가단자 1과 2 사이의 저항값은 R 12, 상기 전압인가단자 2와 3 사이의 저항값은 R 23, 상기 전압인가단자 3과 4 사이의 저항값은 R 34, 상기 전압인가단자 4와 1 사이의 저항값은 R 41, 상기 전압인가단자 1과 3 사이의 저항값은 R 13, 상기 전압인가단자 2와 4 사이의 저항값은 R 24인 경우, 상기 제1-1패턴 및 제1-2패턴이 교차된 부분과 상기 제2개구부의 중심이 상기 제1-1패턴과 평행한 방향으로 어긋난 정도를 나타내는 편심량 x 및 상기 제1-1패턴과 수직 방향으로 어긋난 정도를 나타내는 편심량 y는 각각,
Figure 112011097842433-pat00001
,
Figure 112011097842433-pat00002
일 수 있다.
본 발명의 일 실시 예에 따른 검사용 마크를 갖는 인쇄회로기판은 단위기판 영역과 상기 단위기판 영역을 둘러싸는 더미(dummy) 영역으로 이루어진 인쇄회로기판에 있어서, 제1방향으로 마주하여 이격 형성된 한 쌍의 제1단자 및 상기 제1방향에 대하여 수직인 제2방향으로 마주하여 이격 형성되는 한 쌍의 제2단자를 포함하는 전압인가단자와, 상기 한 쌍의 제1단자 및 상기 한 쌍의 제2단자를 연결하는 제1-1패턴 및 제1-2패턴을 포함하는 제1패턴과, 상기 제1패턴 양측의 일면 또는 타면에 일단이 연결되어 연장 형성된 복수 개의 제2패턴과, 상기 제2패턴의 타단에 연결 형성된 복수 개의 전압측정단자와, 상기 전압인가단자 및 전압측정단자를 노출시키는 제1개구부와 상기 제1패턴을 노출시키는 제2개구부를 갖는 솔더 레지스트층 및 상기 제1개구부 및 제2개구부를 통해 노출된 전압인가단자, 전압측정단자 및 제1패턴에 형성된 표면처리층으로 이루어진 검사용 마크를 포함하며, 상기 제1패턴의 제1-1패턴 및 제1-2패턴은 서로 교차하며, 상기 제2개구부는 상기 제1패턴의 교차된 부분을 노출시킨다.
이때, 상기 제1-1패턴 및 제1-2패턴에 연결된 상기 제2패턴의 일단은 상기 전압인가단자와 인접할 수 있다.
또한, 상기 표면처리층은 니켈(Ni) 및 금(Au)으로 이루어질 수 있다.
또한, 상기 제1-1패턴과 상기 제1-2패턴의 길이는 서로 동일할 수 있다.
또한, 상기 제2개구부의 가로길이와 세로길이는 서로 동일하지 않을 수 있다.
또한, 상기 제2개구부의 가로길이와 세로길이의 합은 상기 제1-1패턴 또는 상기 제1-2패턴과 동일할 수 있다.
또한, 상기 한 쌍의 제1단자 중 하나의 단자는 1, 상기 1을 기준으로 반시계 방향에 위치하는 각각의 단자는 2, 3, 4이고, 상기 제1-1패턴 및 제1-2패턴의 길이는 각각 a+b이며, 상기 제2개구부에서 상기 제1-1패턴과 평행한 부분의 길이는 a, 상기 제1-1패턴과 수직인 부분의 길이는 b이고, 상기 전압인가단자 1과 2 사이의 저항값은 R 12, 상기 전압인가단자 2와 3 사이의 저항값은 R 23, 상기 전압인가단자 3과 4 사이의 저항값은 R 34, 상기 전압인가단자 4와 1 사이의 저항값은 R 41, 상기 전압인가단자 1과 3 사이의 저항값은 R 13, 상기 전압인가단자 2와 4 사이의 저항값은 R 24인 경우, 상기 제1-1패턴 및 제1-2패턴이 교차된 부분과 상기 제2개구부의 중심이 상기 제1-1패턴과 평행한 방향으로 어긋난 정도를 나타내는 편심량 x 및 상기 제1-1패턴과 수직 방향으로 어긋난 정도를 나타내는 편심량 y는 각각,
Figure 112011097842433-pat00003
,
Figure 112011097842433-pat00004
일 수 있다.
이때, 상기 더미 영역은 상기 단위기판을 복수 개 포함하는 스트립(strip) 내의 스트립(strip) 더미 영역 또는 상기 스트립(strip)이 복수 개 배열되는 패널(panel) 내의 패널(panel) 더미 영역을 포함할 수 있다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명은 솔더 레지스트 개구부를 통해 노출된 패턴에 표면처리를 한 다음 각 단자별 저항값을 측정하여 편심값을 산출함으로써, 솔더 레지스트 개구부의 편심량 및 편심 방향을 정확한 수치로 파악할 수 있는 효과가 있다.
또한, 본 발명은 상술한 바와 같이 편심량 및 편심 방향을 정확한 수치로 파악할 수 있으므로, 스케일(scale) 이상 또는 왜곡 등과 같은 위치별 불규칙 편심을 정확하게 측정할 수 있는 효과가 있다.
또한, 본 발명은 단지 각 단자의 저항값을 측정하여 편심을 검출하므로, 기존과 같이 현미경 등의 추가 장비를 필요로 하지 않으므로 공정 비용을 절감할 수 있는 효과가 있다.
도 1은 본 발명의 일 실시 예에 따른 검사용 마크를 나타내는 평면도이다.
도 2는 본 발명의 일 실시 예에 따른 검사용 마크에서 솔더 레지스트 하부에 위치하는 패턴을 나타내는 평면도이다.
도 3은 본 발명의 일 실시 예에 따른 검사용 마크에서 솔더 레지스트 제2개구부의 편심된 상태를 나타내는 평면도이다.
도 4는 본 발명의 일 실시 예에 따른 검사용 마크를 갖는 인쇄회로기판을 나타내는 평면도이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 실시 예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서에서, 제1, 제2 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 형태를 상세히 설명하기로 한다.
도 1은 본 발명의 일 실시 예에 따른 검사용 마크를 나타내는 평면도이고, 도 2는 본 발명의 일 실시 예에 따른 검사용 마크에서 솔더 레지스트층 하부에 위치하는 패턴을 나타내는 평면도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시 예에 따른 검사용 마크(100)는 전압인가단자(1, 2, 3, 4), 제1패턴(101a, 101b), 제2패턴(111a, 111b, 111c, 111d), 전압측정단자(1', 2', 3', 4'), 솔더 레지스트층(150) 및 표면처리층(160)을 포함한다.
전압인가단자(1, 2, 3, 4)는 도 1 및 도 2에 도시된 바와 같이, 제1방향으로 마주하여 이격 형성된 한 쌍의 제1단자(1, 3)와 상기 제1방향에 대하여 수직인 제2방향으로 이격 형성된 한 쌍의 제2단자(2, 4)를 포함할 수 있다.
여기에서, 상기 제1방향은 도 1 및 도 2를 기준으로 세로 방향을 나타낼 수 있고, 상기 제2방향은 가로 방향을 나타낼 수 있으나, 특별히 이에 한정되는 것은 아니며, 상기 제1방향이 가로 방향이고, 상기 제2방향이 세로 방향일 수도 있다.
이때, 전압인가단자(1, 2, 3, 4)는 구리(Cu)로 이루어질 수 있으나, 특별히 이에 한정되는 것은 아니다.
제1패턴(101)은 상술한 한 쌍의 제1단자(1, 3)와 한 쌍의 제2단자(2, 4)를 각각 연결하는 제1-1패턴(101a) 및 제1-2패턴(101b)을 포함할 수 있다.
이때, 제1패턴(101) 역시 전압인가단자(1, 2, 3, 4)와 마찬가지로 구리(Cu)로 이루어질 수 있으나, 특별히 이에 한정되는 것은 아니다.
여기에서, 제1-1패턴(101a) 및 제1-2패턴(101b)의 길이는 서로 동일하게 형성될 수 있으나, 특별히 이에 한정되는 것은 아니다.
제2패턴(111a, 111b, 111c, 111d)은 상기 제1-1패턴(101a) 및 제1-2패턴(101b) 양측의 일면 또는 타면에 연결되어 연장 형성된 패턴이다.
예를 들어, 도 2를 살펴보면, 제1단자(1, 3)를 연결하는 제1-1패턴(101a)의 양측 즉, 제1-1패턴(101a) 중 제1단자(1, 3)와 인접한 부분에 제2패턴(111a, 111c)이 형성되고, 제2단자(2, 4)를 연결하는 제1-2패턴(101b) 중 제2단자(2, 4)와 인접한 부분에 제2패턴(111b, 111d)이 형성될 수 있다.
이때, 제2패턴(111a, 111b, 111c, 111d) 각각은 도 2와 같이, 서로 같은 방향을 향하여 연장 형성될 수 있으나, 특별히 이에 한정되는 것은 아니다. 다만, 서로 쇼트(short)되지 않도록 형성되는 것이 바람직할 것이다.
또한, 제2패턴(111a, 111b, 111c, 111d) 역시 구리(Cu)로 이루어질 수 있으나, 특별히 이에 한정되는 것은 아니다.
또한, 제2패턴(111a, 111b, 111c, 111d)은 서로 동일한 길이를 갖도록 형성될 수 있으나, 특별히 이에 한정되는 것은 아니다.
전압측정단자(1', 2', 3', 4')는 제2패턴(111a, 111b, 111c, 111d) 각각에 연결된 단자로서, 구리(Cu)로 이루어질 수 있으나, 특별히 이에 한정되는 것은 아니다.
도 1 및 도 2에 도시한 바와 같이, 제2패턴(111a, 111b, 111c, 111d)의 일단은 제1패턴(101)과 연결되고, 타단에는 상술한 전압측정단자(1', 2', 3', 4')가 각각 연결 형성될 수 있다.
또한, 본 실시 예에 따른 검사용 마크(100)는 상술한 전압인가단자(1, 2, 3, 4)와 전압측정단자(1', 2', 3', 4')를 노출시키는 제1개구부(150a) 및 상기 제1패턴(101) 중 제1-1패턴(101a)과 제1-2패턴(101b)이 교차하는 부분을 노출시키는 제2개구부(150b)를 갖는 솔더 레지스트층(150)을 포함할 수 있다.
여기에서, 제2개구부(150b)의 가로길이와 세로길이는 서로 동일하지 않도록 형성될 수 있다.
또한, 제2개구부(150b)의 가로길이와 세로길이의 합은 제1-1패턴(101a) 또는 제1-2패턴(101b)과 동일할 수 있다.
예를 들어, 도 2에 도시한 바와 같이, 제1-1패턴(101a) 또는 제1-2패턴(101b)의 길이가 a+b인 경우, 제2개구부(150b)의 가로 길이는 a, 세로 길이는 b가 되도록 형성할 수 있다. 이때, 제2개구부(150b)의 가로 길이는 b, 세로 길이는 a가 되도록 형성하는 것 역시 가능하다.
즉, 본 실시 예에 따른 검사용 마크(100)는 제1-1패턴(101a) 및 제1-2패턴(101b)의 길이는 동일하게 형성하고, 제1-1패턴(101a)과 제1-2패턴(101b)이 교차하는 부분을 노출시키는 제2개구부(150b)의 가로와 세로를 더한 길이가 제1-1패턴(101a) 또는 제1-2패턴(101b)의 길이와 동일하도록 형성하는 것이다.
이는, 어느 부분이 노출되건, 노출되는 제1-1패턴(101a)의 길이와 제1-2패턴(101b)의 길이를 일정하게 유지하기 위함이며, 이와 같이 노출되는 패턴 길이를 일정하게 유지함으로써 편심값 산출을 위한 계산식을 간소화할 수 있다.
상기 편심값 산출을 위한 계산식은 이후 서술할 것이다.
또한, 제1개구부(150a) 및 제2개구부(150b)로 노출된 전압인가단자(1, 2, 3, 4)와 전압측정단자(1', 2', 3', 4') 및 제1-1패턴(101a)과 제1-2패턴(101b)에 형성된 표면처리층(160)을 더 포함할 수 있다.
이때, 표면처리층(160)은 니켈(Ni) 및 금(Au)이 순차적으로 형성되어 이루어질 수 있으나, 특별히 이에 한정되는 것은 아니다.
여기에서, 전압인가단자(1, 2, 3, 4) 및 전압측정단자(1', 2', 3', 4')에 표면처리층(160)을 형성하는 것은 상술한 단자들이 공기 중에 노출되어 산화되는 것을 방지하기 위함이다.
한편, 노출된 제1-1패턴(101a)과 제1-2패턴(101b)에 표면처리층(160)을 형성하는 것은 노출된 패턴들의 산화를 방지하기 위한 이유도 있지만, 동시에 노출된 패턴과 노출되지 않은 패턴 간의 저항값을 다르게 하기 위함이다.
즉, 노출되지 않은 제1-1패턴(101a)과 제1-2패턴(101b)은 구리(Cu)로만 이루어지고, 노출된 제1-1패턴(101a)과 제1-2패턴(101b)은 구리(Cu)/니켈(Ni)/금(Au)으로 이루지도록 하여, 노출된 부분과 노출되지 않은 부분의 저항값이 달라지도록 하기 위함인 것이다.
이와 같이, 노출된 부분과 노출되지 않은 부분의 저항값이 달라지도록 함으로써, 저항값을 측정하고, 측정된 저항값을 이용하여 제2개구부(150b)의 중심의 제1-1패턴(101a) 및 제1-2패턴(101b) 교차점에 대한 편심량 및 편심방향을 산출할 수 있다.
이를, 도 3을 참조하여 예를 들어 설명하면 다음과 같다.
도 3을 살펴보면, 서로 교차 형성되는 제1-1패턴(101a) 및 제1-2패턴(101b)의 중심점을 Q라 하면, 중심점 Q를 기준으로 제1-1패턴(101a)의 상하 길이는 N으로 동일하고, 제1-2패턴(101b)의 좌우 길이 역시 N으로 동일할 수 있다.
이때, 제1-1패턴(101a)의 상하 길이와 제1-2패턴(101b)의 좌우 길이 역시 동일하여, 결과적으로 중심점 Q를 기준으로 제1패턴의 상, 하, 좌, 우의 길이가 모두 N으로 동일하다.
이러한 상태 즉, 솔더 레지스트층(150) 및 표면처리층(160)을 형성하기 전의 상태(도 2 참조)에서 각 단자 간 걸리는 저항값을 측정하면 모두 동일한 값이 측정될 수 있다.
즉, 중심점 Q를 기준으로 제1패턴의 상, 하, 좌, 우의 길이가 모두 동일하고, 이루어진 성분 모두 동일하므로 동일한 저항값이 측정되는 것이다.
여기에, 중심점 Q를 포함하여 제1패턴(101) 일부를 노출시키는 제2개구부(150b)를 갖는 솔더 레지스트층(150)을 형성한 다음, 노출된 제1패턴(101)에 표면처리층(160)을 형성한 후, 각 단자 간 걸리는 저항값을 측정한다.
이때, 제2개구부(150b)의 중심과 중심점 Q가 일치하는 경우에는 각 단자 간 걸리는 저항값이 동일하게 측정될 수 있고, 제2개구부(150b)의 중심과 중심점 Q가 일치하지 않는 경우에는 각 단자 간 걸리는 저항값이 다르게 측정될 수 있다.
여기에서, 제2개구부(150b) 중심과 중심점 Q가 일치하는 경우에 저항값이 동일하게 측정되는 이유는, 제1패턴(101)에서 표면처리층(160)이 형성되는 부분의 길이 역시 상, 하, 좌, 우가 동일하기 때문이며, 제2개구부(150b)의 중심과 중심점 Q가 일치하지 않는 경우에 저항값이 동일하지 않은 이유는, 제1패턴(101)에서 표면처리층(160)이 형성되는 부분의 길이가 상, 하, 좌, 우 다르기 때문이다.
이제, 측정된 저항값을 이용하여 편심량 및 편심방향을 산출하는 방법에 대하여 도 3을 참조하여 서술하도록 한다. 도 3은 솔더 레지스트 제2개구부의 중심이 제1패턴(101)의 중심부 Q로부터 편심된 상태를 나타낸다. 즉, X 방향으로 x 만큼, Y 방향으로 y 만큼 편심된 상태를 나타낸다.
우선, 측정된 저항값을 이용하여 솔더 레지스트 제2개구부(150b)의 편심량 및 편심 방향을 산출하는 공식은 아래 식(1)과 같다.
Figure 112011097842433-pat00005
, 식(1)
Figure 112011097842433-pat00006

여기에서, 상기 R 12는 전압인가단자 1과 2 사이의 저항값이고, 상기 R 23은 전압인가단자 2와 3 사이의 저항값이며, 상기 R 34는 전압인가단자 3과 4 사이의 저항값이고, 상기 R 41은 전압인가단자 4와 1 사이의 저항값이며, 상기 R 13은 전압인가단자 1과 3 사이의 저항값이고, 상기 R 24는 전압인가단자 2와 4 사이의 저항값을 나타낸다.
또한, 상기 a는 도 3을 기준으로 제2개구부(150b)의 가로 길이를 나타내고, 상기 b는 제2개구부(150b)의 세로 길이를 나타낸다. 이때, 제1-1패턴(101a) 및 제1-2패턴(101b)의 길이는 각각 a+b가 되도록 형성된다.
또한, x는 제2개구부(150b)의 중심부가 x 방향으로 편심된 상태를 나타내고, y는 제2개구부(150b)의 중심부가 y 방향으로 편심된 상태를 나타낸다.
즉, 본 실시 예에 따른 검사용 마크(100)는 도 3과 같이 길이가 a+b 인 제1-1패턴(101a) 및 제1-2패턴(101b)을 포함하는 제1패턴(101)상에 형성된 가로 길이가 a, 세로 길이가 b인 제2개구부(150b)를 갖는 솔더 레지스트층(150) 및 제2개구부(150b)에 의해 노출된 제1패턴(101)에 형성된 표면처리층(160)을 포함할 수 있다.
이러한 검사용 마크(100)의 각 단자 간 저항값을 측정하고, 측정된 저항값 및 기설정된 a, b 값을 상기 식(1)에 대입하여 x, y를 구할 수 있다.
이렇게 구해진 x, y는 각각 제2개구부(150b) 중심에 대한 x 방향으로의 편심량 및 y 방향으로의 편심량을 나타낸다.
이와 같이, 본 실시 예에 따른 검사용 마크(100)는 전기적으로 저항값을 측정하여 관련 수식에 대입하여 편심량을 산출하므로, 정밀한 편심량 및 편심방향 계산이 가능하다.
또한, 본 실시 예에 따른 검사용 마크(100)는 별도의 공정으로 형성하는 것이 아니라, 기판상에 패턴 및 솔더 레지스트층 형성 공정 시 동시에 형성 가능하므로, 추가적인 공정 수 및 공정 비용이 필요치 않은 장점이 있다.
도 4는 본 발명의 일 실시 예에 따른 검사용 마크를 갖는 인쇄회로기판을 나타내는 평면도이다.
한편, 검사용 마크(100)에 대한 상세한 설명은 앞서 서술하였으므로, 여기서는 생략할 것이다.
본 실시 예에 따른 검사용 마크(100)는 도 4에 도시한 바와 같이, 복수의 단위기판(10)을 포함하는 단위기판 영역(213)과 이를 둘러싸는 더미 영역(220)으로 이루어진 인쇄회로기판(300)에서 더미 영역(220)에 형성될 수 있으나, 특별히 이에 한정되는 것은 아니다.
여기에서, 상기 더미 영역(220)은 도 4에 도시한 바와 같이, 단위기판(10)을 복수 개 포함하는 스트립(210) 내에서 단위기판 영역(213)을 둘러싸는 스트립 더미 영역(211)일 수 있다.
또한, 상기 더미 영역(220)은 상술한 스트립(210)을 복수 개 포함하는 패널(200) 내에서 스트립(210)이 배열된 스트립 영역(215)을 둘러싸는 패널 더미 영역(201)일 수 있다.
이는 하나의 실시 예일 뿐, 검사용 마크(100)가 형성되는 영역이 특별히 이에 한정되는 것은 아니다.
이상 본 발명의 구체적인 실시 예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로 본 발명에 따른 검사용 마크 및 이를 갖는 인쇄회로기판은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
10 : 단위기판 100 : 검사용 마크
101 : 제1패턴 101a : 제1-1패턴
101b : 제1-2패턴
111a, 111b, 111c, 111d : 제2패턴
150 : 솔더 레지스트층 150a : 제1개구부
150b : 제2개구부 160 : 표면처리층
200 : 패널(panel) 201 : 패널 더미 영역
210 : 스트립(strip) 211 : 스트립 더미 영역
213 : 단위기판 영역 215 : 스트립 영역
300 : 인쇄회로기판

Claims (15)

  1. 제1방향으로 마주하여 이격 형성된 한 쌍의 제1단자 및 상기 제1방향에 대하여 수직인 제2방향으로 마주하여 이격 형성되는 한 쌍의 제2단자를 포함하는 전압인가단자;
    상기 한 쌍의 제1단자 및 상기 한 쌍의 제2단자를 연결하는 제1-1패턴 및 제1-2패턴을 포함하는 제1패턴;
    상기 제1-1패턴 및 제1-2패턴 양측의 일면 또는 타면에 일단이 연결되어 연장 형성된 복수 개의 제2패턴;
    상기 제2패턴의 타단에 연결 형성된 복수 개의 전압측정단자;
    상기 전압인가단자 및 전압측정단자를 노출시키는 제1개구부와 상기 제1패턴을 노출시키는 제2개구부를 갖는 솔더 레지스트층; 및
    상기 제1개구부 및 제2개구부를 통해 노출된 전압인가단자, 전압측정단자 및 제1패턴에 형성된 표면처리층
    을 포함하며, 상기 제1패턴의 제1-1패턴 및 제1-2패턴은 서로 교차하며, 상기 제2개구부는 상기 제1패턴의 교차된 부분을 노출시키며,
    상기 제1-1패턴과 상기 제1-2패턴의 길이는 서로 동일하고,
    상기 제2개구부의 가로길이와 세로길이의 합은 상기 제1-1패턴 또는 상기 제1-2패턴과 동일한 검사용 마크.
  2. 청구항 1에 있어서,
    상기 제1-1패턴 및 제1-2패턴에 연결된 상기 제2패턴의 일단은 상기 전압인가단자와 인접하는 검사용 마크.
  3. 청구항 1에 있어서,
    상기 표면처리층은 니켈(Ni) 및 금(Au)으로 이루어진 검사용 마크.
  4. 삭제
  5. 청구항 1에 있어서,
    상기 제2개구부의 가로길이와 세로길이는 서로 동일하지 않은 검사용 마크.
  6. 삭제
  7. 청구항 1에 있어서,
    상기 한 쌍의 제1단자 중 하나의 단자는 1, 상기 1을 기준으로 반시계 방향에 위치하는 각각의 단자는 2, 3, 4이고,
    상기 제1-1패턴 및 제1-2패턴의 길이는 각각 a+b이며,
    상기 제2개구부에서 상기 제1-1패턴과 평행한 부분의 길이는 a, 상기 제1-1패턴과 수직인 부분의 길이는 b이고,
    상기 전압인가단자 1과 2 사이의 저항값은 R 12, 상기 전압인가단자 2와 3 사이의 저항값은 R 23, 상기 전압인가단자 3과 4 사이의 저항값은 R 34, 상기 전압인가단자 4와 1 사이의 저항값은 R 41, 상기 전압인가단자 1과 3 사이의 저항값은 R 13, 상기 전압인가단자 2와 4 사이의 저항값은 R 24인 경우,
    상기 제1-1패턴 및 제1-2패턴이 교차된 부분과 상기 제2개구부의 중심이 상기 제1-1패턴과 평행한 방향으로 어긋난 정도를 나타내는 편심량 x 및 상기 제1-1패턴과 수직 방향으로 어긋난 정도를 나타내는 편심량 y는 각각,
    Figure 112011097842433-pat00007
    ,
    Figure 112011097842433-pat00008
    인 검사용 마크.
  8. 단위기판 영역과 상기 단위기판 영역을 둘러싸는 더미(dummy) 영역으로 이루어진 인쇄회로기판에 있어서,
    제1방향으로 마주하여 이격 형성된 한 쌍의 제1단자 및 상기 제1방향에 대하여 수직인 제2방향으로 마주하여 이격 형성되는 한 쌍의 제2단자를 포함하는 전압인가단자와, 상기 한 쌍의 제1단자 및 상기 한 쌍의 제2단자를 연결하는 제1-1패턴 및 제1-2패턴을 포함하는 제1패턴과, 상기 제1패턴 양측의 일면 또는 타면에 일단이 연결되어 연장 형성된 복수 개의 제2패턴과, 상기 제2패턴의 타단에 연결 형성된 복수 개의 전압측정단자와, 상기 전압인가단자 및 전압측정단자를 노출시키는 제1개구부와 상기 제1패턴을 노출시키는 제2개구부를 갖는 솔더 레지스트층 및 상기 제1개구부 및 제2개구부를 통해 노출된 전압인가단자, 전압측정단자 및 제1패턴에 형성된 표면처리층으로 이루어진 검사용 마크
    를 포함하며, 상기 제1패턴의 제1-1패턴 및 제1-2패턴은 서로 교차하며, 상기 제2개구부는 상기 제1패턴의 교차된 부분을 노출시키며,
    상기 제1-1패턴과 상기 제1-2패턴의 길이는 서로 동일하며,
    상기 제2개구부의 가로길이와 세로길이의 합은 상기 제1-1패턴 또는 상기 제1-2패턴과 동일한 검사용 마크를 갖는 인쇄회로기판.
  9. 청구항 8에 있어서,
    상기 제1-1패턴 및 제1-2패턴에 연결된 상기 제2패턴의 일단은 상기 전압인가단자와 인접하는 검사용 마크를 갖는 인쇄회로기판.
  10. 청구항 8에 있어서,
    상기 표면처리층은 니켈(Ni) 및 금(Au)으로 이루어진 검사용 마크를 갖는 인쇄회로기판.
  11. 삭제
  12. 청구항 8에 있어서,
    상기 제2개구부의 가로길이와 세로길이는 서로 동일하지 않은 검사용 마크를 갖는 인쇄회로기판.
  13. 삭제
  14. 청구항 8에 있어서,
    상기 한 쌍의 제1단자 중 하나의 단자는 1, 상기 1을 기준으로 반시계 방향에 위치하는 각각의 단자는 2, 3, 4이고,
    상기 제1-1패턴 및 제1-2패턴의 길이는 각각 a+b이며,
    상기 제2개구부에서 상기 제1-1패턴과 평행한 부분의 길이는 a, 상기 제1-1패턴과 수직인 부분의 길이는 b이고,
    상기 전압인가단자 1과 2 사이의 저항값은 R 12, 상기 전압인가단자 2와 3 사이의 저항값은 R 23, 상기 전압인가단자 3과 4 사이의 저항값은 R 34, 상기 전압인가단자 4와 1 사이의 저항값은 R 41, 상기 전압인가단자 1과 3 사이의 저항값은 R 13, 상기 전압인가단자 2와 4 사이의 저항값은 R 24인 경우,
    상기 제1-1패턴 및 제1-2패턴이 교차된 부분과 상기 제2개구부의 중심이 상기 제1-1패턴과 평행한 방향으로 어긋난 정도를 나타내는 편심량 x 및 상기 제1-1패턴과 수직 방향으로 어긋난 정도를 나타내는 편심량 y는 각각,
    Figure 112011097842433-pat00009
    ,
    Figure 112011097842433-pat00010
    인 검사용 마크를 갖는 인쇄회로기판.
  15. 청구항 8에 있어서,
    상기 더미 영역은 상기 단위기판을 복수 개 포함하는 스트립(strip) 내의 스트립(strip) 더미 영역 또는 상기 스트립(strip)이 복수 개 배열되는 패널(panel) 내의 패널(panel) 더미 영역을 포함하는 검사용 마크가 형성된 인쇄회로기판.
KR1020110131500A 2011-12-09 2011-12-09 검사용 마크 및 이를 갖는 인쇄회로기판 KR101499281B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020110131500A KR101499281B1 (ko) 2011-12-09 2011-12-09 검사용 마크 및 이를 갖는 인쇄회로기판
TW101109545A TWI500371B (zh) 2011-12-09 2012-03-20 檢查記號及具有其之印刷電路板
JP2012075738A JP5829165B2 (ja) 2011-12-09 2012-03-29 検査用マーク及びこれを有する印刷回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110131500A KR101499281B1 (ko) 2011-12-09 2011-12-09 검사용 마크 및 이를 갖는 인쇄회로기판

Publications (2)

Publication Number Publication Date
KR20130064891A KR20130064891A (ko) 2013-06-19
KR101499281B1 true KR101499281B1 (ko) 2015-03-06

Family

ID=48774825

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110131500A KR101499281B1 (ko) 2011-12-09 2011-12-09 검사용 마크 및 이를 갖는 인쇄회로기판

Country Status (3)

Country Link
JP (1) JP5829165B2 (ko)
KR (1) KR101499281B1 (ko)
TW (1) TWI500371B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11516914B2 (en) 2020-09-18 2022-11-29 Samsung Electro-Mechanics Co., Ltd. Printed circuit board

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104573160A (zh) * 2013-10-25 2015-04-29 英业达科技有限公司 印刷电路检查方法与装置
TWI471066B (zh) * 2013-11-06 2015-01-21 Inventec Corp 印刷電路檢查方法與裝置
JP6852375B2 (ja) * 2016-12-08 2021-03-31 凸版印刷株式会社 無電解ニッケルめっき管理方法及び配線基板の製造方法
JP7277279B2 (ja) * 2019-06-20 2023-05-18 ファナック株式会社 劣化検出用プリント配線基板
TWI723829B (zh) * 2020-04-01 2021-04-01 頎邦科技股份有限公司 線路板
TWI777806B (zh) * 2021-10-07 2022-09-11 易華電子股份有限公司 具有檢測標記之電路板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000188250A (ja) * 1998-12-21 2000-07-04 Oki Electric Ind Co Ltd レジストマ−ク及びそれを用いた半導体装置の製造方法
JP2001024303A (ja) * 1999-07-09 2001-01-26 Nippon Avionics Co Ltd 認識マーク
JP2002064297A (ja) * 2000-08-22 2002-02-28 Nec Ibaraki Ltd 基板の位置合わせ装置
KR100894179B1 (ko) * 2007-10-26 2009-04-22 삼성전기주식회사 기판 스트립

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004045194A (ja) * 2002-07-11 2004-02-12 Nec Toppan Circuit Solutions Toyama Inc プリント配線基板の検査方法
WO2004111660A2 (en) * 2003-06-05 2004-12-23 Yieldboost Tech, Inc. System and method for classifying defects in and identifying process problems for an electrical circuit
US8711582B2 (en) * 2009-03-31 2014-04-29 Semiconductor Components Industries, Llc Parasitic element compensation circuit and method for compensating for the parasitic element
JP2010263091A (ja) * 2009-05-07 2010-11-18 Fujitsu Semiconductor Ltd 配線基板の製造方法及び配線基板の検査方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000188250A (ja) * 1998-12-21 2000-07-04 Oki Electric Ind Co Ltd レジストマ−ク及びそれを用いた半導体装置の製造方法
JP2001024303A (ja) * 1999-07-09 2001-01-26 Nippon Avionics Co Ltd 認識マーク
JP2002064297A (ja) * 2000-08-22 2002-02-28 Nec Ibaraki Ltd 基板の位置合わせ装置
KR100894179B1 (ko) * 2007-10-26 2009-04-22 삼성전기주식회사 기판 스트립

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11516914B2 (en) 2020-09-18 2022-11-29 Samsung Electro-Mechanics Co., Ltd. Printed circuit board

Also Published As

Publication number Publication date
KR20130064891A (ko) 2013-06-19
TWI500371B (zh) 2015-09-11
TW201325359A (zh) 2013-06-16
JP5829165B2 (ja) 2015-12-09
JP2013123026A (ja) 2013-06-20

Similar Documents

Publication Publication Date Title
KR101499281B1 (ko) 검사용 마크 및 이를 갖는 인쇄회로기판
US8012331B2 (en) Probe and method of making same
KR102018784B1 (ko) 미세 전극 회로 검사용 핀 제조 방법 및 이의 방법으로 제조된 미세 전극 회로 검사용 핀
CN114487516A (zh) 测试晶圆的探针卡
US7535239B1 (en) Probe card configured for interchangeable heads
KR102195561B1 (ko) 전기적 접속 장치
KR101227547B1 (ko) 프로브 카드
KR100609918B1 (ko) 전자부품이 장착된 기판의 검사유닛
KR101215366B1 (ko) 접촉자의 제조방법, 반도체 검사장치의 제조방법, 접촉자 및 이를 포함하는 반도체 검사장치
JPH0348171A (ja) 混成集積回路板の電気的特性検査を行う方法
JP2021152511A (ja) 検査装置、及び検査方法
KR102276512B1 (ko) 전기 검사용 지그 및 그의 제조 방법
KR100894179B1 (ko) 기판 스트립
JP4640557B2 (ja) エッチング精度評価方法
JP2007067008A (ja) 半導体検査のプローブ方法
JP4185225B2 (ja) コンタクトプローブの検査装置
JP2012023278A (ja) 半導体装置および半導体装置の製造方法
KR20090030442A (ko) 핀 일체형 스페이스 트랜스포머를 구비한 프로브 카드
JP2008218810A (ja) 半導体装置およびその試験方法
KR100911975B1 (ko) 적층형 프로브
KR20130141245A (ko) 기판 검사용 핀
KR20240076112A (ko) 프로브와 그 제조방법
JP2007214454A (ja) 基板接続試験用ユニット
JPH0656779U (ja) プリント基板等の検査装置
JP2014212181A (ja) 多層基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190103

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20200102

Year of fee payment: 6